JP2011243595A - プラズマアッシング方法及びプラズマアッシング装置 - Google Patents

プラズマアッシング方法及びプラズマアッシング装置 Download PDF

Info

Publication number
JP2011243595A
JP2011243595A JP2010111570A JP2010111570A JP2011243595A JP 2011243595 A JP2011243595 A JP 2011243595A JP 2010111570 A JP2010111570 A JP 2010111570A JP 2010111570 A JP2010111570 A JP 2010111570A JP 2011243595 A JP2011243595 A JP 2011243595A
Authority
JP
Japan
Prior art keywords
ashing
plasma ashing
temperature
plasma
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010111570A
Other languages
English (en)
Other versions
JP5558200B2 (ja
Inventor
Koji Tamura
好司 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010111570A priority Critical patent/JP5558200B2/ja
Publication of JP2011243595A publication Critical patent/JP2011243595A/ja
Application granted granted Critical
Publication of JP5558200B2 publication Critical patent/JP5558200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】イオン注入されたレジストをプラズマアッシング処理により、レジスト残渣による欠陥発生を抑制しつつ迅速に除去することが可能なプラズマアッシング方法及びプラズマアッシング装置を得る。
【解決手段】半導体基板109上に形成されてイオン注入されたレジストパターンをプラズマアッシングする方法において、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターンの低温アッシング処理と、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターンの高温アッシング処理と、酸素、水蒸気、フッ素含有ガスを主成分とする混合ガスのプラズマを用いた、レジストパターンの高温アッシング処理とを、半導体基板109を同一チャンバー101内に配置して連続して行う。
【選択図】図1

Description

本発明は、プラズマアッシング方法及びプラズマアッシング装置に関し、特に、イオン注入されたレジストをプラズマアッシング処理により、レジスト残渣による欠陥発生を抑制しつつ迅速に除去することが可能なプラズマアッシング方法及びプラズマアッシング装置に関するものである。
現在、半導体デバイスの製造方法では、半導体基板中にP、B、As等の元素を導入するため、イオン注入工程が多数使用されている。これらのイオン注入工程では、一般的にフォトレジストをイオン注入マスクとして用い、イオン注入後のフォトレジストは、酸素ガス等を用いたプラズマアッシングにより除去している。
このようなイオン注入されたフォトレジストのアッシングについては、高温処理時にイオン注入時に形成された表面硬化層を突き破って、レジストが飛散するポッピング現象によるレジスト残渣や硬化層の残渣による欠陥発生の問題があり、このような問題に対する対応策として、フッ素含有ガスを添加したプラズマアッシング方法や、低温でのプラズマアッシング方法などの技術が知られている。
以下に、従来の半導体装置の製造方法における、イオン注入レジストのアッシング方法として、特許文献1に開示のものを、図3および図4を用いて説明する。
図3は、従来技術のイオン注入されたフォトレジストの高温アッシング方法を説明する模式図であり、図3(a)〜図3(d)はイオン注入工程からアッシング工程までの処理を示している。
まず、図3(a)のように、シリコン基板などの半導体基板301上にシリコン酸化膜302を形成し、その上にイオン注入用のレジストパターン303を形成する。
次に、図3(b)のように、P、B、As等の元素を半導体基板301中に導入するため、レジストパターン303をマスクとしてイオン注入処理を行う。この際、レジストパターン表面には、イオン注入時のエネルギーによってダメージを受けた、硬化層304が形成される。
次に、図3(c)のように、水蒸気とSFを主成分とする混合ガスを用いて、高温(200℃)でプラズマアッシングを行う。混合ガスのプラズマから発生するO、H、OH、Fラジカルにより、レジストパターン303、およびその表面の硬化層304のアッシング反応が生じるが、この際、レジストの温度は通常130℃程度のガラス転移点を超え、レジストは流動性を増して液状になり、レジスト中に残留している溶剤等が揮発し、液状のレジストが硬化層304を突き破って噴出するポッピング現象が発生する。
このようにして、プラズマアッシング後の半導体基板301上には、レジスト、硬化層による残渣305が発生してしまう(図3(d)参照)。
また、図4は、従来技術のイオン注入されたフォトレジストの低温アッシング方法を説明する模式図であり、図4(a)〜図4(d)は、イオン注入工程からアッシング工程までの処理を示している。
図3に示す方法と同様の方法で、図4(a)のように、シリコン基板などの半導体基板401上にシリコン酸化膜402を形成し、その上にイオン注入用のレジストパターン403を形成する。
次に、図4(b)のように、P、B、As等の元素を半導体基板401中に導入するため、レジストパターン403をマスクとしてイオン注入処理を行う。この際、レジストパターン表面には、イオン注入時のエネルギーによってダメージを受けた、硬化層404が形成される。
次に、図4(c)のように、水蒸気とSFを主成分とする混合ガスを用いて、低温(130℃)で、該レジストパターンのプラズマアッシングを行う。混合ガスのプラズマから発生するO、H、OH、Fラジカルにより、レジストパターン403、およびその表面の硬化層404のアッシング反応が生じる。この際、レジストの温度は通常130℃程度のガラス転移点を超えないため、上述したようなポッピング現象は発生しない。
ところが、アッシング反応は温度に強く依存し、例えば半導体基板の温度を250℃から100℃に変化させると、レジストのアッシングレートは1/80程度に低下してしまう。このため、図4に示す低温でのプラズマアッシング方法では、アッシング処理に非常に長い時間がかかってしまう。
特開2001−237229号公報
以上説明したように、イオン注入レジストのアッシング方法では、高温でアッシング処理を行うと、発生した残渣が欠陥として残留する可能性が高く、半導体デバイスの歩留り、品質を低下させる原因となる。
一方、低温でアッシング処理を行うと、レジストのアッシングに非常に長い時間がかかり、生産性の低下を生じてしまう。
従来のイオン注入レジストのアッシング方法では、剥離性、生産性の両立が困難であるという課題がある。
なお、低温のアッシング処理と高温のアッシング処理とを切り替えるには、温度の制御に時間がかかるという問題があり、従来のイオン注入レジストのアッシング方法では、アッシング途中で基板温度を変更させることは行われていない。
さらに、従来のイオン注入レジストのアッシング方法では、高温あるいは低温のいずれのアッシング処理もフッ素添加アッシング処理であるため、下地酸化膜302、402がアッシング処理によりエッチングされることとなり、その後の下地酸化膜302、402を介してイオンを注入する処理では、イオン注入量やイオン注入深さにばらつきが生じ、デバイス特性の低下を招くこととなる。
本発明は、上記のような問題点を解決するためになされたもので、高濃度イオン注入レジストをプラズマアッシングにより除去する際のレジストの剥離性を向上させ、しかも、アッシング処理による下地酸化膜の膜減りを抑制しつつ、アッシング処理に要する時間の短縮により生産性を向上させることができるプラズマアッシング方法及びプラズマアッシング装置を得ることを目的とする。
本発明に係るプラズマアッシング方法は、ウエハ基板上に形成されてイオン注入されたレジストをプラズマアッシングする方法であって、酸素および水蒸気を主成分とする第1の混合ガスを用いて、該ウエハ基板に対するプラズマアッシング処理を第1の基板温度で行う第1のアッシング工程と、該第1のアッシング工程でのプラズマアッシング処理の後に、酸素および水蒸気を主成分とする第2の混合ガスを用いて、該第1の基板温度より高い第2の基板温度で、該ウエハ基板に対するプラズマアッシング処理を行う第2のアッシング工程と、該第2のアッシング工程でのプラズマアッシング処理の後に、酸素、水蒸気、および注入イオン種に対する還元作用を持つハロゲン系ガスを主成分とする混合ガスを用いて、該第1の基板温度より高い第3の基板温度で、該ウエハ基板に対する第3のプラズマアッシング処理を行う第3のアッシング工程とを含み、該第1ないし第3のアッシング工程でのプラズマアッシング処理を、該ウエハ基板を同一アッシングチャンバ内に配置した状態で連続して行うものであり、そのことにより上記目的が達成される。
本発明は、上記プラズマアッシング方法において、前記注入イオン種に対する還元作用を持つハロゲン系ガスは、フッ素含有ガスであることが好ましい。
本発明は、上記プラズマアッシング方法において、前記イオン注入されたレジストは、その表面に形成された、イオン注入によりダメージを受けた硬化層を有し、前記第1の基板温度は、該硬化層内側の液状レジストが噴出するホッピング現象が発生する温度より低い温度であることが好ましい。
本発明は、上記プラズマアッシング方法において、前記第1のアッシング工程では、前記第1の基板温度は200℃以下に保持されることが好ましい。
本発明は、上記プラズマアッシング方法において、前記アッシングチャンバ内には、前記ウエハ基板を載置するステージが設けられており、該ステージは、前記ウエハ基板を加熱する加熱手段と、該ウエハ基板を該ステージ上で、該ウエハ基板と該ステージとの距離が変化するよう昇降させる昇降機構とを有していることが好ましい。
本発明は、上記プラズマアッシング方法において、前記第1のアッシング工程では、前記ウエハ温度が一定に保持されるよう、該支持機構により該ステージと該ウェハ基板との距離を連続的に調整することが好ましい。
本発明は、上記プラズマアッシング方法において、前記第2および第3のアッシング工程では、それぞれ前記第2および第3のウエハ温度はそれぞれ、200℃以上に保持されることが好ましい。
本発明は、上記プラズマアッシング方法において、前記第2および第3のアッシング工程では、前記ウエハ基板を前記ステージに接触させてウェハ温度を一定に制御することが好ましい。
本発明は、上記プラズマアッシング方法において、前記第2のアッシング工程で前記第2のプラズマアッシング処理を行う時間は、前記第1のアッシング工程で前記第1のプラズマアッシング処理を行う時間より短く、前記第3のアッシング工程で前記第3のプラズマアッシング処理を行う時間は、該前記第2のアッシング工程で第2のプラズマアッシング処理を行う時間より短いことが好ましい。
本発明は、上記プラズマアッシング方法において、前記第3のアッシング工程では、前記混合ガス中のF/H比が1以下に保持されるよう、前記水蒸気と前記フッ素含有ガスとの流量比を制御することが好ましい。
本発明は、上記プラズマアッシング方法において、前記第3のアッシング工程で用いるフッ素含有ガスは、CF、CHF、CH、CHF、NF、およびSFのいずれかを含むことが好ましい。
本発明に係るプラズマアッシング装置は、ウエハ基板上に形成されたレジストをプラズマアッシングする装置であって、該ウエハ基板を載置するステージと、該ステージ上に位置するウエハ基板の温度を制御するウエハ温度制御手段とを有し、該ステージは、該ウエハ基板を加熱する加熱手段と、該ウエハ基板を該ステージ上で、該ウエハ基板と該ステージとの距離が変化するよう昇降させる昇降機構とを有し、該ウエハ温度制御手段は、該昇降機構を制御することにより、該ウエハ温度が所要の温度に維持されるよう、該ステージと該ウェハ基板との距離を連続的に変化させるものであり、そのことにより上記目的が達成される。
本発明は、上記プラズマアッシング装置において、前記ウェハ温度制御手段は、前記ステージと前記ウェハ基板との距離と、該ウェハ基板の処理時間と、前記ウェハ温度との関係に基づいて、該距離および該処理時間から該ウェハ温度を算出し、該算出したウエハ温度が所望の温度となるよう、該昇降機構の制御により該ステージと該ウェハ基板との距離を調節することが好ましい。
以下、本発明の作用について説明する。
本発明においては、ウエハ基板上に形成されてイオン注入されたレジストパターンをプラズマアッシングする方法において、まず、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターンの低温アッシング処理を行うので、低温アッシング処理では、高濃度イオン注入レジストの表面に形成された硬化層をホッピング現象を招くことなく、除去することができる。
また、低温アッシング処理に続いて、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターンの高温アッシング処理を行うので、低温アッシング処理後に残っているレジストパターンを短時間で除去することができ、生産性の向上を図ることができる。
さらに、高温アッシング処理に続いて、酸素、水蒸気、フッ素含有ガスなどのハロゲンガスを主成分とする混合ガスのプラズマを用いた、レジストパターンのハロゲンガス添加アッシング処理を行うので、高温アッシング処理後にウエハ基板の表面に残っている硬化層やレジストの残渣をハロゲンガスの還元作用により除去することができる。
しかも、上記低温アッシング処理、高温アッシング処理、およびハロゲンガス添加アッシング処理を、ウエハ基板を同一のアッシングチャンバー内に配置して連続して行うので、イオン注入を制御するための下地酸化膜の膜減りを招くハロゲンガス添加アッシング処理の時間を極力短くして、下地酸化膜のロスを低減することができる。
この結果、高濃度イオン注入レジストをプラズマアッシングにより除去する際のレジストの剥離性を向上させ、しかも、アッシング処理による下地酸化膜の膜減りを抑制しつつ、アッシング処理に要する時間の短縮により生産性を向上させることができる。
また、この発明においては、ウエハ基板の温度を、加熱手段を有するステージとその上に位置するウエハ基板との距離を変えることで制御するので、ウエハ温度の変更を短時間で行うことができ、より一層生産性の向上を図ることができる。
本発明によれば、高濃度イオン注入レジストをプラズマアッシングにより除去する際のレジストの剥離性を向上させ、しかも、アッシング処理による下地酸化膜の膜減りを抑制しつつ、アッシング処理に要する時間の短縮により生産性を向上させることができるプラズマアッシング方法及びプラズマアッシング装置を得ることができる。
図1は、本発明の実施形態1によるプラズマアッシング装置を説明するための模式図であり、図1(a)は、該プラズマアッシング装置の断面構造を示し、図1(b)は、ウエハ温度を管理するためのテーブルを示している。 図2は、本発明の実施形態1によるプラズマアッシング方法を説明する図であり、図2(a)〜図2(e)はイオン注入工程からプラズマアッシング工程までの処理を示している。 図3は、従来のフォトレジストのアッシング方法として、イオン注入されたフォトレジストの高温アッシング方法を説明する模式図であり、図3(a)〜図3(d)はイオン注入工程からアッシング工程までの処理を示している。 図4は、従来のフォトレジストのアッシング方法として、イオン注入されたフォトレジストの低温アッシング方法を説明する模式図であり、図4(a)〜図4(d)は、イオン注入工程からアッシング工程までの処理を示している。
以下、本発明の実施形態について図面を参照しながら説明する。
(実施形態1)
図1は、本発明の実施形態1によるプラズマアッシング装置を説明するための模式図であり、該プラズマアッシング装置の断面構造を示している。
この実施形態1のプラズマアッシング装置100は、ウエハ基板(半導体基板)109上に形成されたレジストをプラズマアッシングする装置である。このプラズマアッシング装置100は、ウエハ基板に対するプラズマアッシング処理を行うための真空槽(アッシングチャンバー)101と、該真空槽101上に配置され、プラズマを発生させるプラズマ発生室103とを有している。この真空槽101とプラズマ発生室103との隔壁は、ガスの流通が可能な構造を有し、真空槽101からプラズマ発生室103へのプラズマ導入部105となっている。
上記真空槽101内には、ウエハ基板109を加熱する加熱手段107を含むステージ106が配置されており、該ステージ106には、該半導体基板を該ステージ106上で、該ウエハ基板109と該ステージ106との距離が変化するよう昇降させる昇降機構108aが設けられている。
また、このプラズマアッシング装置100は、レジストのプラズマアッシング処理を制御するコントローラ100aを有しており、該コントローラ100aは、該ステージと該ウェハ基板との距離が連続的に変化するよう該昇降機構108aを制御して、該ウエハ温度を所定の温度に保持するウエハ温度制御手段を含んでいる。
さらに詳述すると、上記真空槽101は、真空排気を行うための排気口102を備えている。またプラズマ発生室103には、ガス導入部104から、O、HO、SF等の混合ガスが、所望の割合(所望の流量比)で導入され、プラズマ発生室103では、例えば誘導結合プラズマ(ICP)などの方式を用いて、アッシング反応のためのプラズマ生成が行われる。このようにして発生したアッシングプラズマは、プラズマ導入部105を介して、真空槽101内へ供給される。
真空槽101内には、上述したようにステージ106が備えられており、ステージ106内には、プラズマアッシング処理時の加熱手段としてのヒーター107が配置され、また、ウエハ基板109のステージ106上への移動およびステージ106からの高さ調整のためのリフトピン108が配置されている。このリフトピン108は、上記昇降機構108aを構成するものである。
ここで、ステージ106の温度は、ヒーター107を用いて約100〜300℃の範囲で調整可能である。ただし、プラズマアッシング装置のステージ106は、一般的に冷却機構を備えていないため、温度変更の際、特に降温レートが約1〜2℃/分程度と遅くなる。
また、ウエハ基板109のプラズマアッシング処理は、ウエハ基板109をステージ106に接触させた状態、および、ウエハ基板109をステージ106から離した状態で行うことが可能であり、ウエハ基板の高さ(ステージと半導体基板との距離)は、約0〜50mmの範囲で調整することができる。
次に上記プラズマアッシング装置の動作、つまりこのプラズマアッシング装置を用いたプラズマアッシング処理について説明する。
図2は、本発明の実施形態1によるプラズマアッシング方法を説明する図であり、図2(a)〜図2(e)は、イオン注入工程からプラズマアッシング工程までの処理を示している。
まず、従来技術と同様の方法で、図2(a)のように、半導体基板201上にシリコン酸化膜202を形成し、その上にイオン注入用のレジストパターン203を形成する。
次に、図2(b)のように、P、B、As等の元素を半導体基板201中に導入するため、レジストパターン203をマスクとしてイオン注入処理を行う。この際、レジストパターン表面には、イオン注入時のエネルギーによってダメージを受けた、硬化層204が形成される。
その後、所定数のロット毎に搬送されてくる、イオン注入レジストが形成された半導体基板201(図1ではウエハ基板109として示している。)を1枚ずつ、上記プラズマアッシング装置100の真空槽101内に装填して、上記イオン注入レジストのプラズマアッシング処理を行う。
以下、1つの半導体基板を上記プラズマアッシング装置100の真空槽101でアッシングする処理について説明する。
次に、図2(b)に示すイオン注入レジストが形成された半導体基板201(ウエハ基板109)をプラズマアッシング装置100の真空槽101内に配置し、その後、図2(c)のように、酸素、水蒸気を主成分とする混合ガスを用いて、半導体基板温度を200℃以下で連続的に制御して、レジストパターン203および硬化層204のプラズマアッシング処理(低温アッシング処理)を行う。このとき、半導体基板201(ウエハ基板109)は、上記昇降機構108aによりステージからの半導体基板の距離が調整されて、その温度が200℃以下の温度に保持されるよう制御される。
具体的には、半導体基板とステージとの距離がリフトピン108の昇降動作により調節されて、半導体基板温度が200℃以下に保持される。
この低温アッシング処理では、Oガスを約3000sccm、HOガスを約300sccmを導入し、ICPプラズマ方式を用いてアッシング用のプラズマの発生を行う。
プラズマアッシング処理中に、半導体基板201の温度は、ステージ106からの輻射熱により、真空槽101内の室温より上昇する。
レジストのアッシングレート(R)は、半導体基板温度(Tw)に強く依存し、アレニウスの式(1)の関係で表されることが知られている。
R=A×Exp(−Ea/RTw) ・・・(1)
ここで、Aは比例定数、Eaは反応の活性化エネルギー、Rは気体定数、Twは半導体基板の絶対温度である。
これらの関係から、様々なステージ106の温度(Ts)、半導体基板109の高さ(d)、ステージ106上での引き置き時間(t)に対して、レジストのアッシングレート(R)を測定することで、所望のエッチングレートに対応する半導体基板201の温度を算出することが可能である。
この実施形態1では、ステージ106の温度は約250℃に設定しており、例えば、ステージ106上での引き置き時間約30秒において、半導体基板109の高さ20mmで、半導体基板109の温度は、約180℃に調整できる。
また、このような関係は、図1(b)に示すテーブルTmとして、コントローラ100aにアッシング処理条件として格納されている。
このように、半導体基板201のステージ106上での引き置き時間(t)に応じて、半導体基板109の高さを連続的に調整することで、半導体基板109の温度を、所望の設定温度に迅速かつ連続的に制御することが可能である。
このようにして、200℃以下の低温でプラズマアッシングを行うことで、半導体基板の温度が通常130℃程度であるレジストのガラス転移点を大きく超えるのが回避されて、ポッピング現象が抑制される。また、このとき混合ガスのプラズマから発生するO、H、OHラジカルにより、図2(c)のように、レジストパターン203、およびその表面の硬化層204のアッシング反応が生じ、レジストパターン203の一部、および硬化層204の一部が除去される。
次に、半導体基板201を上記真空槽101内に保持したまま、図2(d)のように、酸素、水蒸気を主成分とする混合ガスによるプラズマを用いて、半導体基板に対して高温アッシング処理を施す。この高温アッシング処理では、半導体基板201の高さは0mmに設定し、半導体基板201をステージ106に接触させる。これにより、高温でレジストパターン203、およびその表面の硬化層204のアッシングが行われる。
このとき、半導体基板201の温度は、速やかにステージ106の設定温度と同じ250℃に上昇するため、レジストパターン203のアッシングレートは速やかに上昇し、図2(d)のように、レジストパターン203を高速で除去することが可能である。
ただし、硬化層204については、レジストパターン203と比較して、酸素、水蒸気を主成分とする混合ガスから発生するO、H、OHラジカルでは除去されにくいため、硬化層に起因する残渣205がわずかに半導体基板201上に残留する。
次に、半導体基板201を上記真空槽101内に保持したまま、図2(e)のように、酸素、水蒸気、フッ素含有ガスを主成分とする混合ガスによるプラズマを用いて、半導体基板に対してフッ素ガス添加アッシング処理を行う。このフッ素ガス添加アッシング処理では、半導体基板201の高さは0mmに設定し、半導体基板201をステージ106に接触させて、高温で残渣205のアッシングを行う。このフッ素ガス添加アッシング処理では、ステージ106の温度は約250℃に設定しており、Oガスを約3000sccm、HOガスを約50sccm、SFガスを約6cc導入し、ICPプラズマ方式を用いてアッシング用のプラズマの生成を行う。
上記フッ素ガス添加アッシング処理では、硬化層に起因する残渣205は、P、B、As等のイオン注入時の注入種の酸化物であり、イオン種に対する還元作用を持つFラジカルによるエッチング反応により容易に除去され、図2(e)のように、残渣205の除去が行われる。
ただし、Fラジカルによるエッチング反応は、シリコン酸化膜202も同時に除去するため、シリコン酸化膜202の膜減りが生じてしまう。このため、この実施形態1では、混合ガス中のF/H比は約0.7となるよう、水蒸気とフッ素添加ガスの流量比を調整している。このように、F/H比を1以下に設定し、シリコン酸化膜をエッチングする過剰なFラジカルを、HラジカルによりHFの形で消費することで、残渣205を優先して除去し、シリコン酸化膜202の膜減りを抑えることが可能である。
このように本実施形態では、半導体基板201上に形成されてイオン注入されたレジストパターン203をプラズマアッシングする方法において、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターンの低温アッシング処理と、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターンの高温アッシング処理と、酸素、水蒸気、フッ素含有ガスを主成分とする混合ガスのプラズマを用いた、レジストパターンの高温アッシング処理とを、半導体基板109を同一チャンバー101内に配置して連続して行うので、イオン注入されたレジストパターンのプラズマアッシングを、レジスト残渣による欠陥発生を抑制しつつ迅速に行うことができる。
つまり、本実施形態では、ウエハ基板201上に形成されてイオン注入されたレジストパターン203をプラズマアッシングする方法において、まず、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターンの低温アッシング処理を行うので、低温アッシング処理では、高濃度イオン注入レジストの表面に形成された硬化層204をホッピング現象を招くことなく、除去することができる。
また、低温アッシング処理に続いて、酸素、水蒸気を主成分とする混合ガスのプラズマを用いた、レジストパターン203の高温アッシング処理を行うので、低温アッシング処理後に残っているレジストパターンを短時間で除去することができ、生産性の向上を図ることができる。
さらに、高温アッシング処理に続いて、酸素、水蒸気、フッ素含有ガスを主成分とする混合ガスのプラズマを用いたフッ素含有ガス添加アッシング処理を行うので、高温アッシング処理後にウエハ基板の表面に残っている硬化層やレジストの残渣205をフッ素含有ガスのイオン注入種に対する還元作用により除去することができる。
しかも、上記低温アッシング処理、高温アッシング処理、およびハロゲンガス添加アッシング処理を、ウエハ基板を同一のアッシングチャンバー内に配置して連続して行うので、イオン注入を制御するための下地酸化膜202の膜減りを招くハロゲンガス添加アッシング処理の時間を極力短くして、下地酸化膜のロスを低減することができる。
この結果、高濃度イオン注入レジストをプラズマアッシングにより除去する際のレジストの剥離性を向上させ、しかも、アッシング処理による下地酸化膜の膜減りを抑制しつつ、アッシング処理に要する時間の短縮により生産性を向上させることができる。
また、この実施形態では、ウエハ基板109の温度を、ヒータ(加熱手段)107を有するステージ106とその上に位置するウエハ基板109との距離を変えることで制御するので、ウエハ温度の変更を短時間で行うことができ、より一層生産性の向上を図ることができる。
なお、上記実施形態では、ハロゲンガス添加アッシング処理では、ハロゲン系ガスとしてフッ素含有ガスを用いているが、ハロゲン系ガスとしては、イオンの注入種に対する還元性を有するものであれば、フッ素含有ガス以外の他のハロゲン系ガスでもよい。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、プラズマアッシング方法及びプラズマアッシング装置の分野において、イオン注入されたレジストをプラズマアッシング処理により、レジスト残渣による欠陥発生を抑制しつつ迅速に除去することが可能なプラズマアッシング方法及びプラズマアッシング装置を提供できるものである。
100 プラズマアッシング装置
100a コントローラ
101 真空槽
102 排気口
103 プラズマ発生室
104 ガス導入部
105 プラズマ導入部
106 ステージ
107 ヒーター
108 リフトピン
109、201、301、401 半導体基板
202、302、402 シリコン酸化膜
203、303、403 レジストパターン
204、304、404 硬化層
205、305 残渣

Claims (13)

  1. ウエハ基板上に形成されてイオン注入されたレジストをプラズマアッシングする方法であって、
    酸素および水蒸気を主成分とする第1の混合ガスを用いて、該ウエハ基板に対するプラズマアッシング処理を第1の基板温度で行う第1のアッシング工程と、
    該第1のアッシング工程でのプラズマアッシング処理の後に、酸素および水蒸気を主成分とする第2の混合ガスを用いて、該第1の基板温度より高い第2の基板温度で、該ウエハ基板に対するプラズマアッシング処理を行う第2のアッシング工程と、
    該第2のアッシング工程でのプラズマアッシング処理の後に、酸素、水蒸気、および注入イオン種に対する還元作用を持つハロゲン系ガスを主成分とする混合ガスを用いて、該第1の基板温度より高い第3の基板温度で、該ウエハ基板に対する第3のプラズマアッシング処理を行う第3のアッシング工程とを含み、
    該第1ないし第3のアッシング工程でのプラズマアッシング処理を、該ウエハ基板を同一アッシングチャンバ内に配置した状態で連続して行う、プラズマアッシング方法。
  2. 請求項1に記載のプラズマアッシング方法において、
    前記注入イオン種に対する還元作用を持つハロゲン系ガスは、フッ素含有ガスである、プラズマアッシング方法。
  3. 請求項1に記載のプラズマアッシング方法において、
    前記イオン注入されたレジストは、その表面に形成された、イオン注入によりダメージを受けた硬化層を有し、
    前記第1の基板温度は、該硬化層内側の液状レジストが噴出するホッピング現象が発生する温度より低い温度である、プラズマアッシング方法。
  4. 請求項1に記載のプラズマアッシング方法において、
    前記第1のアッシング工程では、前記第1の基板温度は200℃以下に保持される、プラズマアッシング方法。
  5. 請求項1に記載のプラズマアッシング方法において、
    前記アッシングチャンバ内には、前記ウエハ基板を載置するステージが設けられており、
    該ステージは、
    前記ウエハ基板を加熱する加熱手段と、
    該ウエハ基板を該ステージ上で、該ウエハ基板と該ステージとの距離が変化するよう昇降させる昇降機構とを有している、プラズマアッシング方法。
  6. 請求項5に記載のプラズマアッシング方法において、
    前記第1のアッシング工程では、前記ウエハ温度が一定に保持されるよう、該支持機構により該ステージと該ウェハ基板との距離を連続的に調整する、プラズマアッシング方法。
  7. 請求項1に記載のプラズマアッシング方法において、
    前記第2および第3のアッシング工程では、それぞれ前記第2および第3のウエハ温度はそれぞれ、200℃以上に保持される、プラズマアッシング方法。
  8. 請求項5に記載のプラズマアッシング方法において、
    前記第2および第3のアッシング工程では、前記ウエハ基板を前記ステージに接触させてウェハ温度を一定に制御する、プラズマアッシング方法。
  9. 請求項8に記載のプラズマアッシング方法において、
    前記第2のアッシング工程で前記第2のプラズマアッシング処理を行う時間は、前記第1のアッシング工程で前記第1のプラズマアッシング処理を行う時間より短く、前記第3のアッシング工程で前記第3のプラズマアッシング処理を行う時間は、該前記第2のアッシング工程で第2のプラズマアッシング処理を行う時間より短い、プラズマアッシング方法。
  10. 請求項2に記載のプラズマアッシング方法において、
    前記第3のアッシング工程では、前記混合ガス中のF/H比が1以下に保持されるよう、前記水蒸気と前記フッ素含有ガスとの流量比を制御する、プラズマアッシング方法。
  11. 請求項2に記載のプラズマアッシング方法において、
    前記第3のアッシング工程で用いるフッ素含有ガスは、CF、CHF、CH、CHF、NF、およびSFのいずれかを含む、プラズマアッシング方法。
  12. ウエハ基板上に形成されたレジストをプラズマアッシングする装置であって、
    該ウエハ基板を載置するステージと、
    該ステージ上に位置するウエハ基板の温度を制御するウエハ温度制御手段とを有し、
    該ステージは、
    該ウエハ基板を加熱する加熱手段と、
    該ウエハ基板を該ステージ上で、該ウエハ基板と該ステージとの距離が変化するよう昇降させる昇降機構とを有し、
    該ウエハ温度制御手段は、該昇降機構を制御することにより、該ウエハ温度が所要の温度に維持されるよう、該ステージと該ウェハ基板との距離を連続的に変化させる、プラズマアッシング装置。
  13. 請求項12に記載のプラズマアッシング装置において、
    前記ウェハ温度制御手段は、前記ステージと前記ウェハ基板との距離と、該ウェハ基板の処理時間と、前記ウェハ温度との関係に基づいて、該距離および該処理時間から該ウェハ温度を算出し、該算出したウエハ温度が所望の温度となるよう、該昇降機構の制御により該ステージと該ウェハ基板との距離を調節する、プラズマアッシング装置。
JP2010111570A 2010-05-13 2010-05-13 プラズマアッシング方法及びプラズマアッシング装置 Active JP5558200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010111570A JP5558200B2 (ja) 2010-05-13 2010-05-13 プラズマアッシング方法及びプラズマアッシング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010111570A JP5558200B2 (ja) 2010-05-13 2010-05-13 プラズマアッシング方法及びプラズマアッシング装置

Publications (2)

Publication Number Publication Date
JP2011243595A true JP2011243595A (ja) 2011-12-01
JP5558200B2 JP5558200B2 (ja) 2014-07-23

Family

ID=45410010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010111570A Active JP5558200B2 (ja) 2010-05-13 2010-05-13 プラズマアッシング方法及びプラズマアッシング装置

Country Status (1)

Country Link
JP (1) JP5558200B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869896A (ja) * 1994-08-30 1996-03-12 Sony Corp プラズマ処理装置およびプラズマ処理方法
JP2000286248A (ja) * 1999-01-28 2000-10-13 Canon Inc イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
JP2001044178A (ja) * 1999-07-30 2001-02-16 Matsushita Electronics Industry Corp 基板処理方法および基板処理装置
JP2005236012A (ja) * 2004-02-19 2005-09-02 Shibaura Mechatronics Corp アッシング方法及びアッシング装置
JP2006507667A (ja) * 2002-09-18 2006-03-02 マットソン テクノロジイ インコーポレイテッド 材料を除去するためのシステムおよび方法
JP2006128148A (ja) * 2004-10-26 2006-05-18 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP2008016811A (ja) * 2006-07-04 2008-01-24 Hynix Semiconductor Inc フォトレジストのストリップ方法
JP2009164365A (ja) * 2008-01-08 2009-07-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869896A (ja) * 1994-08-30 1996-03-12 Sony Corp プラズマ処理装置およびプラズマ処理方法
JP2000286248A (ja) * 1999-01-28 2000-10-13 Canon Inc イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法
JP2001044178A (ja) * 1999-07-30 2001-02-16 Matsushita Electronics Industry Corp 基板処理方法および基板処理装置
JP2006507667A (ja) * 2002-09-18 2006-03-02 マットソン テクノロジイ インコーポレイテッド 材料を除去するためのシステムおよび方法
JP2005236012A (ja) * 2004-02-19 2005-09-02 Shibaura Mechatronics Corp アッシング方法及びアッシング装置
JP2006128148A (ja) * 2004-10-26 2006-05-18 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP2008016811A (ja) * 2006-07-04 2008-01-24 Hynix Semiconductor Inc フォトレジストのストリップ方法
JP2009164365A (ja) * 2008-01-08 2009-07-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017520912A (ja) * 2014-05-21 2017-07-27 ソニー株式会社 メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法

Also Published As

Publication number Publication date
JP5558200B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
KR102013959B1 (ko) 개선된 디바이스 무결성을 위한 포토레지스트 스트립 공정들
US20080299780A1 (en) Method and apparatus for laser oxidation and reduction
US20140120733A1 (en) Low damage photoresist strip method for low-k dielectrics
US20130224960A1 (en) Methods for etching oxide layers using process gas pulsing
JP5770740B2 (ja) 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置
JP5528244B2 (ja) プラズマ処理方法および記憶媒体
TW200403748A (en) Etching method
JP2008235660A (ja) アッシング方法及びその装置
KR20130056040A (ko) 반도체 제조 장치 및 반도체 제조 방법
WO1998042014A1 (en) Improved methods and apparatus for controlled partial ashing in a variable-gap plasma processing chamber
US20050199262A1 (en) Method for ashing
TWI389865B (zh) 用於電漿處理系統之刻痕停止脈波程序
JPH05275326A (ja) レジストのアッシング方法
JP5558200B2 (ja) プラズマアッシング方法及びプラズマアッシング装置
KR101146118B1 (ko) 실리콘 산화막의 건식 식각 방법
KR20110013568A (ko) 반도체 장치의 미세 패턴 형성방법
JPH10135182A (ja) レジスト除去方法及びレジスト除去装置
US20150064925A1 (en) Deposit removing method and gas processing apparatus
JP2004134769A (ja) フォトレジスト除去方法
KR20070072693A (ko) 반도체 소자의 제조방법
JP2005236012A (ja) アッシング方法及びアッシング装置
JP2023133683A (ja) エッチング方法
KR100588217B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100939139B1 (ko) 이온주입된 포토레지스트막의 애싱방법
KR20130069935A (ko) 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140604

R150 Certificate of patent or registration of utility model

Ref document number: 5558200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04