JP5770740B2 - 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置 - Google Patents

高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置 Download PDF

Info

Publication number
JP5770740B2
JP5770740B2 JP2012543261A JP2012543261A JP5770740B2 JP 5770740 B2 JP5770740 B2 JP 5770740B2 JP 2012543261 A JP2012543261 A JP 2012543261A JP 2012543261 A JP2012543261 A JP 2012543261A JP 5770740 B2 JP5770740 B2 JP 5770740B2
Authority
JP
Japan
Prior art keywords
workpiece
plasma
seconds
photoresist
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012543261A
Other languages
English (en)
Other versions
JP2013513949A5 (ja
JP2013513949A (ja
Inventor
チャン、デーヴィッド
ファング、ハオクアン
クオ、ジャック
カリノフスキ、イリア
リー、テッド
ヤオ、アンドリュー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of JP2013513949A publication Critical patent/JP2013513949A/ja
Publication of JP2013513949A5 publication Critical patent/JP2013513949A5/ja
Application granted granted Critical
Publication of JP5770740B2 publication Critical patent/JP5770740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、フォトレジスト材料を除去またはストリッピング(剥離)し、ワークピース表面から関連する残留物を除去する方法および装置に関する。特定の実施形態では、本願は、イオン注入処理またはプラズマ支援ドープ注入処理の後にレジスト(低ドーズまたは高ドーズで注入処理が行なわれたレジスト)をストリッピングする方法および装置に関する。
[関連出願]
本願は、米国特許法第119条(e)項に基づき、米国仮特許出願第61/285,918号(出願日:2009年12月11日)による恩恵を主張する。当該仮出願は、参照により本願に組み込まれる。
フォトレジストは、半導体ウェハ等のワークピース上にパターニングされたコーティングを形成するための一部の製造プロセスで利用される感光性材料である。フォトレジストでコーティングされた表面に所定パターンで高エネルギーを照射した後、フォトレジストの一部分を除去して、その下方にある表面を露出させる一方、表面の残りの部分は保護されたままとする。エッチング、成膜およびイオン注入等の半導体プロセスを、被覆していない表面および残りのフォトレジストに対して実行する。1以上の半導体プロセスを実行した後、ストリッピング処理で残りのフォトレジストを除去する。
フォトレジストをストリッピングしてイオン注入処理に関連する残留物をワークピース表面から除去する方法および装置を改善する。さまざまな実施形態によると、ワークピースはパッシベーションプラズマに暴露され、所定期間にわたって冷却された後、酸素系または水素系のプラズマに暴露されて、フォトレジストおよびイオン注入処理関連の残留物を除去する。本発明のある側面は、シリコン損失を低減すること、および、ストリッピング速度を許容可能なレベルに維持しつつも残留物をほとんどまたは全く残さないようにすることを含む。特定の実施形態に係る方法および装置は、高ドーズイオン注入処理の後、フォトレジスト材料を除去する。
本発明の一の側面は、反応チャンバにおいてワークピース表面から材料を除去する方法であって、フォーミングガスから生成されるプラズマにワークピースを暴露する段階と、ワークピースをフォーミングガスのプラズマに暴露した後、少なくとも30秒間の期間にわたって非プラズマ環境内にウェハを放置する段階と、ウェハを放置した後、材料を除去するべく酸素系または水素系のプラズマにウェハを暴露する段階とを備える方法に関する。
さまざまな実施形態によると、ワークピースは、少なくとも約100秒間、少なくとも約150秒間、少なくとも約200秒間、または、少なくとも約220秒間にわたって放置しておく。
特定の実施形態によると、酸素系または水素系のプラズマのうち少なくとも1つは、フッ素種を含み、他の実施形態では、いずれのプラズマもフッ素種を含まない。ワークピース表面から除去される材料は、高ドーズ注入処理されたレジストであってよい。特定の実施形態によると、フォーミングガスのプラズマは、リモートに生成されている。特定の実施形態によると、保護膜は、フォーミングガスのプラズマに暴露された後、ワークピースの露出シリコン部分上に形成される。保護膜は、Si膜であってよい。
本発明の別の側面は、ワークピース表面から材料を除去する装置であって、プラズマ源、プラズマ源の下流に位置しているシャワーヘッド、および、シャワーヘッドの下流に位置しているワークピース支持部を有する反応チャンバと、一連の命令を実行するコントローラとを備え、ワークピース支持部は、ペデスタルおよびワークピース支持部上に支持されているワークピースの温度を制御する温度制御メカニズムを含み、一連の命令は、フォーミングガスから生成されたプラズマにワークピースを暴露する命令と、ワークピースをフォーミングガスから生成されるプラズマに暴露した後、少なくとも30秒間の期間にわたって非プラズマ環境にウェハを放置する命令と、ウェハを放置した後、酸素系または水素系のプラズマにウェハを暴露して材料を除去する命令とを含む装置に関する。
本発明の上記およびその他の特徴および利点は、添付図面を参照しつつより詳細に後述する。
半導体デバイス製造プロセスのうち、イオン注入処理およびストリッピング処理の前または後の段階を示す図である。 半導体デバイス製造プロセスのうち、イオン注入処理およびストリッピング処理の前または後の段階を示す図である。 半導体デバイス製造プロセスのうち、イオン注入処理およびストリッピング処理の前または後の段階を示す図である。 半導体デバイス製造プロセスのうち、イオン注入処理およびストリッピング処理の前または後の段階を示す図である。
本発明の特定の実施形態に係る処理を説明するための処理フローチャートである。
シリコン損失とパッシベーション後の待機時間との関係を示すグラフである。
本発明の側面を実施するのに適している装置を示す概略図である。
本発明の側面を実施するのに適しているマルチステーション型順次アーキテクチャを示す図である。
以下に記載する本発明の詳細な説明では、本発明を深く理解していただくべく具体的な実施形態を数多く記載する。しかし、当業者には自明であろうが、本発明は、以下に記載するような具体的且つ詳細な内容を採用することなく実施され得るものであり、別の構成要素または処理を利用しても実施し得るものである。また、公知の処理、手順および構成要素は、本発明の側面を不要にあいまいにすること避けるべく、詳細な説明を省略している。
本願では、「ワークピース」、「半導体ウェハ」、「ウェハ」および「部分的に製造された集積回路」といった用語は、同様の意味を持つものとして用いられる。当業者であれば、「部分的に製造された集積回路」という用語は集積回路製造プロセスの多くの段階のうち任意の段階が行われている間のシリコンウェハを意味するものと理解されたい。以下に記載する詳細な説明は、本発明がウェハ上で実施されるものと仮定している。しかし、本発明はこれに限定されない。ワークピースは、さまざまな形状、サイズおよび材料であるとしてよい。半導体ウェハ以外に本発明を活用し得る他のワークピースとしては、ディスプレイ、プリント配線基板等のさまざまな物品が挙げられる。
フォトレジストは、半導体ウェハ等のワークピース上にパターニングされたコーティングを形成するための一部の製造プロセスで利用される感光性材料である。フォトレジストでコーティングされた表面に所定パターンで高エネルギを照射した後、フォトレジストの一部分を除去して、その下方にある表面を露出させる一方、表面の残りの部分は保護されたままとする。エッチング、成膜およびイオン注入等の半導体プロセスを、被覆していない表面および残りのフォトレジストに対して実行する。1以上の半導体プロセスを実行した後、ストリッピング処理で残りのフォトレジストを除去する。
イオン注入処理では、ドーパントイオン、例えば、ホウ素、ホウ素ジフルオリド、インジウム、ガリウム、タリウム、リン、ヒ素、アンチモン、ビスマスまたはゲルマニウムのイオンをワークピースターゲットに対して加速する。イオンは、ワークピースの露出領域および残っているフォトレジスト表面に注入される。このプロセスによって、ウェル領域(ソース/ドレイン)およびLDD(Lightly Doped Drain)領域およびDDD(Doubled Diffused Drain)領域が形成されるとしてよい。イオン注入処理では、レジストに、注入種を含侵させて、水素表面を空乏化させる。レジストの外側層またはクラストは、その下方のバルクレジスト層よりもはるかに高密度である炭化層を形成している。外側層およびバルクレジスト層は、熱膨張率が異なり、ストリッピング処理に対する反応速度が異なる。
外側層とバルク層との間の相違は、高ドーズイオン注入後のレジストにおいて、非常に顕著である。高ドーズ注入では、イオンドーズ量が、1×1015イオン/cm2よりも多くなるとしてよく、エネルギーは10keVから100keVを超えることもあるとしてよい。従来の高ドーズインプラントストリップ(HDIS)処理は、酸素の化学特性を利用し、単原子酸素プラズマが処理チャンバから離れて形成され、ワークピース表面に対して方向付けられる。反応性の酸素は、フォトレジストと結合して、真空ポンプによって除去されるガス状副産物を形成する。HDISの場合、酸素で注入されたドーパントを除去するためには、他の気体が必要となる。
HDISで主に考慮される点としては、ストリッピング速度、残留物の量、露出している膜の層および下方の膜の層の膜損失が挙げられる。残留物は、HDISおよびストリッピング処理の後に基板表面上に存在するのが普通である。残留物は、高エネルギー注入処理時のスパッタリング、不完全なクラストの除去、および/または、レジスト内に注入された原子の酸化に起因して発生するとしてよい。ストリッピング処理の後、収率を高め、さらに残留物を除去する処理を行う必要がないように、表面には残留物が無い状態または残留物がほぼ無い状態となる必要がある。残留物は、オーバーストリップ、つまり、フォトレジストをすべて除去するために通常必要となる程度を超えてもストリッピング処理を継続することによって、除去されるとしてよい。残念なことに、従来のHDIS処理では、オーバーストリップは、その下方にある機能部であるデバイス構造の一部を除去してしまうことがある。デバイス層では、トランジスタのソース/ドレイン領域からシリコンが非常にわずかでも失われてしまうと、デバイス性能および収率に悪影響が出てしまうことがある。特に、設計ルールが32nm未満で製造される超浅接合デバイスでは大きな問題となる。
前述したように、本発明に係る方法および装置は、高ドーズイオン注入処理の後にフォトレジスト材料を効率的且つ効果的に除去するために用いられるとしてよい。本発明は、高ドーズインプラントストリップ(HDIS)に限定されない。本発明はまた、注入されるドーパントの種類について、特定のものに限定されるものではない。例えば、本明細書に記載する方法および装置は、中ドーズまたは低ドーズの注入処理の後に行われるストリッピング処理でも有用性があるとしてよい。ホウ素、ヒ素およびリン等、具体的なドーパントイオンについて説明するが、本明細書に記載する方法および装置は、他のドーパント、例えば、窒素、酸素、炭素、ゲルマニウムおよびアルミニウムを含侵させたレジストをストリッピングする処理でも有用であるとしてよい。
本発明に係る方法および装置は、フォーミングガスから生成されるパッシベーションプラズマを利用する。本発明に係る方法および装置は、酸素および/または水素を含むプラズマガスから生成されるフォトレジストストリッピング用およびイオン除去用のプラズマを利用する。特定の実施形態では、プラズマガスはさらに、フッ素含有ガス、弱い酸化剤、および、1以上のその他の成分を含む。当業者であれば、プラズマ内に存在する実際の種は、本明細書で説明するプラズマを生成するために用いられる特定のガスに由来する複数の異なるイオン、ラジカルおよび分子の混合物であると理解するであろう。例えば、プラズマが有機フォトレジストおよびその他の残留物と反応して有機フォトレジストおよびその他の残留物を分解するので、少量の炭化水素、二酸化炭素、水蒸気およびその他の揮発性成分等、他の種も反応チャンバ内に存在し得ることに留意されたい。当業者であれば、プラズマ内に導入される最初の1以上のガスはプラズマ内に存在する1以上のガスとは異なることが普通であるとともに、ストリッピング処理中は1以上のガスがワークピース表面に接触していることを認めるであろう。
図1Aから図1Dは、半導体製造プロセスのうちイオン注入処理およびストリッピング処理の前後のさまざまな段階を示す図である。図1Aは、フォトレジスト材料103でコーティングされている半導体基板101を示す図である。基板101は、成膜された膜、例えば、酸化膜、シリサイドコンタクト、および/またはポリシリコン膜等の層を1以上含むとしてよい。または、例えば、シリコンオンインシュレータ型の基板を含むベアシリコン基板であってよい。最初に、フォトレジスト材料で基板表面を全面コーティングする。この後、フォトレジストに、マスクを介して形成される所定パターンの照射を行い、現像して、フォトレジストの一部を除去して、残ったフォトレジスト材料103部分の間に図1Aに示す開口104等を形成する。
この後、基板をイオン注入処理に暴露する。イオン注入処理中、ワークピースまたはウェハの表面にドーパントイオンを注入する。このプロセスは、例えば、プラズマ侵入イオン注入法(PIII)またはイオンビーム注入法であるとしてよい。イオンを、露出したシリコン層101およびフォトレジスト103を含む、基板表面に衝突させる。高エネルギーでイオン注入を行うと、下方に位置する材料107のうち少量がスパッタリングされてフォトレジストの側壁に堆積するとしてよい。図1Bを参照されたい。これは、注入種のうち一部、プラズマまたはイオンビーム内の他の材料、および、注入処理の副産物を含むとしてよい。シリコン、アルミニウム、炭素、フッ素、チタン、コバルト等の他のコンタクト材料、および、単体または化合物として酸素を含む。実際には、イオン注入前の基板の組成、フォトレジスト、および、注入種に応じて決まる。
露出しているシリコン層101において、ドープ領域109が形成される。イオンエネルギーまたは衝突強度によって、ドープ領域の深さまたは厚みが決まる。イオン束の密度によって、どの程度ドープされるかが決まる。
イオンはさらに、フォトレジスト表面に浸漬されて、クラスト層105を形成する。クラスト層105は、炭化されており、高度に架橋されたポリマー鎖であるとしてよい。クラストは大抵、水素を含まず、注入種で浸漬されている。クラスト層105は、バルクレジスト層103よりも高密度である。相対密度は、イオン束に応じて決まる一方、クラスト層の厚みは、イオンエネルギーに応じて決まる。
このクラスト層105は、その下方に位置しているバルクフォトレジスト103よりも、ストリッピング処理が困難である。クラスト層の除去速度は、高ドーズ注入フォトレジストの前のシリコンを保護するための高ドーズインプラント改善パッシベーションプロセスの前のシリコンを保護するための改善パッシベーションプロセスによるその下方のバルクの除去速度より、50%または75%遅い場合がある。バルクフォトレジストは、化学結合した窒素のレベルが比較的高く、原材料の流涎溶剤の一部を含む。ウェハ温度が上昇して、例えば、摂氏150度から摂氏200度を超えると、バルクレジストは、ガスを放出してクラスト層に対し膨張する。こうして、下方のバルクフォトレジストがクラストの下方で圧力を蓄積すると、フォトレジスト全体が「ポップする(飛び出す)」。フォトレジストポップは、残留物のウェハ表面およびチャンバ内部からの洗浄が特に困難であるので、粒子および処理欠陥の原因である。高ドーズイオン注入の場合、クラストとその下方のバルクフォトレジスト層との間の密度の違いはさらに大きくなる。また、クラストは厚みが大きい。
図1Cは、フォトレジスト103および側壁のスパッタリング残留物107を完全に除去できなかった、ストリッピング処理後の基板を示す図である。側壁のスパッタリング残留物107は、従来のストリッピング処理用化学反応では揮発性化合物を形成しない粒子を含むとしてよい。このような粒子は、従来のストリッピング処理の後でも残ってしまう場合がある。残留物はさらに、酸素系のストリッピング処理用化学反応で利用された反応性の酸素によって形成されている注入種の酸化物、例えば、酸化ホウ素および酸化ヒ素を含むとしてよい。クラスト105の一部も、基板上に残る場合がある。クラストの側壁および角部分は、フォトレジストビアの底部にある部分が、構造上ストリッピングが困難であるとしてよい。このような残留物の粒子は、場合によってはフッ素化された化学物質を用いてオーバーストリップすることによって、または、ウェハを湿式洗浄することによって除去される場合もある。
シリコン損失は、レジストの厚み、クラストの厚みおよびオーバーストリップ割合によって決まる。除去するレジストの厚みを大きくするべくストリッピング処理の時間を長くして強度を高くすると、除去するシリコンの量が増える。クラストの厚みが大きいレジストでは、クラスト層とバルクレジスト層との間の違いがさらに顕著になる。クラストの側壁および角部分の厚みが大きくなると、ストリッピング処理がより困難になる。このため、厚いクラストを除去するように調整されたストリッピング処理は、除去するシリコンの量が多くなる傾向にある。オーバーストリップにより、残留物の除去に加えてレジストの均一性および構造に関する問題に対処するとしてよい。オーバーストリップは、フォトレジストを全て除去するために名目上必要な程度を超えてもストリッピング処理を継続する処理である。ウェハの一部の領域ではフォトレジストが完全に除去されたが他の領域には残っている場合、ストリッピング処理を継続すると、通常はシリコンおよび酸化シリコンといった材料がさらに、既にストリッピングが完了した領域から除去されてしまう。
図1Dは、全ての残留物を除去した後の基板を示す図である。さまざまな実施形態によると、シリコン損失または酸化を引き起こすことなく、遅延を最小限に抑えて残留物を除去する。特定の実施形態によると、ストリッピング処理の後残留物が残らないので、処理工程の数が少なくなる。
本明細書では、高ドーズインプラントストリップ(HDIS)処理のためのシリコン損失を低減する方法を説明する。しかし、上述したように、当該方法は、中ドーズまたは低ドーズの注入処理の後のストリッピング処理またはその他のフォトレジストストリッピング処理について利用しても有効であるとしてよい。本明細書で説明する方法によれば、ストリッピング処理の前にシリコン損失が発生しないようにパッシベーション層を設ける。本明細書で説明する方法は、特定のストリッピング処理用化学物質に限定されるものではない。
図2は、特定の実施形態に係る方法に含まれる処理を説明するための処理フローチャート200である。第一に、処理201において、フォトレジストおよび注入残留物があるウェハを用意する。当該ウェハは、プラズマを閉じ込めることが可能なチャンバに用意されるとしてよい。図示されていないが、ウェハは任意で、ポップが発生しないように十分低く、且つ、パッシベーション層を形成するため、そして、その他の処理で適切なエッチング速度を実現するためのエネルギーを得るために十分高く設定された温度に予熱する(処理201の前、処理201の間、または、処理201の後)。この後、処理203において、フォーミングガスから生成されたプラズマにウェハを暴露する。フォーミングガスは、水素と、不活性希釈剤とを含む。不活性希釈剤は、少なくとも窒素を含み、例えば、窒素、ヘリウム等、またはこれらの組み合わせである。本発明の実施形態例では、フォーミングガスは、約0.5モルパーセント(%)から約10モルパーセントの水素を含む。本発明の具体的な実施形態によると、フォーミングガスは、約3%から約6%の水素、例えば、4%の水素を含む。特定の実施形態によると、実質的に水素を含まない純粋な窒素ガスを利用する。純粋な窒素は、フォーミングガスと同様のパッシベーション効果を持つことが分かっている。
ウェハは、例えば、約10秒から約90秒、例えば、約20秒から40秒のオーダの期間にわたって、フォーミングガスのプラズマに暴露される。多くの実施形態では、プラズマは、リモートに生成されるプラズマであるが、インサイチュで生成されるプラズマであってもよい。特定の実施形態では、実質的にフォーミングガスから成るガスでプラズマを生成する。他の実施形態では、他の種を追加するとしてよい。特定の実施形態によると、プラズマ生成部に導入されるガスには、酸素またはフッ素が略存在しない。
この後、処理205において、プラズマを消して、ウェハを所定期間にわたって放置する。特定の実施形態では、この処理でウェハを冷却させる。例えば、約摂氏35度まで冷却する。特定の理論に限定されるものではないが、露出したシリコン上に、フッ素種を含む後続の酸素系または水素系のストリッピング用化学物質による酸化またはエッチングを遅延または防止するべく、保護面を形成すると考えられる。保護面は、Si膜であるとしてよい。
処理203と後続のストリッピング処理との間の待機時間がシリコン損失を低減する上で重要な鍵になることは予想外の発見であった。図3は、シリコン損失(オングストローム)を、フォーミングガスプラズマへの暴露とフッ素含有水素系化学物質を用いた後続のストリッピング処理との間の待機時間(秒)の関数として示すグラフである。シリコン損失は、待機期間が長くなるにつれて大きく低減し、最終的には220秒付近で横ばい状態になる。さまざまな実施形態によると、待機時間は少なくとも約30秒、少なくとも約60秒、少なくとも約100秒、少なくとも約120秒、少なくとも約140秒、少なくとも約160秒、少なくとも約180秒、少なくとも約200秒、少なくとも約220秒、少なくとも約240秒、少なくとも約260秒、または、少なくとも約280秒である。図3から分かる効果は、Si膜を形成するための反応の反応速度ははるかに高速であるはずと考えられていたので、予想外である。
待機期間が終了すると、処理207でストリッピング処理を実行する。ストリッピング処理では、1以上の酸素系または水素系のプラズマを利用するとしてよい。特定の実施形態では、ストリッピング用化学物質はさらに、1以上の処理において、フッ素種を含む。このようなフッ素種を生成するべくプラズマ生成部に供給されるフッ素化合物としては、三フッ化窒素(NF3)、六フッ化硫黄(SF6)、ヘキサフルオロエタン(C2F6)、テトラフルオロメタン(CF4)、トリフルオロメタン(CHF3)、ジフルオロメタン(CH2F2)、オクトフルオロプロパン(C3F8)、オクトフルオロシクロブタン(C4F8)、オクトフルオロ[1−]ブタン(C4F8)、オクトフルオロ[2−]ブタン(C4F8)、オクトフルオロイソブチレン(C4F8)、フッ素(F2)等がある。
本明細書で説明した方法は任意の特定のストリッピング用化学物質に限定されず、フォトレジストおよびHDI残留物を除去するためのプラズマの例としては、以下のものから生成されるプラズマが含まれる。
O2/NF3
O2/CF4
O2/N2
H2/CO2/NF3
H2/CO2/CF4
H2/CO2/NF3/CF4
H2/CO2
H2/N2
多くの実施形態では、さまざまな化学物質を利用する複数の処理を実行して、フォトレジストおよび残留物を完全に除去する。特定の実施形態では、フォーミングガスが、このようなHDIストリッピング処理のうち1以上に追加される。例えば、特定の実施形態では、フッ素を含有しない全てのプラズマ処理にフォーミングガスを追加する。フッ素含有ステーションでフォーミングガスまたは純粋な窒素を利用すれば、シリコン損失に悪影響が出ることが分かっている。特定の理論に限定されるものではないが、これはフォーミングガスに含まれている窒素がNF3の解離を進めるので放出されるF−イオンが増加することが原因と考えられている。通常、これらの処理の後の待機時間は長くしないが、特定の実施形態では、長くするとしてもよい。一例を挙げる。
O2/FGと共に、フォーミングガスを約14−25体積%で供給
H2/CO2/FGと共に、フォーミングガスを約40−60体積%で供給
処理203および205で説明したパッシベーション処理は、同図に示す処理の他のタイミングで、例えば、1以上のストリッピング処理の間に、実行するか、または、繰り返すとしてもよいことに留意されたい。特定の実施形態によると、処理203のみをストリッピング処理同士の間に挟む。
<プラズマの生成>
本発明ではさまざまな種類のプラズマ源を利用するとしてよい。例えば、RF、DCおよびマイクロ波を利用したプラズマ源を利用するとしてよい。好ましい実施形態によると、下流RFプラズマ源を利用する。通常は、300mmのウェハ用のRFプラズマ電力の範囲は、約300ワットから約10キロワットである。一部の実施形態によると、RFプラズマ電力は、約2000ワットと5000ワットとの間、例えば、3500Wである。
<シャワーヘッドアセンブリ>
本発明のさまざまな実施形態によると、プラズマガスはシャワーヘッドアセンブリを介してワークピース表面に供給される。シャワーヘッドアセンブリは、接地されるか、または、電圧が印加され、ウェハへの中性種の流れに影響を与えることなく一部の荷電種を誘引するとしてよい。例えば、0ワットから1000ワットのバイアスを印加する。プラズマに含まれる荷電した種の多くは、シャワーヘッドで再結合する。シャワーヘッドアセンブリは、プラズマおよび不活性ガスの混合物を反応チャンバ内に方向付けるための穴が設けられている金属プレートであるシャワーヘッドを含む。シャワーヘッドは、プラズマ源から活性水素をより大きな領域に対して再度供給して、より小さいプラズマ源を利用できるようにする。シャワーヘッドの穴の数および配置は、ストリッピング速度およびストリッピング速度の均一性を最適化するように設定するとしてよい。プラズマ源がウェハ上方の中央に位置している場合、シャワーヘッドの穴は、活性ガスを外側領域に向かって押し出すべく、シャワーヘッドの中央ではより小さくてより少なくなっていることが好ましい。シャワーヘッドには、少なくとも100個の穴が設けられているとしてよい。適切なシャワーヘッドとしては、Novellus Systems,Inc社(米国カリフォルニア州サンノゼ)製のガンマxPRシャワーヘッドまたはGxTドロップインシャワーヘッドがある。シャワーヘッドアセンブリがない実施形態では、プラズマは直接処理チャンバに導入される。
<処理チャンバ>
処理チャンバは、ストリッピング処理を実行するために適切な反応チャンバであればどのような反応チャンバであってもよい。複数のチャンバを備える装置においてそのうち1つのチャンバであってもよいし、単純にチャンバを1つのみ備える装置であってもよい。チャンバはさらに、複数のステーションを含むとしてよい。この場合、複数のウェハを同時に処理する。処理チャンバは、注入処理、エッチング処理、またはその他のレジストを介して行う処理を実施するチャンバと同じチャンバであってよい。他の実施形態では、ストリッピング処理用に別のチャンバを用意しておく。処理チャンバ内の圧力の範囲は、約600mTorrから2Torrであってよい。特定の実施形態によると、圧力の範囲は、約0.9Torrから1.5Torrである。
処理チャンバは、ストリッピング処理を実行する1以上の処理ステーションを含む。特定の実施形態によると、1以上の処理ステーションは、予熱ステーション、少なくとも1つのストリッピングステーション、および、オーバーアッシングステーションを含む。ウェハ支持部は、処理中のウェハを支持するように構成されている。ウェハ支持部はさらに、処理中に熱をウェハとの間で伝達して、ウェハ温度を必要に応じて調整するとしてよい。特定の実施形態によると、ウェハは、複数の最小コンタクト上で支持されており、ウェハ支持部の表面の平面には物理的に接触していない。スピンドルが、ウェハを取り上げて、ステーション間でウェハを移動させる。
図4は、ウェハに本発明を実施するのに適した下流プラズマ装置400の側面を示す概略図である。当該装置は、パッシベーション処理およびストリッピング処理の両方に利用するとしてよい。装置400では、プラズマ生成部411および露光チャンバ401がシャワーヘッドアセンブリ417によって分離している。露光チャンバ401において、ウェハ403はプラテン(またはステージ)405上に載置される。プラテン405は、加熱/冷却素子が設けられている。一部の実施形態によると、プラテン405は、ウェハ403にバイアスを印加するように構成されている。コンジット407を介して真空ポンプによって露光チャンバ401内を低圧とする。気体状の水素(希釈ガス/キャリアガスを含んでも含まなくてもよい)および二酸化炭素(またはその他の弱い酸化剤)のソースによって、吸気口409を通って当該装置のプラズマ生成部411に入るガス流が得られる。プラズマ生成部411は、一部の周囲が誘導コイル413によって取り囲まれている。誘導コイル413は、電源415に接続されている。動作について説明すると、混合ガスをプラズマ生成部411に導入して、誘導コイル413にエネルギーを加えると、プラズマ生成部411でプラズマが生成される。シャワーヘッドアセンブリ417は、電圧が印加されるか、接地されるとしてよく、種の流れを露光チャンバ401内へと方向付ける。上述したように、ウェハ403は、温度が制御されるとしてよく、および/または、RFバイアスが印加されるとしてよい。プラズマ源411および誘導コイル413は、さまざまな構成および構造のものを利用するとしてよい。例えば、誘導コイル413は、インターレースパターンでプラズマ源411の周りに巻き回されているとしてよい。別の例によると、プラズマ源411は、円筒形状ではなくドーム形状を持つとしてよい。コントローラ450は、処理チャンバの構成要素に接続されているとしてよく、ストリッピング処理における処理ガスの組成、圧力、温度およびウェハへのインデックス付与を制御するとしてよい。上記の処理の処理条件を制御するための命令を含む機械可読媒体をコントローラに結合するとしてよい。
適切なプラズマチャンバおよびシステムとしては、Novellus Systems,Inc社(米国カリフォルニア州サンノゼ)製のガンマ2100、2130 I2CP(インターレース方式誘導結合プラズマ)G400、および、GxTがある。他のシステムとしては、Axcelis Technologies Inc.社(米国メリーランド州、ロックビル)製のフュージョンライン(Fusion line)、PSK Tech Inc.社(韓国)製のTERA21、Mattson Technology Inc.社(米国カリフォルニア州フリーモント)製のAspenがある。また、さまざまなストリッピングチャンバは、クラスタツール上に構成するとしてもよい。例えば、ストリッピングチャンバは、Applied Materials社(米国カリフォルニア州サンタクラーラ)製のCenturaクラスタツールに追加されるとしてよい。
<ワークピース>
好ましい実施形態によると、本発明に係る方法および装置で利用されるワークピースは、半導体ウェハである。利用するウェハのサイズは任意であるとしてよい。大半の最新型のウェハ製造設備では、200mmまたは300mmのいずれかのウェハを利用する。上述したように、本明細書で開示する処理および装置は、エッチング、イオン注入または成膜等の処理動作の後に、フォトレジストをストリッピングする。本発明は、例えば、100nm未満、65nm、または、45nm以下等、非常に小さいフィーチャまたは限界寸法を持つウェハに適している。本明細書で開示しているように、HDISのシリコン損失が低いという特徴は、高性能ロジックデバイスの超浅接合に特に適している。本発明はまた、トランジスタ工程(Front End of the Line:FEOL)のイオン注入処理、特に、高ドーズイオン注入処理が行われるウェハに特に適している。
プラズマ活性化された種は、フォトレジストと反応して、スパッタリングによってウェハ上に残留物が形成される。ウェハ上では、反応性のガスが、複数のプラズマ活性化された種、ラジカル、荷電種、および、副産物のガスを含んでいるとしてよい。水素系のプラズマの場合、さまざまな水素種の体積濃度は、ウェハ上のガスの約20−80%、通常は50%を超えるとしてよい。酸素系のプラズマの場合、さまざまな酸素種の体積濃度は、ウェハ上のガスの約20−80%、通常は50%を超えるとしてよい。さまざまなフッ素種の体積濃度は、0.01%から約2%、または、1%未満であるとしてよい。弱い酸化剤に起因するさまざまな種の体積濃度は、0.05%から約5%、または、約1.2%であってよい。これらの種には、H2*、H2+、H+、H*、e−、OH、O*、CO、CO2、H2O、HF、F*、F−、CF、CF2およびCF3が含まれるとしてよい。
処理条件は、ウェハサイズに応じて変わるとしてよい。本発明の一部の実施形態によると、プラズマをワークピース表面に照射している間、ワークピースを特定温度に維持することが望ましい。ウェハ温度の範囲は、約摂氏110度と約摂氏500度との間であるとしてよい。上述したようなフォトレジストポップの可能性を抑えるべく、ウェハ温度は、十分なクラストが除去されてフォトレジストポップの懸念がなくなるまで、低速で昇温させることが好ましい。最初のステーション温度は、約摂氏110度から約摂氏260度であるとしてよく、例えば、約摂氏240度であるとしてよい。後続のステーションでは、摂氏285度から約摂氏350度等、これより高温を利用して、良好なストリッピング速度を実現するとしてよい。特定の実施形態によると、温度は、NF3スパイク中に降温させて、NF3スパイクに関連して発生するSi損失を抑制する。
<処理例>
上述したように、特定の実施形態では、マルチステーションストリッピング装置を利用して、本明細書で説明するフォトレジストおよび残留物をストリッピングする処理を実行する。図5は、ステーション1、2、3、4、5および6を含む当該装置を上から見た様子を示す簡略概略図である。ウェハは、チャンバ501を通って装置のステーション1に入り、各ステーションに順番に当該ステーションで処理を実行するべく輸送され、処理が完了した後にステーション6からチャンバ502を通って出る。当該アーキテクチャによると、パッシベーションプロセスの後にHDISストリッピング用化学物質によるシリコンへの浸食から保護するべくウェハを停止または冷却することができる。
Figure 0005770740
Figure 0005770740
別の処理例によると、6つのステーションを回る第1のパスを実行して、フォーミングガスのパッシベーションを行った後、第2のパスでは、ステーション1で予熱して、ステーション2−6でストリッピング処理を行う。待機処理は、非酸化環境においてチャンバの外部で行われるとしてよい。
本明細書で説明する方法および装置は、半導体製造プロセス用のリソグラフィーハードウェアおよび/またはパターニングハードウェアを備えるシステムで実施されるとしてよい。また、本明細書で開示する方法は、本明細書で開示した方法の前または後に行われるリソグラフィーおよび/またはパターニングを行う処理で実施するとしてもよい。
<実験>
ステーション1でフォーミングガスを利用したパッシベーションを行った後にステーション2−6でF含有ストリッピング処理を実行した場合のSi損失と、パッシベーション処理を行わなかった場合のSi損失とを比較するさまざまな実験を行った。シリコン損失は、54%−82%少なくなった。
本発明をいくつかの好ましい実施形態に基づき説明してきたが、本発明は上述した具体的な構成に限定されるものではない。上述した好ましい実施形態は多くの点で変形され得る。このため、本発明は、特許請求の範囲に記載する請求項に基づき広義に解釈されたい。

Claims (15)

  1. 反応チャンバにおいて、表面にシリコンを含むワークピースの前記表面からフォトレジストを除去する方法であって、
    少なくとも窒素を含むフォーミングガスまたは純粋な窒素ガスから生成されるプラズマにその上にフォトレジストを有する前記ワークピースを暴露する段階と、
    前記プラズマに前記ワークピースを暴露する段階の後、少なくとも30秒間にわたって非プラズマ環境に前記ワークピースを放置して、保護膜を前記ワークピースの露出したシリコン部分に形成する段階と、
    前記ワークピースを前記非プラズマ環境に放置する段階の後、酸素系または水素系のプラズマに前記ワークピースを暴露して、前記フォトレジストを除去する段階と
    を備える方法。
  2. 前記ワークピースは、少なくとも100秒間にわたって放置されている請求項1に記載の方法。
  3. 前記ワークピースは少なくとも150秒間にわたって放置されている請求項1に記載の方法。
  4. 前記ワークピースは少なくとも200秒間にわたって放置されている請求項1に記載の方法。
  5. 前記ワークピースは少なくとも220秒間にわたって放置されている請求項1に記載の方法。
  6. 前記酸素系または水素系のプラズマは、フッ素種を含む請求項1から請求項5のうちいずれか一項に記載の方法。
  7. 前記ワークピースの表面から除去する前記フォトレジストは、高ドーズ注入処理されたレジストを含む請求項1から請求項6のうちいずれか一項に記載の方法。
  8. 前記フォーミングガスまたは前記純粋な窒素ガスから生成されるプラズマは、リモートに生成される請求項1から請求項7のうちいずれか一項に記載の方法。
  9. 前記保護膜は、SixNy膜である請求項1から8のいずれか一項に記載の方法。
  10. 前記ワークピースを暴露する段階は、リソグラフィー処理の後に実行される請求項1からのうちいずれか一項に記載の方法。
  11. 表面にシリコンを含むワークピースの前記表面からフォトレジストを除去する装置であって、
    反応チャンバと、
    一連の命令を実行するコントローラと
    を備え、
    前記反応チャンバは、
    プラズマ源と、
    前記プラズマ源の下流に位置しているシャワーヘッドと、
    前記シャワーヘッドの下流に位置しており、支持しているワークピースの温度を制御する温度制御メカニズムおよびペデスタルを含むワークピース支持部と
    を有し、
    前記一連の命令は、
    少なくとも窒素を含むフォーミングガスまたは純粋な窒素ガスから前記プラズマ源内にプラズマを生成し、
    前記フォーミングガスまたは前記純粋な窒素ガスから生成されるプラズマに前記ワークピースを暴露し、
    前記フォーミングガスまたは前記純粋な窒素ガスから生成されるプラズマに前記ワークピースを暴露した後、少なくとも30秒間にわたって非プラズマ環境に前記ワークピースを放置して、保護膜を前記ワークピースの露出したシリコン部分に形成し
    前記ワークピースを放置した後、酸素系または水素系のプラズマに前記ワークピースを暴露して、前記フォトレジストを除去するための命令を含む装置。
  12. 前記コントローラが含む前記一連の命令は、少なくとも100秒間にわたって前記ワークピースを放置するための命令を含む請求項11に記載の装置。
  13. 前記コントローラが含む前記一連の命令は、少なくとも150秒間にわたって前記ワークピースを放置するための命令を含む請求項11に記載の装置。
  14. 前記コントローラが含む前記一連の命令は、少なくとも200秒間にわたって前記ワークピースを放置するための命令を含む請求項11に記載の装置。
  15. 前記コントローラが含む前記一連の命令は、少なくとも220秒間にわたって前記ワークピースを放置するための命令を含む請求項11に記載の装置。
JP2012543261A 2009-12-11 2010-12-08 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置 Active JP5770740B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28591809P 2009-12-11 2009-12-11
US61/285,918 2009-12-11
PCT/US2010/059547 WO2011072061A2 (en) 2009-12-11 2010-12-08 Enhanced passivation process to protect silicon prior to high dose implant strip

Publications (3)

Publication Number Publication Date
JP2013513949A JP2013513949A (ja) 2013-04-22
JP2013513949A5 JP2013513949A5 (ja) 2014-01-30
JP5770740B2 true JP5770740B2 (ja) 2015-08-26

Family

ID=44141527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012543261A Active JP5770740B2 (ja) 2009-12-11 2010-12-08 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置

Country Status (6)

Country Link
US (1) US8721797B2 (ja)
JP (1) JP5770740B2 (ja)
KR (1) KR101770008B1 (ja)
CN (1) CN102652351B (ja)
TW (1) TWI518773B (ja)
WO (1) WO2011072061A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US7740768B1 (en) 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US8435895B2 (en) * 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US8591661B2 (en) 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
CN102652351B (zh) 2009-12-11 2016-10-05 诺发系统有限公司 在高剂量植入剥除前保护硅的增强式钝化工艺
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US10431469B2 (en) 2012-07-16 2019-10-01 Mattson Technology, Inc. Method for high aspect ratio photoresist removal in pure reducing plasma
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US11360384B2 (en) * 2018-09-28 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating and servicing a photomask
US11164876B2 (en) 2019-02-07 2021-11-02 Micron Technology, Inc. Atom implantation for passivation of pillar material
US11501972B2 (en) 2020-07-22 2022-11-15 Applied Materials, Inc. Sacrificial capping layer for passivation using plasma-based implant process
CN114823297B (zh) * 2022-04-19 2023-01-31 度亘激光技术(苏州)有限公司 光刻胶去除工艺及半导体制造工艺

Family Cites Families (185)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US790755A (en) * 1904-06-28 1905-05-23 Max Rockstroh Platen printing-press.
US4201579A (en) * 1978-06-05 1980-05-06 Motorola, Inc. Method for removing photoresist by hydrogen plasma
US4357203A (en) 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
US4699689A (en) 1985-05-17 1987-10-13 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US5158644A (en) 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
US5292393A (en) * 1986-12-19 1994-03-08 Applied Materials, Inc. Multichamber integrated process system
JPH0770524B2 (ja) 1987-08-19 1995-07-31 富士通株式会社 半導体装置の製造方法
US5354386A (en) 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
US5122225A (en) * 1990-11-21 1992-06-16 Texas Instruments Incorporated Selective etch method
JPH05275326A (ja) * 1992-03-30 1993-10-22 Sumitomo Metal Ind Ltd レジストのアッシング方法
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5522932A (en) * 1993-05-14 1996-06-04 Applied Materials, Inc. Corrosion-resistant apparatus
EP0664347A3 (en) * 1994-01-25 1997-05-14 Applied Materials Inc Plant for the deposition of a uniform layer of a material on a substrate.
US5744049A (en) 1994-07-18 1998-04-28 Applied Materials, Inc. Plasma reactor with enhanced plasma uniformity by gas addition, and method of using same
US5900351A (en) * 1995-01-17 1999-05-04 International Business Machines Corporation Method for stripping photoresist
US5817406A (en) 1995-07-14 1998-10-06 Applied Materials, Inc. Ceramic susceptor with embedded metal electrode and brazing material connection
US5633073A (en) * 1995-07-14 1997-05-27 Applied Materials, Inc. Ceramic susceptor with embedded metal electrode and eutectic connection
JP3585591B2 (ja) * 1995-07-29 2004-11-04 株式会社半導体エネルギー研究所 エッチング装置及びエッチング方法
US6187072B1 (en) * 1995-09-25 2001-02-13 Applied Materials, Inc. Method and apparatus for reducing perfluorocompound gases from substrate processing equipment emissions
US6193802B1 (en) * 1995-09-25 2001-02-27 Applied Materials, Inc. Parallel plate apparatus for in-situ vacuum line cleaning for substrate processing equipment
US6194628B1 (en) * 1995-09-25 2001-02-27 Applied Materials, Inc. Method and apparatus for cleaning a vacuum line in a CVD system
US6045618A (en) * 1995-09-25 2000-04-04 Applied Materials, Inc. Microwave apparatus for in-situ vacuum line cleaning for substrate processing equipment
US5792269A (en) 1995-10-31 1998-08-11 Applied Materials, Inc. Gas distribution for CVD systems
US5968324A (en) 1995-12-05 1999-10-19 Applied Materials, Inc. Method and apparatus for depositing antireflective coating
US5707485A (en) * 1995-12-20 1998-01-13 Micron Technology, Inc. Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
US6013574A (en) 1996-01-30 2000-01-11 Advanced Micro Devices, Inc. Method of forming low resistance contact structures in vias arranged between two levels of interconnect lines
US5660682A (en) 1996-03-14 1997-08-26 Lsi Logic Corporation Plasma clean with hydrogen gas
US5814155A (en) 1996-06-26 1998-09-29 Vlsi Technology, Inc. Plasma ashing enhancement
US6156149A (en) 1997-05-07 2000-12-05 Applied Materials, Inc. In situ deposition of a dielectric oxide layer and anti-reflective coating
US6127262A (en) 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
US6083852A (en) 1997-05-07 2000-07-04 Applied Materials, Inc. Method for applying films using reduced deposition rates
US6129091A (en) 1996-10-04 2000-10-10 Taiwan Semiconductor Manfacturing Company Method for cleaning silicon wafers with deep trenches
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
US5911834A (en) * 1996-11-18 1999-06-15 Applied Materials, Inc. Gas delivery system
US5844195A (en) 1996-11-18 1998-12-01 Applied Materials, Inc. Remote plasma source
US5830775A (en) 1996-11-26 1998-11-03 Sharp Microelectronics Technology, Inc. Raised silicided source/drain electrode formation with reduced substrate silicon consumption
US5811358A (en) 1997-01-03 1998-09-22 Mosel Vitelic Inc. Low temperature dry process for stripping photoresist after high dose ion implantation
US6039834A (en) * 1997-03-05 2000-03-21 Applied Materials, Inc. Apparatus and methods for upgraded substrate processing system with microwave plasma source
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
US6306564B1 (en) 1997-05-27 2001-10-23 Tokyo Electron Limited Removal of resist or residue from semiconductors using supercritical carbon dioxide
US6177023B1 (en) * 1997-07-11 2001-01-23 Applied Komatsu Technology, Inc. Method and apparatus for electrostatically maintaining substrate flatness
JP3317209B2 (ja) 1997-08-12 2002-08-26 東京エレクトロンエイ・ティー株式会社 プラズマ処理装置及びプラズマ処理方法
US5908672A (en) * 1997-10-15 1999-06-01 Applied Materials, Inc. Method and apparatus for depositing a planarized passivation layer
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
WO1999026277A1 (en) * 1997-11-17 1999-05-27 Mattson Technology, Inc. Systems and methods for plasma enhanced processing of semiconductor wafers
US6098568A (en) * 1997-12-01 2000-08-08 Applied Materials, Inc. Mixed frequency CVD apparatus
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6303523B2 (en) * 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6203657B1 (en) * 1998-03-31 2001-03-20 Lam Research Corporation Inductively coupled plasma downstream strip module
US5980770A (en) 1998-04-16 1999-11-09 Siemens Aktiengesellschaft Removal of post-RIE polymer on Al/Cu metal line
US6432830B1 (en) * 1998-05-15 2002-08-13 Applied Materials, Inc. Semiconductor fabrication process
US6086952A (en) 1998-06-15 2000-07-11 Applied Materials, Inc. Chemical vapor deposition of a copolymer of p-xylylene and a multivinyl silicon/oxygen comonomer
US6800571B2 (en) 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6277733B1 (en) 1998-10-05 2001-08-21 Texas Instruments Incorporated Oxygen-free, dry plasma process for polymer removal
US6342446B1 (en) * 1998-10-06 2002-01-29 Texas Instruments Incorporated Plasma process for organic residue removal from copper
US6171945B1 (en) * 1998-10-22 2001-01-09 Applied Materials, Inc. CVD nanoporous silica low dielectric constant films
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
US6107184A (en) 1998-12-09 2000-08-22 Applied Materials, Inc. Nano-porous copolymer films having low dielectric constants
US6417080B1 (en) 1999-01-28 2002-07-09 Canon Kabushiki Kaisha Method of processing residue of ion implanted photoresist, and method of producing semiconductor device
US6130166A (en) 1999-02-01 2000-10-10 Vlsi Technology, Inc. Alternative plasma chemistry for enhanced photoresist removal
US6242350B1 (en) 1999-03-18 2001-06-05 Taiwan Semiconductor Manufacturing Company Post gate etch cleaning process for self-aligned gate mosfets
US6204192B1 (en) * 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US6709715B1 (en) * 1999-06-17 2004-03-23 Applied Materials Inc. Plasma enhanced chemical vapor deposition of copolymer of parylene N and comonomers with various double bonds
US6030901A (en) 1999-06-24 2000-02-29 Advanced Micro Devices, Inc. Photoresist stripping without degrading low dielectric constant materials
US6177347B1 (en) 1999-07-02 2001-01-23 Taiwan Semiconductor Manufacturing Company In-situ cleaning process for Cu metallization
US6281135B1 (en) 1999-08-05 2001-08-28 Axcelis Technologies, Inc. Oxygen free plasma stripping process
US6313042B1 (en) 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas
US6767698B2 (en) 1999-09-29 2004-07-27 Tokyo Electron Limited High speed stripping for damaged photoresist
US6287643B1 (en) * 1999-09-30 2001-09-11 Novellus Systems, Inc. Apparatus and method for injecting and modifying gas concentration of a meta-stable or atomic species in a downstream plasma reactor
JP4221847B2 (ja) 1999-10-25 2009-02-12 パナソニック電工株式会社 プラズマ処理装置及びプラズマ点灯方法
JP3366301B2 (ja) 1999-11-10 2003-01-14 日本電気株式会社 プラズマcvd装置
US6352938B2 (en) 1999-12-09 2002-03-05 United Microelectronics Corp. Method of removing photoresist and reducing native oxide in dual damascene copper process
US6365516B1 (en) * 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US20010027023A1 (en) 2000-02-15 2001-10-04 Shigenori Ishihara Organic substance removing methods, methods of producing semiconductor device, and organic substance removing apparatuses
JP2001308078A (ja) 2000-02-15 2001-11-02 Canon Inc 有機物除去方法、半導体装置の製造方法及び有機物除去装置並びにシステム
US6184134B1 (en) * 2000-02-18 2001-02-06 Infineon Technologies North America Corp. Dry process for cleaning residues/polymers after metal etch
US6667244B1 (en) * 2000-03-24 2003-12-23 Gerald M. Cox Method for etching sidewall polymer and other residues from the surface of semiconductor devices
JP4470274B2 (ja) * 2000-04-26 2010-06-02 東京エレクトロン株式会社 熱処理装置
JP4371543B2 (ja) * 2000-06-29 2009-11-25 日本電気株式会社 リモートプラズマcvd装置及び膜形成方法
US6426304B1 (en) 2000-06-30 2002-07-30 Lam Research Corporation Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US20020185226A1 (en) 2000-08-10 2002-12-12 Lea Leslie Michael Plasma processing apparatus
US6562090B1 (en) * 2000-08-28 2003-05-13 Hercules Incorporated Fluid abrasive suspension for use in dentifrices
DE10051380C2 (de) * 2000-10-17 2002-11-28 Advanced Micro Devices Inc Verfahren zur Herstellung eines Halbleiterbauteils unter Anwendung eines Schrumpfprozesses eines Strukturmerkmals
US6569257B1 (en) * 2000-11-09 2003-05-27 Applied Materials Inc. Method for cleaning a process chamber
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6733594B2 (en) * 2000-12-21 2004-05-11 Lam Research Corporation Method and apparatus for reducing He backside faults during wafer processing
US6479391B2 (en) 2000-12-22 2002-11-12 Intel Corporation Method for making a dual damascene interconnect using a multilayer hard mask
US20020127853A1 (en) * 2000-12-29 2002-09-12 Hubacek Jerome S. Electrode for plasma processes and method for manufacture and use thereof
US6319842B1 (en) 2001-01-02 2001-11-20 Novellus Systems Incorporated Method of cleansing vias in semiconductor wafer having metal conductive layer
US6589879B2 (en) 2001-01-18 2003-07-08 Applied Materials, Inc. Nitride open etch process based on trifluoromethane and sulfur hexafluoride
US7753546B2 (en) * 2001-02-07 2010-07-13 World Factory, Inc. Umbrella apparatus
US6777344B2 (en) 2001-02-12 2004-08-17 Lam Research Corporation Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications
CN1322556C (zh) * 2001-02-15 2007-06-20 东京毅力科创株式会社 被处理件的处理方法及处理装置
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US7186648B1 (en) * 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6723654B2 (en) 2001-03-30 2004-04-20 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for in-situ descum/hot bake/dry etch photoresist/polyimide layer
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
US6834656B2 (en) 2001-05-23 2004-12-28 Axcelis Technology, Inc. Plasma process for removing polymer and residues from substrates
US6875702B2 (en) 2001-06-11 2005-04-05 Lsi Logic Corporation Plasma treatment system
US6632735B2 (en) 2001-08-07 2003-10-14 Applied Materials, Inc. Method of depositing low dielectric constant carbon doped silicon oxide
US20030036284A1 (en) 2001-08-16 2003-02-20 Yu-Ren Chou Method for removing the photoresist layer of ion-implanting process
US6872652B2 (en) * 2001-08-28 2005-03-29 Infineon Technologies Ag Method of cleaning an inter-level dielectric interconnect
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
JP4838464B2 (ja) 2001-09-26 2011-12-14 東京エレクトロン株式会社 処理方法
US6680164B2 (en) * 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
JP4326746B2 (ja) 2002-01-07 2009-09-09 東京エレクトロン株式会社 プラズマ処理方法
US6720132B2 (en) * 2002-01-08 2004-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bi-layer photoresist dry development and reactive ion etch method
US7390755B1 (en) 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
US6848455B1 (en) * 2002-04-22 2005-02-01 Novellus Systems, Inc. Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
US7074298B2 (en) 2002-05-17 2006-07-11 Applied Materials High density plasma CVD chamber
US6656832B1 (en) 2002-07-25 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd Plasma treatment method for fabricating microelectronic fabrication having formed therein conductor layer with enhanced electrical properties
EP1536291A4 (en) * 2002-08-22 2008-08-06 Daikin Ind Ltd REMOVING SOLUTION
US6900135B2 (en) * 2002-08-27 2005-05-31 Applied Materials, Inc. Buffer station for wafer backside cleaning and inspection
US6693043B1 (en) * 2002-09-20 2004-02-17 Novellus Systems, Inc. Method for removing photoresist from low-k films in a downstream plasma system
JP2004152136A (ja) * 2002-10-31 2004-05-27 Matsushita Electric Ind Co Ltd データ更新システム、データ更新システムの差分データ生成装置及びプログラム、並びに更新後ファイル復元装置及びプログラム
US6837967B1 (en) * 2002-11-06 2005-01-04 Lsi Logic Corporation Method and apparatus for cleaning deposited films from the edge of a wafer
US6787452B2 (en) 2002-11-08 2004-09-07 Chartered Semiconductor Manufacturing Ltd. Use of amorphous carbon as a removable ARC material for dual damascene fabrication
KR100476136B1 (ko) 2002-12-02 2005-03-10 주식회사 셈테크놀러지 대기압 플라즈마를 이용한 표면처리장치
US6780782B1 (en) 2003-02-04 2004-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US20040195208A1 (en) 2003-02-15 2004-10-07 Pavel Elizabeth G. Method and apparatus for performing hydrogen optical emission endpoint detection for photoresist strip and residue removal
US20040237997A1 (en) 2003-05-27 2004-12-02 Applied Materials, Inc. ; Method for removal of residue from a substrate
US7205240B2 (en) 2003-06-04 2007-04-17 Applied Materials, Inc. HDP-CVD multistep gapfill process
JP4278444B2 (ja) * 2003-06-17 2009-06-17 株式会社日立製作所 仮想ポート名の管理装置
US7270237B2 (en) * 2003-07-24 2007-09-18 Stanely T. Mandeltort Waterproof document storage device
US7256134B2 (en) 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
US6924239B2 (en) * 2003-10-14 2005-08-02 Texas Instruments Incorporated Method for removal of hydrocarbon contamination on gate oxide prior to non-thermal nitridation using “spike” radical oxidation
US20050106888A1 (en) 2003-11-14 2005-05-19 Taiwan Semiconductor Manufacturing Co. Method of in-situ damage removal - post O2 dry process
US7361605B2 (en) 2004-01-20 2008-04-22 Mattson Technology, Inc. System and method for removal of photoresist and residues following contact etch with a stop layer present
US20050158667A1 (en) 2004-01-20 2005-07-21 Applied Materials, Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
JP4421609B2 (ja) 2004-03-31 2010-02-24 富士通マイクロエレクトロニクス株式会社 基板処理装置および半導体装置の製造方法、エッチング装置
US7628864B2 (en) 2004-04-28 2009-12-08 Tokyo Electron Limited Substrate cleaning apparatus and method
US7288484B1 (en) 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics
US7029967B2 (en) * 2004-07-21 2006-04-18 Texas Instruments Incorporated Silicide method for CMOS integrated circuits
US20060016202A1 (en) * 2004-07-23 2006-01-26 Daniel Lyvers Refrigerator with system for controlling drawer temperatures
US7632756B2 (en) * 2004-08-26 2009-12-15 Applied Materials, Inc. Semiconductor processing using energized hydrogen gas and in combination with wet cleaning
US7597816B2 (en) 2004-09-03 2009-10-06 Lam Research Corporation Wafer bevel polymer removal
US20060051965A1 (en) 2004-09-07 2006-03-09 Lam Research Corporation Methods of etching photoresist on substrates
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US7202176B1 (en) * 2004-12-13 2007-04-10 Novellus Systems, Inc. Enhanced stripping of low-k films using downstream gas mixing
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
KR100607777B1 (ko) * 2004-12-27 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7601272B2 (en) 2005-01-08 2009-10-13 Applied Materials, Inc. Method and apparatus for integrating metrology with etch processing
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7268071B2 (en) 2005-01-12 2007-09-11 Sony Corporation Dual damascene interconnections having low K layer with reduced damage arising from photoresist stripping
US7432172B2 (en) 2005-01-21 2008-10-07 Tokyo Electron Limited Plasma etching method
JP2006221772A (ja) * 2005-02-14 2006-08-24 Fuji Photo Film Co Ltd ディスク状情報媒体の製造方法
US7198677B2 (en) 2005-03-09 2007-04-03 Wafermasters, Inc. Low temperature wafer backside cleaning
US8129281B1 (en) * 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
JP2006351594A (ja) * 2005-06-13 2006-12-28 Toshiba Ceramics Co Ltd 半導体ウェーハの電気特性の測定方法
JP2007019367A (ja) * 2005-07-11 2007-01-25 Ricoh Co Ltd 半導体装置の製造方法
JP5011852B2 (ja) 2005-07-20 2012-08-29 富士通セミコンダクター株式会社 電子デバイスの製造方法
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7468326B2 (en) 2005-08-24 2008-12-23 United Microelectronics Corp. Method of cleaning a wafer
US7465680B2 (en) 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
US7909960B2 (en) * 2005-09-27 2011-03-22 Lam Research Corporation Apparatus and methods to remove films on bevel edge and backside of wafer
KR100742279B1 (ko) 2005-12-22 2007-07-24 삼성전자주식회사 반도체 소자의 제조 장치 및 방법
KR20070069802A (ko) * 2005-12-28 2007-07-03 엘지.필립스 엘시디 주식회사 평판표시소자의 제조장치 및 그를 이용한 기판파손방지방법
US7432209B2 (en) 2006-03-22 2008-10-07 Applied Materials, Inc. Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
US8034176B2 (en) 2006-03-28 2011-10-11 Tokyo Electron Limited Gas distribution system for a post-etch treatment system
US7851369B2 (en) 2006-06-05 2010-12-14 Lam Research Corporation Hardmask trim method
US8124516B2 (en) 2006-08-21 2012-02-28 Lam Research Corporation Trilayer resist organic layer etch
US7740768B1 (en) 2006-10-12 2010-06-22 Novellus Systems, Inc. Simultaneous front side ash and backside clean
US7655571B2 (en) * 2006-10-26 2010-02-02 Applied Materials, Inc. Integrated method and apparatus for efficient removal of halogen residues from etched substrates
US7595005B2 (en) 2006-12-11 2009-09-29 Tokyo Electron Limited Method and apparatus for ashing a substrate using carbon dioxide
DE102006062035B4 (de) * 2006-12-29 2013-02-07 Advanced Micro Devices, Inc. Verfahren zum Entfernen von Lackmaterial nach einer Implantation mit hoher Dosis in einem Halbleiterbauelement
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
JP5332052B2 (ja) 2007-06-01 2013-11-06 シャープ株式会社 レジスト除去方法、半導体製造方法、及びレジスト除去装置
KR101440282B1 (ko) * 2007-07-11 2014-09-17 주성엔지니어링(주) 플라즈마 세정 방법
US20090061623A1 (en) * 2007-09-05 2009-03-05 United Microelectronics Corp. Method of forming electrical connection structure
WO2009099660A2 (en) 2008-02-08 2009-08-13 Lam Research Corporation Adjustable gap capacitively coupled rf plasma reactor including lateral bellows and non-contact particle seal
JP5102653B2 (ja) 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US20090277871A1 (en) * 2008-03-05 2009-11-12 Axcelis Technologies, Inc. Plasma mediated ashing processes that include formation of a protective layer before and/or during the plasma mediated ashing process
US8791001B2 (en) 2008-09-08 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. N2 based plasma treatment and ash for HK metal gate protection
US8591661B2 (en) 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
WO2011008436A2 (en) * 2009-07-13 2011-01-20 Applied Materials, Inc. Method for removing implanted photo resist from hard disk drive substrates
CN102652351B (zh) 2009-12-11 2016-10-05 诺发系统有限公司 在高剂量植入剥除前保护硅的增强式钝化工艺
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity

Also Published As

Publication number Publication date
TW201140686A (en) 2011-11-16
US8721797B2 (en) 2014-05-13
KR20120107487A (ko) 2012-10-02
TWI518773B (zh) 2016-01-21
WO2011072061A2 (en) 2011-06-16
US20110139175A1 (en) 2011-06-16
KR101770008B1 (ko) 2017-08-21
WO2011072061A3 (en) 2011-09-22
CN102652351B (zh) 2016-10-05
CN102652351A (zh) 2012-08-29
JP2013513949A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
JP5770740B2 (ja) 高ドーズインプラントストリップの前に行われる、シリコンを保護するためのパッシベーションプロセスの改善方法およびそのための装置
JP5888652B2 (ja) 方法、装置および製造方法
US9941108B2 (en) High dose implantation strip (HDIS) in H2 base chemistry
JP6598420B2 (ja) 改良されたデバイスインテグリティのためのフォトレジスト剥離プロセス
US8591661B2 (en) Low damage photoresist strip method for low-K dielectrics
US9514954B2 (en) Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
TWI497235B (zh) 於基於氫氣之化學物中的高劑量植入剝離法
Hess et al. Plasma stripping, cleaning, and surface conditioning

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150625

R150 Certificate of patent or registration of utility model

Ref document number: 5770740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250