JP4326746B2 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP4326746B2
JP4326746B2 JP2002104160A JP2002104160A JP4326746B2 JP 4326746 B2 JP4326746 B2 JP 4326746B2 JP 2002104160 A JP2002104160 A JP 2002104160A JP 2002104160 A JP2002104160 A JP 2002104160A JP 4326746 B2 JP4326746 B2 JP 4326746B2
Authority
JP
Japan
Prior art keywords
mask
film
plasma
gas
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002104160A
Other languages
English (en)
Other versions
JP2003264170A (ja
Inventor
究 藤本
載榮 丁
暁志 布瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002104160A priority Critical patent/JP4326746B2/ja
Priority to TW91137526A priority patent/TWI270137B/zh
Priority to AU2002359950A priority patent/AU2002359950A1/en
Priority to PCT/JP2002/013861 priority patent/WO2003058700A1/ja
Publication of JP2003264170A publication Critical patent/JP2003264170A/ja
Application granted granted Critical
Publication of JP4326746B2 publication Critical patent/JP4326746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、半導体装置の製造工程でなされるプラズマ処理方法に関する。
【0002】
【従来の技術】
被処理体中の層間絶縁膜、例えば有機絶縁膜をマスクのパターンを介してエッチングし、その後にマスクを除去する従来のプラズマ処理方法としては、処理容器内で有機絶縁膜をフロロカーボン等のCF系のガスのプラズマを用いて有機絶縁膜下のSiN膜等のバリア層が露出するまで有機絶縁膜をエッチングし、その後引き続いて同一処理容器内で酸素ガス等のプラズマを用いてマスクを除去(アッシング)する方法が一般的であった。
【0003】
【発明が解決しようとする課題】
しかしながら、従来のプラズマ処理方法の場合には、CF系のガスで有機絶縁膜をエッチングすると、処理容器内の物、例えば、処理容器の内壁や処理容器内にあるフォーカスリング、シールドリング、バッフル板等の部品にCF系の副生成物が付着する。そして、その後の酸素ガス等を用いたプラズマアッシングにより処理容器内の部品に付着したCF系の副生成物からフッ素ラジカル(F)等のフッ素の反応活性種が生成し、この反応活性種が被処理体中の露出したSiN膜等のバリア層に作用してバリア層を削ってしまうため、バリア層としての機能が失われ、デバイス性能を劣化させる問題があった。
【0004】
本発明は、上記課題を解決するためになされたもので、フッ素の反応活性種の生成を防ぎ、バリア層の削れを抑えながらマスクを除去するプラズマ処理方法を提供することを目的としている。
【0005】
【課題を解決するための手段】
本発明の請求項1に記載のプラズマ処理方法は、処理容器内に導入したフッ素を含むガスをプラズマ化し、被処理体中のシリコン含有膜からなるバリア膜上にある膜を、この膜上にあるマスクのパターンを介してエッチングして上記シリコン含有膜からなるバリア膜を露出させる第1の工程と、上記エッチングにより生成して上記処理容器内の部品に付着したフッ素を含有する副生成物を除去する第2の工程と、上記副生成物を除去した後、上記処理容器内で上記マスクを除去する第3の工程とを有し、上記第2の工程では、上記処理容器内に導入した酸素を含むガスをプラズマ化して上記副生成物を除去し、上記第3の工程では窒素を含むガスをプラズマ化して上記マスクを除去することを特徴とするものである。
【0013】
また、本発明の請求項2に記載のプラズマ処理方法は、請求項1に記載の発明において、上記窒素(N)を含むガスは、更に水素(H)を含むことを特徴とするものである。
【0014】
また、本発明の請求項3に記載のプラズマ処理方法は、請求項2に記載の発明において、上記窒素(N)の流量と上記水素(H)の流量との和に対する水素(H)の流量は、0%を超え、20%以下であることを特徴とするものである。
【0017】
また、本発明の請求項4に記載のプラズマ処理方法は、請求項1〜請求項3のいずれか1項に記載の発明において、上記シリコン(Si)含有膜は、窒化シリコン、酸化シリコン、炭化シリコンの少なくとも1つを有する膜であることを特徴とするものである。
【0018】
また、本発明の請求項5に記載のプラズマ処理方法は、請求項1〜請求項4のいずれか1項に記載の発明において、上記フッ素(F)を含むガスは、少なくともCF、CHF、CH、CHF、C、C、C、C、C、C、Cのいずれか1つ以上を含むガスであることを特徴とするものである。
【0019】
また、本発明の請求項6に記載のプラズマ処理方法は、請求項1〜請求項5のいずれか1項に記載の発明において、上記マスクは、フォトレジストであることを特徴とするものである。
【0020】
【発明の実施の形態】
以下、図1〜図3に示す実施形態に基づいて本発明について説明する。
まず、本発明のプラズマ処理方法に好適に用いられるプラズマ処理装置について説明する。本実施形態に用いられるプラズマ処理装置10は、例えば図1に示すように、金属(例えば表面が酸化処理されたアルミニウム)により形成され且つ接地された処理容器11と、この処理容器11内の底面中央に絶縁体12を介して配設された導電体からなるサセプタ13と、このサセプタ13の上方に形成され且つ処理ガスを供給するシャワーヘッド14を備えている。サセプタ13には整合器15を介してプラズマ生成用の高周波電源16が接続され、この高周波電源16からサセプタ13に対して周波数13.56MHzの高周波電力を印加する。サセプタ13上には静電チャック17が配置され、この静電チャック17内に介在する電極17Aには直流電源18が接続されている。また、処理容器11の外周にはダイポールリングマグネット(DRM)19が回転可能に配置されている。また、処理容器11の頂面には処理ガス源(図示せず)が接続されたガス導入部11Aが形成され、このガス導入部11Aから導入された処理ガスをシャワーヘッド14を介して被処理体(例えば、ウエハ)W全面に均一に供給するようにしてある。処理容器11の周壁面の下部には排気ポンプ(図示せず)に接続された排気口11Bが形成され、この排気口11Bから排気ポンプを介して処理容器11内を所定の圧力まで下げるようにしてある。
【0021】
次に、プラズマ処理装置10を用いた本発明のプラズマ処理方法の一実施形態について説明する。まず、図示しない搬入口から処理容器11内にウエハWを搬入し、サセプタ13上の静電チャック30上に載置する。次いで、処理容器11内を排気しながら処理ガスを導入し、DRM19を回転させると共にサセプタ13に高周波電力を印加する。高周波電力を印加すると同時かその前後に静電チャック17にも直流電力を印加し、静電チャック17上でウエハWを吸着、固定する。サセプタ13に高周波電力を印加したことと相俟ってDRM19からの回転磁界の印加によって処理ガスをプラズマ化し、ウエハW中のプラズマ処理対象部分を以下のようにしてプラズマ処理する。
【0022】
ここでウエハWのプラズマ処理対象部の構造について図2を参照しながら説明する。例えば図2の(a)に示すように、ウエハWには下から上に向かってメタル配線層21、バリア層(ここでは、シリコン含有膜)22、絶縁膜層23、マスク24が形成され、また、マスク24には所定のパターンで開口部24Aが形成されている。そして、プラズマ処理対象部にはマスク24を介してプラズマ処理が施される。プラズマ処理時には例えば同図の(b)に示すようにフロロカーボン等を含むガスを用いてマスク24の開口部24Aから絶縁膜層23をプラズマエッチングする。その後、酸素(O)を含むガスのプラズマを用いて処理容器11内の部品に付着したフッ素を含有する副生成物を除去する。引き続き、処理容器11内に導入した窒素(N)と水素(H)とを含むガスのプラズマを用いて同図の(c)に示すようにマスク24を除去(アッシング)する。
【0023】
このように、マスク24を除去する工程の前に、処理容器11内の部品に付着したフッ素を含有する副生成物を除去する工程を入れたため、マスク24を除去する工程において、バリア層22に作用するフッ素活性種が生成されなくなり、バリア層22の削れを抑制できる。また、窒素(N)と水素(H)とを含むガスのプラズマによりマスク24を除去すれば、シリコン含有膜であるバリア層22上にある絶縁膜層23の側面の削れを抑制することができる。また、窒素(N)や、窒素(N)に少量の水素(H)を添加したガスのプラズマを用いてマスク24を除去することにより後述のようにフッ素を含有する副生成物を除去する工程を省略することができる。
【0024】
また、エッチングを行った処理容器とは別の処理容器中に移送し、この別の処理容器内でマスク24を除去しても良い。このようにバリア層22上の絶縁膜層23のエッチングと、マスク24の除去をそれぞれ別の処理容器の中で行うことにより、バリア層22上の絶縁膜層23のエッチング工程で処理容器11内の部品に付着したフッ素(F)を含有する副生成物がない状態、即ち、露出したバリア層22に作用するフッ素活性種が生成しない状態でマスク24を除去できるため、バリア層22の削れを抑制できる。
【0025】
また、上述のように窒素(N)を含むガスを用いることにより、処理容器11内の部品に付着したフッ素(F)を含有する副生成物があっても、バリア層22(シリコン含有膜)に対するマスクの選択比(マスクのエッチングレート/シリコン含有膜のエッチングレート)が約30と、かなり高い値の選択比を維持しつつマスク24を除去できる。尚、この窒素(N)を含むガスには、少量の水素ガスを添加しても良い。水素ガスの添加により、マスク24のアッシングレートを上げることができる。この場合、窒素ガスの流量と水素ガスの流量の和に対する水素ガスの流量は、好ましくは、0%を超え20%以下、より好ましくは、1%以上20%以下、更に好ましくは1%以上10%以下である。この領域での水素ガスの添加により、シリコン含有膜(バリア層22)に対するマスク24の選択比をある程度高く維持したまま、マスク24のアッシングレートをも高く(約180nm/分以上)できる。また、これらのマスクを除去するガスには、更に、アルゴン、ヘリウム等の不活性ガスを添加しても良い。
【0026】
シリコン含有膜(バリア層22)としては窒化シリコン、酸化シリコン、炭化シリコンの少なくともいずれか1つを有する膜であることが好ましい。また、シリコン含有膜上の膜としてはデバイス性能を良くするために比誘電率が低い絶縁膜であることが好ましい。比誘電率が低い絶縁膜としては、例えば、MSQ、ポーラスMSQ(JSR社の商品名:LKD)、ポーラスシリカ、FSG、CVD−SiOC(商品名:CORAL、Black Diamond等)が挙げられる。勿論、SiO2も用いることができる。
【0027】
また、シリコン含有膜上の膜をエッチングするフッ素を含むガスとしては、例えば、CF、C、C、C、C、C、C、C等のフロロカーボンや、CHF、CH、CHF等のハイドロフロロカーボンの少なくともいずれか1つ以上を含むガスを用いることができる。また、これ以外にも、メタン(CH)、四塩化炭素(CCl)等やフッ素(F)、三フッ化塩素(ClF)等との混合ガスを用いることができる。また、これらに窒素(N)、酸素(O)、一酸化炭素(CO)、アルゴン(Ar)、ヘリウム(He)等を添加しても良い。これらの発明で使用されるマスクとしては、フォトレジストが好ましく、このフォトレジストを除去するには、上記の窒素を含むガス、窒素と水素を含むガスのほか、酸素(O)を含むガスのプラズマが使用できる。
【0028】
また、本発明は例えば図3に示すデュアルダマシン構造の溝を形成する場合にも適用することができる。例えば図3の(a)に示すように、ウエハWには下から上に向かってメタル配線層31、下地層(ここでは、例えばSiN膜)32、シリコン含有膜層(ここでは、例えばSiO膜層)33、マスク34が形成され、また、マスク34には所定のパターンで開口部34Aが形成されている。そして、マスク34の開口部34Aから下地層32が露出するまでシリコン含有膜層33をプラズマエッチングしてホール33Aを形成する。エッチングガスとしては、例えばC(またはC、C)とCOとOとArの混合ガス等を使用することができる。シリコン含有膜層が有機系の酸化シリコン膜の場合には、更にNを加えると良い。このエッチングに続いて、例えば酸素ガスのプラズマを用いて処理容器11内の部品に付着したフッ素を含有する副生成物を除去する。引き続き、処理容器11内に導入した窒素(N)と水素(H)とを含む混合ガスのプラズマを用いてアッシングして同図の(b)に示すようにマスク34を除去する。
【0029】
次いで、フォトレジストを塗布し、図3の(b)のホール33Aより大きいパターン開口部35Aを有するマスク35を形成した後、同図の(a)の場合と同一のエッチングガスを用いてマスク35の開口部35Aからシリコン含有膜層33の途中までエッチングして溝33Bを形成する(同図の(c)参照)。その後、例えば酸素ガスのプラズマを用いて処理容器11内の部品に付着したフッ素を含有する副生成物を除去する。引き続き、同図の(a)のマスク34を除去する場合と同一のアッシングガスのプラズマを用いてアッシングして同図の(d)に示すようにマスク35を除去する。
【0030】
更に、シリコン含有膜層33をマスクとして用いて、下地層32をCF、CHF、CHの少なくとも一つとOとNとArとの混合ガスでエッチングしても良い。この際、残存している下地層(SiN膜層)32は本発明の上述した効果により殆ど均一な膜厚になっているため、オーバーエッチングの時間が少なくて済み、下地のメタル層31の減少を最小限に抑えられる。
【0031】
また、図4に示すように、本発明はデュアルダマシン構造において先に溝を形成する場合にも適用することができる。尚、ウエハWのプラズマ処理対象部は図3の場合と同様である。即ち、所定の大きさの開口部44Aを有するマスク44をフォトレジストによって形成した後、図4の(a)に示すようにマスク44の開口部44Aからシリコン含有膜層43を途中までエッチングして溝43Aを形成する。続いて、マスク44を上述の場合と同様の手法でアッシングして除去した後、再度フォトレジストを塗布し、図4の(b)の溝44Aの幅より小径の開口部45Aを有するマスク45を形成する。次いで、マスク45の開口部45Aから下地層(SiN膜層)42が露出するまでシリコン含有膜層43をエッチングしてホール43Bを形成する(同図の(c)参照)。その後、上述の場合と同様にアッシングしてマスク45を除去する(同図の(d)参照)。
【0032】
【実施例】
以下、本発明の実施例を具体的に説明する。
実施例1
本実施例では図1に示すプラズマ処理装置を用いてバリア層22の種類を変え、下記の諸条件でプラズマ処理、即ち、絶縁膜層23のエッチング、フッ素を含有する副生成物の除去(クリーニング)及びマスク24のアッシングをそれぞれ行った。そして、クリーニング工程の有無による各バリア層22のエッチングレートへの影響を観た。
(1)エッチング工程の処理条件
DRMの回転速度:20rpm
サセプタに印加する高周波電源の周波数:13.56MHz
サセプタに印加する高周波電力:1700W
サセプタ温度:40℃
処理容器内圧力:150mTorr
エッチングガスの流量:C=6sccm、Ar=1000sccm、
=150sccm
【0033】
(2)クリーニング工程の処理条件
DRMの回転速度:20rpm
サセプタに印加する高周波電源の周波数:13.56MHz
サセプタに印加する高周波電力:2000W
サセプタ温度:40℃
処理容器内圧力:150mTorr
クリーニングガスの流量:O=500sccm
【0034】
(3)アッシング工程の処理条件
DRMの回転速度:20rpm
サセプタに印加する高周波電源の周波数:13.56MHz
サセプタに印加する高周波電力:500W
サセプタ温度:50℃
処理容器内圧力:50mTorr
処理ガスの流量:N=300sccm、H=100sccm
【0035】
アッシング時のマスク24のエッチングレートと、SiN膜、SiC膜、SiO膜の各エッチングレートとを、クリーニング工程が有る場合と無い場合について評価した結果、下記表1に示す結果が得られた。
【0036】
【表1】
Figure 0004326746
【0037】
表1に示す結果によれば、SiN膜等バリア層22が露出した状態でマスク24を除去(アッシング)する場合、その前工程としてクリーニング工程が有るか無いかで、SiN膜等のバリア層22の削れが大きく異なっていることが分かった。
【0038】
実施例2
本実施例では図1に示すプラズマ処理装置を用いてクリーニング工程を省略し、下記の諸条件でプラズマ処理、即ち、絶縁膜層23のエッチング及びマスク24のアッシングをそれぞれ行った。そして、アッシング工程で用いた窒素ガスと水素ガスの流量と、マスクのエッチングレート及びバリア層22に対するマスク24に対する選択比との関係を観た。
(1)エッチング工程の処理条件
DRMの回転速度:20rpm
サセプタに印加する高周波電源の周波数:13.56MHz
サセプタに印加する高周波電力:1700W
サセプタ温度:40℃
処理容器内圧力:150mTorr
エッチングガスの流量:C=6sccm、Ar=1000sccm、
=150sccm
【0039】
(2)アッシング工程の処理条件
下記条件で処理ガスの流量比(N/(N+H))を変化させてマスク24を除去(アッシング)した。
DRMの回転速度:20rpm
サセプタに印加する高周波電源の周波数:13.56MHz
サセプタに印加する高周波電力:500W
サセプタ温度:40℃
処理容器内圧力:50mTorr
【0040】
図5に示す結果によれば、バリア層22に対するマスク24の選択比は、N/(N+H)が80%以上の領域で約10以上、90%以上の領域で約20以上と高水準であることが分かった。また、これらの領域ではマスク24のアッシングレートも高いことが分かった。
【0041】
実施例3
本実施例では図1に示すプラズマ処理装置を用いて実施例の場合と同様のエッチング工程により絶縁層23をエッチングした後、窒素を含むガス(NとHの混合ガス)に代えてアンモニアを用いて下記アッシング工程の諸処理条件によりマスク24のアッシングをそれぞれ行った。
アッシング工程の処理条件
DRMの回転速度:20rpm
サセプタに印加する高周波電源の周波数:13.56MHz
サセプタに印加する高周波電力:300W、700Wの2種類
サセプタ温度:40℃
アッシングガス:NH=200、500、1000sccmの3種類
処理容器内圧力:60、100、200、400mTorrの4種類
【0042】
この結果、処理容器内圧力が60mTorrの時にはSiNに対するフォトレジストの選択比(マスクのエッチングレート/SiNのエッチングレート)は15〜21、100mTorrの時には17〜23、200mTorrの時には30〜36、400mTorrの時には45〜52といずれの場合にも選択比が高かった。
【0043】
【発明の効果】
本発明によれば、被処理体中のシリコン含有膜からなるバリア層が露出した状態でマスクを除去する場合、その前に、バリア層を露出させる工程で生じたフッ素含有副生成物をクリーニング除去することで、マスク除去時にフッ素含有副生成物から生成するフッ素ラジカルによるバリア層の削れを抑制することができるプラズマ処理方法を提供することができる。
【図面の簡単な説明】
【図1】本発明のプラズマ処理方法に適用したプラズマ処理装置の一例を示す概略断面図である。
【図2】本発明のプラズマ処理方法の一実施形態で使用したウエハの要部を示す断面概略図である。
【図3】本発明のプラズマ処理方法の他の実施形態で使用したウエハの要部を示す断面概略図である。
【図4】本発明のプラズマ処理方法の更に他の実施形態で使用したウエハの要部を示す断面概略図である。
【図5】本発明の実施例2の結果を示す図で、処理ガスの流量比(N2/(N2+H2))と、マスクのアッシングレート及びバリア層に対するマスクの選択比との関係を示すグラフである。
【符号の説明】
W:ウエハ(被処理体)
10:プラズマ処理装置
13:サセプタ
21、31、41:メタル配線層
22、32,42:窒化シリコン膜、酸化シリコン膜、炭化シリコン膜のいずれか1以上を有する膜(バリア層)
23、33,43:絶縁膜層
24、34,44:マスク

Claims (6)

  1. 処理容器内に導入したフッ素を含むガスをプラズマ化し、被処理体中のシリコン含有膜からなるバリア膜上にある膜を、この膜上にあるマスクのパターンを介してエッチングして上記シリコン含有膜からなるバリア膜を露出させる第1の工程と、上記エッチングにより生成して上記処理容器内の部品に付着したフッ素を含有する副生成物を除去する第2の工程と、上記副生成物を除去した後、上記処理容器内で上記マスクを除去する第3の工程とを有し、上記第2の工程では上記処理容器内に導入した酸素を含むガスをプラズマ化して上記副生成物を除去し、上記第3の工程では窒素を含むガスをプラズマ化して上記マスクを除去することを特徴とするプラズマ処理方法。
  2. 上記窒素を含むガスは、更に水素を含むことを特徴とする請求項1に記載のプラズマ処理方法。
  3. 上記窒素の流量と上記水素の流量との和に対する水素の流量は、0%を超え、20%以下であることを特徴とする請求項2に記載のプラズマ処理方法。
  4. 上記シリコン含有膜は、窒化シリコン、酸化シリコン、炭化シリコンの少なくとも1つを有する膜であることを特徴とする請求項1〜請求項3のいずれか1項に記載のプラズマ処理方法。
  5. 上記フッ素を含むガスは、少なくともCF、CHF、CH、CHF、C、C、C、C、C、C、Cのいずれか1つ以上を含むガスであることを特徴とする請求項1〜請求項4のいずれか1項に記載のプラズマ処理方法。
  6. 上記マスクは、フォトレジストであることを特徴とする請求項1〜請求項5のいずれか1項に記載のプラズマ処理方法。
JP2002104160A 2002-01-07 2002-04-05 プラズマ処理方法 Expired - Fee Related JP4326746B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002104160A JP4326746B2 (ja) 2002-01-07 2002-04-05 プラズマ処理方法
TW91137526A TWI270137B (en) 2002-01-07 2002-12-26 Plasma treatment method
AU2002359950A AU2002359950A1 (en) 2002-01-07 2002-12-27 Plasma treatment method
PCT/JP2002/013861 WO2003058700A1 (fr) 2002-01-07 2002-12-27 Procede de traitement au plasma

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002000933 2002-01-07
JP2002-933 2002-01-07
JP2002104160A JP4326746B2 (ja) 2002-01-07 2002-04-05 プラズマ処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007182679A Division JP4372811B2 (ja) 2002-01-07 2007-07-11 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2003264170A JP2003264170A (ja) 2003-09-19
JP4326746B2 true JP4326746B2 (ja) 2009-09-09

Family

ID=26625442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104160A Expired - Fee Related JP4326746B2 (ja) 2002-01-07 2002-04-05 プラズマ処理方法

Country Status (4)

Country Link
JP (1) JP4326746B2 (ja)
AU (1) AU2002359950A1 (ja)
TW (1) TWI270137B (ja)
WO (1) WO2003058700A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889199B2 (ja) * 2003-11-05 2012-03-07 株式会社アルバック 低誘電率層間絶縁膜のドライエッチング方法
US20050101135A1 (en) * 2003-11-12 2005-05-12 Lam Research Corporation Minimizing the loss of barrier materials during photoresist stripping
JP4749683B2 (ja) * 2004-06-08 2011-08-17 東京エレクトロン株式会社 エッチング方法
KR101247857B1 (ko) * 2004-06-21 2013-03-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
US7951262B2 (en) 2004-06-21 2011-05-31 Tokyo Electron Limited Plasma processing apparatus and method
US7988816B2 (en) 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
JP4672455B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP5036143B2 (ja) * 2004-06-21 2012-09-26 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4523351B2 (ja) * 2004-07-14 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4616605B2 (ja) * 2004-09-27 2011-01-19 東京エレクトロン株式会社 プラズマ処理方法、プラズマ処理装置及び記憶媒体
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US7244313B1 (en) * 2006-03-24 2007-07-17 Applied Materials, Inc. Plasma etch and photoresist strip process with intervening chamber de-fluorination and wafer de-fluorination steps
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
CN102652351B (zh) 2009-12-11 2016-10-05 诺发系统有限公司 在高剂量植入剥除前保护硅的增强式钝化工艺
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
WO2024142974A1 (ja) * 2022-12-28 2024-07-04 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214356A (ja) * 1998-01-29 1999-08-06 Sony Corp シリコン基板のドライエッチング方法
JP2000195830A (ja) * 1998-12-28 2000-07-14 Mitsubishi Electric Corp 半導体製造装置、半導体製造装置のクリ―ニング方法、半導体装置の製造方法及び半導体装置
US6492186B1 (en) * 1999-08-05 2002-12-10 Eaton Corporation Method for detecting an endpoint for an oxygen free plasma process
JP2001135630A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI270137B (en) 2007-01-01
JP2003264170A (ja) 2003-09-19
AU2002359950A1 (en) 2003-07-24
WO2003058700A1 (fr) 2003-07-17
TW200306625A (en) 2003-11-16

Similar Documents

Publication Publication Date Title
JP4326746B2 (ja) プラズマ処理方法
US6136211A (en) Self-cleaning etch process
KR101019931B1 (ko) 낮은 유전상수 물질에 대한 인-시튜 후면 폴리머 제거를 포함하는 플라즈마 유전체 식각 프로세스
KR101171813B1 (ko) 유기 재료의 균일한 제거를 제공하는 방법
TWI610364B (zh) 圖案化低k介電膜的方法
US20070298617A1 (en) Processing method
JP2003506866A (ja) エッチングプロセス用側壁ポリマー形成ガス添加物
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
JP2005523585A (ja) フォトレジストおよびエッチング残渣の除去方法
JP2014090192A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
JP2003506856A (ja) アルゴン、ヘリウム、及び、水素ガスによるプラズマ予備洗浄
JP2007273866A (ja) エッチング方法、プラズマ処理装置、記憶媒体
US6897154B2 (en) Selective etching of low-k dielectrics
TWI293480B (ja)
JP4827567B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP4849875B2 (ja) プラズマエッチング方法
JP4471243B2 (ja) エッチング方法およびプラズマ処理方法
JP4372811B2 (ja) プラズマ処理方法
JPH08274073A (ja) アルミニウム系金属膜のエッチング方法
US6958297B2 (en) Plasma etching methods
JP2004103747A (ja) 半導体装置の製造方法
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
US6399509B1 (en) Defects reduction for a metal etcher
US6943120B1 (en) Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure
JP4548873B2 (ja) TiN層を等方性エッチングなしにアッシングするドライアッシング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150619

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees