JP2005523585A - フォトレジストおよびエッチング残渣の除去方法 - Google Patents

フォトレジストおよびエッチング残渣の除去方法 Download PDF

Info

Publication number
JP2005523585A
JP2005523585A JP2003586925A JP2003586925A JP2005523585A JP 2005523585 A JP2005523585 A JP 2005523585A JP 2003586925 A JP2003586925 A JP 2003586925A JP 2003586925 A JP2003586925 A JP 2003586925A JP 2005523585 A JP2005523585 A JP 2005523585A
Authority
JP
Japan
Prior art keywords
ashing
bias
ashing step
plasma
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003586925A
Other languages
English (en)
Other versions
JP4422493B2 (ja
JP2005523585A5 (ja
Inventor
バラスブラマニアム、バイドヤナサン
正明 萩原
栄一 西村
剛一郎 稲沢
安則 畑村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2005523585A publication Critical patent/JP2005523585A/ja
Publication of JP2005523585A5 publication Critical patent/JP2005523585A5/ja
Application granted granted Critical
Publication of JP4422493B2 publication Critical patent/JP4422493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Abstract

【課題】フォトレジスト及びエッチング残渣の除去方法
【解決手段】方法は、プラズマアッシングに対し先行する誘電層のプラズマエッチングの間形成されたフォトレジスト残り及びエッチング残渣を取り除くことを提供する。アッシング方法は、水素含有ガスを含み、基板からフォトレジスト残りとエッチング残渣のかなりの量を除去するため低バイアスもしくはゼロバイアスを基板に印加する第1のクリーニングステップと、加えてチャンバ表面からの不利益なフルオロカーボン残渣をエッチングし除去する2ステッププラズマを使用する。増加されたバイアスは、フォトレジストの残りと、エッチング残渣を基板から除去するために第2のクリーニングステップにおいて基板に印加される。2ステッププロセスは、従来の1ステップアッシングプロセスに共通に観察されるメモリー効果を減らす。終点検出の方法は、アッシングプロセスをモニタするのに使用できる。

Description

この出願は、2002年9月30日に出願された米国特許第10/259,768号と2002年9月30日に出願された米国特許第10/259,381号とに基づき優先権を主張し、そしてそれに関し、その全ての内容は、参照により完全にここに組み込まれる。この出願は、第227618WO号と共に出願された係属中の国際出願第PCT/US03/00031号、タイトル“フォトレジストおよびエッチング残渣の除去方法”に関し、その全ての内容は、参照により完全にここに組み込まれる。
本願発明は、プラズマ処理に、特には半導体のマイクロ素子製造におけるエッチング処理に続く、フォトレジスト及びエッチング残渣(residue)のクリーニングと除去とに関する。
プラズマ処理システムは、半導体、集積回路、ディスプレイ及びその他のデバイスの製造および処理に使用され、又は、半導体基板のような基板から材料の除去、又は、その基板に材料の堆積の両方の行うため、材料に対し使用される。集積回路のパターンをフォトリソグラフのマスクから基板に転写するための、又は、誘電物もしくは導電物を堆積するための半導体基板のプラズマ処理は、生産における標準的な方法となっている。
半導体処理で、いろいろな種類の膜がエッチングされるところで、集積化の課題(チャレンジ)とトレードオフは未だ残る。従来、垂直コンタクトを形成するため、導電性材料の堆積に対し、誘電層は開口部を有するパターニングがされる。パターニングプロセスの間、エッチング耐性フォトレジスト層、及び/又はハードマスク層は誘電層の上に堆積され、選択されたパターンに露光され、現像される。その層状の構造は、プラズマ環境でエッチングされ、そこでパターニングされたフォトレジスト層は誘電層の開口部を決定する。
エッチングステップに続き、フォトレジストの残り(レムナント)とエッチング残渣(例えばポリマー細片)は、エッチングされた形態及びチャンバ表面の上に、しばしば観察される。プラズマクリーニング(その場(in-situ:インサイチュ)アッシングとしても知られている)の集積化の課題の1つは、フォトレジスト残りとエッチング残渣とを完全に除去することであり、その一方で周囲の層のエロ−ジョン(浸食)を防ぐことである。既知のシステムは、アッシングプロセスを通して基板に印加するバイアスを一定に維持する1ステップアッシングプロセスを使用している。
ハロカーボン(Halocarbon:含ハロゲン炭素化合物)ガスが、酸化膜及び新しいSiOCを含有するLow−k(低誘電率)誘電材料のような誘電層のエッチングに一般に使用される。これらのガスは、フルオロカーボン(フッ化炭化水素)ポリマーエッチング生成物を発生することが知られており、それは、エッチングプロセス中、基板表面上と同じようにプロセスチャンバの内部表面上に堆積する。
図1は、1ステップアッシングプロセスの概略的な断面の描写を示す。従来の構造100からフォトレジストを除去する1ステップアッシングプロセスの間、フルオロカーボンポリマーはチャンバ壁から放出/エッチングされ(一般的にメモリー効果と言われる)、下層の誘電層104及びキャップ層102(例えばSiN,SiC)をアタックすることとなり、それは誘電層のファセッティング(平らに削り取り)108及びキャップ層のロス(損失)110の方に導き、時々、キャップ層102を通す穿孔をし、そして下層の導電層(例えば銅)をアタックすることさえある。この効果は、チャンバ壁に近いところでの高いフルオロカーボンポリマー濃度の為、ウェハの端部で非常に高くなる。
従来の1ステップアッシングプロセスの間、フォトレジストは、水素を含んでいるプラズマ中では、除去され得る。アッシング後の残渣形成を防ぐため、あるバイアスパワーを基板ホルダに印加する。このプロセスの間、先の誘電体のエッチングからのチャンバ壁上のフルオロカーボン堆積物は、再度エッチングされ、プラズマ中にフッ素ラジカルを放出する。バイアスが基板ホルダに印加されるとき、これらフッ素ラジカルは下層の誘電膜を浸食し、キャップ層を消耗する。このバイアスを低下させるか、又はゼロバイアスを印加することによって、誘電膜の浸食とキャップ層の消耗とを減少することが出来るが、未だアッシング後の残渣は観察される。
従来の1ステップアッシングプロセスは、上記チャンバの問題を招き、次のプラズマプロセス条件を含み得る。
チャンバ圧力=50mTorr、RFバイアス=150W、酸素流量=200sccm
半導体製造において、従来の1ステップアッシングプロセスは、内部チャンバ表面(基板がアッシングされる)が、先の誘電体のエッチングプロセスから堆積するフルオロカーボンベースのポリマーを含み得るプロセスチャンバ内でしばしば実行される。あるいは、1ステップアッシングプロセスは、先のエッチングプロセスからのポリマー堆積物からきれいにされたプロセスチャンバ内で実行され得る。
本発明の目的は、1ステップアッシングと比較し周囲の基板の層の浸食を減少し、フォトレジスト残り及びエッチング残渣を除去するプラズマ処理方法を提供することである。
上記及び他の目的は、水素を含むガスを有するプロセスガスを使用する2ステップその場プラズマアッシングプロセスを使用することにより達成される。第1のアッシングステップの間、第1の低バイアスレベル又はゼロバイアスレベルが、基板を載置する基板ホルダに印加され、一方、第2のアッシングステップの間、第2のバイアスレベルが印加される。
基板に低バイアス又はゼロバイアスが印加される第1のアッシングステップの間、基板とプロセスチャンバの内部表面/壁上のフォトレジスト残り及びエッチング残渣の重要な量は、エッチングされ、チャンバから除去され、残っている基板の層の浸食は最小化される。第2のアッシングステップの間、増加されたバイアスは印加され、アッシングプロセスはフォトレジスト残りとエッチング残渣が除去されるまで、継続される。
本発明のより完全な認識とその付随する利点の多くは、次の詳細な記載によって、特に添付図面と共に考慮する時に、容易に明りょうになる。
本発明の第1の実施の形態である、2ステッププラズマアッシングプロセスは、プロセスチャンバからフォトレジスト残り及びエッチング残渣を除去する為に使用される。ゼロバイアス又は低バイアスを基板を載置する基板ホルダに印加する第1のアッシングステップの間、先行するエッチングプロセスからの、フォトレジスト残り及びエッチング残渣のかなりの量は、残っている基板の層の浸食の最小化を伴い、チャンバからエッチング及び除去される。第2のアッシングステップの間、増加されたバイアスは、基板ホルダに印加され、そしてアッシングプロセスは、フォトレジスト及び/又はハードマスク残りとアッシング後の残渣とは除去されるまで継続される。
本発明の2ステップその場アッシングプロセスは、下記1)〜5)の少なくとも一つを満たすことによって、上記の欠点の多くを軽減することができる。
1)キャップ層消耗の最少化
2)誘電体の形態の上部での、その誘電体のファセッティング/浸食の最少化及びエッチング後/臨界精度(CD:クリティカルディメンション)バイアスの低減化
3)アッシング後残渣の最少化
4)その場アッシングの間、低誘電率膜へ導入されたダメージ(k値の低下)の最少化
5)自動チャンバドライ(乾式)クリーニングの提供、チャンバクリーニング間の平均時間の増加。
図2は、2ステップアッシングプロセスの概略的な断面の描写を示す図である。2ステップ水素含有アッシングプロセスのうちの、第1のアッシングステップ102の間、ウェハ上のフォトレジスト106とチャンバ壁とウェハ上とに堆積したフルオロカーボンポリマー112はエッチングされる。ゼロ又は低バイアスが印加されるとき、誘電層104の浸食とキャップ層102の消耗とは最小となる。第1アッシング120の間、チャンバは、どのポリマー残渣もドライクリーニングされる。第1のアッシングステップの長さは、時間に基づき、アッシング後の残渣110の少量及びたぶん基板上のフォトレジスト106の少量を残すことができる。
第2のアッシングステップ130の間、バイアスは印加され、アッシングは、どのアッシング後の残渣も、そしてどのフォトレジストの残り106を十分に除去する時間の間、実施される。
2ステップその場アッシングプロセスの為の、そのプロセスパラメータスペースは、例えば、チャンバ圧力20〜1000mTorr、プロセスガス流量20〜1000sccm、第1のアッシングステップではほぼ100W以下のRFバイアス、第2のアッシングステップではほぼ100W以上のRFバイアスを使用出来る。使用される際、RFバイアスは明らかにされるが、DCバイアスもまた使用されるか、RFバイアスの代わりとして使用される。その上、チャンバ圧力は、アッシングプロセスの間、変えられることができる。たとえば、チャンバ圧力は、第1のステップから第2のステップへ変えることができる。さらに、プロセスガスの組成は、アッシングプロセスの間、変えられることができる。たとえば、プロセスガス(そして、プロセスガスの中の異なるガスの流量比率)は、第1のステップから第2のステップへ変えることができる。HもしくはNHのようなプロセスガスは単独で使用される、しかし、それはまた、他のガス(例えば、HeとArのような不活性ガス、そして、N)とともに使われるかもしれない。
あるいは、2ステッププロセスの間、バイアスがチャンバから除去されたポリマーのかなりすべてに(すべてではないが)、スループットを増加するため印加される、しかし、従来の1ステッププロセスの影響のいくつかを再導入するためのコストは除く。
さらに、シングルバイアスだけを使うような上の記載だが、様々なバイアスをその代わりに使うことができる。例えば、バイアスが増加(連続的に、もしくはステップ状(例えば10W増加)に、0Wからほぼ100Wへ、第2ステップの、前に、中に、もしくは後に)されても良い。
上で記載したように、第1のステップのための時間期間は、チャンバ壁とウェハ面からのフルオロカーボン材料の除去を完全とするために、十分長くしなければならない。たとえば、第1のステップのための所要時間は、20秒から50秒まで変動出来る。同様に、第2のステップのための所要期間は、どんなアッシング後残渣でも、どんな残りのフォトレジストでも取り除くため十分に長くなければならない。たとえば、第2のステップのための所要時間は、20秒から50秒まで変動することができる。
あるいは、図2の2ステップアッシングプロセスでは、第1のステップ120の終わりと第2のステップ130は、終点検出を使用して決定され得る。終点検出の一つの可能な方法は、それを示すプラズマ領域から放射される光スペクトルの部分をモニタすることである。たとえば、そのような除去を示すスペクトルの部分は、482.5nm(CO)、775.5nm(F)、および440nm(SiF4)の波長を有し、光学的発光分光法(OES:Optical Emission Spectroscopy)を使って測ることができる。それらの周波数と一致している放射レベルが、指定された閾値を横切った(例えば、かなりゼロに落ちるか、特定のレベルより上に増加する)後、第1のステップは終了したと考えられる。終点情報を提供する他の波長も、また、使用することができる。
第1のステップ終了の後、第2のステップは、どんな残りのアッシング後残渣(PAR:post-ash residue)でも取り除くために望ましくは50〜200%のオーバーアッシングを使用する。すなわち、第1のステップが50秒で完了するならば、第2のステップは50%のオーバーアッシングに対しては25秒、そして100%のオーバーアッシングに対しては50秒であるだろう。オーバーアッシングの実際量は、異なる度にオーバーアッシングされる一連の基板を調べることによって経験的に決定することができる。
基板は、アッシングプロセスに続いて、たとえば、キャップ層のロス、誘電体側壁ロス、そして形態の上部でのファセッティング/浸食のロスを測ることによって、評価され得る。所望のアッシングを可能とするプロセス条件は、上記ロス及び浸食を最小にする間、直接の実験及び/又は実験計画法(design of Experiments: DOE)によって決定され得る。
第1の例で、図3はアッシングプロセスの間の、キャップ層のロスを概略的に示す。アッシングプロセスに続いて、キャップ層のロス120は、走査電子顕微鏡(SEM)イメージにおいてキャップ層102の薄膜化として測定される。所望のアッシングを可能とするプロセス条件は、キャップ層ロス120を最小にする間、直接の実験及び/又は実験計画法によって決定され得る。
第2の例で、図4は、誘電体の側壁ロスを概略的に示す。例えば、図4の誘電体の側壁ロスは、HFソリューションに露出後、誘電層104のトップ130と中間132との誘電体の除去として測定され得る。図5の構造は、さらにSiN層106とSiC層102とを含むことが出来る。側壁ロスを測定するため、プラズマアッシングされた基板は、0.5%HFソリューションに、ほぼ5秒から30秒の時間、さらされ得る。
ポリマー(そしておそらくフォトレジスト)のすべて(もしくはかなりすべて)がチャンバからいつ取り除かれたかを決定する終点検出の使用例は、キャップ層ロスと側壁ロスとを測ることによってアッシングされた基板を評価するための例とともに、出願中の“フォトレジスト及びエッチング残渣の除去方法”に完全に記載され、そして参照によってここに完全に組み込まれる。
現在の発明の多数の修正および変更は、上記の教示を考慮して可能である。それは、したがって、添付の請求の範囲内で、発明は、特にここで記載されるようなもの以外でも実行できることが理解できる。
1ステップアッシングプロセスの概略的な断面の描写を示す図である。 2ステップアッシングプロセスの概略的な断面の描写を示す図である。 アッシングプロセスの間のキャップ層のロス(減少)を概略的に示す図である。 誘電体の側壁のロスを概略的に示す図である。

Claims (38)

  1. 水素含有ガスを含むプロセスガスを導入することと、
    プラズマプロセスチャンバ内にプラズマを生成することと、
    基板ホルダ上に載置した基板を前記プラズマにさらすことと、
    前記基板ホルダに、第1のバイアスを印加することにより第1のアッシングステップを行うことと、
    前記基板ホルダに、前記第1のバイアスより高い第2のバイアスを印加することにより第2のアッシングステップを行うことと、を具備するその場アッシングの方法。
  2. 前記水素含有ガスは、H及びNHの少なくとも1つを含む請求項1の方法。
  3. 前記水素含有ガスは、Hを含む請求項1の方法。
  4. 前記プロセスガスは、さらに不活性ガスを含む請求項1の方法。
  5. 前記不活性ガスは、He,Ar、及びNの少なくとも1つを含む請求項4の方法。
  6. 前記プロセスガスは、さらにNを含む請求項1の方法。
  7. 前記プロセスガスは、N及び不活性ガスの少なくとも1つと、Hと、を含む請求項1の方法。
  8. 前記第1のバイアスは、ほぼ100Wより低く、前記第2のバイアスはほぼ100Wより高い請求項1の方法。
  9. 前記第1のバイアスは、ほぼ50Wより低い請求項1の方法。
  10. 前記第1のバイアスは、ほぼゼロに等しい請求項1の方法。
  11. 前記第2のバイアスは、120Wより高い請求項1の方法。
  12. 前記第2のアッシングステップは、前記第1のアッシングステップと異なるチャンバ圧力、及びプロセスガス流量の少なくとも1つを前記第2のアッシングステップで使用すること、をさらに具備する請求項1の方法。
  13. 前記第1のアッシングステップは、前記プラズマから放射された光を検出することと、
    前記放射された光から前記第1のアッシングステップの状態を決定すること、をさらに具備する請求項1の方法。
  14. 前記放射された光の前記検出は、終点を確立するためのプロセスを提供する請求項13の方法。
  15. 前記放射された光は、励起された種から生じ、そして前記第1のアッシングステップの前記状態の情報を表す請求項13の方法。
  16. 前記放射された光は、酸素含有種及びフッ素含有種の少なくとも1つから生じる請求項13の方法。
  17. 前記フッ素含有種は、フッ素である請求項16の方法。
  18. 前記第2のアッシングステップは、前記プラズマから放射された光を検出することと、
    前記放射された光から前記第2のアッシングステップの状態を決定すること、をさらに具備する請求項1の方法。
  19. 前記放射された光は、励起された種から生じ、そして前記第2のアッシングステップの前記状態の情報を表す請求項18の方法。
  20. 前記放射された光は、酸素含有種、及びフッ素含有種の少なくとも1つから生じる請求項19の方法。
  21. 前記フッ素含有種は、フッ素である請求項20の方法。
  22. 前記プラズマから放射された光を検出することと、
    前記放射された光から前記第1と第2とのアッシングステップの状態を決定すること、をさらに具備する請求項1の方法。
  23. 前記放射された光は、励起された種から生じ、そして前記第1と第2とのアッシングステップの前記状態の情報を表す請求項22の方法。
  24. 前記放射された光は、酸素含有種、及びフッ素含有種の少なくとも1つから生じる請求項22の方法。
  25. 前記フッ素含有種は、フッ素である請求項24の方法。
  26. 前記第2のアッシングステップの長さは、前記第1のアッシングステップの長さの50%から300%の間である請求項1の方法。
  27. 前記プロセスガスの流量は、20sccmから1000sccmの間である請求項1の方法。
  28. 前記水素含有ガスの流量は、20sccmから1000sccmの間である請求項1の方法。
  29. 不活性ガスの流量は、20sccmから1000sccmの間である請求項4の方法。
  30. の流量は、20sccmから1000sccmの間である請求項6の方法。
  31. 前記第1のアッシングステップでの前記プロセスガスの流量は、20sccmから1000sccmの間である請求項1の方法。
  32. 前記第2のアッシングステップでの前記プロセスガスの流量は、20sccmから1000sccmの間である請求項1の方法。
  33. 前記プロセスガスの流量は、前記第1と第2とのアッシングステップの間で変化する請求項1の方法。
  34. 前記プロセスチャンバの圧力は、20mTorrから1000mTorrの間である請求項1の方法。
  35. 前記第1のアッシングステップでの前記プロセスチャンバの圧力は、20mTorrから1000mTorrの間である請求項1の方法。
  36. 前記第2のアッシングステップでの前記プロセスチャンバの圧力は、20mTorrから1000mTorrの間である請求項1の方法。
  37. 前記プロセスチャンバの圧力は、前記第1と第2とのアッシングステップの間で変化する請求項1の方法。
  38. 水素含有ガスを含むプロセスガスを導入することと、
    プラズマプロセスチャンバ内にプラズマを生成することと、
    基板ホルダ上に載置した基板を前記プラズマにさらすことと、
    前記基板ホルダに第1のバイアスを印加することにより、クリーニングステップを実行することと、
    前記基板ホルダに、前記第1のバイアスより高い第2のバイアスを印加することによりアッシングステップを実行することと、を具備するその場プロセスの方法。
JP2003586925A 2002-04-16 2003-01-17 フォトレジストおよびエッチング残渣の除去方法 Expired - Fee Related JP4422493B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37244602P 2002-04-16 2002-04-16
US10/259,381 US6849559B2 (en) 2002-04-16 2002-09-30 Method for removing photoresist and etch residues
PCT/US2003/000031 WO2003090267A1 (en) 2002-04-16 2003-01-17 Method for removing photoresist and etch residues

Publications (3)

Publication Number Publication Date
JP2005523585A true JP2005523585A (ja) 2005-08-04
JP2005523585A5 JP2005523585A5 (ja) 2006-01-05
JP4422493B2 JP4422493B2 (ja) 2010-02-24

Family

ID=28794182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003586925A Expired - Fee Related JP4422493B2 (ja) 2002-04-16 2003-01-17 フォトレジストおよびエッチング残渣の除去方法

Country Status (7)

Country Link
US (1) US6849559B2 (ja)
JP (1) JP4422493B2 (ja)
KR (1) KR100702290B1 (ja)
CN (1) CN100388429C (ja)
AU (1) AU2003262407A1 (ja)
TW (1) TWI248127B (ja)
WO (1) WO2003090267A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503889A (ja) * 2005-08-03 2009-01-29 東京エレクトロン株式会社 低誘電率膜エッチング後の無損傷アッシングプロセス及びシステム
US7736912B2 (en) 2007-07-26 2010-06-15 Panasonic Corporation Semiconductor production method and semiconductor production device
JP2011066441A (ja) * 2002-04-16 2011-03-31 Tokyo Electron Ltd フォトレジストおよびエッチング残渣の除去方法
JP2013161912A (ja) * 2012-02-03 2013-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及び基板処理方法
JP2015529014A (ja) * 2012-07-16 2015-10-01 マットソン テクノロジー インコーポレイテッドMattson Technology, Inc. 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
US7098589B2 (en) 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
US8580076B2 (en) * 2003-05-22 2013-11-12 Lam Research Corporation Plasma apparatus, gas distribution assembly for a plasma apparatus and processes therewith
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法
JP4749683B2 (ja) * 2004-06-08 2011-08-17 東京エレクトロン株式会社 エッチング方法
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
KR100666047B1 (ko) * 2005-01-03 2007-01-10 삼성전자주식회사 휴대용 무선단말기의 블루투스용 방사체를 갖는 내장형안테나 모듈
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US20060196846A1 (en) * 2005-03-01 2006-09-07 Tokyo Electron Limited Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
KR100711929B1 (ko) * 2005-11-02 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 배선 형성 방법
CN100514562C (zh) * 2006-09-18 2009-07-15 中国科学院半导体研究所 用于MEMS器件的大面积3C-SiC薄膜的制备方法
CN101211125B (zh) * 2006-12-25 2010-08-11 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法
CN101256976B (zh) * 2007-03-01 2010-09-01 联华电子股份有限公司 避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理
US7807579B2 (en) * 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
CN101308764B (zh) * 2007-05-15 2011-03-23 中芯国际集成电路制造(上海)有限公司 消除蚀刻工序残留聚合物的方法
US20120024314A1 (en) * 2010-07-27 2012-02-02 Axcelis Technologies, Inc. Plasma mediated ashing processes
CN102314099B (zh) * 2010-07-08 2013-07-31 中芯国际集成电路制造(上海)有限公司 去除晶片上的光刻胶层的方法
JP5685918B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置の製造方法
US9129778B2 (en) 2011-03-18 2015-09-08 Lam Research Corporation Fluid distribution members and/or assemblies
CN104183533A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104701242B (zh) * 2013-12-05 2018-10-16 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
CN108010839B (zh) * 2017-12-06 2021-08-06 信利(惠州)智能显示有限公司 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺
CN114823297B (zh) * 2022-04-19 2023-01-31 度亘激光技术(苏州)有限公司 光刻胶去除工艺及半导体制造工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122618B2 (ja) * 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
US6536449B1 (en) * 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
JP3102409B2 (ja) * 1998-04-30 2000-10-23 日本電気株式会社 配線の形成方法及びプラズマアッシング装置
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6406836B1 (en) 1999-03-22 2002-06-18 Axcelis Technologies, Inc. Method of stripping photoresist using re-coating material
TW512448B (en) * 1999-05-11 2002-12-01 Applied Materials Inc Sequential sputter and reactive precleans of vias and contacts
US6492222B1 (en) 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
US6489030B1 (en) * 2000-04-14 2002-12-03 Honeywell International, Inc. Low dielectric constant films used as copper diffusion barrier
US6426304B1 (en) * 2000-06-30 2002-07-30 Lam Research Corporation Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6562700B1 (en) * 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066441A (ja) * 2002-04-16 2011-03-31 Tokyo Electron Ltd フォトレジストおよびエッチング残渣の除去方法
JP2009503889A (ja) * 2005-08-03 2009-01-29 東京エレクトロン株式会社 低誘電率膜エッチング後の無損傷アッシングプロセス及びシステム
US7736912B2 (en) 2007-07-26 2010-06-15 Panasonic Corporation Semiconductor production method and semiconductor production device
JP2013161912A (ja) * 2012-02-03 2013-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及び基板処理方法
JP2015529014A (ja) * 2012-07-16 2015-10-01 マットソン テクノロジー インコーポレイテッドMattson Technology, Inc. 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法

Also Published As

Publication number Publication date
KR100702290B1 (ko) 2007-03-30
CN1653593A (zh) 2005-08-10
WO2003090267A1 (en) 2003-10-30
TW200402791A (en) 2004-02-16
AU2003262407A1 (en) 2003-11-03
KR20050000386A (ko) 2005-01-03
TWI248127B (en) 2006-01-21
JP4422493B2 (ja) 2010-02-24
CN100388429C (zh) 2008-05-14
US6849559B2 (en) 2005-02-01
US20030194876A1 (en) 2003-10-16

Similar Documents

Publication Publication Date Title
JP4422493B2 (ja) フォトレジストおよびエッチング残渣の除去方法
JP5085840B2 (ja) フォトレジストおよびエッチング残渣の除去方法
JP5414179B2 (ja) フォトレジスト及びエッチング残余物の低圧除去
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
US20080286979A1 (en) Method of controlling sidewall profile by using intermittent, periodic introduction of cleaning species into the main plasma etching species
JP4911936B2 (ja) プラズマアッシング方法
JP2014090192A (ja) 通常の低k誘電性材料および/または多孔質の低k誘電性材料の存在下でのレジスト剥離のための方法
KR100586758B1 (ko) Tera 경질 마스크 물질을 위한 계내 플라즈마 에치
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
JP5493165B2 (ja) 半導体装置の製造方法
JP2005129946A (ja) ハードマスクのポストプラズマ洗浄プロセス
JP2005294348A (ja) 半導体装置の製造方法
KR100562320B1 (ko) 금속층 식각 시 실리콘 산화물 계열의 반사 방지층을식각하는 방법
KR20060075792A (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
US8846528B2 (en) Method of modifying a low k dielectric layer having etched features and the resulting product

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4422493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151211

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees