KR20050000386A - 포토레지스트 및 에칭 잔여물 제거방법 - Google Patents

포토레지스트 및 에칭 잔여물 제거방법 Download PDF

Info

Publication number
KR20050000386A
KR20050000386A KR10-2004-7016311A KR20047016311A KR20050000386A KR 20050000386 A KR20050000386 A KR 20050000386A KR 20047016311 A KR20047016311 A KR 20047016311A KR 20050000386 A KR20050000386 A KR 20050000386A
Authority
KR
South Korea
Prior art keywords
ashing
bias
sccm
plasma
ashing method
Prior art date
Application number
KR10-2004-7016311A
Other languages
English (en)
Other versions
KR100702290B1 (ko
Inventor
발라스브라마니암바이드야나탄
하기와라마사아키
니시무라에이이치
이나자와고이치로
하타무라야스노리
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050000386A publication Critical patent/KR20050000386A/ko
Application granted granted Critical
Publication of KR100702290B1 publication Critical patent/KR100702290B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Abstract

선행하는 유전체층(104)의 플라즈마 에칭 도중에 형성된 포토레지스트 잔여물(106)과 에칭 잔여물(110)을 제거하기 위한 플라즈마 에싱방법이 제공된다. 상기 에싱방법은, 챔버표면으로부터 치명적인 플루오르카본 잔여물을 에칭하고 제거함에 더하여, 기판으로부터 포토레지스트 잔여물(106) 및 에칭잔여물(110)의 상당량을 제거하기 위하여, 제 1 세정단계(120)에서 기판에 낮은 또는 제로인 바이어스를 인가하는, 수소함유가스를 포함하는 두 단계의 플라즈마 처리를 사용한다. 증가된 바이어스가 기판으로부터 포토레지스트 잔여물(106) 및 에칭잔여물(110)을 제거하기 위하여 제 2 세정단계(130)에서 기판에 인가된다. 상기 두 단계의 처리는 종래 한 단계의 에싱처리에서 일반적으로 발견되는 메모리효과를 감소시킨다. 끝점검출방법이 에싱공정을 모니터링하기 위해 사용될 수 있다.

Description

포토레지스트 및 에칭 잔여물 제거방법{METHOD FOR REMOVING PHOTORESIST AND ETCH RESIDUES}
플라즈마 처리시스템은 반도체, 집적회로, 디스플레이 및 다른 소자의 제조와 처리에서 반도체기판과 같은 기판상의 물질을 제거하거나 증착하기 위해 사용된다. 집적회로의 패턴을 포토리소그래픽 마스크로부터 기판에 전사하거나 기판상에 유전성 또는 도전성 막을 증착하기 위한 반도체기판의 플라즈마 처리는 산업에서표준적인 방법이 되어 왔다.
다양한 형태의 막이 에칭되는 반도체공정에 있어서, 집적화의 도전과제와 이의 취사선택(trade-off)은 여전히 과제로 남아있다. 종래, 유전체층은 수직접촉을 형성하기 위해 도전성 물질을 증착하기 위한 개구부를 가지도록 패터닝되었다. 패터닝 공정에서, 에칭을 막는 감광층 및/또는 하드마스크층이 유전체층 위에 증착되고, 선택된 패턴에 노출되어 현상된다. 그런 다음, 상기 층 구조는, 패터닝된 포토레지스트층이 유전체층에서 개구부를 규정짓는 플라즈마환경에서 에칭된다.
에칭단계에 이어, 포토레지스트 잔여물과 에칭잔여물(예를 들면, 폴리머 찌꺼기)은 종종 에칭된 형상(feature)과 챔버표면 상에서 관찰된다. 플라즈마 세정{본래 에싱(ashing)이라고도 알려져 있다}에서 집적화 도전과제 중의 하나는 주변층의 침식을 피하면서 포토레지스트 잔여물과 에칭 잔여물을 성공적으로 제거하는 것이다. 공지의 시스템은 기판에 인가된 바이어스가 에싱공정을 통하여 일정하게 유지되는 한 단계의 에싱공정을 사용하고 있다.
할로겐화 탄소(halocarbon)는 일반적으로 산화물과 새로운 SiOC-함유 저-k 유전물질과 같은 유전체층을 에칭하는 데에 사용된다. 이러한 가스들은 유전체 에칭공정 중에 처리 챔버의 내부표면 뿐만 아니라 기판표면에 증착될 수 있는 플루오르카본 폴리머 에칭 부산물을 발생하는 것으로 알려져 있다.
도 1은 한 단계의 에싱공정(one-step ashing process)의 개략적인 단면도이다. 구조체(100)로부터 포토레지스트(106)를 제거하기 위한 종래의 한 단계의 에싱공정 중에, 플루오르카본 폴리머는 챔버의 벽으로부터 방출/에칭되며(일반적으로메모리효과로 불린다), 밑에 있는 유전체층(104)과 캡층(cap layer, 예를 들면, SiN, SiC)을 침식하여, 유전체층과 캡층 손실(110)의 깍인 면(108)을 만들게 되고, 때로는 심지어 캡층(102)을 뚫고 밑에 있는 도전층(예를 들면, 구리)을 침식한다. 이러한 효과는 챔버의 벽 근처의 높은 플루오르카본 폴리머 농도 때문에 웨이퍼의 모서리에서 매우 높게 될 수 있다. 대안적으로, 구조체(100)는 또한 플루오르카본 폴리머 증착물을 포함할 수 있다.
종래의 한 단계의 에시공정 중에, 포토레지스트는 수소함유 플라즈마에서 제거될 수 있다. 후(後)-에시 잔여물의 형성을 피하기 위해, 약간의 바이어스 전력이 기판홀더에 인가된다. 이러한 공정 중에, 선행하는 유전체의 에칭으로부터 챔버 상의 플루오르카본 증착물은 또한 에칭되고, 플라즈마에 플루오르 라디칼을 방출한다. 바이어스가 기판홀더에 인가될 때, 이러한 플루오르 라디칼은 밑에 있는 유전체막을 침식하여 캡층을 소비할 수 있다. 바이어스를 줄이거나, 제로 바이어스를 인가함으로써, 유전체막 침식과 캡층 소비는 감소될 수 있으나, 후-에시(post -ash) 잔여물은 여전히 관찰될 수 있다.
상기의 챔버문제를 야기할 수 있는 종래의 한 단계의 에시공정은 다음의 플라즈마 공정조건을 포함할 수 있다: 챔버압력 = 50 mTorr, RF 바이어스 = 150W, O2유속 = 200sccm.
반도체 제조공정에 있어서, 종래의 한 단계의 에시공정에서는, 내부챔버표면(및 에시될 기판)이 선행하는 유전체 에칭공정으로부터 플루오르카본계 폴리머 증착물을 포함할 수 있는 처리공정에서 빈번하게 수행된다. 대안적으로, 한 단계의 에시공정은 이전의 에칭공정으로부터 폴리머 증착물이 세정된 공정챔버에서 수행될 수 있다.
[관련출원의 상호 참조]
본 출원은 2002년 9월 30일 출원된 미국 특허출원 번호 10/259,768호와 2002년 9월 30일에 출원된 미국 특허출원 번호 10/259,381호에 관련되며, 이를 우선권주장하며, 상기 각 출원의 모든 내용은 여기에서 참고로서 포함된다. 본 출원은 함께 출원중인 “포토레지스트와 에칭 잔여물 제거방법”이란 제목을 가진 본원과 동일자 출원의 국체출원 번호 PCT/US02/XXXXX, 대리인 파일번호 227618WO와 관련된 것이며, 그 전체 내용이 여기에서 참고로 포함된다.
[기술분야]
본 발명은 플라즈마처리, 특히 반도체 미세 제조공정에 있어 에칭공정 후의 포토레지스트와 에칭 잔여물의 세정 및 제거에 관한 것이다.
도 1은 한 단계의 에싱공정의 개략적인 단면적을 나타내는 도면이다.
도 2는 두 단계의 에싱공정의 개략적인 단면적을 나타내는 도면이다.
도 3은 에시공정중의 캡층의 손실을 개략적으로 나타내는 도면이다.
도 4는 유전체 측벽손실을 개략적으로 나타낸다.
본 발명의 목적은 한 단계의 에싱에 비교하여 주변 기판층의 침식을 저감하면서 기판으로부터 포토레지스트 잔여물과 에칭잔여물을 제거하기 위한 플라즈마 처리방법을 제공하는 것이다.
상기 목적 및 다른 목적은 수소함유가스를 포함하여 구성되는 처리가스를 사용하는 두 단계의 본래의 플라즈마 에싱공정을 사용함으로써 달성될 수 있다. 제 1 의 에싱단계에서, 제 1 의 낮은 또는 제로 바이어스 레벨이 기판을 지지하는 기판홀더에 인가되는 한편, 제 2 의 바이어스 레벨이 제 2 의 에싱단계 중에 인가된다.
낮은 또는 제로 바이어스가 기판에 인가되는 제 1 에싱단계에서, 처리챔버의 내부 표면/벽과 기판상의 포토레지스트 잔여물과 에칭잔여물의 상당량이 챔버로부터 에칭되고 제거되는 한편, 남아있는 기판 층들의 침식은 최소화된다. 제 2 에싱단계에서, 증가된 바이어스가 인가되고, 에싱공정은 포토레지스트 잔여물과 에칭잔여물이 제거될 때까지 계속된다.
본 발명의 보다 완벽한 이해와 이에 수반되는 많은 장점은 다음의 상세한 설명을 참고로, 특히 첨부도면과 관련하여 고려될 때, 쉽고 분명하게 될 것이다.
본 발명의 일 실시예에 있어서는, 두 단계의 플라즈마 에싱공정이 포토레지스트 잔여물과 에칭잔여물을 처리챔버로부터 제거하기 위해 사용된다. 제로 또는 낮은 바이어스가 기판을 지지하는 기판홀더에 인가되는 제 1 의 에싱단계 동안에, 이전의 에칭공정으로부터의 상당량의 포토레지스트 잔여물과 에칭잔여물이 에칭되고 남아있는 기판층의 침식이 최소화되며 챔버로부터 제거된다. 제 2 에싱단계 동안에, 증가된 바이어스가 기판홀더에 인가되며, 에싱공정은 포토레지스트 및/또는 하드마스트 잔여물 및 후-에시 잔여물이 제거될 때까지 계속된다.
본 발명에 있어서의 두 단계의 본래의 에시공정은 다음 중의 적어도 하나를 만족시킴에 의해 상기의 단점의 많은 것을 완화시킬 수 있다: 1) 캡층 소비를 최소화하는 것, 2)형상의 상부에서 유전체의 깍임/침식과, 후-에칭/임계-크기(Critical -Dimension, CD)의 바이어스 감소를 최소화하는 것, 3)후-에시 잔여물의 최소화하는 것, 4)본래의 에시 중에 낮은-k 유전막에 유도된 손상(k값에서의 감소)을 최소화하는 것; 및 5)자동챔버건조세정을 제공하고, 이에 의해 챔버세정간의 평균시간을 증가시키는 것.
도 2는 두 단계의 에싱공정의 개략적인 단면도를 나타낸다. 두 단계의 수소함유 에시공정의 제 1 에싱공정(120)에서, 웨이퍼상의 포토레지스트(106)와 챔버벽과 웨이퍼에 증착된 플루오르카본 폴리머(112)가 에칭된다. 제로 또는 낮은 바이어스가 인가됨에 따라, 유전체층(104)의 침식과 캡층(102)의 소비는 최소화된다. 제 1 에싱단계(120)에서, 챔버는 여하의 폴리머 잔여물들이 건세정된다. 제 1 에싱단계(120)의 길이는 시간에 기초하며, 기판상에 적은 양의 후-에시 잔여물(110)과 적은 양의 포토레지스트(106)를 남길 수 있다.
제 2 의 에싱단계(130)에서, 비이어스가 인가되며, 에싱은 임의의 후-에시 잔여물(110)과 임의의 남아있는 포토레지스트(106)를 제거하기 위해 충분한 시간동안에 수행된다.
두 단계의 본래의 에시공정을 위한 처리공간 파라미터는, 예를 들면 20-1000m 토르(Torr)의 챔버압력, 20-1000sccm의 처리가스 유속, 제 1 에싱단계에서 약 100W 미만의 RF 바이어스 및 제 2 에싱단계에서 약 100W 보다 큰 RF 바이어스를 사용할 수 있다. 비록 RF 바이어스가 사용되는 것으로 개시될지라도, DC 바이어스가 함께 사용될 수 있거나 RF 바이어스 대신에 사용될 수 있다. 추가적으로, 챔버압력은 에싱공정 중에 변화될 수 있다. 예를 들면, 챔버압력은 제 1 단계로부터 제 2 단계까지 변화될 수 있다. 더욱, 처리가스의 조성은 에싱공정 중에 변화될 수 있다. 예를 들면, 처리가스(및 처리가스에 대한 다른 가스들의 유속)가 제 1 단계로부터 제 2 단계까지 변화될 수 있다. H2나 NH3와 같은 처리가스는 단독으로 사용될 수 있으나, 다른 가스들{예를 들면, He 및 Ar, 및 N2와 같은 불활성 귀가스(noble gases)}과 함께 사용될 수 있다.
대안적으로, 제 2 단계에서, 바이어스는, 수율을 증가시키기 위해서 실질적으로 전체(전체는 아니지만) 폴리머가 챔버로부터 제거될 때, 종래의 한 단계의 처리의 몇몇 효과를 재도입하는 희생을 감수하고 인가될 수 있다.
더욱, 상기에서 단 하나의 바이어스를 사용하는 것으로 설명되어 있지만, 다양한 바이어스가 대신 사용될 수 있다. 예를 들면, 바이어스는 제 2 의 단계 전에, 도중에, 또는 후에 0W로부터 약 100W까지 연속적으로 또는 단계적으로(10W의 증가분을 가지고) 증가될 수 있다.
상술한 바와 같이, 제 1 단계의 지속시간은 챔버벽과 웨이퍼표면으로부터 플루오르카본 물질의 완전한 제거를 위해 충분히 길어야 한다. 예를 들면, 제 1 단계의 지속시간은 20초에서 50초 사이의 범위에 있다. 이와 유사하게, 제 2 단계의 지속시간은 임의의 후-에시 잔여물과 임의의 잔존 포토레지스트를 제거하기에 충분히 길어야 한다. 예를 들면, 제 2 단계의 지속시간은 20초에서 50초 사이의 범위이다.
대안적으로, 도 2의 두 단계의 에싱공정에서, 제 1 단계(120)와 제 2 단계(130)의 끝은 끝점 검출(endpoint detection)을 사용하여 결정될 수 있다. 끝점 검출의 하나의 가능한 방법은 모든(실질적으로 모든) 폴리머(및 가능하게는 포토레지스트)가 챔버로부터 제거된 때를 지시하는 플라즈마영역으로부터 발광스펙트럼의 일부를 모니터하는 것이다. 예를 들면, 그러한 제거를 나타내는 일부의 스펙트럼은 482.5nm(CO), 775.5nm(F) 및 440nm(SiF4)의 파장을 가지며, 광분광분석기(OES)를 사용하여 측정될 수 있다. 특정의 역치(예를 들면, 실질적으로 제로로 떨어지거나 특정의 레벨 위로 증가하는)를 가로지르는 주파수들에 대응하는 방출레벨 후에, 제 1 단계가 완료된 것으로 고려된다. 끝점 정보를 제공하는 다른 파장이 사용될 수 있다.
제 1 단계가 끝난 후에, 제 2 단계는 임의의 잔존 후-에시 잔여물(Post-Ahi Residue, PAR)을 제거하기 위해, 바람직하게는 50-200% 과잉에시(overash)를 사용한다. 즉, 제 1 단계가 50초 내에 완료되면, 제 2 단계는 50% 과잉에시에 대하여 25초이고, 100% 과잉에시에 대하여 50초일 것이다. 실제 과잉에시의 양은, 다른 정도로 과잉에시된 일련의 기판들을 검사함으로써 실험적으로 결정된다.
에싱공정에 이어서, 예를 들면 캡층의 손실, 유전체 측벽 손실, 및 형상의 상단에서의 유전체 면깍음/침식을 측정함으로써 기판을 평가할 수 있다. 상기 손실과 침식을 최소화하면서 원하는 에싱을 가능하게 하는 공정조건은 직접적인 실험 및/또는 실험설계(design of experiment: DOE)에 의해 결정될 수 있다.
제 1 예에서, 도 3은 에시공정 중의 캡층(102)의 손실을 개략적으로 나타낸다. 캡층 손실(120)은 에시공정에 이어 주사전자현미경(SEM) 이미지에서의 캡층의 얇아짐으로서 측정된다. 캡층 손실(120)을 최소화하면서 원하는 에싱을 가능하게 하는 공정조건은 직접적인 실험 및/또는 실험설계(design of experiment: DOE)에 의해 결정될 수 있다.
제 2 예에서, 도 4는 유전체 측벽손실을 개략적으로 나타낸다. 예를 들면, 도 4에서의 유전체 측벽손실은 HF용액에 노출된 후에 유전체층(104)의 상부(130)와 중간(132)에서의 유전체 제거로서 측정된다. 도 4에서의 구조체는 SiN층(106)과 SiC층(102)을 더욱 포함하여 구성된다. 측벽 손실을 측정하기 위하여, 플라즈마 에쉬된 기판은 0.5%HF용액에 대략 5초에서 30초의 기간동안 노출될 수 있다. 이어지는 기판의 SEM 분석은 측벽 손실을 평가하는 데에 사용될 수 있다.
캡층 손실과 측벽 손실을 측정함으로써 에시된 기판을 평가하기 위한 예와 함께, 폴리머( 및 가능하게는 포토레지스트)의 전체(또는 실질적으로 전체)가 언제 챔버로부터 제거되는 지를 결정하기 위한 끝점 검출의 사용의 예는 함께 출원중인 "포토레지스트 및 에칭 잔여물의 제거방법"에 완전히 기재되어 있고, 여기에 그 전부가 참고로서 포함된다.
본 발명의 수많은 수정과 변형이 상기 기술의 관점에서 가능하다. 그러므로, 본 발명은 첨부된 청구항의 범위 내에서, 본원에서 특별히 설명된 것과 다르게 실행될 수도 있다는 것이 이해되어야 한다.

Claims (38)

  1. 에싱방법으로서:
    수소함유가스를 함유하는 처리가스를 도입하는 단계와;
    플라즈마 처리챔버에서 플라즈마를 발생시키는 단계와;
    기판홀더의 상부에 지지되는 기판을 플라즈마에 노출시키는 단계와;
    기판홀더에 제 1 바이어스를 인가함에 의해 제 1 에싱단계를 수행하는 단계 및;
    상기 제 1 바이어스보다도 큰 제 2 바이어스를 상기 기판홀더에 인가함으로써 제 2 에싱단계를 수행하는 단계를 포함하여 구성되는 에싱방법.
  2. 제 1 항에 있어서, 상기 수소함유가스는 H2와 NH3중의 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  3. 제 1 항에 있어서, 상기 수소함유가스는 H2를 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  4. 제 1 항에 있어서, 상기 처리가스는 불활성 가스를 더욱 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  5. 제 4 항에 있어서, 상기 불활성가스는 He, Ar 및 N2중 적어도 하나를 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  6. 제 1 항에 있어서, 상기 처리가스는 N2를 더욱 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  7. 제 1 항에 있어서, 상기 처리가스는 N2와 불활성 가스 중 적어도 하나와 H2를 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  8. 제 1 항에 있어서, 상기 제 1 바이어스는 약 100W 미만이며, 상기 제 2 바이어스는 약 100W 보다 큰 것을 특징으로 하는 에싱방법.
  9. 제 1 항에 있어서, 상기 제 1 바이어스는 약 50W 미만인 것을 특징으로 하는 에싱방법.
  10. 제 1 항에 있어서, 상기 제 1 바이어스는 실질적으로 제로와 동일한 것을 특징으로 하는 에싱방법.
  11. 제 1 항에 있어서, 상기 제 2 바이어스는 120W 보다 큰 것을 특징으로 하는 에싱방법.
  12. 제 1 항에 있어서, 상기 제 2 에싱단계는, 상기 제 1 에싱단계와 다른 챔버압력 및 처리가스 유속 중의 적어도 하나를 상기 제 2 에싱단계에서 더욱 사용하는 것을 더욱 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  13. 제 1 항에 있어서, 상기 제 1 에싱단계는,
    플라즈마로부터 방출된 광을 검출하는 단계와;
    상기 방출된 광으로부터 상기 제 1 에싱단계의 상태를 결정하는 단계를 더욱 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  14. 제 13 항에 있어서, 상기 방출된 광의 검출은 끝점을 설정하는 수단을 제공하는 것을 특징으로 하는 에싱방법.
  15. 제 13 항에 있어서, 상기 방출된 광은 여기된 종(種)으로부터 발생하며, 제 1 에싱단계의 상태에 관한 정보를 나타내는 것을 특징으로 하는 에싱방법.
  16. 제 13 항에 있어서, 상기 방출된 광은 산소함유 종과 플루오르 함유 종 중 적어도 하나로부터 발생되는 것을 특징으로 하는 에싱방법.
  17. 제 16 항에 있어서, 상기 플루오르 함유 종은 불소인 것을 특징으로 하는 에싱방법.
  18. 제 1 항에 있어서, 상기 제 2 에싱단계는,
    플라즈마로부터 방출된 광을 검출하는 단계와;
    상기 방출된 광으로부터 제 2 에싱단계의 상태를 결정하는 단계를 더욱 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  19. 제 18 항에 있어서, 상기 방출된 광은 여기된 종으로부터 발생하며, 상기 제 2 에싱단계의 상태에 관한 정보를 나타내는 것을 특징으로 하는 에싱방법.
  20. 제 19 항에 있어서, 상기 방출된 광은 산소함유 종과 플루오르 함유 종 중 적어도 하나로부터 발생하는 것을 특징으로 하는 에싱방법.
  21. 제 20 항에 있어서, 상기 플루오르 함유 종은 불소인 것을 특징으로 하는 에싱방법.
  22. 제 1 항에 있어서,
    플라즈마로부터 방출된 광을 검출하는 단계와;
    상기 방출된 광으로부터 상기 제 1 및 제 2 에싱단계의 상태를 결정하는 단계를 포함하여 구성되는 것을 특징으로 하는 에싱방법.
  23. 제 22 항에 있어서, 상기 방출된 광은 여기된 종으로부터 발생하며, 상기 제 1 및 제 2 에싱단계의 상태에 관한 정보를 나타내는 것을 특징으로 하는 에싱방법.
  24. 제 22 항에 있어서, 상기 방출된 광은 산소함유 종과 플루오르 함유 종 중 적어도 하나로부터 발생하는 것을 특징으로 하는 에싱방법.
  25. 제 24 항에 있어서, 상기 플루오르 함유 종은 불소인 것을 특징으로 하는 에싱방법.
  26. 제 1 항에 있어서, 상기 제 2 에싱단계의 길이는 상기 제 1 에싱단계의 길이의 50%와 300% 사이인 것을 특징으로 하는 에싱방법.
  27. 제 1 항에 있어서, 상기 처리가스의 유속은 20sccm와 1000sccm 사이인 것을 특징으로 하는 에싱방법.
  28. 제 1 항에 있어서, 상기 수소함유가스의 유속은 20sccm와 1000sccm 사이인 것을 특징으로 하는 에싱방법.
  29. 제 4 항에 있어서, 상기 불활성가스의 유속은 20sccm와 1000sccm 사이인 것을 특징으로 하는 에싱방법.
  30. 제 6 항에 있어서, 상기 N2가스의 유속은 20sccm와 1000sccm 사이인 것을 특징으로 하는 에싱방법.
  31. 제 1 항에 있어서, 상기 제 1 에싱단계에서의 상기 처리가스의 유속은 20sccm와 1000sccm 사이인 것을 특징으로 하는 에싱방법.
  32. 제 1 항에 있어서, 상기 제 2 에싱단게에서의 상기 처리가스의 유속은 20sccm와 1000sccm 사이인 것을 특징으로 하는 에싱방법.
  33. 제 1 항에 있어서, 상기 처리가스의 유속은 상기 제 1 및 제 2 에싱단계 사이에서 변하는 것을 특징으로 하는 에싱방법.
  34. 제 1 항에 있어서, 상기 처리챔버에서의 압력은 20mTorr와 1000mTorr 사이인 것을 특징으로 하는 에싱방법.
  35. 제 1 항에 있어서, 제 1 에싱단계에서의 상기 처리챔버에서의 압력은 20mTorr와 1000mTorr 사이인 것을 특징으로 하는 에싱방법.
  36. 제 1 항에 있어서, 제 2 에싱단계에서의 상기 처리챔버의 압력은 20mTorr와 1000mTorr 사이인 것을 특징으로 하는 에싱방법.
  37. 제 1 항에 있어서, 상기 처리챔버에서의 압력은 상기 제 1 및 제 2 에싱단계 사이에서 변하는 것을 특징으로 하는 에싱방법.
  38. 처리방법으로서:
    수소함유가스를 포함하는 처리가스를 도입하는 단계와;
    플라즈마 처리챔버내에서 플라즈마를 발생하는 단계와;
    플라즈마에 기판홀더의 상부에 지지된 기판을 노출하는 단계와;
    상기 기판홀더에 제 1 바이어스를 인가함으로써 세정단계를 수행하는 단계 및;
    상기 제 1 바이어스보다 큰 제 2 바이어스를 상기 기판홀더에 인가함으로써 에싱을 수행하는 단계를 포함하여 구성되는 처리방법.
KR1020047016311A 2002-04-16 2003-01-17 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법 KR100702290B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US37244602P 2002-04-16 2002-04-16
US60/372,446 2002-04-16
US10/259,381 2002-09-30
US10/259,381 US6849559B2 (en) 2002-04-16 2002-09-30 Method for removing photoresist and etch residues
PCT/US2003/000031 WO2003090267A1 (en) 2002-04-16 2003-01-17 Method for removing photoresist and etch residues

Publications (2)

Publication Number Publication Date
KR20050000386A true KR20050000386A (ko) 2005-01-03
KR100702290B1 KR100702290B1 (ko) 2007-03-30

Family

ID=28794182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016311A KR100702290B1 (ko) 2002-04-16 2003-01-17 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법

Country Status (7)

Country Link
US (1) US6849559B2 (ko)
JP (1) JP4422493B2 (ko)
KR (1) KR100702290B1 (ko)
CN (1) CN100388429C (ko)
AU (1) AU2003262407A1 (ko)
TW (1) TWI248127B (ko)
WO (1) WO2003090267A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666047B1 (ko) * 2005-01-03 2007-01-10 삼성전자주식회사 휴대용 무선단말기의 블루투스용 방사체를 갖는 내장형안테나 모듈
KR100711929B1 (ko) * 2005-11-02 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 배선 형성 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599829B2 (en) * 1998-11-25 2003-07-29 Texas Instruments Incorporated Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
US7098589B2 (en) 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
US8580076B2 (en) * 2003-05-22 2013-11-12 Lam Research Corporation Plasma apparatus, gas distribution assembly for a plasma apparatus and processes therewith
JP4558296B2 (ja) * 2003-09-25 2010-10-06 東京エレクトロン株式会社 プラズマアッシング方法
JP4749683B2 (ja) * 2004-06-08 2011-08-17 東京エレクトロン株式会社 エッチング方法
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7344993B2 (en) * 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US20060196846A1 (en) * 2005-03-01 2006-09-07 Tokyo Electron Limited Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US7279427B2 (en) * 2005-08-03 2007-10-09 Tokyo Electron, Ltd. Damage-free ashing process and system for post low-k etch
CN100514562C (zh) * 2006-09-18 2009-07-15 中国科学院半导体研究所 用于MEMS器件的大面积3C-SiC薄膜的制备方法
CN101211125B (zh) * 2006-12-25 2010-08-11 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法
CN101256976B (zh) * 2007-03-01 2010-09-01 联华电子股份有限公司 避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理
US7807579B2 (en) * 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
CN101308764B (zh) * 2007-05-15 2011-03-23 中芯国际集成电路制造(上海)有限公司 消除蚀刻工序残留聚合物的方法
JP2009049383A (ja) 2007-07-26 2009-03-05 Panasonic Corp 半導体装置の製造方法および半導体製造装置
US20120024314A1 (en) * 2010-07-27 2012-02-02 Axcelis Technologies, Inc. Plasma mediated ashing processes
CN102314099B (zh) * 2010-07-08 2013-07-31 中芯国际集成电路制造(上海)有限公司 去除晶片上的光刻胶层的方法
JP5685918B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置の製造方法
US9129778B2 (en) 2011-03-18 2015-09-08 Lam Research Corporation Fluid distribution members and/or assemblies
JP5848626B2 (ja) * 2012-02-03 2016-01-27 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
WO2014014907A1 (en) 2012-07-16 2014-01-23 Mattson Technology, Inc. Method for high aspect ratio photoresist removal in pure reducing plasma
CN104183533A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104701242B (zh) * 2013-12-05 2018-10-16 中芯国际集成电路制造(上海)有限公司 接触孔的刻蚀方法
CN108010839B (zh) * 2017-12-06 2021-08-06 信利（惠州）智能显示有限公司 薄膜晶体管与薄膜晶体管的制作方法及膜层刻蚀工艺
CN114823297B (zh) * 2022-04-19 2023-01-31 度亘激光技术（苏州）有限公司 光刻胶去除工艺及半导体制造工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3122618B2 (ja) * 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
US6536449B1 (en) * 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
JP3102409B2 (ja) * 1998-04-30 2000-10-23 日本電気株式会社 配線の形成方法及びプラズマアッシング装置
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6406836B1 (en) 1999-03-22 2002-06-18 Axcelis Technologies, Inc. Method of stripping photoresist using re-coating material
TW512448B (en) * 1999-05-11 2002-12-01 Applied Materials Inc Sequential sputter and reactive precleans of vias and contacts
US6492222B1 (en) 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
US6489030B1 (en) * 2000-04-14 2002-12-03 Honeywell International, Inc. Low dielectric constant films used as copper diffusion barrier
US6426304B1 (en) * 2000-06-30 2002-07-30 Lam Research Corporation Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6562700B1 (en) * 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666047B1 (ko) * 2005-01-03 2007-01-10 삼성전자주식회사 휴대용 무선단말기의 블루투스용 방사체를 갖는 내장형안테나 모듈
KR100711929B1 (ko) * 2005-11-02 2007-04-27 동부일렉트로닉스 주식회사 반도체 소자의 듀얼 다마신 배선 형성 방법

Also Published As

Publication number Publication date
KR100702290B1 (ko) 2007-03-30
CN1653593A (zh) 2005-08-10
WO2003090267A1 (en) 2003-10-30
TW200402791A (en) 2004-02-16
AU2003262407A1 (en) 2003-11-03
TWI248127B (en) 2006-01-21
JP4422493B2 (ja) 2010-02-24
CN100388429C (zh) 2008-05-14
US6849559B2 (en) 2005-02-01
US20030194876A1 (en) 2003-10-16
JP2005523585A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
KR100702290B1 (ko) 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법
US7169440B2 (en) Method for removing photoresist and etch residues
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
JP5414179B2 (ja) フォトレジスト及びエッチング残余物の低圧除去
US6322714B1 (en) Process for etching silicon-containing material on substrates
US20080286979A1 (en) Method of controlling sidewall profile by using intermittent, periodic introduction of cleaning species into the main plasma etching species
JP2007080850A (ja) プラズマアッシング方法
US20050106875A1 (en) Plasma ashing method
KR100586758B1 (ko) Ｔｅｒａ 경질 마스크 물질을 위한 계내 플라즈마 에치
US20080102553A1 (en) Stabilizing an opened carbon hardmask
Yost et al. Dry etching of amorphous-Si gates for deep sub-100 nm silicon-on-insulator complementary metal–oxide semiconductor
KR100439844B1 (ko) 반도체 소자의 금속배선 형성 후의 감광막 제거방법
KR100562320B1 (ko) 금속층 식각 시 실리콘 산화물 계열의 반사 방지층을식각하는 방법
VOSHCHENKOV Fundamentals of plasma etching for silicon technology (Part 1)
KR20060075792A (ko) 반도체 장치 제조용 식각 챔버의 시즈닝 방법
KR20060075786A (ko) 반도체 소자의 식각 챔버 클리닝 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 13