KR100711929B1 - 반도체 소자의 듀얼 다마신 배선 형성 방법 - Google Patents

반도체 소자의 듀얼 다마신 배선 형성 방법 Download PDF

Info

Publication number
KR100711929B1
KR100711929B1 KR1020050104310A KR20050104310A KR100711929B1 KR 100711929 B1 KR100711929 B1 KR 100711929B1 KR 1020050104310 A KR1020050104310 A KR 1020050104310A KR 20050104310 A KR20050104310 A KR 20050104310A KR 100711929 B1 KR100711929 B1 KR 100711929B1
Authority
KR
South Korea
Prior art keywords
via hole
trench
dual damascene
semiconductor device
plasma
Prior art date
Application number
KR1020050104310A
Other languages
English (en)
Inventor
정성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050104310A priority Critical patent/KR100711929B1/ko
Application granted granted Critical
Publication of KR100711929B1 publication Critical patent/KR100711929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 트렌치 또는 비아홀 형성 시 상기 트렌치 또는 비아홀 내의 이물질을 제거하여 배선 저항을 낮춤과 동시에 비아홀 내의 SIOF의 생성과 플루오르화물의 생성을 억제하여 비아 보이드(via void)의 생성을 최소화할 수 있는 반도체 소자의 듀얼 다마신 배선 형성 방법에 관한 것이다. 본 발명에 의한 반도체 소자의 듀얼 다마신 배선 형성 방법은 반도체 기판 상에 비아홀 또는 트렌치를 형성하는 단계와 상기 비아홀 또는 트렌치 내부에 수소(H2)와 질소(N2)를 소정 비율로 혼합한 플라즈마를 주입하여 식각 부산물을 제거하는 단계를 포함하여 이루어진다.
듀얼 다마신, 배선, 비아홀

Description

반도체 소자의 듀얼 다마신 배선 형성 방법 {Method for forming electrical interconnection using dual damascene process of semiconductor device}
도 1 내지 도 4는 듀얼 다마신 공정을 나타낸 도면
도 5는 본 발명에 의한 듀얼 다마신 공정에 의하여 형성된 비아홀 및 트렌치 내의 부산물을 제거하는 모습을 나타내는 도면
도 6a 내지 도 6c는 비아홀 및 트렌치 내에 400W의 플라즈마 전력으로 100H2/300N2의 플라즈마를 15초 동안 흘려주어 비아홀 및 트렌치 내의 부산물을 제거하고 배선 공정을 진행한 금속 배선의 전기특성 검사결과를 나타낸 그래프
<도면 부호의 설명>
100 : 반도체 기판 110 : 하부 금속막
120 : 식각 정지막 130 : 제1 실란막
140 : 저유전 절연막 150 : 제2 실란막
160 : 제1 감광막 패턴 170 : 비아홀
180 : 제 2 감광막 패턴 190 : 트렌치
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 트렌치 또는 비아홀 형성 시 상기 트렌치 또는 비아홀 내의 이물질을 제거하여 배선 저항을 낮춤과 동시에 비아홀 내의 SIOF의 생성과 플루오르화물의 생성을 억제하여 비아 보이드(via void)의 생성을 최소화할 수 있는 반도체 소자의 듀얼 다마신 배선 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 배선의 미세화가 진행되고 있다. 반도체 소자에서의 미세 배선은 배선 저항 상승을 가져오고 나아가 신호 전달 지연을 가져온다. 이러한 신호 전달 지연을 해결하기 위해 기존의 단층 배선 구조를 대신하여 다층배선 구조가 도입되기 시작하였다.
그러나, 다층 배선 구조에서 배선간의 거리 축소가 가속화됨에 따라 동일층 배선간의 기생 용량(Parasitic Capacitance)이 증가하고 반도체 소자의 신호 전달 지연이 더욱 심화되고 있다. 특히, 미세 선폭의 배선의 경우, 배선의 기생 용량으로 인한 신호 전달 지연이 반도체 소자의 동작 특성에 크게 영향을 미친다. 이러한 배선간의 기생 용량을 저감시키기 위해서는 배선의 두께를 줄이고 층간절연막의 두께를 늘리는 것이 바람직하다. 따라서, 배선을 비저항이 낮은 물질로 형성시키고 층간절연막을 유전율이 낮은 물질로 형성시키는 방안의 하나로 배선 물질로서 구리(Cu)가 현재 사용되고, 층간절연막 물질로서 다양한 물질들이 제안되고 있다. 하지만, 구리의 경우 식각 부산물의 증기압이 낮기 때문에 건식 식각의 어려움이 많다.
이러한 문제점을 해결하기 위해 최근에는, 층간절연막에 비아홀(via hole) 또는 비아홀 및 트렌치를 형성시키고 상기 비아홀 또는 비아홀 및 트렌치에 구리를 매립시키고 평탄화시킴으로써 구리 배선을 형성시키는 다마신(Damascene) 또는 듀얼(Dual) 다마신 공정이 사용되고 있다.
한편, 듀얼 다마신 공정은 크게 비아 퍼스트(Via first)법, 트렌치 퍼스트(Trench first)법, 자기정렬(Self-aligned)법으로 구분되는데, 상기 비아 퍼스트법은 층간절연막을 식각하여 비아홀을 먼저 형성한 후, 상기 층간절연막을 다시 식각하여 비아홀 상부에 트렌치를 형성하는 방법이고, 상기 트렌치 퍼스트법은 반대로 트렌치를 먼저 형성한 후 비아홀을 형성하는 방법이며, 상기 자기정렬 방법은 트렌치 구조 하부에 비아홀 영역이 정렬되어 있는 상태에서 트렌치 식각시 비아홀도 동시에 형성하는 방법이다.
이때 비아홀(via hole)이나 트렌치(trench)를 형성하기 위한 식각 시 발생된 비아홀 또는 트렌치 내의 부산물이 식각 정지막으로 이용되는 실리콘 질화막, 구리 시드(Seed) 그리고 구리 전착 (Electro Chemical Plate)법에 의한 구리 사이의 접촉불량을 유발하여 RC 페일(fail) 및 비아 보이드(via void)를 발생시키고, 식각 부산물이 비아홀(via hole)내 수분을 흡수하여 생성된 SIOF가 비아 보이드(via void)를 발생시킬 수 있다. 또한 금속간 층간절연막으로서 주로 사용되는 FSG(Fluoro-Silicate Glass)막내의 플로우르(F)성분이 FSG막 밖으로 확산되어 비아홀(via hole)내에 플루오르화물(fluoride)등의 부산물이 형성되고 이에 의하여 비아 홀 내에 비아 보이드가 형성될 수 있다.
이러한 RC 페일(fail) 및 비아 보이드(via void)는 반도체 소자의 신뢰성에 치명적인 영향을 미친다.
따라서, 본 발명은 비아홀(via hole)의 이물질 제거로 배선 저항을 낮춤과 동시에 비아홀 내의 SIOF의 생성을 억제하고 비아 보이드(via void)의 생성을 최소화하여 반도체 소자 제조 수율 향상시키는 반도체 소자의 금속 배선의 형성 방법을 제공하는 것을 목적으로 한다.
이러한 과제를 해결하기 위하여 본 발명의 반도체 소자의 듀얼 다마신 배선 형성 방법은, 반도체 기판 상에 비아홀 또는 트렌치를 형성하는 단계와, 상기 비아홀 또는 트렌치 내부에 수소(H2)와 질소(N2)를 소정 비율로 혼합한 플라즈마를 주입하여 식각 부산물을 제거하는 단계를 포함하여 이루어진다.
본 발명의 반도체 소자의 듀얼 다마신 배선 형성 방법은, 반도체 기판 상에 식각 정지막, 제1 실란막, 저유전 절연막, 제2 실란막을 순차적으로 적층하고 선택적으로 패터닝하여 비아홀 및 트렌치를 형성하는 단계와, 상기 비아홀 및 트렌치 내부에 수소(H2)와 질소(N2)를 소정 비율로 혼합한 플라즈마를 주입하여 식각 부산 물을 제거하는 단계를 포함하여 이루어진다.
구체적으로 상기 저유전 절연막은 FSG(Fluoro-Silicate Glass)막인 것을 특징으로 한다.
구체적으로 상기 수소(H2)와 질소(N2)의 혼합 비율은 2 : 3 인 것을 특징으로 한다.
구체적으로 상기 수소(H2)와 질소(N2)를 소정 비율로 혼합한 플라즈마를 주입하기 위한 플라즈마 전력은 350W 내지 450W 임을 특징으로 한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
도 1 내지 도 4는 듀얼 다마신 공정을 나타낸 도면이다.
도 1에 도시된 바와 같이, 트랜지스터(미도시)등이 미리 형성되어 있고 하부 금속막(110)이 배치되어 있는 반도체 기판(100) 상에 식각 정지막(120)을 형성한 다. 도면에 나타내지는 않았지만, 하부 금속막(110)은 하부의 다른 금속막에 연결될 수도 있고, 또는 반도체 기판의 불순물 영역에 직접 연결될 수도 있다. 상기 식각 정지막(120)은 실리콘 질화막(SiN)으로 형성한다.
다음에 식각 정지막(120) 위에 제1 실란막(130), 저유전 절연막(140), 제2 실란막(150)을 순차적으로 적층한다. 상기 저유전 절연막(140)은 FSG(Fluorine Silicate Glass)막으로 형성한다. 그리고 상기 제2 실란막(150)상에 감광막을 도포한 후 선택적으로 패터닝하여 비아홀 영역에 상응하는 부위의 제2 실란막(150)을 노출시키는 제1 감광막 패턴(160)을 형성한다.
여기서, 상기 제1 실란막(130), 제2 실란막(150)은 실란(SiH4) 가스를 이용하여 형성된 실리콘을 함유한 절연막임이 당연하다.
이와 같은 상태에서, 도 2에 도시된 바와 같이 상기 제 1 감광막 패턴(160)을 식각 마스크로 이용하여 노출된 상기 제2 실란막(150), 저유전 절연막(140), 제1 실란막(130)을 차례로 식각하여 제거한다. 이에 따라, 비아홀(170)이 형성된다.
비아홀(170)이 형성된 상태에서 도 3에 도시된 바와 같이 상기 제 2 층간 절연막(150)을 포함한 기판 전면상에 감광막을 도포한 후 포토리소그래피 공정을 통해 선택적으로 패터닝하여 트렌치 영역에 상응하는 부위의 제 2 층간 절연막(150)을 노출시키도록 제 2 감광막 패턴(180)을 형성한다.
상기 제 2 감광막 패턴(180)을 식각 마스크로 하여 도 4에 도시된 바와 같이 노출된 상기 제2 실란막(150) 및 저유전 절연막(140)을 식각, 제거하면 트렌치(190)가 형성된다. 그리고 비아홀에 의하여 노출되는 식각 정지막(120)을 제거하여 하부 금속막(110)을 노출시킨다.
상기 식각의 순서는 듀얼 다마신 공정의 종류 즉 비아 퍼스트(Via first)법, 트렌치 퍼스트(Trench first)법, 자기정렬(Self-aligned)법의 종류에 따라 적층 및 식각의 순서가 변경될 수 있다.
이후 상기 형성된 비아홀(170) 및 트렌치(190)에 탄탈륨(Ta) 및 질화 탄탈륨(TaN)을 확산방지막으로 하여 구리 시드(Seed)를 증착시킨 후, 구리 전착 (Electro Chemical Plate)법을 통해서 구리 배선을 형성한다.
도 5는 본 발명에 의한 듀얼 다마신 공정에 의하여 형성된 비아홀 및 트렌치 내의 부산물을 제거하는 모습을 나타내는 도면이다.
도 5에 도시된 바와 같이, 비아홀과 트랜치를 형성한 이후 구리 배선을 형성하기 전에, 질소 플라즈마(N2 plasma)를 비아홀과 트렌치에 주입하여 비아홀 및 트렌치 측벽에 존재하는 플루오르화물(fluoride)등의 폴리머와 부산물을 제거한다. 이때 비아홀 및 트렌치에 수소(H2) 플라즈마를 같이 주입하면 FSG로부터의 불소(F)가 수소(H2) 플라즈마의 수소원자와 결합하여 불산(HF)이 되어 증발하게 되므로, 플루오르화물(fluoride)등의 부산물의 형성이 억제되고 이에 의하여 비아홀 내에 비아 보이드의 형성이 억제된다.
아래의 <표 1>은 듀얼 다마신 공정에서 식각 후 주입하는 플라즈마의 조건에 따른 메탈 포 콘택 수율(Metal for contact yield)을 나타낸 도표이다. 여기서 콘택 수율은 비아홀에서의 구리의 접촉상태를 나타내는 것이다.
표1
공정 조건 Metal for Contact Yield Nitride E/R(Å/분) SiH4 E/R(Å/분)
N2 Passivation 15 ~ 45 sec. 0 - -
N2 + H2 Passivation 15sec. 100 - -
N2/CF4(70mT) 95 sec. 100 556 818
(표 1에서 H2 플라즈마 사용 시에는 400W의 플라즈마 전력을 공급하고 100H2/300N2의 플라즈마를 15초 동안 흘려준 것이다.)
<표 1>에 도시된 바와 같이, 질소 플라즈마만을 흘려주는 경우에는 콘택 수율이 낮고, 수소와 질소를 모두 포함한 플라즈마를 이용하는 경우에는 콘택 수율이 높다. 또한 N2/CF4 가스를 사용하는 경우에는 콘택 수율이 높게 나타나지만 질화막이나 실란막의 식각이 이루어지게 된다. 따라서 수소와 질소를 혼합하여 비아홀 및 트렌치에 흘려주는 것이 가장 바람직하다.
도 6a 내지 도 6c는 비아홀 및 트렌치 내에 400W의 플라즈마 전력으로 100H2/300N2의 플라즈마를 15초 동안 흘려주어 비아홀 및 트렌치 내의 부산물을 제거하고 배선 공정을 진행한 금속 배선의 전기특성 검사결과(PCM result)를 나타낸 그래프이다.
도 6a 내지 도 6c에 도시된 바와 같이, 콘택의 저항을 검사하여 그래프를 나타내면 100% 가 패스(pass)하는 결과가 얻어진다. 또한 이것은 비아홀 사이즈에 상관없이 동일한 결과를 얻을 수 있다는 것을 알 수 있다.
그리하여 수소와 질소를 혼합하여 비아홀 및 트렌치에 흘려주는 경우에, 수소와 질소의 비율을 어느 정도로 하는 것이 적당한지 알기 위하여 실험을 하면 다음과 같다.
여기서 압력 160mT, 400W 플라즈마 전력, 100W 바이어스 전력, 300sccm의 Ar, 10sccm의 CF4, 10sccm의 CHF3, 200sccm의 N2, 15Torr He의 스탠다드한 식각조건에서 수소 플라즈마의 조건을 변경하면서 실험을 하면, 다음과 같은 실험 결과를 얻을 수 있다. 상기 식각조건은 15% 범위 내에서 변경이 가능하다.
1) 100H2/300N2, 15sec. : 20%
2) 100H2/300N2, 25sec. : 25.8%
3) 100H2/300N2, 35sec. : 29.3%
4) 200H2/300N2, 35sec. : 39.4%
즉 100H2/300N2 플라즈마를 15초 동안 흘려준 경우에는 수율이 20% 정도 이지만 시간을 늘려 줄수록 수율이 증가하고, 또한 수소의 비율을 높여 준 경우에는 39.4%까지 수율이 상승한다. 결과적으로, 수소와 질소의 구성비율은 200H2/300N2로 하는 것이 가장 바람직하다.
따라서 본 발명에 의한 듀얼 다마신 공정에서는 비아홀 및 트렌치에 수소(H2)와 질소(N2)를 소정 비율로 혼합한 플라즈마를 주입하여 식각 부산물 및 폴리머를 제거한다. 이후 구리 배선을 형성한다.
따라서 구리 배선의 접촉력을 향상시키고, 비아홀 내의 SIOF의 생성을 방지 하여 비아 보이드의 발생을 방지할 수 있다. 또한 듀얼 다마신 공정 진행 시, 비아홀 측벽 층간절연막 물질의 플루오르화물(fluoride)등의 부산물을 효과적으로 제거하여 비아 보이드 형성을 방지하는 효과를 얻는다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 살펴본 바와 같이, 비아홀(via hole) 및 트렌치 식각 후 수소와 질소가 혼합된 플라즈마를 비아홀 및 트렌치에 주입하면, 식각 부산물이 효과적으로 제거되어 금속 배선 저항을 낮춤과 플루오르화물에 의한 비아 보이드의 생성을 억제할 수 있고, 식각 부산물이 비아홀 내의 수분을 흡수하여 비아홀 내에 생성되는 SIOF에 의한 비아 보이드(via void)의 생성을 최소화할 수 있어, 반도체 소자 제조 수율을 향상시키는 효과가 있다.

Claims (5)

  1. 삭제
  2. 반도체 기판 상에 식각 정지막, 실리콘을 함유한 절연막인 제1 실란막, 저유전 절연막, 실리콘을 함유한 절연막인 제2 실란막을 순차적으로 적층하고 선택적으로 패터닝하여 비아홀 및 트렌치를 형성하는 단계와
    상기 비아홀 및 트렌치 내부에 수소(H2)와 질소(N2)를 소정 비율로 혼합한 플라즈마를 주입하여 식각 부산물을 제거하는 단계를 포함하는 반도체 소자의 듀얼 다마신 배선 형성 방법.
  3. 제2항에서,
    상기 저유전 절연막은 FSG(Fluoro-Silicate Glass)막인 반도체 소자의 듀얼 다마신 배선 형성 방법.
  4. 제2항에서,
    상기 수소(H2)와 질소(N2)의 혼합 비율은 2 : 3 인 반도체 소자의 듀얼 다마신 배선 형성 방법.
  5. 제2항에서,
    상기 수소(H2)와 질소(N2)를 소정 비율로 혼합한 플라즈마를 주입하기 위한 플라즈마 전력은 350W 내지 450W 인 반도체 소자의 듀얼 다마신 배선 형성 방법.
KR1020050104310A 2005-11-02 2005-11-02 반도체 소자의 듀얼 다마신 배선 형성 방법 KR100711929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050104310A KR100711929B1 (ko) 2005-11-02 2005-11-02 반도체 소자의 듀얼 다마신 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104310A KR100711929B1 (ko) 2005-11-02 2005-11-02 반도체 소자의 듀얼 다마신 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100711929B1 true KR100711929B1 (ko) 2007-04-27

Family

ID=38182464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104310A KR100711929B1 (ko) 2005-11-02 2005-11-02 반도체 소자의 듀얼 다마신 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100711929B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327582B1 (ko) 1999-06-29 2002-03-14 박종섭 반도체 소자의 층간절연막 형성방법
KR20050000386A (ko) * 2002-04-16 2005-01-03 동경 엘렉트론 주식회사 포토레지스트 및 에칭 잔여물 제거방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327582B1 (ko) 1999-06-29 2002-03-14 박종섭 반도체 소자의 층간절연막 형성방법
KR20050000386A (ko) * 2002-04-16 2005-01-03 동경 엘렉트론 주식회사 포토레지스트 및 에칭 잔여물 제거방법

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US8586447B2 (en) Semiconductor device and manufacturing method of the same
US7157366B2 (en) Method of forming metal interconnection layer of semiconductor device
EP1566837A2 (en) Semiconductor device manufacturing method
KR100483594B1 (ko) 반도체 소자의 금속배선 형성방법
JP2006128543A (ja) 電子デバイスの製造方法
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
KR100679822B1 (ko) 반도체 소자 및 그 제조 방법
US20090163021A1 (en) Method of Fabricating Semiconductor Device
US7172965B2 (en) Method for manufacturing semiconductor device
US20090163020A1 (en) Method for Manufacturing Semiconductor Device
US20030186529A1 (en) Method of manufacturing semiconductor device having opening
KR100711929B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR100603703B1 (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
US7326645B2 (en) Methods for forming copper interconnect of semiconductor devices
KR100483202B1 (ko) 반도체 소자의 제조 방법
KR100859474B1 (ko) 반도체 소자의 제조 방법
KR100315455B1 (ko) 반도체 소자 및 그 제조 방법
KR100600288B1 (ko) 반도체 소자의 제조 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100447322B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100512051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100928107B1 (ko) 반도체 소자 및 그 제조 방법
KR100380281B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100613376B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110322

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee