CN101256976B - 避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理 - Google Patents
避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理 Download PDFInfo
- Publication number
- CN101256976B CN101256976B CN2007100856163A CN200710085616A CN101256976B CN 101256976 B CN101256976 B CN 101256976B CN 2007100856163 A CN2007100856163 A CN 2007100856163A CN 200710085616 A CN200710085616 A CN 200710085616A CN 101256976 B CN101256976 B CN 101256976B
- Authority
- CN
- China
- Prior art keywords
- shallow
- shallow ridges
- ridges
- oxygen
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明揭示一种避免产生气泡缺陷的浅沟绝缘结构工艺,是在蚀刻形成浅沟后,对浅沟底部表面进行含碳或氧的物质的移除,再继续完成此浅沟绝缘结构工艺。另外,亦可在浅沟的表面上形成氧化物衬垫层及氮化硅衬垫层之后,才进行浅沟底部表面的含碳或氧的物质的移除。本发明亦揭示一种浅沟底部表面处理的方法。经过对浅沟表面的处理,可避免因为氮化硅衬垫层的使用所导致的气泡缺陷。
Description
技术领域
本发明涉及一种半导体工艺,尤其涉及一种浅沟绝缘结构(STI)工艺及浅沟底部表面的处理,可有效避免由于形成于浅沟底部表面的氮化硅衬垫层所引发的气泡缺陷。
背景技术
在半导体工艺中,浅沟绝缘结构(shallow trench isolation,STI)工艺是用来在基底的有源区域的周围形成嵌入基底中的绝缘结构,藉此使后续形成在基底上的电子元件,如晶体管或存储器元件之间得以互相电性隔离。前述的浅沟绝缘结构工艺属于半导体工艺的前段工艺,其通常是在形成晶体管等元件前即已完成制作。
现有技艺的浅沟绝缘结构工艺是先在基底上形成垫氧化层(pad oxide)以及垫氮化层(pad nitride)。然后以现有的光刻及蚀刻工艺在垫氧化层以及垫氮化层中先形成开口,此步骤又称为有源区域定义,此开口仅暴露出将形成浅沟绝缘结构的区域,而保护住有源区域。前述的垫氮化层可在后续的步骤中作为硬掩模,而垫氧化层则主要用来将垫氮化层的应力释放分散,二者可以合称为硬掩模层(hard mask layer)。
接着,利用干蚀刻工艺经由前述的开口在基底中蚀刻出浅沟结构,随后再进行化学气相沉积工艺,例如高密度等离子体加强化学气相沉积(HDPCVD)工艺,在浅沟中沉积并填满介电层做为电绝缘之用,接着再利用前述的垫氮化层做为抛光停止层,进行化学机械抛光(CMP)工艺,将浅沟外的介电层抛光掉。最后,再将垫氮化层去除。
为了达到更好的绝缘效果,会在蚀刻出浅沟结构后,进行一热氧化工艺,以在浅沟的壁上及底部形成一厚度约为150的氧化物衬垫层,并且可同时消除蚀刻损害(etching damage)。而在将浅沟中填满介电层之前一般会再沉积一薄的化学气相沉积所形成的氮化硅膜,形成双层衬垫层结构,以有效阻挡氧气的扩散,作为氧气扩散阻障层,并降低形成在硅基底中的晶格缺陷。然而,在进行HDPCVD工艺于浅沟中填入介电层后,往往发现到氧化物衬垫层与硅基底之间产生许多气泡缺陷(bubble type defect),此是氧化物衬垫层与硅基底之间产生层离(delamination)的现象,影响品质。
因此,对于浅沟绝缘结构工艺仍有需要改良的地方,以防止气泡缺陷。
发明内容
本发明的主要目的即在提供一种改良的浅沟绝缘结构工艺,并涵括一种浅沟底部表面的处理,以避免如前述的气泡缺陷。
本发明的避免产生气泡缺陷的浅沟绝缘结构工艺,包括有下列步骤。提供一半导体基底,其上形成有一垫氧化层以及一垫氮化层。形成一光致抗蚀剂层于垫氮化层上,及进行一光刻工艺以将光致抗蚀剂层图案化而部分曝露出垫氮化层。蚀刻曝露的垫氮化层及其下方的垫氧化层,形成一开口;经由开口蚀刻半导体基底,形成一浅沟。移除光致抗蚀剂层,而于浅沟的底部表面留有含碳或氧的物质。藉由使用惰性气体对该浅沟的底部表面轰击以移除表层而移除浅沟的底部表面所留有的含碳或氧的物质。于浅沟的表面上形成一氧化物衬垫层。于氧化物衬垫层上形成一氮化硅衬垫层。进行一化学气相沉积工艺,在浅沟内沉积并填满一介电层。该移除的表层具有数至100的厚度。
本发明的避免产生气泡缺陷的浅沟绝缘结构工艺,依据另一实施态样,包括有下列步骤。提供一半导体基底,其上形成有一垫氧化层以及一垫氮化层。形成一光致抗蚀剂层于垫氮化层上,及进行一光刻工艺以将光致抗蚀剂层图案化而部分曝露出垫氮化层。蚀刻曝露的垫氮化层及其下方的垫氧化层,形成一开口。经由开口蚀刻半导体基底,形成一浅沟。移除光致抗蚀剂层,而于浅沟的底部表面留有含碳或氧的物质。于浅沟的表面上形成一氧化物衬垫层。于氧化物衬垫层上形成一氮化硅衬垫层。在形成氮化硅衬垫层之后,藉由将浅沟的底部加热以移除含碳或氧的物质。在将浅沟的底部加热以移除含碳或氧的物质之后,进行一化学气相沉积工艺,以在浅沟内沉积并填满一介电层。
本发明的浅沟绝缘结构的浅沟底部表面处理以避免产生气泡缺陷的方法,包括有下列步骤。提供一半导体基底,其包括一经蚀刻而形成的浅沟,并且其工艺中所利用的一光致抗蚀剂层已被移除,浅沟的底部表面具有含碳或氧的物质;以及移除浅沟的底部表面所具有的含碳或氧的物质。
附图说明
图1显示一位于现有技术所制得的浅沟底部的气泡缺陷的扫描式电子显微照片;
图2显示一利用现有蚀刻方法形成的浅沟底部的俄歇电子能谱术(Auger Electron Spectroscopy,AES)测试结果;
图3显示一依据本发明的方法对蚀刻所得的浅沟底部予以表面处理后的俄歇电子能谱术(Auger Electron Spectroscopy,AES)测试结果;
图4显示依据本发明的一具体实施例浅沟绝缘结构工艺在完成垫氧化层、垫氮化层、及光致抗蚀剂层之后的剖面示意图;
图5显示依据本发明的一具体实施例浅沟绝缘结构工艺在完成蚀刻垫氧化层以及垫氮化层中的开口之后的剖面示意图;
图6显示依据本发明的一具体实施例浅沟绝缘结构工艺在去除光致抗蚀剂层及完成蚀刻浅沟之后的剖面示意图;
图7显示依据本发明的一具体实施例浅沟绝缘结构工艺中使用一惰性气体(inert gas)对浅沟底部表面进行轰击步骤的示意图;
图8显示依据本发明的另一具体实施例浅沟绝缘结构工艺中对浅沟底部表面进行加热步骤的示意图;
图9显示依据本发明的一具体实施例浅沟绝缘结构工艺形成热氧化物衬垫层及氮化硅衬垫层之后的剖面示意图;
图10显示依据本发明的一具体实施例浅沟绝缘结构工艺完成介电层沉积之后的剖面示意图;
图11显示依据本发明的一具体实施例浅沟绝缘结构工艺完成介电层化学机械抛光之后的剖面示意图;
图12显示依据本发明的一具体实施例浅沟绝缘结构工艺在去除垫氮化层之后的剖面示意图;
图13显示依据本发明的又一具体实施例浅沟绝缘结构工艺中在形成热氧化物衬垫层及氮化硅衬垫层之后才对浅沟底部表面进行加热步骤的示意图。
主要元件符号说明
10 半导体基底 13 垫氧化层
15 垫氮化层 16 开口
17 光致抗蚀剂层 19 浅沟
19a 浅沟侧壁 19b 底部
20 热氧化衬垫层 25 氮化硅衬垫层
31 轰击处理 33 加热处理
42 介电层
具体实施方式
发明人研究而发现上述气泡缺陷产生的原因是因为浅沟的基底表面的非晶质硅层含有碳及氧,使得硅基底与后续形成的氧化物衬垫层之间黏着不良。而在形成氮化硅衬垫层之后,应力效应使得此种黏着不良更加剧烈,产生脊状物(ridge)现象,如图1所示,进而影响到后续的工艺步骤以及良率。详言之,在蚀刻形成浅沟之后,发现在浅沟底部的非晶硅层含有若干物质,此等物质在后续的工艺中会影响浅沟隔离结构的制造。发明人使用俄歇电子能谱仪(Auger Electron Spectroscopy,AES)对蚀刻后的浅沟表面测定,测出有碳及氧的存在,其测定结果如图2所示,显示硅、碳、及氧均存在于硅层表面中。此层无法藉由一般的RCA清洗法去除。
然而,发明人发现使用惰性气体对上述蚀刻后的表面进行轰击以移除表面的非晶形硅层,此时,非晶形硅层表面上吸附或结合的含碳或氧的物质,可一并去除,经过这样的处理,可有效避免气泡缺陷。图3显示如图2的非晶硅层表面经过氩气等离子体溅射处理以移除一薄层后,所得的俄歇电子能谱仪测试结果,测得硅存在,而碳及氧的量已被大致去除。可知经过移除一薄层的硅层,可一并去除含碳或氧的物质。并且,在经过氧化物沉积填满浅沟后,未发现气泡状缺陷,可知经过含碳或氧的物质的移除,确实避免气泡缺陷的产生。
下文中将更详细说明本发明。请参阅图4至图7及图9至图12,其绘示的是依据本发明的一具体实施例浅沟绝缘结构工艺的剖面示意图。如图4所示,首先,提供一半导体基底10,其上形成有垫氧化层13、垫氮化层15、及光致抗蚀剂层17。垫氧化层13优选为二氧化硅,而垫氮化层15优选为氮化硅。如图5所示,接着利用光刻工艺,形成光致抗蚀剂图案,曝露出部分的垫氮化层15,以及使用干蚀刻工艺移除曝露的垫氮化层15及其下方的垫氧化层13,形成开口16,暴露出即将在半导体基底10内蚀刻出的浅沟区域。
接着,如图6所示,利用垫氮化层15作为蚀刻硬掩模,进行干蚀刻工艺,经由开口16蚀刻暴露出来的半导体基底10,形成浅沟19。一般,浅沟19的深度约介于至之间,但不限于此。所形成的浅沟19最好能够具有略微倾斜、向下渐缩的浅沟侧壁19a以及平坦底部19b。在完成浅沟的蚀刻之后,移除光致抗蚀剂层17,并可利用现有的清洗溶液湿式清洗浅沟。然而,值得注意的是蚀刻后所得的底部19b的基底表层,为例如非晶形硅层,往往因为光致抗蚀剂层等之故,留下含碳或氧的物质(未示出),例如CO、H2O、CO2、O2、或其他含碳或氧的物质,存在于非晶形硅层表面或浅层中,无法被RCA清洗溶液湿式清洗掉。
依据本发明的特征之一,即在移除光致抗蚀剂层17之后,进行浅沟底部19b表层所留有的含碳或氧的物质的移除。移除的方式可举例有例如图7所示,使用一惰性气体,对浅沟底部的表面进行轰击(bombardment)处理31以移除浅沟底部表层。将此表层移除时,也连带移除含碳或氧的物质,因此后续工艺不会受此类物质存在的影响而在浅沟底部产生气泡状缺陷。使用惰性气体主要是避免与半导体基底上的材料反应。惰性气体可为例如氩气或氦气。移除的厚度并没有特别限制,只要是不影响原来欲制造的元件设计构形及不影响硬掩模的形状而影响掩模的功能均可,例如移除数至100的厚度的表层,对硬掩模的形状应无影响。浅层的移除应已足够去除含碳或氧的物质,至少已能改善其产生气泡缺陷的情况。
对浅沟的底部表面轰击的方式,可为例如使用等离子体溅射的方式进行。可使用与形成浅沟时的同一蚀刻机台进行,利用同一等离子体蚀刻设备进行轰击处理,或是在后续进行HDPCVD沉积工艺的同一反应室(chamber)中进行,使用HDPCVD机台所提供的氩或氦气做为惰性气体,如此可便利的完成浅沟的底部的表面处理。或者也可以在不同的反应室或机台进行,并无特别的限制。
使用HDPCVD机台时,例如当浅沟底部为非晶硅时,可使用氩气等离子体,对浅沟的底部表面进行轰击,RF偏压的功率可在例如500W至4000W的范围、压力可在0.1至10托(torr)、温度可在例如250至450℃、及时间可为1至20秒,但上述是举例说明,只要能达到移除浅沟底部表层即可,并无特别限制。例如当使用功率3000W时,进行3秒钟,即可移除厚度约达的硅层。
或者,如图8所示,移除浅沟底部的含碳或氧的物质的方式可利用例如加热的方式进行,以释出位于浅沟底部硅基底表层的含碳或氧的物质。加热的方式并无特别限制,例如可使用射频加热的方式进行。温度可为例如大于400℃,使用越高的温度,则加热的时间可望越短,而可使用的最高温度则取决于机台的忍受度,所以并无特别限制。
此加热可在光致抗蚀剂层17去除后,形成氧化物衬垫层20之前进行即可。因此,此加热步骤可在与浅沟的蚀刻同一反应室中原位(in-situ)进行,意即,垫氮化层、垫氧化层、及半导体基底的蚀刻、光致抗蚀剂层的移除、及将浅沟的底部加热,可利用同一蚀刻设备,在同一反应室中便利的进行。或者,此加热步骤可在与接下来的沉积步骤同一反应室中进行,例如在与HDPCVD相同的机台的反应室中进行,利用射频的设备进行加热,如此有工艺上的便利。或者,亦可将此加热步骤,在其他不相同的反应室或不相同的机台中进行,并无特别的限制。
接着,继续浅沟绝缘结构工艺的进行,请参阅图9,进行温度约1000℃左右、时间约3至10分钟左右的热氧化工艺,在浅沟19中形成热氧化衬垫层20,其优选的厚度约介于至之间。随后进行化学气相沉积工艺,在半导体基底10上以及浅沟19的表面上沉积厚度约为至左右的氮化硅衬垫层25。氮化硅衬垫层25均匀地覆盖在垫氮化层15以及热氧化衬垫层20之上。
如图10所示,接着进行化学气相沉积工艺,如现有技术已知的方式在浅沟19中填入介电层42,做为绝缘结构。根据本发明的优选具体实施例,介电层42可以是以高密度等离子体加强化学气相沉积(HDPCVD)工艺所沉积的硅氧层,所使用的前驱物包括硅甲烷以及氧化亚氮(N2O)。但是在其它实施例中,介电层42亦可以是以其他化学气相沉积方法所沉积者,例如,大气压化学气相沉积(APCVD)或者次常压化学气相沉积(SACVD)等。
然后,如图11所示,可进一步利用垫氮化层15作为抛光停止层,进行化学机械抛光(CMP)工艺,将位于浅沟19外面的多余介电层42抛光去除,完成平坦化步骤。再如图12所示,进一步利用湿蚀刻或干蚀刻去除暴露出来的垫氮化层15。例如利用含有热磷酸的湿蚀刻溶液,进行湿蚀刻,选择性地将经由CMP平坦化步骤所暴露出来的垫氮化层15去除,此湿蚀刻同时也会蚀刻掉部分的氮化硅衬垫层25。
上述的依据本发明的浅沟绝缘结构工艺的具体实施例,是在浅沟蚀刻形成之后及氧化物衬垫层形成之前,进行一浅沟底部的表面处理,以移除浅沟底部所留有的含碳或氧的物质。或者,如图13所示,依据本发明的又一具体实施例,移除浅沟底部所留有的含碳或氧的物质的步骤,亦可在形成氧化物衬垫层20及氮化硅衬垫层25之后进行。详言之,在蚀刻形成浅沟后(如图6所示),不立即进行如图7或图8所示的移除浅沟底部的含碳或氧的物质的步骤,取而代之的是继续进行如图9所示的氧化物衬垫层20及氮化硅衬垫层25的形成步骤,接着,在形成氮化硅衬垫层25之后,或在进行化学气相沉积工艺以在浅沟中填入介电层42之前,进行加热步骤35,以去除浅沟底部的含碳或氧的物质。然后,继续浅沟绝缘结构的工艺,进行如图10至图12所示的介电层42的填入、化学机械抛光、及垫氮化层的移除步骤。
如上述的在进行化学气相沉积填沟之前进行加热步骤35的情形,此加热步骤可在与此化学气相沉积(例如HDPCVD)工艺相同的反应室中进行,因此可同时具有化学气相沉积工艺的“预热”性质。再者,可进一步与工艺相关的气体或是惰性气体一起进行预热,以增进传热,例如择自氧气(O2)、氦气(He)、氩气(Ar)、及氢气(H2)所组成的组群的气体,不会影响后续化学气相沉积工艺。温度可在400℃以上,以有效的移除含碳或氧的物质。可利用化学气相沉积工艺机台的射频装置提供热量,例如使用低频1300Hz,或高频3100Hz。
上述加热步骤35亦可在与形成氮化硅衬垫层的相同反应室或机台中进行,或可在其他机台中进行,并无特别限制。只是若利用原位进行,则能具有工艺上的便利性。
于此具体实施例中,虽然在已有氧化物衬垫层20及氮化硅衬垫层25形成于浅沟底部表面后,才进行加热步骤以移除含碳或氧的物质,但是仍可有效移除含碳或氧的物质。
与现有技术比较,依据本发明的浅沟隔离结构工艺,因对蚀刻后的浅沟底部表面进行移除含碳或氧的物质的处理,因此可避免因氮化硅衬垫层形成于浅沟底部后所易产生的气泡缺陷。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (14)
1.一种避免产生气泡缺陷的浅沟绝缘结构工艺,包括:
提供半导体基底,其上形成有垫氧化层以及垫氮化层;
形成光致抗蚀剂层于该垫氮化层上,及进行光刻工艺以将该光致抗蚀剂层图案化而部分曝露出该垫氮化层;
蚀刻该曝露的垫氮化层及其下方的垫氧化层,形成开口;
经由该开口蚀刻该半导体基底,形成浅沟;
移除该光致抗蚀剂层,而于该浅沟的底部表面留有含碳或氧的物质;
藉由使用惰性气体对该浅沟的底部表面轰击以移除表层而移除该浅沟的底部表面所留有的该含碳或氧的物质;
于该浅沟的表面上形成氧化物衬垫层;
于该氧化物衬垫层上形成氮化硅衬垫层;以及
进行化学气相沉积工艺,在该浅沟内沉积并填满介电层。
2.如权利要求1所述的浅沟绝缘结构工艺,其中该惰性气体是择自氩与氦所组成的组群。
4.如权利要求1所述的浅沟绝缘结构工艺,其中对该浅沟的底部表面轰击是使用等离子体溅射的方式进行。
5.如权利要求1所述的浅沟绝缘结构工艺,其中该半导体基底包括硅。
6.一种避免产生气泡缺陷的浅沟绝缘结构工艺,包括:
提供半导体基底,其上形成有垫氧化层以及垫氮化层;
形成光致抗蚀剂层于该垫氮化层上,及进行光刻工艺以将该光致抗蚀剂层图案化而部分曝露出该垫氮化层;
蚀刻该曝露的垫氮化层及其下方的垫氧化层,形成开口;
经由该开口蚀刻该半导体基底,形成浅沟;
移除该光致抗蚀剂层,而于该浅沟的底部表面留有含碳或氧的物质;
于该浅沟的表面上形成氧化物衬垫层;
于该氧化物衬垫层上形成氮化硅衬垫层;
在形成该氮化硅衬垫层之后,藉由将该浅沟的底部加热以移除该含碳或氧的物质;以及
在将该浅沟的底部加热以移除该含碳或氧的物质之后,进行化学气相沉积工艺,以在该浅沟内沉积并填满介电层。
7.如权利要求6所述的浅沟绝缘结构工艺,其中该半导体基底为硅基底,而该浅沟底部为非晶形硅。
8.如权利要求6所述的浅沟绝缘结构工艺,其中将该浅沟的底部加热是使用射频加热的方式进行。
9.如权利要求6所述的浅沟绝缘结构工艺,其中将该浅沟的底部加热是在进行该化学气相沉积工艺的反应室中原位进行。
10.如权利要求9所述的浅沟绝缘结构工艺,其中在将该浅沟的底部加热时,该反应室中含有择自氧气、氦气、氩气与氢气所组成组群的气体。
11.如权利要求6所述的浅沟绝缘结构工艺,其中将该浅沟的底部加热是在形成该氮化硅衬垫层的反应室中原位进行。
12.如权利要求6所述的浅沟绝缘结构工艺,其中将该浅沟的底部加热是在与进行该化学气相沉积工艺及形成该氮化硅衬垫层的不同的反应室中进行。
13.一种浅沟绝缘结构的浅沟底部表面处理以避免产生气泡缺陷的方法,包括:
提供半导体基底,其包括经蚀刻而形成的浅沟,并且其工艺中所利用的光致抗蚀剂层已被移除,该浅沟的底部表面具有含碳或氧的物质;及
藉由使用惰性气体对该浅沟的底部表面轰击以移除表层而移除该浅沟的底部表面所具有的该含碳或氧的物质。
14.一种浅沟绝缘结构的浅沟底部表面处理以避免产生气泡缺陷的方法,包括:
提供半导体基底,其包括经蚀刻而形成的浅沟,并且其工艺中所利用的光致抗蚀剂层已被移除,该浅沟的底部表面具有含碳或氧的物质;
于该浅沟的表面上形成氧化物衬垫层、及于该氧化物衬垫层上形成氮化硅衬垫层;及
在形成该氮化硅衬垫层之后,藉由将该浅沟的底部加热以移除该含碳或氧的物质而移除该浅沟的底部表面所具有的该含碳或氧的物质。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100856163A CN101256976B (zh) | 2007-03-01 | 2007-03-01 | 避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100856163A CN101256976B (zh) | 2007-03-01 | 2007-03-01 | 避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101256976A CN101256976A (zh) | 2008-09-03 |
CN101256976B true CN101256976B (zh) | 2010-09-01 |
Family
ID=39891625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100856163A Active CN101256976B (zh) | 2007-03-01 | 2007-03-01 | 避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101256976B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5925575A (en) * | 1997-09-29 | 1999-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching endpoint procedure to protect against photolithographic misalignments |
US5956598A (en) * | 1998-07-02 | 1999-09-21 | United Microelectronics Corp. | Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit |
US6037238A (en) * | 1999-01-04 | 2000-03-14 | Vanguard International Semiconductor Corporation | Process to reduce defect formation occurring during shallow trench isolation formation |
CN1653593A (zh) * | 2002-04-16 | 2005-08-10 | 东京电子株式会社 | 去除光刻胶和蚀刻残留物的方法 |
-
2007
- 2007-03-01 CN CN2007100856163A patent/CN101256976B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5925575A (en) * | 1997-09-29 | 1999-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching endpoint procedure to protect against photolithographic misalignments |
US5956598A (en) * | 1998-07-02 | 1999-09-21 | United Microelectronics Corp. | Method for fabricating a shallow-trench isolation structure with a rounded corner in integrated circuit |
US6037238A (en) * | 1999-01-04 | 2000-03-14 | Vanguard International Semiconductor Corporation | Process to reduce defect formation occurring during shallow trench isolation formation |
CN1653593A (zh) * | 2002-04-16 | 2005-08-10 | 东京电子株式会社 | 去除光刻胶和蚀刻残留物的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101256976A (zh) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102224585B (zh) | 可变更顶部轮廓的整合顺序 | |
JP4984558B2 (ja) | 半導体装置の製造方法 | |
KR100403630B1 (ko) | 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법 | |
US7413987B2 (en) | Method for manufacturing a semiconductor device | |
US7229896B2 (en) | STI process for eliminating silicon nitride liner induced defects | |
US8941210B2 (en) | Semiconductor devices having a trench isolation layer and methods of fabricating the same | |
KR100746223B1 (ko) | 반도체소자의 트렌치 소자분리 방법 | |
US7645678B2 (en) | Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects | |
US20050277265A1 (en) | Methods of forming trench isolation layers using high density plasma chemical vapor deposition | |
CN106684030A (zh) | 浅沟槽隔离结构的制造方法 | |
CN101359596B (zh) | 沟槽的填充方法及浅沟槽隔离的制造方法 | |
TWI466161B (zh) | 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法 | |
JP2000306992A (ja) | 半導体装置の製造方法 | |
JP2007281154A (ja) | 半導体装置の製造方法 | |
US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
TWI320214B (en) | Method of forming a trench isolation structure | |
CN101256976B (zh) | 避免气泡缺陷的浅沟绝缘结构工艺及浅沟底部表面的处理 | |
CN101183659B (zh) | 一种在硅片表面实施的沟槽隔离工艺 | |
CN102122628B (zh) | 浅沟槽隔离结构及其制作方法 | |
TWI546891B (zh) | 半導體裝置及其形成方法 | |
US20120220130A1 (en) | Method for fabricating semiconductor device | |
CN110379763A (zh) | 沟槽隔离结构及图像传感器的形成方法 | |
JP2014053345A (ja) | 半導体装置の製造方法 | |
US20020197821A1 (en) | Method of forming shallow trench isolation | |
KR100678481B1 (ko) | 반도체소자의 트렌치 소자분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |