CN110379763A - 沟槽隔离结构及图像传感器的形成方法 - Google Patents

沟槽隔离结构及图像传感器的形成方法 Download PDF

Info

Publication number
CN110379763A
CN110379763A CN201910676495.2A CN201910676495A CN110379763A CN 110379763 A CN110379763 A CN 110379763A CN 201910676495 A CN201910676495 A CN 201910676495A CN 110379763 A CN110379763 A CN 110379763A
Authority
CN
China
Prior art keywords
groove
forming method
isolation construction
layer
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910676495.2A
Other languages
English (en)
Inventor
韦伟
洪纪伦
吴宗祐
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Imaging Device Manufacturer Corp
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201910676495.2A priority Critical patent/CN110379763A/zh
Publication of CN110379763A publication Critical patent/CN110379763A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

一种沟槽隔离结构及图像传感器的形成方法,其中沟槽隔离结构的形成方法包括:提供半导体衬底;在所述半导体衬底内形成沟槽;对所述沟槽进行表面处理,去除所述沟槽侧壁表面和底部表面的缺陷;在所述表面处理之后,采用沉积工艺在所述沟槽的底部表面与侧壁表面形成界面层,所述沉积工艺的温度低于预设温度;在所述界面层表面形成填充层,所述填充层填满所述沟槽。本发明的技术方案通过先对所述沟槽进行表面处理,能去除所述沟槽的表面的缺陷,减小暗电流;再在低温的制程下形成所述界面层,有效的减小了晶圆发生翘曲变形以及金属污染的可能性,从而提高最终成品的性能与良率。

Description

沟槽隔离结构及图像传感器的形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种沟槽隔离结构及图像传感器的形成方法。
背景技术
在集成电路制作中,形成在半导体衬底上的元件必须与其他元件隔离,因此,隔离技术是一种重要技术。随着半导体制作技术的进步,浅沟槽隔离(Shallow TrenchIsolation,STI)技术已经逐渐取代了如局部硅氧化法(LOCOS)等传统半导体器件隔离技术。
现有的沟槽隔离结构的形成方法一般包括:在半导体衬底上形成垫氧化层(PadOxide)和硬掩膜层,所述硬掩膜层通常可以采用氮化硅,再蚀刻所述硬掩膜层、垫氧化层和半导体衬底形成沟槽;之后在沟槽的底部及侧壁形成衬氧化层(Liner Oxide),并在所述衬氧化层上形成用于填充沟槽的填充层;接着进行化学机械研磨(CMP)平坦化各结构表面,以所述硬掩膜层作为研磨终止层,留下平坦的表面,最后再将所述硬掩膜层和垫氧化层除去。
然而,现有技术中形成的沟槽隔离结构容易导致最终成品的性能与良率的下降。
发明内容
本发明解决的问题是提供一种沟槽隔离结构及图像传感器的形成方法,能够去除沟槽底部表面与侧壁表面的缺陷,减小暗电流;同时又能避免高温制程,减小了晶圆翘曲变形以及金属污染的可能性,从而提高最终成品的性能与良率。
为解决上述问题,本发明提供一种沟槽隔离结构的形成方法,包括:提供半导体衬底;在所述半导体衬底内形成沟槽;对所述沟槽进行表面处理,去除所述沟槽侧壁表面和底部表面的缺陷;在所述表面处理之后,采用沉积工艺在所述沟槽的底部表面与侧壁表面形成界面层,所述沉积工艺的温度低于预设温度;在所述界面层表面形成填充层,所述填充层填满所述沟槽。
可选的,所述表面处理的处理气体包括臭氧或氢气。
可选的,当所述处理气体为臭氧时,所述表面处理为紫外线处理。
可选的,所述紫外线处理的方法包括:在含氧气氛下通过紫外线照射反应生成所述臭氧;通过所述臭氧对所述沟槽进行处理,去除所述沟槽的底部表面与侧壁表面的缺陷。
可选的,使用所述紫外线照射的时间为4分钟~8分钟。
可选的,当所述处理气体为氢气时,所述表面处理为退火处理。
可选的,所述退火处理的退火温度范围为900℃~1000℃
可选的,所述沟槽的底部表面与侧壁表面的缺陷包括悬挂键。
可选的,所述沉积工艺为原子层沉积工艺;所述预设温度为400℃。
相应的,本发明还提供一种图像传感器的形成方法,包括:提供衬底;采用如上述任一项形成方法在所述衬底内形成沟槽隔离结构。
与现有技术相比,本发明的技术方案具有以下优点:
在本发明的技术方案中,先对所述沟槽的底部表面与侧壁表面进行处理;在对所述沟槽进行底部表面与侧壁表面处理之后,采用沉积工艺在所述沟槽的底部表面与侧壁表面形成界面层,所述沉积工艺的温度低于预设温度。通过先对所述沟槽进行底部表面与侧壁表面处理,能去除所述沟槽底部表面与侧壁表面的缺陷,减小暗电流;由于已去除所述沟槽底部表面与侧壁表面的缺陷,则无需依靠沉积工艺去除所述缺陷,因此允许沉积工艺在较低的温度下进行,在低温的制程下,有效的减小了晶圆发生翘曲变形以及金属污染的可能性,从而提高最终成品的性能与良率。
进一步,形成所述界面层的工艺采用原子层沉积工艺;由于现有技术中形成所述界面层的工艺采用的是高温制程,在高温环境下,生长的所述界面层容易在所述沟槽底部的转角处产生较大的应力挤压,容易导致转角处的晶格方向不同于侧壁,进而造成转角处的所述界面层的生长速率不一样,最终形成所述界面层厚度不均匀的问题,导致所述界面层致密性不好,容易造成尖端放电产生暗电流,影响最终成品的性能与良率;在本发明的技术方案中,形成所述界面层采用的原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法,该种工艺的生长不受晶格方向的约束,有着非常好的台阶覆盖率,并且可以用低温进行生长,生成的厚度均匀且精准,有效降低了因表面不均匀而造成的尖端放电,产生暗电流的问题,进一步的提高了成品的性能与良率。
附图说明
图1是一种沟槽隔离结构形成过程的结构示意图;
图2至图5是本发明实施例的沟槽隔离结构形成方法各步骤结构示意图;
图6和图7是本发明实施例的图像传感器形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述,现有技术中形成的沟槽隔离结构容易导致最终成品性能与良率的下降。
参考图1,提供半导体衬底100;在所述半导体衬底100上形成沟槽101;在所述沟槽101的底部表面与侧壁表面形成界面层102;在所述界面层102表面形成填充层103,所述填充层103填满所述沟槽101。
由于所述界面层102是采用低压高温原位水汽(ISSG)工艺形成,该种工艺形成的氧化层102虽然具有修复所述沟槽101因刻蚀所产生的缺陷的作用,但是在该制程中温度较高,在高温环境下,晶圆容易发生翘曲变形;而且高温环境下原子扩散能力增大,金属渗透能力更强,容易造成成品的金属污染。
在此基础上,本发明的技术方案提供一种沟槽隔离结构的形成方法,先对所述沟槽的底部表面与侧壁表面进行处理,去除所述沟槽底部表面与侧壁表面的缺陷,减小暗电流;在对所述沟槽进行表面处理之后,采用沉积工艺在所述沟槽的底部表面与侧壁表面形成界面层,所述沉积工艺的温度低于预设温度。由于已去除所述沟槽底部表面与侧壁表面的缺陷,则无需再依靠沉积工艺去除所述缺陷,因此允许沉积工艺在较低的温度下进行,通过采用低温的沉积工艺形成所述界面层,能够有效减小晶圆翘曲变形以及金属污染的可能性,从而提高最终成品的性能与良率。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细地说明。
图2至图5是本发明沟槽隔离结构形成方法一实施例各步骤结构示意图。
请参考图2,提供半导体衬底200。
在本实施例中,所述半导体衬底200的材料为硅;在其他实施例中,所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟;在其他实施例中,所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
请继续参考图2,在所述半导体衬底200内形成沟槽201。
所述沟槽201包括深沟槽或浅沟槽;在本实施例中,所述沟槽201为浅沟槽;所述沟槽201的深度为
在本实施例中,所述沟槽201的形成方法包括:在所述半导体衬底200上形成掩膜结构202;在所述掩膜结构202上形成图形化层203,所述图形化层203内具有暴露出部分所述掩膜结构202的图形化开口(未图示);以所述图形化层203为掩膜刻蚀部分所述掩膜结构202与所述半导体衬底200,形成所述沟槽201;在形成所述沟槽201之后,去除所述掩膜结构202与所述图形化层203。
在本实施例中,所述掩膜结构202包括位于所述半导体衬底200上的第一掩膜层204、以及位于所述第一掩膜层204上的第二掩膜层205;在其他实施例中,所述掩膜结构还可以为单层结构。
在本实施例中,所述第一掩膜层204的材料为掺氮的碳氧化硅;通过掺氮的碳氧化硅所形成的第一掩膜层204与所述半导体衬底200的结合能力好,在后续以刻蚀后的第一掩膜层204为掩膜刻蚀所述半导体衬底200时,所述第一掩膜层204不易发生剥离或曲翘,因此所述第一掩膜层204保持刻蚀图形的能力好,有利于使形成于所述半导体衬底200内的所述沟槽201形貌良好,有效提升了刻蚀后图形的精准性。
在本实施例中,所述第二掩膜层205的材料为氮化硅;在其他实施例中,所述第二掩膜层的材料还可以为碳化硅、碳氮化硅、碳氮氧化硅或氮氧化硅。
在本实施例中,所述第一掩膜层204与所述第二掩膜层205采用原子层沉积工艺形成;通过该工艺形成的所述第一掩膜层204与所述第二掩膜层205具有均匀、精确的优点。
在其他实施例中,所述第一掩膜层与所述第二掩膜层还可以采用化学气相沉积或物理气相沉积或旋转涂覆工艺形成。
所述刻蚀工艺包括反应离子刻蚀工艺(reactive ion etching,RIE)或高密度等离子体(high density plasma,HDP)刻蚀工艺。所述刻蚀工艺采用的气体可以是溴化氢、氦、氧以及六氟化碳的混合气体。其中溴化氢的流量可以是27sccm~33sccm;氦氧混合气体的流量可以是34sccm~40sccm;六氟化硫的流量可以是5sccm~7sccm。所述刻蚀工艺的压力可以是10mTorr~20mTorr;刻蚀时采用的功率可以是1100w~1300w;刻蚀电压可以是136V~164V;刻蚀的时间可以是50s~65s。
所述沟槽201的剖面形状呈V形或U形,在本实施例中,所述沟槽201的形状呈V形。
在本实施例中,去除所述第一掩膜层204与所述第二掩膜层205的工艺为湿法刻蚀;在其他实施例中,去除所述第一掩膜层与所述第二掩膜层的工艺为干法刻蚀。
在本实施例中,所述图形化层203的材料包括光刻胶,所述图形化层203的形成工艺包括光刻图形化工艺。
去除所述图形化层203的工艺包括湿法去胶工艺或灰化工艺,在本实施例中,所述灰化工艺的气体为臭氧;在其他实施例中,所述灰化工艺的气体还可以为氧气。
请参考图3,对所述沟槽201进行表面处理,去除所述沟槽201侧壁表面和底部表面的缺陷。
所述表面处理的气体包括臭氧或氢气。在本实施例中,所述处理气体为臭氧,所述表面处理采用紫外线处理。
在本实施例中,所述紫外线处理的方法包括:在含氧气氛下通过紫外线照射反应生成所述臭氧;通过所述臭氧对所述沟槽201进行处理,去除所述沟槽201的底部表面与侧壁表面的缺陷。
紫外线中波长为185nm和254nm的光波,具有很高的能量,当这些光子作用到被清洗物体表面时,由于大多数碳氢化合物对185nm波长的紫外光具有较强的吸收能力,并在吸收185nm波长的紫外光的能量后分解成离子、游离态原子、受激分子和中子,这就是所谓光敏作用。
空气中的氧气分子在吸收了185nm波长的紫外光后会分解成氧原子,氧原子再与邻近的氧分子反应生成所述臭氧。
在本实施例中,所述缺陷为所述沟槽201内壁表面的悬挂键。
所述悬挂键是一种化学键,其形成一般是晶体因晶格在表面处突然终止,在表面的最外层的每个原子将有一个未配对的电子,即有一个未饱和的键,这个键称为悬挂键。在本实施例中,所述悬挂键容易产生暗电流,进而影响成品最终的性能。
在本实施例中,所述臭氧具有很强的氧化性,其更容易与所述沟槽201内壁表面的Si发生氧化反应,形成稳定的Si-O键,起到钝化Si的作用,进而可以去除所述悬挂键,降低所述沟槽201内壁表面的缺陷。
使用所述紫外线照射的时间为4分钟~8分钟,该时间范围内,所述紫外线能够充分的对所述沟槽201的内壁表面进行钝化处理;如果时间过短(小于4分钟),则不能够保证所述沟槽201的内壁表面的悬挂键被完全除去;如果时间过长(大于8分钟),则会影响工作效率。在本实施例中,使用所述紫外线照射的时间为6分钟。
在其他实施例中,所述处理气体为氢气;所述表面处理采用退火处理;所述退火处理的退火温度范围为900℃-1000℃。
所述氢气具有很强的还原性,能够修复所述沟槽201内壁表面的悬挂键,从而减小暗电流。
请参考图4,在所述表面处理之后,采用沉积工艺在所述沟槽201的底部表面与侧壁表面形成界面层206,所述沉积工艺的温度低于预设温度。
在本实施例中,所述界面层不仅限于所述沟槽底部与侧壁表面的部分,还包括形成于所述衬底顶部表面的部分。
由于通过前述的表面处理已去除所述沟槽201底部表面与侧壁表面的缺陷,则无需再依靠沉积工艺去除所述缺陷,因此允许所述沉积工艺在较低的温度下进行,在低温的制程下,能够有效的减小了晶圆发生翘曲变形以及金属污染的可能性,从而提高最终成品的性能与良率。
在本实施例中,采用原子层沉积工艺所形成所述界面层206;所述预设温度为400℃;所述原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法,该种工艺的生长不受晶格方向的约束,有着非常好的台阶覆盖率,并且可以用低温进行生长,生成的厚度均匀且精准,有效降低了因表面不均匀而造成的尖端放电,产生暗电流的问题。
在其他实施例中,还可以采用化学气相沉积或物理气相沉积形成所述界面层。
在本实施例中,所述界面层206为氧化层,所述氧化层的材料为氧化硅;在其他实施例中,所述界面层还可以为氮化层,所述氮化层的材料为氮化硅。
请参考图5,在所述界面层206表面形成填充层207,所述填充层207填满所述沟槽201。
在本实施例中,所述填充层207的材料为氮化硅;在其他实施例中,所述填充层的材料还可以为氮氧化硅、低K介质材料(低k介质材料指相对介电常数低于3.9的介质材料)和超低K介质材料(超低k介质材料指相对介电常数低于2.5的介质材料)中的一种或多种组合。
在本实施例中,所述填充层207的形成方法包括:在所述界面层206表面形成初始填充层(未图示);在形成所述初始填充层之后,对所述初始填充层与所述界面层206进行平坦化处理直至暴露出所述半导体衬底200的顶部表面为止,形成所述填充层207。
在本实施例中,形成所述初始填充层通过高密度等离子体化学气相沉积工艺(HDP-CVD)进行填充形成。
在本实施例中,平坦化所述界面层与所述初始填充层采用的工艺为化学机械打磨工艺(CMP);在其他实施例中,平坦化所述初始填充层采用的工艺还可以刻蚀工艺。
在本实施例中,形成所述填充层207之后,对所述填充层207进行退火处理。这是因为高密度等离子体沉积形成的膜致密性不是很好,通过高温退火可以增加膜的致密性,使所述填充层207的隔离性能更好。
图6和图7是本发明实施例的一种图像传感器的形成过程的剖面结构示意图。
请参考图6,提供衬底300。
在本实施例中,所述衬底300包括若干图像感应区301以及位于相邻的所述图像感应区301之间的隔离区302;所述图像感应区301内具有阱区,所述阱区内具有光电掺杂区,且所述阱区内的掺杂离子导电类型与光电掺杂区的掺杂离子导电类型相反(未图示)。
请参考图7,在所述衬底300内形成如上述方法形成的沟槽隔离结构。
在本实施例中,所述沟槽隔离结构位于所述隔离区302内。所述沟槽隔离结构的形成过程如图2至图5及相关说明所述,在此不作赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种沟槽隔离结构的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底内形成沟槽;
对所述沟槽进行表面处理,去除所述沟槽侧壁表面和底部表面的缺陷;
在所述表面处理之后,采用沉积工艺在所述沟槽的底部表面与侧壁表面形成界面层,所述沉积工艺的温度低于预设温度;
在所述界面层表面形成填充层,所述填充层填满所述沟槽。
2.如权利要求1所述沟槽隔离结构的形成方法,其特征在于,所述表面处理的处理气体包括臭氧或氢气。
3.如权利要求2所述沟槽隔离结构的形成方法,其特征在于,当所述处理气体为臭氧时,所述表面处理为紫外线处理。
4.如权利要求3所述沟槽隔离结构的形成方法,其特征在于,所述紫外线处理的方法包括:在含氧气氛下通过紫外线照射反应生成所述臭氧;通过所述臭氧对所述沟槽进行处理,去除所述沟槽的底部表面与侧壁表面的缺陷。
5.如权利要求4所述沟槽隔离结构的形成方法,其特征在于,使用所述紫外线照射的时间为4分钟~8分钟。
6.如权利要求2所述沟槽隔离结构的形成方法,其特征在于,当所述处理气体为氢气时,所述表面处理为退火处理。
7.如权利要求6所述沟槽隔离结构的形成方法,其特征在于,所述退火处理的退火温度范围为900℃~1000℃。
8.如权利要求6所述沟槽隔离结构的形成方法,其特征在于,所述沟槽的底部表面与侧壁表面的缺陷包括悬挂键。
9.如权利要求6所述沟槽隔离结构的形成方法,其特征在于,所述沉积工艺为原子层沉积工艺;所述预设温度为400℃。
10.一种图像传感器的形成方法,其特征在于,包括:
提供衬底;
采用如权利要求1至9任一项所述的形成方法在所述衬底内形成沟槽隔离结构。
CN201910676495.2A 2019-07-25 2019-07-25 沟槽隔离结构及图像传感器的形成方法 Pending CN110379763A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910676495.2A CN110379763A (zh) 2019-07-25 2019-07-25 沟槽隔离结构及图像传感器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910676495.2A CN110379763A (zh) 2019-07-25 2019-07-25 沟槽隔离结构及图像传感器的形成方法

Publications (1)

Publication Number Publication Date
CN110379763A true CN110379763A (zh) 2019-10-25

Family

ID=68255845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910676495.2A Pending CN110379763A (zh) 2019-07-25 2019-07-25 沟槽隔离结构及图像传感器的形成方法

Country Status (1)

Country Link
CN (1) CN110379763A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113436A (zh) * 2021-03-18 2021-07-13 华虹半导体(无锡)有限公司 Cis深沟槽外延层制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207531B1 (en) * 1999-07-02 2001-03-27 Promos Technologies, Inc. Shallow trench isolation using UV/O3 passivation prior to trench fill
CN102456607A (zh) * 2010-10-19 2012-05-16 上海宏力半导体制造有限公司 浅沟槽隔离结构的制作方法
CN106409752A (zh) * 2015-07-27 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207531B1 (en) * 1999-07-02 2001-03-27 Promos Technologies, Inc. Shallow trench isolation using UV/O3 passivation prior to trench fill
CN102456607A (zh) * 2010-10-19 2012-05-16 上海宏力半导体制造有限公司 浅沟槽隔离结构的制作方法
CN106409752A (zh) * 2015-07-27 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113436A (zh) * 2021-03-18 2021-07-13 华虹半导体(无锡)有限公司 Cis深沟槽外延层制作方法

Similar Documents

Publication Publication Date Title
US9209243B2 (en) Method of forming a shallow trench isolation structure
JP4334225B2 (ja) 電子デバイス材料の製造方法
KR101003494B1 (ko) 메모리 소자의 소자분리 구조 및 형성 방법
JP4984558B2 (ja) 半導体装置の製造方法
US7271463B2 (en) Trench insulation structures including an oxide liner that is thinner along the walls of the trench than along the base
US7682927B2 (en) Method of manufacturing semiconductor device
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
JP4401290B2 (ja) 酸化膜形成方法および電子デバイス材料の製造方法
TWI433237B (zh) A plasma oxidation treatment method and a plasma processing apparatus
JP2003045957A (ja) 半導体装置の素子分離方法
TW201803014A (zh) 半導體裝置及其形成方法
JPWO2006106666A1 (ja) シリコン酸化膜の形成方法
US7645678B2 (en) Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
TW201125071A (en) Process for manufacturing semiconductor device
TW201916103A (zh) 用以形成多層式光罩的方法
KR100365890B1 (ko) 샐로우트렌치분리구조를 형성하는 방법
CN101523577A (zh) 硅氧化膜的形成方法,等离子体处理装置以及存储介质
TWI416627B (zh) A plasma oxidation treatment method and a plasma processing apparatus
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
CN110379763A (zh) 沟槽隔离结构及图像传感器的形成方法
TWI240357B (en) Shallow trench isolation fabrication
CN111489972B (zh) 半导体结构及其形成方法
CN104851802B (zh) 一种半导体器件及其制作方法
CN105097643B (zh) 浅沟槽隔离结构的形成方法
KR100403628B1 (ko) 반도체 장치의 소자분리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191025

WD01 Invention patent application deemed withdrawn after publication