CN113113436A - Cis深沟槽外延层制作方法 - Google Patents

Cis深沟槽外延层制作方法 Download PDF

Info

Publication number
CN113113436A
CN113113436A CN202110291547.1A CN202110291547A CN113113436A CN 113113436 A CN113113436 A CN 113113436A CN 202110291547 A CN202110291547 A CN 202110291547A CN 113113436 A CN113113436 A CN 113113436A
Authority
CN
China
Prior art keywords
layer
deep trench
cis
epitaxial
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110291547.1A
Other languages
English (en)
Inventor
吴天承
李佳龙
黄鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202110291547.1A priority Critical patent/CN113113436A/zh
Publication of CN113113436A publication Critical patent/CN113113436A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本申请涉及半导体集成电路制造技术领域，具体涉及一种CIS(CMOS ImageSensor，CMOS图像传感器)深沟槽外延层制作方法。CIS深沟槽外延层制作方法，所述方法包括以下步骤：提供CIS基底层；在所述CIS基底层上，淀积形成掩模层；通过光刻刻蚀工艺，使得所述掩模层定义出隔离区域图案；基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构；通过氢气预烘工艺，使得所述深沟槽结构的内表面上光滑化；通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层。可以解决相关技术中在深沟槽表面形成的外延隔离层表面凹凸不平的问题。

Description

CIS深沟槽外延层制作方法
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种CIS(CMOS ImageSensor，CMOS图像传感器)深沟槽外延层制作方法。
背景技术
CMOS图像传感器，其核心结构为光电转换单元，该光电转换单元的核心器件为光电二极管。通常，图像传感器的光电转换单元包括多个呈阵列式排布的光电二极管，光电二极管能够将采集到的光子转变为电子，然后通过其他辅助电路结构将该电子转变为电信号，并进行输出。
感光度作为CMOS图像传感器重要的性能之一，与CMOS图像传感器像素区尺寸大小相关。随着CIS芯片逐渐小型化、微型化，CIS芯片的像素区尺寸也逐渐减小，因此为了在小尺寸像素区上提高感光度，需要在纵向上拓展光电二极管的空间。
相关技术中，通常通过深沟槽隔离工艺，在CIS芯片的像素区形成深沟槽，该深沟槽中填充有由外延工艺形成的外延隔离层。但是相关技术中，形成于该深沟槽表面的外延隔离层表面凹凸不平，可参照图1，其示出了由外延工艺在深沟槽11表面形成外延隔离层12后的器件剖面结构示意图，可以看出形成于该深沟槽11表面的外延隔离层12表面凹凸不平。外延形成凹凸不平的外延隔离层，会严重影响后续外延的生长及形貌，不利于CIS芯片像素区的性能。
发明内容
本申请提供了一种CIS深沟槽外延层制作方法，可以解决相关技术中在深沟槽表面形成的外延隔离层表面凹凸不平的问题。
为了解决背景技术中所述的技术问题，本申请提供一种CIS深沟槽外延层制作方法，所述方法包括以下步骤：
提供CIS基底层；
在所述CIS基底层上，淀积形成掩模层；
通过光刻刻蚀工艺，使得所述掩模层定义出隔离区域图案；
基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构；
通过氢气预烘工艺，使得所述深沟槽结构的内表面上光滑化；
通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层。
可选的，所述在所述CIS基底层上，淀积形成掩模层，包括：
通过化学气相淀积工艺，在所述CIS基底层上，淀积形成掩模层。
可选的，所述基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构步骤中，形成的所述深沟槽结构的深度为1um至3um。
可选的，所述方法，在所述基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构步骤进行之后，在形成所述光滑的预外延层之前，还进行：
通过湿法刻蚀工艺，清洗去除刻蚀残留物。
可选的，所述通过氢气预烘工艺，使得所述深沟槽结构的内表面上光滑化，包括：
在900℃至1100℃温度环境下，通入氢气处理40秒至80秒，使得所述深沟槽结构的内表面光滑化。
可选的，所述在900℃至1100℃温度环境下，通入氢气处理40秒至80秒，使得所述深沟槽结构的内表面光滑化步骤中，以5slm至30slm的流速通入氢气。
可选的，所述通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层，包括：
依照所述深沟槽结构的内表面形貌，通过外延生长工艺，在所述深沟槽结构的内表面上生产第一外延层；
依照所述第一外延层的形貌，通过外延生长工艺，在所述第一外延层上逐层生长形成其他外延层，直至填充满所述深沟槽结构。
可选的，所述第一外延层的厚度为50nm至200nm。
本申请技术方案，至少包括如下优点：本实施例通过提供CIS基底层；在所述CIS基底层上，淀积形成掩模层；通过光刻刻蚀工艺，使得所述掩模层定义出隔离区域图案；基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构；通过氢气预烘工艺，使得所述深沟槽结构的内表面光滑化；在通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层；能够极大改善深沟槽外延后的形貌，为后续工艺外延层的生长提供良好的基础。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了背景技术中，由外延工艺在深沟槽表面形成外延隔离层后的器件剖面结构示意图；
图2示出了本申请一实施例提供的CIS深沟槽外延层制作方法流程图；
图3a示出了步骤S2完成后的器件剖视结构示意图；
图3b示出了光刻胶层中的隔离区域图案显影后的器件剖面结构示意图；
图3c示出了步骤S4完成后的器件剖面结构示意图；
图3d示出了第一外延层形成后的器件剖面结构示意图；
图4a示出了步骤S5完成后的器件剖面扫描电镜图；
图4b示出了一种现有技术形成深沟槽后，通过电子显微镜扫描的器件剖视的结构图；
图4c示出了形成深沟槽后，通过电子显微镜扫描的器件剖视的结构图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图2示出了本申请一实施例提供的CIS深沟槽外延层制作方法流程图，该流程图示意出了该CIS深沟槽外延层制作方法包括以下步骤：
步骤S1：提供CIS基底层。
本实施例中该CIS基底层可以采用硅衬底。
步骤S2：在所述CIS基底层上，淀积形成掩模层。
参照图3a，其示出了步骤S2完成后的器件剖视结构示意图，该图中CIS基底层310包括相对的上表面311和下表面312，掩模层320形成于CIS基底层310的上表面311上。其中，该CIS基底层310的厚度可以为2.5um，该掩模层320的厚度为200nm。可选的，可以通过化学气相淀积工艺(Chemcal Vapor Deposition,CVD)在该CIS基底层310的上表面311上淀积形成该掩模层320，该掩模层320的材质可以为氮化硅，用于作为后续刻蚀的阻挡层。
步骤S3：通过光刻刻蚀工艺，使得所述掩模层定义出隔离区域图案。
本实施例中，先在步骤S2完成后的掩模层上涂覆一层光刻胶形成光刻胶层，通过掩模板将隔离区域图案曝光在该光刻胶层中，再通过显影液使得光刻胶层中的隔离区域图案显影。然后可以通过干法刻蚀工艺，使得掩模层基于该隔离区域图案被刻蚀，该隔离区域图案转移至掩模层上。在掩模层的材质为氮化硅时，干法刻蚀该掩模层的刻蚀气体包括氯气Cl2。
参照图3b，其示意出了光刻胶层中的隔离区域图案显影后的器件剖面结构示意图。该图中，掩模层320上覆盖有光刻胶层330，该光刻胶层330中形成了隔离区域图案340。
步骤S4：基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构。
参照图3c，其示意出了步骤S4完成后的器件剖面结构示意图。从该图中可以看出，所形成的深沟槽结构350由CIS基底层310的上表面311向下延伸。该深沟槽结构350的深度可以为1um至3um。
步骤S5：通过氢气预烘工艺，使得所述深沟槽结构的内表面光滑化。
本实施例中，通过在900℃至1100℃温度环境下，通入氢气处理40秒至80秒，使得所述深沟槽结构的内表面光滑化。在900℃至1100℃温度环境下通入氢气，能够使得氢气带走附着在深沟槽结构内表面上的氧化物和污染物，和深沟槽结构内表面上凸出的硅，使得深沟槽结构内表面光滑化。
参照图4a，其示意出了在步骤S5完成后的器件剖面扫描电镜图，其中A区域为所形成的深沟槽结构所在区域，可以看出该深沟槽结构的内表面光滑且平直。相反地，参照图4b，其示意出了一种现有技术形成深沟槽后，通过电子显微镜扫描的器件剖视的结构图，其中B区域为该现有技术所形成的深沟槽所在区域，从图4b中可以看出，该深沟槽内表面粗糙，不利于后续外延层的生长。
另外在进行氢气预烘工艺时，氢气预烘条件控制在合理的范围以使得所形成的深沟槽较为平直，参照图4c，其示意出了形成深沟槽后，通过电子显微镜扫描的器件剖视的结构图，其中C区域为该现有技术所形成的深沟槽所在区域，从图4c中可以看出，深沟槽的底部尺寸较大，上部较窄，形成底宽上窄的深沟槽是由于氢气预烘环境不合理。
可选的，为了保证通入的氢气能够在预烘条件下充分地带走附着在深沟槽结构内表面上的氧化物和污染物，和深沟槽结构内表面上凸出的硅，所通入氢气的流速为5slm至30slm，该slm为气体质量流量单位，表示每分钟标准升。
步骤S6：通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层。
本实施例中，可以先依照所述深沟槽结构的内表面形貌，通过外延生长工艺，在所述深沟槽结构的内表面上生产第一外延层。
再依照所述第一外延层的形貌，通过外延生长工艺，在所述第一外延层上逐层生长形成其他外延层，直至填充满所述深沟槽结构。
参照图3d，其示意出了第一外延层形成后的器件剖面结构示意图，由于步骤S5完成后，深沟槽结构350的内表面光滑，因此在依照所述深沟槽结构350的内表面形貌，通过外延生长工艺，在所述深沟槽结构350的内表面上生产第一外延层360时，所形成的第一外延层360同样光滑，从而有利于后续继续生长的外延层。可选的，该第一外延层360的厚度为50nm至200nm。
本实施例通过提供CIS基底层；在所述CIS基底层上，淀积形成掩模层；通过光刻刻蚀工艺，使得所述掩模层定义出隔离区域图案；基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构；通过氢气预烘工艺，使得所述深沟槽结构的内表面光滑化；在通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层；能够极大改善深沟槽外延后的形貌，为后续工艺外延层的生长提供良好的基础。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种CIS深沟槽外延层制作方法，其特征在于，所述方法包括以下步骤：
提供CIS基底层；
在所述CIS基底层上，淀积形成掩模层；
通过光刻刻蚀工艺，使得所述掩模层定义出隔离区域图案；
基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构；
通过氢气预烘工艺，使得所述深沟槽结构的内表面上光滑化；
通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层。
2.如权利要求1所述的CIS深沟槽外延层制作方法，其特征在于，所述在所述CIS基底层上，淀积形成掩模层，包括：
通过化学气相淀积工艺，在所述CIS基底层上，淀积形成掩模层。
3.如权利要求1所述的CIS深沟槽外延层制作方法，其特征在于，所述基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构步骤中，形成的所述深沟槽结构的深度为1um至3um。
4.如权利要求1所述的CIS深沟槽外延层制作方法，其特征在于，所述方法，在所述基于所述隔离区域图案，刻蚀所述基底层，形成深沟槽结构步骤进行之后，在形成所述光滑的预外延层之前，还进行：
通过湿法刻蚀工艺，清洗去除刻蚀残留物。
5.如权利要求1所述的CIS深沟槽外延层制作方法，其特征在于，所述通过氢气预烘工艺，使得所述深沟槽结构的内表面上光滑化，包括：
在900℃至1100℃温度环境下，通入氢气处理40秒至80秒，使得所述深沟槽结构的内表面光滑化。
6.如权利要求5所述的CIS深沟槽外延层制作方法，其特征在于，所述在900℃至1100℃温度环境下，通入氢气处理40秒至80秒，使得所述深沟槽结构的内表面光滑化步骤中，以5slm至30slm的流速通入氢气。
7.如权利要求1所述的CIS深沟槽外延层制作方法，其特征在于，所述通过外延生长工艺在光滑的所述深沟槽结构的内表面上生长形成外延层，包括：
依照所述深沟槽结构的内表面形貌，通过外延生长工艺，在所述深沟槽结构的内表面上生产第一外延层；
依照所述第一外延层的形貌，通过外延生长工艺，在所述第一外延层上逐层生长形成其他外延层，直至填充满所述深沟槽结构。
8.如权利要求1所述的CIS深沟槽外延层制作方法，其特征在于，所述第一外延层的厚度为50nm至200nm。
CN202110291547.1A 2021-03-18 2021-03-18 Cis深沟槽外延层制作方法 Withdrawn CN113113436A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110291547.1A CN113113436A (zh) 2021-03-18 2021-03-18 Cis深沟槽外延层制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110291547.1A CN113113436A (zh) 2021-03-18 2021-03-18 Cis深沟槽外延层制作方法

Publications (1)

Publication Number Publication Date
CN113113436A true CN113113436A (zh) 2021-07-13

Family

ID=76711846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110291547.1A Withdrawn CN113113436A (zh) 2021-03-18 2021-03-18 Cis深沟槽外延层制作方法

Country Status (1)

Country Link
CN (1) CN113113436A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456607A (zh) * 2010-10-19 2012-05-16 上海宏力半导体制造有限公司 浅沟槽隔离结构的制作方法
CN102867774A (zh) * 2011-07-06 2013-01-09 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
CN110379763A (zh) * 2019-07-25 2019-10-25 德淮半导体有限公司 沟槽隔离结构及图像传感器的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456607A (zh) * 2010-10-19 2012-05-16 上海宏力半导体制造有限公司 浅沟槽隔离结构的制作方法
CN102867774A (zh) * 2011-07-06 2013-01-09 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
CN110379763A (zh) * 2019-07-25 2019-10-25 德淮半导体有限公司 沟槽隔离结构及图像传感器的形成方法

Similar Documents

Publication Publication Date Title
CN112928058B (zh) Cis器件的深沟槽隔离形成方法、半导体器件结构
JP5038554B2 (ja) キャパシタ構造を有するイメージセンサ及びその製造方法
US7507614B2 (en) Image sensor applied with device isolation technique for reducing dark signals and fabrication method thereof
WO2019072043A1 (zh) 一种背照式cmos图像传感器结构的制作方法
JP2012501535A (ja) 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法
TW202141774A (zh) 影像感測器及其形成方法
CN113035893A (zh) Cis光电二极管及其制作方法
US20220199659A1 (en) Method for making isolation region of cis device, and semiconductor device structure
JPH06302684A (ja) 半導体素子のフィールド酸化膜形成方法
JP2010507249A (ja) 低暗電流撮像装置のアイソレーション方法
CN113113436A (zh) Cis深沟槽外延层制作方法
CN114664876B (zh) 一种图像传感器及其制作方法
CN115425036A (zh) Cis器件的制备方法
CN112635504A (zh) Cis器件中超深光电二极管的制作方法、cis器件
CN112928059A (zh) 浅沟槽隔离的形成方法
CN112736103B (zh) 图像传感器的深沟槽隔离形成方法、半导体器件结构
CN114597118A (zh) 一种GaN衬底及其制备方法
CN114496902A (zh) 具有tcr的sti结构的制作方法
CN111370297A (zh) 超级结的制造方法
CN115241317A (zh) Cis光电二极管及其制备方法
CN112736102B (zh) Cis器件的隔离区形成方法
CN112992947B (zh) 图像传感器及其制作方法
CN113270434A (zh) Cis器件的隔离结构制作方法
CN117976684A (zh) Cis的制作方法
CN113964079A (zh) Sti结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210713