CN114597118A - 一种GaN衬底及其制备方法 - Google Patents

一种GaN衬底及其制备方法 Download PDF

Info

Publication number
CN114597118A
CN114597118A CN202210160186.1A CN202210160186A CN114597118A CN 114597118 A CN114597118 A CN 114597118A CN 202210160186 A CN202210160186 A CN 202210160186A CN 114597118 A CN114597118 A CN 114597118A
Authority
CN
China
Prior art keywords
layer
gan
forming
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210160186.1A
Other languages
English (en)
Inventor
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210160186.1A priority Critical patent/CN114597118A/zh
Publication of CN114597118A publication Critical patent/CN114597118A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明提供一种GaN衬底的制备方法，包括：提供一形成有隔离层的衬底；刻蚀隔离层以形成沟槽；在沟槽中形成缓冲层，所述缓冲层的至少部分上表面低于所述隔离层的上表面；以及在所述缓冲层的至少部分上表面上形成GaN层。本发明还提供一种GaN衬底。本申请通过减小GaN层在硅衬底上的形成面积以及在缓冲层上形成GaN层的双重作用，使得GaN层与硅衬底晶格匹配，从而获得晶体质量高的GaN层。进一步的，在硅片上局部形成GaN层，使得整体硅衬底机械特性满足传统的硅基生产线设备需求，不需要另外建设新产线，降低了生产投入的成本，提高了生产效率。

Description

一种GaN衬底及其制备方法
技术领域
本申请涉及衬底制备技术领域，具体涉及一种GaN衬底及其制备方法。
背景技术
作为第三代半导体材料的代表，氮化镓(GaN)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。相比于Si器件，GaN器件的能带宽度和载流子特性等性能更为优越。目前GaN器件一般采用特别的材料作为衬底，例如图形化的蓝宝石衬底(Al2O3)，所以目前 GaN器件的生产线和传统硅基生产线不兼容。
但由于硅基GaN器件具有更快速的开关、更低的功率损耗及更低的成本等显著优势，所以越来越多的领域需要用到硅基GaN器件。目前硅基GaN器件的难点在于硅基上的GaN外延层的形成，因GaN材料和Si衬底的应力和材料适配性差异导致无法在硅基上直接全面形成GaN衬底；此外，当硅基GaN器件的需求量不高时，另外建设适合制备硅基GaN衬底的生产线成本投入太大，所以目前需要一种能够使用传统硅基生产线制备硅基GaN衬底的方法。
发明内容
本申请提供了一种GaN衬底及其制备方法，可以解决无法使用传统硅基生产线制备硅基GaN衬底的问题。
一方面，本申请实施例提供了一种GaN衬底的制备方法，包括：
提供一衬底，并在所述衬底上形成隔离层；
刻蚀所述隔离层至所述衬底表面以形成沟槽；
在所述沟槽中形成缓冲层，其中，所述缓冲层的至少部分上表面低于所述隔离层的上表面；以及，
在所述沟槽中的所述缓冲层的所述至少部分上表面上形成GaN层。
可选的，在所述GaN衬底的制备方法中，在所述沟槽中形成所述缓冲层的步骤包括：
在所述沟槽中采用选择性生长工艺形成所述缓冲层。
可选的，在所述GaN衬底的制备方法中，形成所述缓冲层的步骤包括：
形成第一材料层，所述第一材料层填充所述沟槽以及覆盖所述隔离层；
回刻去除所述隔离层表面的所述第一材料层以及所述沟槽中部分厚度的所述第一材料层以得到所述缓冲层，其中，所述缓冲层覆盖所述沟槽的部分侧壁。
可选的，在所述GaN衬底的制备方法中，形成所述GaN层的步骤包括：
形成第二材料层，所述第二材料层覆盖所述缓冲层、填充所述沟槽的剩余空间以及覆盖所述隔离层；
去除所述隔离层表面和所述沟槽上的所述第二材料层以得到所述GaN层，其中，所述GaN层覆盖所述沟槽的剩余侧壁。
可选的，在所述GaN衬底的制备方法中，形成所述GaN层的步骤包括：
采用选择性生长工艺在所述沟槽中的所述缓冲层表面上形成所述GaN层。
可选的，在所述GaN衬底的制备方法中，采用化学机械研磨工艺或者回刻工艺去除所述隔离层表面和所述沟槽上的所述第二材料层以得到所述GaN层。可选的，在所述GaN衬底的制备方法中，形成所述缓冲层和所述GaN层的步骤包括：
形成第一材料层，所述第一材料层覆盖所述沟槽的底壁、侧壁以及覆盖所述隔离层；
形成第二材料层，所述第二材料层覆盖所述第一材料层；
去除所述隔离层表面的所述第一材料层，以及所述沟槽上的所述第一材料层和所述第二材料层以得到所述缓冲层和所述GaN层，其中，，远离所述沟槽侧壁位置的所述缓冲层的上表面低于所述隔离层的上表面，所述GaN层覆盖远离所述沟槽侧壁位置的所述缓冲层的上表面。
可选的，在所述GaN衬底的制备方法中，采用化学机械研磨工艺去除所述隔离层表面的所述第一材料层，以及所述沟槽上的所述第一材料层和所述第二材料层以得到所述缓冲层和所述GaN层。
可选的，在所述GaN衬底的制备方法中，采用回刻工艺去除所述隔离层表面的所述第一材料层，以及所述沟槽上的所述第一材料层和所述第二材料层以得到所述缓冲层和所述GaN层。
可选的，在所述GaN衬底的制备方法中，所述GaN层的上表面与所述隔离层的上表面齐平。
另一方面，本申请实施例还提供了一种GaN衬底，包括：
衬底；
隔离层，所述隔离层位于所述衬底上且所述隔离层中形成有沟槽；
缓冲层，所述缓冲层位于所述沟槽中并且所述缓冲层的至少部分上表面低于所述隔离层的上表面；以及，
GaN层，所述GaN层位于所述沟槽中的所述缓冲层的所述至少部分上表面上。
本申请技术方案，至少包括如下优点：
(1)本申请通过在衬底上的隔离层的沟槽中先形成所述缓冲层，再形成所述GaN层，在衬底上需要形成GaN器件的区域形成GaN层，其他器件隔离区域保留隔离层。在减小GaN层在硅衬底上的形成面积以及在缓冲层上形成GaN 层的双重作用下，使得GaN层与硅衬底晶格匹配，从而获得晶体质量高的GaN 层。
(2)本申请在硅片上局部形成GaN层，使得整体硅衬底机械特性满足传统的硅基生产线设备需求，不需要另外建设新产线，降低了生产投入的成本，提高了生产效率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例的GaN衬底的制备方法的流程图；
图2(a)-2(f)是本发明实施例一的制备GaN衬底的各工艺步骤中的半导体结构示意图；
图3(a)-3(c)是本发明实施例的三的制备GaN衬底的各工艺步骤中的半导体结构示意图；
图4(a)-4(c)是本发明实施例的四的制备GaN衬底的各工艺步骤中的半导体结构示意图；
其中，附图标记如下：
100-衬底，110-隔离层，131-第一材料层，132-缓冲层，141-第二材料层， 142-GaN层，200-沟槽。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例一
本申请实施例提供了一种GaN衬底的制备方法，参考图1，所述GaN衬底的制备方法包括：
S10：提供一衬底，并在所述衬底上形成隔离层；
S20：刻蚀所述隔离层至所述衬底表面以形成沟槽；
S30：在所述沟槽中形成缓冲层，其中，所述缓冲层的至少部分上表面低于所述隔离层的上表面；
S40：在所述沟槽中的所述缓冲层的所述至少部分上表面上形成GaN层。
具体的，请参考图2(a)-图2(f)，图2(a)-2(f)是本发明实施例一的制备GaN衬底的各工艺步骤中的半导体结构示意图。
首先，如图2(a)所示，提供一衬底100，并在所述衬底100上形成隔离层110。具体的，所述衬底100为硅衬底，所述隔离层110的材质为二氧化硅。本实施例可以采用CVD工艺或者高温热氧化炉管工艺形成所述隔离层110，所述隔离层的厚度可以为
Figure RE-GDA0003617449580000051
然后，如图2(b)所示，刻蚀所述隔离层110至所述衬底100表面以形成沟槽200。具体的，可以利用光刻胶作掩膜，并采用光刻工艺、干法刻蚀工艺形成所述沟槽200，可见，所述沟槽200位于所述衬底100表面的所述隔离层110 中。
接着，如图2(c)和2(d)所示，在所述沟槽200中形成缓冲层132，其中，所述缓冲层132的至少部分上表面低于所述隔离层110的上表面。具体的，本实施例形成所述缓冲层132的步骤可以包括：第一步骤：如图2(c)所示，形成第一材料层131，所述第一材料层131填充所述沟槽200以及覆盖所述隔离层110；第二步骤：如图2(d)所示，回刻去除所述隔离层110表面的所述第一材料层131以及所述沟槽200中部分厚度的所述第一材料层131以得到所述缓冲层132，其中，所述缓冲层131覆盖所述沟槽200的部分侧壁。
最后，如图2(e)和2(f)所示，在所述沟槽200中的所述缓冲层132的所述至少部分上表面上形成GaN层142。具体的，本实施例形成所述GaN层142 的步骤可以包括：第一步骤：如图2(e)所示，形成第二材料层141，所述第二材料层142覆盖所述缓冲层132、并且填充所述沟槽200的剩余空间以及覆盖所述隔离层110；第二步骤：如图2(f)所示，采用化学机械研磨工艺或者回刻工艺去除所述隔离层110表面和所述沟槽200上的所述第二材料层141以得到所述GaN层142，其中，所述GaN层142覆盖所述沟槽200的剩余侧壁和所述缓冲层132。
优选的，所述GaN层142的上表面可以与所述隔离层110的上表面齐平。
本申请通过在所述衬底100上的所述隔离层100的所述沟槽200中先形成所述缓冲层132，再形成所述GaN层142，在衬底100上需要形成GaN器件的区域形成所述GaN层142，其他器件隔离区域保留所述隔离层110。在减小所述 GaN层142在硅衬底100上的形成面积以及在缓冲层132上形成GaN层142的双重作用下，使得所述GaN层142与硅衬底100晶格匹配，从而获得晶体质量高的所述GaN层142。进一步的，本申请在硅片100上局部形成所述GaN层142，使得整体硅衬底机械特性满足传统的硅基生产线设备需求，不需要另外建设新产线，降低了生产投入的成本，提高了生产效率。
实施例二
在本实施例中，在所述沟槽200中的所述缓冲层132的所述至少部分上表面上形成GaN层142的步骤(S40)可以包括：直接在所述沟槽200中的所述缓冲层132上采用选择性生长工艺形成所述GaN层142，不需要先形成覆盖所述缓冲层132、并且填充所述沟槽200的剩余空间以及覆盖所述隔离层110的第二材料层141。形成的所述GaN层142的上表面可以选择与所述隔离层110的上表面齐平。
其中，本实施例二未描述的部分(步骤S10、步骤S20和步骤S30)可相应参考实施例一，本实施例二不再赘述。
实施例三
参考图3(a)-3(c)，图3(a)-3(c)是本发明实施例的三的制备GaN衬底的各工艺步骤中的半导体结构示意图。
在本实施例三中，形成所述缓冲层132和所述GaN层142的步骤可以包括：
第一步骤：如图3(a)所示，形成第一材料层131，所述第一材料层131 覆盖所述沟槽200的底壁、侧壁以及覆盖所述隔离层110；
第二步骤：如图3(b)所示，形成第二材料层141，所述第二材料层141 覆盖所述第一材料层131；
第三步骤：如图3(c)所示，化学机械研磨工艺或者回刻工艺去除所述隔离层110表面的所述第一材料层131，以及所述沟槽200上的所述第一材料层 131和所述第二材料层141以得到所述缓冲层132和所述GaN层142，其中，靠近所述沟槽200侧壁位置的所述缓冲层132的上表面的高度与所述隔离层110 的上表面的高度比较接近，或者靠近所述沟槽200侧壁位置的所述缓冲层132 的上表面与所述隔离层110的上表面齐平，远离所述沟槽200侧壁位置的所述缓冲层132的上表面低于所述隔离层110的上表面，所述GaN层142覆盖远离所述沟槽200侧壁位置的所述缓冲层132的上表面并且所述GaN层142的上表面可以与所述隔离层110的上表面齐平。
其中，本实施例三未描述的部分(步骤S10、步骤S20)可相应参考实施例一，本实施例三不再赘述。
实施例四
在本实施例四中，请参考图4(a)-4(c)，图4(a)-4(c)是本发明实施例四的制备GaN衬底的各工艺步骤中的半导体结构示意图，在所述沟槽200中形成所述缓冲层132和所述GaN层142的步骤可以包括：
第一步骤：如图4(a)所示，直接在所述沟槽200中采用选择性生长工艺直接形成所述缓冲层132，不需要先形成覆盖所述沟槽200的底壁、侧壁以及覆盖所述隔离层110的第一材料层131。具体的，所述缓冲层132形成之后，靠近所述沟槽200侧壁位置的所述缓冲层132的上表面的高度与所述隔离层110的上表面的高度比较接近，远离所述沟槽200侧壁位置的所述缓冲层132的上表面低于所述隔离层110的上表面；
第二步骤：如图4(b)所示，形成第二材料层141，所述第二材料层142 覆盖所述缓冲层132、并且填充所述沟槽200的剩余空间以及覆盖所述隔离层 110；
第三步骤：如图4(c)所示，采用化学机械研磨工艺或者回刻工艺去除所述隔离层110表面和所述沟槽200上的所述第二材料层141以得到所述GaN层 142，其中，所述GaN层142覆盖所述沟槽200的剩余侧壁和所述缓冲层132。形成的所述GaN层142的上表面可以选择与所述隔离层110的上表面齐平。
其中，本实施例四未描述的部分(步骤S10、步骤S20)可相应参考实施例一，本实施例四不再赘述。
基于同一发明构思，本申请实施例还提供了一种GaN衬底，如图2(f)、图3(c)或图4(c)所示，所述GaN衬底包括：衬底100、隔离层110、缓冲层132和GaN层142，所述隔离层110位于所述衬底100上且所述隔离层110 中形成有沟槽200；所述缓冲层132位于所述沟槽200中并且所述缓冲层132的至少部分上表面低于所述隔离层110的上表面；所述GaN层142位于所述沟槽 200中的所述缓冲层110的所述至少部分上表面上。图2(f)所示的GaN衬底的结构示意图中，所述缓冲层132的上表面完全低于所述隔离层110的上表面；图3(c)或图4(c)所示的GaN衬底的结构示意图中，所述缓冲层132的远离所述隔离层110位置的上表面完全低于所述隔离层110的上表面，所述缓冲层 132的靠近所述隔离层110位置的上表面。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (11)

1.一种GaN衬底的制备方法，其特征在于，包括：
提供一衬底，并在所述衬底上形成隔离层；
刻蚀所述隔离层至所述衬底表面以形成沟槽；
在所述沟槽中形成缓冲层，其中，所述缓冲层的至少部分上表面低于所述隔离层的上表面；以及，
在所述沟槽中的所述缓冲层的所述至少部分上表面上形成GaN层。
2.根据权利要求1所述的GaN衬底的制备方法，其特征在于，在所述沟槽中形成所述缓冲层的步骤包括：
在所述沟槽中采用选择性生长工艺形成所述缓冲层。
3.根据权利要求1所述的GaN衬底的制备方法，其特征在于，形成所述缓冲层的步骤包括：
形成第一材料层，所述第一材料层填充所述沟槽以及覆盖所述隔离层；
回刻去除所述隔离层表面的所述第一材料层以及所述沟槽中部分厚度的所述第一材料层以得到所述缓冲层，其中，所述缓冲层覆盖所述沟槽的部分侧壁。
4.根据权利要求3所述的GaN衬底的制备方法，其特征在于，形成所述GaN层的步骤包括：
形成第二材料层，所述第二材料层覆盖所述缓冲层、填充所述沟槽的剩余空间以及覆盖所述隔离层；
去除所述隔离层表面和所述沟槽上的所述第二材料层以得到所述GaN层，其中，所述GaN层覆盖所述沟槽的剩余侧壁。
5.根据权利要求3所述的GaN衬底的制备方法，其特征在于，形成所述GaN层的步骤包括：
采用选择性生长工艺在所述沟槽中的所述缓冲层表面上形成所述GaN层。
6.根据权利要求4所述的GaN衬底的制备方法，其特征在于，采用化学机械研磨工艺或者回刻工艺去除所述隔离层表面和所述沟槽上的所述第二材料层以得到所述GaN层。
7.根据权利要求1所述的GaN衬底的制备方法，其特征在于，形成所述缓冲层和所述GaN层的步骤包括：
形成第一材料层，所述第一材料层覆盖所述沟槽的底壁、侧壁以及覆盖所述隔离层；
形成第二材料层，所述第二材料层覆盖所述第一材料层；
去除所述隔离层表面的所述第一材料层，以及所述沟槽上的所述第一材料层和所述第二材料层以得到所述缓冲层和所述GaN层，其中，远离所述沟槽侧壁位置的所述缓冲层的上表面低于所述隔离层的上表面，所述GaN层覆盖远离所述沟槽侧壁位置的所述缓冲层的上表面。
8.根据权利要求7所述的GaN衬底的制备方法，其特征在于，采用化学机械研磨工艺去除所述隔离层表面的所述第一材料层，以及所述沟槽上的所述第一材料层和所述第二材料层以得到所述缓冲层和所述GaN层。
9.根据权利要求7所述的GaN衬底的制备方法，其特征在于，采用回刻工艺去除所述隔离层表面的所述第一材料层，以及所述沟槽上的所述第一材料层和所述第二材料层以得到所述缓冲层和所述GaN层。
10.根据权利要求1所述的GaN衬底的制备方法，其特征在于，所述GaN层的上表面与所述隔离层的上表面齐平。
11.一种GaN衬底，其特征在于，包括：
衬底；
隔离层，所述隔离层位于所述衬底上且所述隔离层中形成有沟槽；
缓冲层，所述缓冲层位于所述沟槽中并且所述缓冲层的至少部分上表面低于所述隔离层的上表面；以及，
GaN层，所述GaN层位于所述沟槽中的所述缓冲层的所述至少部分上表面上。
CN202210160186.1A 2022-02-22 2022-02-22 一种GaN衬底及其制备方法 Pending CN114597118A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210160186.1A CN114597118A (zh) 2022-02-22 2022-02-22 一种GaN衬底及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210160186.1A CN114597118A (zh) 2022-02-22 2022-02-22 一种GaN衬底及其制备方法

Publications (1)

Publication Number Publication Date
CN114597118A true CN114597118A (zh) 2022-06-07

Family

ID=81804731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210160186.1A Pending CN114597118A (zh) 2022-02-22 2022-02-22 一种GaN衬底及其制备方法

Country Status (1)

Country Link
CN (1) CN114597118A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115896939A (zh) * 2023-01-06 2023-04-04 合肥晶合集成电路股份有限公司 一种氮化镓外延衬底及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115896939A (zh) * 2023-01-06 2023-04-04 合肥晶合集成电路股份有限公司 一种氮化镓外延衬底及其制备方法

Similar Documents

Publication Publication Date Title
US7285433B2 (en) Integrated devices with optical and electrical isolation and method for making
US7119416B1 (en) Bipolar transistor structure with self-aligned raised extrinsic base and methods
JP5473182B2 (ja) 基板に対して低減した容量を有する半導体装置および方法
CN112928058B (zh) Cis器件的深沟槽隔离形成方法、半导体器件结构
US8283748B2 (en) Low loss substrate for integrated passive devices
CN213124449U (zh) 电子功率器件
CN113394281A (zh) 基于衬底导电孔的GaN基HEMT器件及其制备方法
CN114597118A (zh) 一种GaN衬底及其制备方法
KR100555472B1 (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
US20090039428A1 (en) Fabricating method for silicon on insulator and structure thereof
CN113937056A (zh) 半导体器件及其制造方法
CN115799163A (zh) 具有超高深宽比的深沟槽隔离结构的制作方法
CN115425036A (zh) Cis器件的制备方法
KR100478270B1 (ko) 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법
CN113130297A (zh) 硅-氮化镓复合衬底、复合器件及制备方法
CN111370297A (zh) 超级结的制造方法
US8759204B1 (en) Method for manufacturing semiconductor substrate
CN113506822A (zh) Sgt结构及其制造方法
WO2012071763A1 (zh) 用于集成电路的衬底及其形成方法
CN113394160B (zh) 半导体器件的制作方法
US7022584B2 (en) Method of manufacturing a shallow trench isolation structure
US9875926B2 (en) Substrates with buried isolation layers and methods of formation thereof
CN118016593B (zh) 一种半导体结构及其制备方法
CN118507533A (zh) 半导体器件及其制造方法
CN115241317A (zh) Cis光电二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination