CN115896939A - 一种氮化镓外延衬底及其制备方法 - Google Patents
一种氮化镓外延衬底及其制备方法 Download PDFInfo
- Publication number
- CN115896939A CN115896939A CN202310014890.0A CN202310014890A CN115896939A CN 115896939 A CN115896939 A CN 115896939A CN 202310014890 A CN202310014890 A CN 202310014890A CN 115896939 A CN115896939 A CN 115896939A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- film layer
- silicon dioxide
- layer
- dioxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 153
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 152
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 208
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 104
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 98
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 98
- 239000010703 silicon Substances 0.000 claims abstract description 98
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000008569 process Effects 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000227 grinding Methods 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims description 27
- 238000012360 testing method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 150000002902 organometallic compounds Chemical class 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明提供一种氮化镓外延衬底及其制备方法，氮化镓外延衬底的制备方法，包括以下步骤：提供硅基底，并在硅基底上形成二氧化硅膜层；在二氧化硅膜层上形成图形化的光刻胶层，图形化的光刻胶层在定义器件区域形成开口；以图形化的光刻胶层为掩模，在开口处刻蚀所述二氧化硅膜层，并刻蚀停止在硅基底的表面，以在二氧化硅膜层中形成凹槽，并去除剩余的光刻胶层；形成氮化镓膜层，氮化镓膜层填充凹槽，还覆盖凹槽外的二氧化硅膜层；研磨去除二氧化硅膜层上的氮化镓膜层，并暴露出二氧化硅膜层，以形成氮化镓外延层，从而形成氮化镓外延衬底，以减少氮化镓外延层的收缩应力对硅衬底以及后续形成膜层的影响，且不影响后续工艺的进行。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种氮化镓外延衬底及其制备方法。
背景技术
氮化镓（GaN）已知为一种性能优异的功率器件材料，具备低损耗，低导通阻抗，高频率等特性，并且具备小体积，低成本的优势，使其无论在功率器件或是LED等相关领域的发展，均备受关注。目前常用的手法是：在硅（Si）、碳化硅（silicon carbide，SiC）或蓝宝石（Al2O3）等衬底上，依所需要的厚度，使用金属有机化学气相沉积（MOCVD）工艺进行异质外延生长出GaN外延层（epitaxial）。而相较于其他种类的衬底，Si衬底具有低成本、产能高、工艺成熟等优势，故GaN-on-Si（即GaN外延层形成于硅衬底上）的外延工艺，持续有着大量的研究与开发。
谈到GaN-on-Si，不得不面对的是晶格失配与热失配的问题，由于硅的晶体结构为面心立方体堆积（Face Center Cubic packing，FCC），GaN的晶体结构为六方堆积（hexagonal packing，HCP），使得常用的Si（100）材料与Si （110）都无法作为GaN晶体生长的衬底，且必须使用硅111材料作为衬底，但是，即便如此，硅111与GaN之间仍存在17%的晶格失配度。此外，由于硅111的晶格常数为3.89，GaN的晶格常数为3.19，同时，硅111的热膨胀系数与GaN的热膨胀系数的差异较大(例如差异大于50%)，这就导致在常温时GaN外延层2的收缩应力大于Si衬底1的收缩应力，使得Si衬底1翘曲、GaN外延层2发生龟裂a（如图1所示），严重时甚至发生破片。
为了克服以上问题，通常使用缓冲层（Buffing layer）技术，即，使用氮化铝（AlN）或GaAlN作为应力缓冲层，以降低GaN外延层所产生的应力，藉此得到更高质量的GaN外延层。缓冲层的厚度需要随GaN外延层的厚度需求进行调整，以降低GaN外延层与Si衬底之间的翘曲问题，但是，该方法增加了外延生长的工艺难度，还使得后续工序以及后续所形成器件的性能均有影响。
发明内容
本发明的目的在于，提供一种氮化镓外延衬底及其制备方法，可以减少GaN外延层的收缩应力对硅衬底以及后续形成膜层的影响，且不影响后续工艺的进行。
为了解决上述问题，本发明提供一种氮化镓外延衬底的制备方法，包括以下步骤：
提供硅基底，并在所述硅基底上形成二氧化硅膜层；
在所述二氧化硅膜层上形成图形化的光刻胶层，图形化的所述光刻胶层在定义器件区域形成开口；
以图形化的所述光刻胶层为掩模，在所述开口处刻蚀所述二氧化硅膜层，并刻蚀停止在所述硅基底的表面，以在所述二氧化硅膜层中形成凹槽，并去除剩余的所述光刻胶层；
形成氮化镓膜层，所述氮化镓膜层填充所述凹槽，还覆盖所述凹槽外的所述二氧化硅膜层；以及
研磨去除所述二氧化硅膜层上的所述氮化镓膜层，并暴露出所述二氧化硅膜层，以形成氮化镓外延层，从而形成氮化镓外延衬底。
可选的，所述硅基底为采用硅111材料的硅基底。
可选的，形成所述开口的步骤包括：
在所述二氧化硅膜层上形成光刻胶层；以及
利用黄光曝光所述光刻胶层，以形成图形化的光刻胶层，图形化的所述光刻胶层在定义器件区域形成开口。
可选的，形成所述凹槽的步骤包括：
以图形化的所述光刻胶层为掩模，利用刻蚀工艺，在所述开口处刻蚀所述二氧化硅膜层，并刻蚀停止在所述硅基底的表面，以去除所述开口下方的所述二氧化硅膜层，并在所述二氧化硅膜层中形成凹槽。
可选的，形成所述氮化镓膜层的步骤包括：
通过金属有机化合物化学气相淀积工艺形成氮化镓膜层，部分所述氮化镓膜层堆叠在所述二氧化硅膜层上，部分所述氮化镓膜层堆叠在所述硅基底上。
可选的，形成所述氮化镓外延层的步骤包括：
使用二氧化硅作为研磨粒子的研磨液，并利用化学机械抛光工艺，对所述二氧化硅膜层上的所述氮化镓膜层进行粗研磨和精研磨，以去除所述二氧化硅膜层上的氮化镓膜层，并暴露出所述凹槽外侧的所述二氧化硅膜层，以形成氮化镓外延层。
可选的，在形成氮化镓外延层之后，还包括：
在所述氮化镓外延层中形成器件，所述器件包括有源区和WAT测试结构。
可选的，在形成氮化镓外延层之后，还包括：
在所述二氧化硅膜层形成切割道、测试图像和部份周边电路。
另一方面，本发明还提供了一种氮化镓外延衬底，由所述的氮化镓外延衬底的制备方法制备而成，包括硅基底、堆叠在所述硅基底上的氮化镓外延层和二氧化硅膜层，且所述氮化镓外延层和二氧化硅膜层相邻设置。
可选的，所述氮化镓外延层中形成了器件，所述二氧化硅膜层中形成了切割道、测试图像和部份周边电路，其中，所述器件包括有源区和WAT测试结构。
与现有技术相比，本发明具有以下有益效果：
本发明提供一种氮化镓外延衬底及其制备方法，氮化镓外延衬底的制备方法，包括以下步骤：提供硅基底，并在所述硅基底上形成二氧化硅膜层；在所述二氧化硅膜层上形成图形化的光刻胶层，图形化的所述光刻胶层在定义器件区域形成开口；以图形化的所述光刻胶层为掩模，在所述开口处刻蚀所述二氧化硅膜层，并刻蚀停止在所述硅基底的表面，以在所述二氧化硅膜层中形成凹槽，并去除剩余的所述光刻胶层；形成氮化镓膜层，所述氮化镓膜层填充所述凹槽，还覆盖所述凹槽外的所述二氧化硅膜层；以及研磨去除所述二氧化硅膜层上的所述氮化镓膜层，并暴露出所述二氧化硅膜层，以形成氮化镓外延层，从而形成氮化镓外延衬底。本发明通过所述二氧化硅膜层和氮化镓外延层共同堆叠在所述硅基底上，以形成SiO2-on-Si与GaN-on-Si两种不同堆叠散布在硅111材料的硅基底上，使得所述二氧化硅膜层可以作为所述氮化镓外延层和硅111材料的硅基底之间的过渡层，以减少和分散氮化镓外延层与硅111材料的硅基底之间的接触面积，从而达成减少氮化镓外延层的收缩应力对硅基底和后续形成于氮化镓外延层上的其他膜层造成的应力影响，且不影响后续器件制作工艺的进行，从而可以改善氮化镓外延层对硅111材料的硅基底因应力而造成的翘曲与破片风险，简化了在硅111材料的硅基底上生长氮化镓外延层需先沉积缓冲层的步骤并有机会使后续形成的器件性能更加稳定，降低了工艺难度和工艺时间，从而降低了制备氮化镓外延层的工艺成本。
附图说明
图1为GaN外延层形成于硅衬底的结构示意图；
图2为本发明一实施例提供的一种氮化镓外延衬底的制备方法的流程示意图；
图3为本发明一实施例提供的形成二氧化硅膜层后的结构示意图；
图4为本发明一实施例提供的形成图像化光刻胶层后的结构示意图；
图5为本发明一实施例提供的刻蚀工艺后的结构示意图；
图6为本发明一实施例提供的去除光刻胶层后的结构示意图；
图7为本发明一实施例提供的形成氮化镓层后的结构示意图；
图8为本发明一实施例提供的研磨工艺后的结构示意图。
附图标记说明：
图1中：
1-Si衬底；2-GaN外延层；a-龟裂；
图3-图8中：
10-硅基底；20-二氧化硅膜层；21-凹槽；30-光刻胶层；31-开口；40-氮化镓膜层；41-氮化镓外延层。
具体实施方式
以下将对本发明的一种氮化镓外延衬底及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
图2为本实施例提供的一种氮化镓外延衬底的制备方法的流程示意图。如图2所示，本实施例提供的一种氮化镓外延衬底的制备方法，包括以下步骤：
提供硅基底，并在所述硅基底上形成二氧化硅膜层；
在所述二氧化硅膜层上形成图形化的光刻胶层，图形化的所述光刻胶层在定义器件区域形成开口；
以图形化的所述光刻胶层为掩模，在所述开口处刻蚀所述二氧化硅膜层，并刻蚀停止在所述硅基底的表面，以在所述二氧化硅膜层中形成凹槽，并去除剩余的所述光刻胶层；
形成氮化镓膜层，所述氮化镓膜层填充所述凹槽，还覆盖所述凹槽外的所述二氧化硅膜层；以及
研磨去除所述二氧化硅膜层上的所述氮化镓膜层，并暴露出所述二氧化硅膜层，以形成氮化镓外延层，从而形成氮化镓外延衬底。
以下结合图3-8对本实施例提供的一种氮化镓外延衬底的制备方法进行详细说明。
如图3所示，首先执行步骤，提供硅基底10，并在所述硅基底10上形成二氧化硅膜层20。
首先，提供采用硅111（即Si（111））材料的硅基底10，本实施例采用了目前常用材料，即硅111材料，由于硅111材料的晶格常数为3.89，与GaN（氮化镓）材料的晶格常数为3.19相比，相差较大；同时，硅111材料的热膨胀系数与GaN材料的热膨胀系数之间的差异较大，例如差异大于50%。若直接将GaN膜层形成于硅111材料的硅基底10上，将会出现GaN膜层的收缩应力大于硅111材料的收缩应力，使得硅111材料的硅基底10翘曲、GaN膜层发生龟裂，严重时甚至发生破片。
为了解决上述问题，接着，通过沉积工艺在所述硅基底10上形成二氧化硅膜层20。其中，所述二氧化硅膜层20的厚度略大于后续形成的氮化镓膜层40的厚度。
如图4所示，接着执行步骤，在所述二氧化硅膜层20上形成图形化的光刻胶层30，图形化的所述光刻胶层30在定义器件区域形成开口31。
本步骤具体包括：
首先，在所述二氧化硅膜层20上形成光刻胶层30；
接着，依据后续预期制备器件所定义的线路布局(layout)，即定义器件区域，利用黄光曝光所述光刻胶层30，以形成图形化的光刻胶层30，图形化的所述光刻胶层30在定义器件区域形成开口31。
如图5-6所示，接着执行步骤，以图形化的所述光刻胶层30为掩模，在所述开口31处刻蚀所述二氧化硅膜层20，并刻蚀停止在所述硅基底10的表面，以在所述二氧化硅膜层20中形成凹槽21，并去除剩余的所述光刻胶层30。
本步骤具体包括：
如图5所示，首先，以图形化的所述光刻胶层30为掩模，利用刻蚀工艺，在所述开口31处刻蚀所述二氧化硅膜层20，并刻蚀停止在所述硅基底10的表面，以去除所述开口31下方的所述二氧化硅膜层20，并将光刻胶层30中的图形转移至所述二氧化硅膜层20，此时，在所述二氧化硅膜层20中形成凹槽21，所述凹槽21为后续形成器件的氮化镓外延衬底区域，保留的所述二氧化硅膜层20为后续形成切割线、测试结构以及部份周边电路的区域。
如图6所示，接着，去除剩余的所述光刻胶层30。详细的，通过清洗工艺将剩余的所述光刻胶层30去除。
如图7所示，接着执行步骤，形成氮化镓膜层40，所述氮化镓膜层40填充所述凹槽21，还覆盖所述凹槽21外的所述二氧化硅膜层20。
本步骤具体包括：
通过MOCVD（Metal-Organic Chemical Vapor Deposition，金属有机化合物化学气相淀积）工艺形成氮化镓膜层40，所述氮化镓膜层40填充所述凹槽21，还覆盖所述凹槽21外的所述二氧化硅膜层20，即部分所述氮化镓膜层40堆叠在所述二氧化硅膜层20上，部分所述氮化镓膜层40堆叠在所述硅基底10上。
如图8所示，接着执行步骤，研磨去除所述二氧化硅膜层20上的氮化镓膜层40，并暴露出所述二氧化硅膜层20，以形成氮化镓外延层41，从而形成氮化镓外延衬底。
本步骤具体包括：
使用二氧化硅作为研磨粒子的研磨液，并利用CMP（化学机械抛光）工艺，对所述二氧化硅膜层20上的氮化镓膜层40进行粗研磨和精研磨，以去除所述二氧化硅膜层20上的氮化镓膜层40，并暴露出所述凹槽21外侧的所述二氧化硅膜层20，以形成氮化镓外延层41，从而形成氮化镓外延衬底，此时，所述氮化镓外延层41的厚度和所述二氧化硅膜层20的厚度相同。其中，所述氮化镓外延层41用于在后续工艺中形成器件，所述器件例如包括有源区（即array）、WAT测试结构等，所述二氧化硅膜层20用于在后续工艺中形成切割道、测试图像（即dummy pattern）以及部份周边电路。
此时，所述氮化镓膜层40仅填充所述凹槽21中，即形成氮化镓外延层41，且所述二氧化硅膜层20和氮化镓外延层41共同堆叠在所述硅基底10上，形成SiO2-on-Si与GaN-on-Si两种不同堆叠散布在硅111材料的硅基底10上，使得所述二氧化硅膜层20可以作为所述氮化镓外延层41和硅111材料的硅基底10之间的过渡层，以减少和分散氮化镓外延层41与硅111材料的硅基底10之间的接触面积，从而达成减少氮化镓外延层41的收缩应力对硅基底10和后续形成于氮化镓外延层41上的其他膜层造成的应力影响，且不影响后续器件制作工艺的进行。
接着，在所述氮化镓外延层41中形成了器件，所述器件包括有源区和WAT测试结构；在所述二氧化硅膜层20形成切割道、测试图像和部份周边电路。
本实施例提供的氮化镓外延衬底的制备方法可以改善氮化镓外延层41对硅111材料的硅基底10因应力而造成的翘曲与破片风险，简化了在硅111材料的硅基底10上生长氮化镓外延层41需先沉积缓冲层的步骤并有机会使后续形成的器件性能更加稳定，降低了工艺难度和工艺时间，从而降低了制备氮化镓外延层41的工艺成本。
请继续参阅图8，本实施例还提供一种氮化镓外延衬底，包括硅基底10、堆叠在所述硅基底10上的氮化镓外延层41和二氧化硅膜层20，且所述氮化镓外延层41和二氧化硅膜层20相邻设置，以减少和分散氮化镓外延层41与硅111材料的硅基底10之间的接触面积，从而达成减少在所述氮化镓外延衬底的氮化镓外延层41的收缩应力对硅基底10和后续形成于氮化镓外延层41上的其他膜层造成影响，且不影响后续器件制作工艺的进行。其中，所述氮化镓外延层41中形成了有源区（即array）、WAT测试结构等器件，所述二氧化硅膜层20形成了切割道、测试图像（即dummy pattern）和部份周边电路。
综上所述，本发明提供一种氮化镓外延衬底及其制备方法，氮化镓外延衬底的制备方法，包括以下步骤：提供硅基底，并在所述硅基底上形成二氧化硅膜层；在所述二氧化硅膜层上形成图形化的光刻胶层，图形化的所述光刻胶层在定义器件区域形成开口；以图形化的所述光刻胶层为掩模，在所述开口处刻蚀所述二氧化硅膜层，并刻蚀停止在所述硅基底的表面，以在所述二氧化硅膜层中形成凹槽，并去除剩余的所述光刻胶层；形成氮化镓膜层，所述氮化镓膜层填充所述凹槽，还覆盖所述凹槽外的所述二氧化硅膜层；以及研磨去除所述二氧化硅膜层上的所述氮化镓膜层，并暴露出所述二氧化硅膜层，以形成氮化镓外延层，从而形成氮化镓外延衬底。本发明通过所述二氧化硅膜层和氮化镓外延层共同堆叠在所述硅基底上，以形成SiO2-on-Si与GaN-on-Si两种不同堆叠散布在硅111材料的硅基底上，使得所述二氧化硅膜层可以作为所述氮化镓外延层和硅111材料的硅基底之间的过渡层，以减少和分散氮化镓外延层与硅111材料的硅基底之间的接触面积，从而达成减少氮化镓外延层的收缩应力对硅基底和后续形成于氮化镓外延层上的其他膜层造成的应力影响，且不影响后续器件制作工艺的进行，从而可以改善氮化镓外延层对硅111材料的硅基底因应力而造成的翘曲与破片风险，简化了在硅111材料的硅基底上生长氮化镓外延层需先沉积缓冲层的步骤并有机会使后续形成的器件性能更加稳定，降低了工艺难度和工艺时间，从而降低了制备氮化镓外延层的工艺成本。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种氮化镓外延衬底的制备方法，其特征在于，包括以下步骤：
提供硅基底，并在所述硅基底上形成二氧化硅膜层；
在所述二氧化硅膜层上形成图形化的光刻胶层，图形化的所述光刻胶层在定义器件区域形成开口；
以图形化的所述光刻胶层为掩模，在所述开口处刻蚀所述二氧化硅膜层，并刻蚀停止在所述硅基底的表面，以在所述二氧化硅膜层中形成凹槽，并去除剩余的所述光刻胶层；
形成氮化镓膜层，所述氮化镓膜层填充所述凹槽，还覆盖所述凹槽外的所述二氧化硅膜层；以及
研磨去除所述二氧化硅膜层上的所述氮化镓膜层，并暴露出所述二氧化硅膜层，以形成氮化镓外延层，从而形成氮化镓外延衬底。
2.如权利要求1所述的氮化镓外延衬底的制备方法，其特征在于，所述硅基底为采用硅111材料的硅基底。
3.如权利要求1所述的氮化镓外延衬底的制备方法，其特征在于，形成所述开口的步骤包括：
在所述二氧化硅膜层上形成光刻胶层；以及
利用黄光曝光所述光刻胶层，以形成图形化的光刻胶层，图形化的所述光刻胶层在定义器件区域形成开口。
4.如权利要求1所述的氮化镓外延衬底的制备方法，其特征在于，形成所述凹槽的步骤包括：
以图形化的所述光刻胶层为掩模，利用刻蚀工艺，在所述开口处刻蚀所述二氧化硅膜层，并刻蚀停止在所述硅基底的表面，以去除所述开口下方的所述二氧化硅膜层，并在所述二氧化硅膜层中形成凹槽。
5.如权利要求1所述的氮化镓外延衬底的制备方法，其特征在于，形成所述氮化镓膜层的步骤包括：
通过金属有机化合物化学气相淀积工艺形成氮化镓膜层，部分所述氮化镓膜层堆叠在所述二氧化硅膜层上，部分所述氮化镓膜层堆叠在所述硅基底上。
6.如权利要求1所述的氮化镓外延衬底的制备方法，其特征在于，形成所述氮化镓外延层的步骤包括：
使用二氧化硅作为研磨粒子的研磨液，并利用化学机械抛光工艺，对所述二氧化硅膜层上的所述氮化镓膜层进行粗研磨和精研磨，以去除所述二氧化硅膜层上的氮化镓膜层，并暴露出所述凹槽外侧的所述二氧化硅膜层，以形成氮化镓外延层。
7.如权利要求1所述的氮化镓外延衬底的制备方法，其特征在于，在形成氮化镓外延层之后，还包括：
在所述氮化镓外延层中形成器件，所述器件包括有源区和WAT测试结构。
8.如权利要求1所述的氮化镓外延衬底的制备方法，其特征在于，在形成氮化镓外延层之后，还包括：
在所述二氧化硅膜层形成切割道、测试图像和部份周边电路。
9.一种氮化镓外延衬底，由权利要求1~8中任一项所述的氮化镓外延衬底的制备方法制备而成，其特征在于，包括硅基底、堆叠在所述硅基底上的氮化镓外延层和二氧化硅膜层，且所述氮化镓外延层和二氧化硅膜层相邻设置。
10.如权利要求9所述的氮化镓外延衬底，其特征在于，所述氮化镓外延层中形成了器件，所述二氧化硅膜层中形成了切割道、测试图像和部份周边电路，其中，所述器件包括有源区和WAT测试结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310014890.0A CN115896939A (zh) | 2023-01-06 | 2023-01-06 | 一种氮化镓外延衬底及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310014890.0A CN115896939A (zh) | 2023-01-06 | 2023-01-06 | 一种氮化镓外延衬底及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115896939A true CN115896939A (zh) | 2023-04-04 |
Family
ID=86481914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310014890.0A Pending CN115896939A (zh) | 2023-01-06 | 2023-01-06 | 一种氮化镓外延衬底及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115896939A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186178A (ja) * | 1997-12-22 | 1999-07-09 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体及びその製造方法 |
| US20070298592A1 (en) * | 2006-06-22 | 2007-12-27 | National Central University | Method for manufacturing single crystalline gallium nitride material substrate |
| CN114597118A (zh) * | 2022-02-22 | 2022-06-07 | 上海华虹宏力半导体制造有限公司 | 一种GaN衬底及其制备方法 |
| CN114744088A (zh) * | 2022-03-11 | 2022-07-12 | 南昌大学 | 一种图形化偏角硅衬底及其制备方法 |
| US20220246424A1 (en) * | 2020-04-26 | 2022-08-04 | Enkris Semiconductor, Inc. | Semiconductor structure manufacturing methods and semiconductor structures |
-
2023
- 2023-01-06 CN CN202310014890.0A patent/CN115896939A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186178A (ja) * | 1997-12-22 | 1999-07-09 | Toyoda Gosei Co Ltd | 窒化ガリウム系化合物半導体及びその製造方法 |
| US20070298592A1 (en) * | 2006-06-22 | 2007-12-27 | National Central University | Method for manufacturing single crystalline gallium nitride material substrate |
| US20220246424A1 (en) * | 2020-04-26 | 2022-08-04 | Enkris Semiconductor, Inc. | Semiconductor structure manufacturing methods and semiconductor structures |
| CN114597118A (zh) * | 2022-02-22 | 2022-06-07 | 上海华虹宏力半导体制造有限公司 | 一种GaN衬底及其制备方法 |
| CN114744088A (zh) * | 2022-03-11 | 2022-07-12 | 南昌大学 | 一种图形化偏角硅衬底及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138003B2 (en) | Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches | |
| US8058705B2 (en) | Composite material substrate | |
| US20180151359A1 (en) | Growing III-V Compound Semiconductors from Trenches Filled with Intermediate Layers | |
| US20120034768A1 (en) | Method of manufacturing semiconductor wafer | |
| US20090085055A1 (en) | Method for Growing an Epitaxial Layer | |
| JP3441415B2 (ja) | 半導体結晶の製造方法 | |
| CN115896939A (zh) | 一种氮化镓外延衬底及其制备方法 | |
| KR100357116B1 (ko) | 질화물 반도체막 성장 방법 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| CN110491827B (zh) | 一种半导体薄膜层的转移方法及复合晶圆的制备方法 | |
| US8841207B2 (en) | Reusable substrates for electronic device fabrication and methods thereof | |
| KR100454907B1 (ko) | 질화물 반도체 기판 및 그의 제조 방법 | |
| US20220290327A1 (en) | Semiconductor wafer and method for manufacturing same | |
| KR100726968B1 (ko) | 응력 완화층을 구비한 질화물계 발광소자 및 이의 제조방법 | |
| JP2000058454A (ja) | 横方向エピタキシャル成長用マスクの形成方法および横方向エピタキシャル成長方法 | |
| JP2002217113A (ja) | 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体 | |
| TWI457985B (zh) | Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof | |
| KR20240067808A (ko) | 그룹3족 질화물 반도체 템플릿의 제조 방법 | |
| KR100844767B1 (ko) | 질화물 기판 제조 방법 | |
| KR100512581B1 (ko) | 질화갈륨 에피층 성장 방법 | |
| CN116745889A (zh) | 半导体器件及其制作方法、终端设备 | |
| KR100425097B1 (ko) | ＧａＮ 기판 제조 방법 | |
| KR20040008501A (ko) | 고품질 질화갈륨 기판 제조방법 | |
| KR20030069552A (ko) | 질화물 반도체 기판의 제조방법 | |
| JP2005259896A (ja) | 半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230404 |