KR20030069552A - 질화물 반도체 기판의 제조방법 - Google Patents
질화물 반도체 기판의 제조방법 Download PDFInfo
- Publication number
- KR20030069552A KR20030069552A KR1020020009374A KR20020009374A KR20030069552A KR 20030069552 A KR20030069552 A KR 20030069552A KR 1020020009374 A KR1020020009374 A KR 1020020009374A KR 20020009374 A KR20020009374 A KR 20020009374A KR 20030069552 A KR20030069552 A KR 20030069552A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- mask pattern
- thin film
- layer
- nitride
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
- H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 질화물 반도체 기판의 제조방법에 관한 것으로, 이종기판의 상부에 제 1 질화물 반도체층을 성장시키고, 그 제 1 질화물 반도체층의 상부에 직선형의 반복적인 제 1 마스크 패턴을 증착하는 제 1 단계와; 상기 제 1 단계 후, 제 2 질화물 반도체를 측면 성장시키되, 상기 제 1 마스크 패턴의 상부에서 제 2 질화물 반도체의 합체가 일어나기 전에, 제 2 질화물 반도체의 성장을 중지시키고, 상기 제 1 마스크 패턴을 습식 식각시키는 제 2 단계와; 상기 제 1 마스크 패턴이 식각된 후, 측면성장법으로 제 2 질화물 반도체를 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 2 질화물 반도체층을 성장시키는 제 3 단계로 이루어지되, 상기 합체가 이루어진 제 2 질화물 반도체층의 상부에 마스크 패턴 증착, 질화물 반도체 측면 성장, 합체가 일어나기 전에 성장 중지, 마스크 패턴 습식 식각, 측면성장법으로 질화물 반도체를 계속 성장시키는 공정을 반복적으로 수행함으로서, 측면성장되는 질화물 박막층과 마스크물질과의 계면에서 발생하는 응력, 결함 및 기울어짐을 억제할 수 있고, 빈공간을 형성하여 부가적으로 응력을 감소시킬 수 있는 효과가 발생한다.
Description
본 발명은 질화물 반도체 기판의 제조방법에 관한 것으로, 보다 상세하게는 측면성장법에 의해 Ⅲ-Ⅴ족 질화물 반도체 박막층을 형성할 때, 측면성장을 중단하고, 마스크 물질을 제거한 후, 측면성장을 시행하여 합체를 이루어내는 방식을 적어도 2회 이상 반복함으로서, 측면 성장되는 질화물 박막층과 마스크물질과의 계면에서 발생하는 응력, 결함 및 기울어짐을 억제할 수 있는 질화물 반도체 기판의 제조방법에 관한 것이다.
일반적으로 질화갈륨과 같은 Ⅲ-Ⅴ족 질화물 반도체는 자외선에서 가시광선에 이르는 광을 방출하는 발광소자 및 수광 소자 이외에도, 고온 및 고출력 전자소자에도 널리 이용되는 물질이다.
이러한 질화물 소자를 제조하기 위해서는 결함밀도가 낮은 단결정 박막의 형성을 필요로 한다. 현재까지는 질화물 반도체 단결정은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘과 갈륨비소(GaAs) 등의 이종기판에 성장시키고 있다.
따라서, 이종 에피성장(Hetero epitaxy)에 의해 성장된 질화갈륨 박막 내부에는 매우 높은 밀도의 결정 결함이 존재하게 되고, 이러한 결정 결함들은 광소자 및 전자소자에서 발광 효율을 저하시키거나 전류의 누설 통로로 기능함으로서, 소자의 성능을 저하시키게 된다.
그러므로, 이종 에피택시 성장에서 결함밀도를 감소시키기 위한 다양한 시도들이 있었으며, 현재, 측면성장법(Lateral epitaxial overgrowth)은 질화물 반도체 단결정 박막 성장에서 가장 널리 이용되고 있다.
도 1a와 1b는 종래의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도로서, 도 1a에서, 사파이어, 실리콘 카바이드와 실리콘 등의 이종기판(10)의 상부에 제 1 질화갈륨 박막(11)을 성장시키고, 그 제 1 질화갈륨 박막(11)의 상부에 실리콘 산화막(SiO2), 실리콘질화막(Si3O4)과 같은 유전체막 또는 금속 박막으로 직선형의 반복적인 마스크 패턴(12)을 증착한다.
상기 마스크 패턴(12)이 증착된 후에, 제 2 질화갈륨 박막을 성장시키면, 마스크 패턴(12)이 존재하지 않는 노출된 제 1 질화갈륨 박막(11)의 표면에서는 질화갈륨이 성장이 되고, 상기 마스크 패턴(12)에서는 측면 성장이 이루어져, 전체적으로 평탄한 표면을 갖는 제 2 질화갈륨 박막(13)을 제조할 수 있다.(도 1b)
도 1b의 점선은 결함을 표시하고 있고, 이 결함들 중, 마스크 패턴(12)이 없는 제 2 질화갈륨 박막(13)에서는 결함(14)이 상부로 전파되지만, 마스크 패턴(12)의 하부에 있는 제 1 질화갈륨 박막의 영역(16)에서는 결함의 전파가 억제되고, 측면 성장에 의해 결함이 없는 영역이 된다.
그리고, 측면 성장된 부분들이 만나는 영역에서는 새로운 결함(15)이 형성되어 제 2 질화갈륨 박막(13)의 표면으로 전파된다.
이러한 마스크를 이용한 측면 성장법은 부분적으로 결함밀도가 작은 영역을얻는데 효과가 있지만, 마스크 상부로 측면 성장하면서, 마스크와의 반응에 의해 응력이 발생하고, 상기 도 1b에 도시된 바와 같은 결함이 생성하는 등의 문제를 지니고 있다.
특히, 마스크 물질이 고온과 암모니아의 질화갈륨 성장 분위기에서 열화할 가능성이 높기 때문에, 측면 성장되는 영역에서의 결함밀도의 감소가 완전하지 않으며, 결정학적인 기울어짐(Crystallographic tilting)등과 같은 현상은 박막 내부에 높은 밀도를 가지는 전파전위(Treading dislocation)를 형성하며, 표면의 평탄화에 악영향을 미친다. 더욱이, 측면 성장하는 박막이 서로 만나는 합체부위(Coalescence front)에 하부보다 높은 밀도의 결함을 형성하게 된다.
이러한 결정학적인 기울어짐 현상은 박막 내부에 높은 밀도의 결함을 형성한다.
도 2는 질화갈륨의 측면성장시 결정학적 기울어짐 현상을 도시하는 모식도로서, 측면 성장된 제 2 질화갈륨 박막(33)에는 이종기판(30)과 제 1 질화갈륨 박막(31)사이 및 마스크 패턴(32)과 제 2 질화갈륨 박막(33) 사이에 발생되는 응력으로, 도 2의 화살표와 같이, 불균일한 (0002)결정 방향이 생성되게 된다.
따라서, 마스크에 의한 응력이 많이 존재하면, 기판이 휘어지는 현상이 일어나고, 후속 공정을 어렵게 할뿐만 아니라, 여러 종류의 Ⅲ-Ⅴ족 질화물 박막층으로 이루어지는 소자를 성장할 때, 발생하는 격자상수 및 열팽창계수의 차이에 의한 응력등과 합쳐져 소자 표면에 크랙(Crack) 등이 발생되는 등의 문제점을 야기시킨다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 측면성장법에 의해 Ⅲ-Ⅴ족 질화물 반도체 박막층을 형성할 때, 측면성장을 중단하고, 마스크 물질을 제거한 후, 측면성장을 시행하여 합체를 이루어내는 방식을 계속적으로 반복함으로서, 측면 성장되는 질화물 박막층과 마스크물질과의 계면에서 발생하는 응력, 결함 및 기울어짐을 억제할 수 있는 질화물 반도체 기판의 제조방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 이종기판의 상부에 제 1 질화물 반도체층을 성장시키고, 그 제 1 질화물 반도체층의 상부에 제 1 마스크 패턴을 증착하는 제 1 단계와;
상기 제 1 단계 후, 제 2 질화물 반도체를 측면 성장시키되, 상기 제 1 마스크 패턴의 상부에서 제 2 질화물 반도체의 합체가 일어나기 전에, 제 2 질화물 반도체의 성장을 중지하고, 상기 제 1 마스크 패턴을 습식 식각시키는 제 2 단계와;
상기 제 1 마스크 패턴이 식각된 후, 측면성장법으로 제 2 질화물 반도체를 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 2 질화물 반도체층을 성장시키는 제 3 단계와;
상기 합체가 이루어진 제 2 질화물 반도체층의 상부에 제 2 마스크 패턴을 증착하는 제 4 단계와;
상기 제 7 단계 후, 제 3 질화물 반도체를 측면 성장시키되, 상기 제 2 마스크 패턴의 상부에서 제 3 질화물 반도체의 합체가 일어나기 전에, 제 3 질화물 반도체의 성장을 중지시키고, 상기 제 2 마스크 패턴을 습식 식각시키는 제 5 단계와;
상기 제 2 마스크 패턴이 식각된 후, 측면성장법으로 제 3 질화물 반도체를 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 3 질화물 반도체층을 성장시키는 제 6 단계로 구성되어있는 것을 특징으로 하는 질화물 반도체 기판의 제조방법이 제공된다.
도 1a와 1b는 종래의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도이다.
도 2는 질화갈륨의 측면성장시 결정학적 기울어짐 현상을 도시하는 모식도이다.
도 3a 내지 3f는 본 발명의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도이다.
<도면의 주요부분에 대한 부호의 설명>
10, 30, 50 : 이종기판 11, 31 : 제 1 질화갈륨 박막
12, 32 : 마스크 패턴 13, 33 : 제 2 질화갈륨 박막
14 : 결함 51, 53, 63 : AlGaN층
52, 62 : 마스크 패턴 54, 64 : 빈공간
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 3a 내지 3f는 본 발명의 측면 성장에 의한 질화물 반도체 단결정 박막 제조 공정도로서, 먼저, 사파이어, 실리콘 카바이드와 실리콘 등의 이종기판(50)의 상부에 Ⅲ-Ⅴ족 제 1 질화물 반도체층인 AlGaN 씨드층(51)을 성장시키고, 그 AlGaN 씨드층(51)의 상부에 실리콘 산화막(SiO2), 실리콘질화막(Si3O4)과 같은 유전체막 또는 W, Ta와 Pt등의 금속 박막으로 직선형의 반복적인 제 1 마스크 패턴(52)을 증착한다.(도 3a)
상기 제 1 질화물 반도체층인 AlGaN 씨드층(51)의 상부에 제 2 질화물 반도체층인 AlGaN층(53)을 측면 성장시키되, 제 1 마스크 패턴(52)의 상부에서AlGaN층(53)의 측면 성장의 합체가 일어날 전에, AlGaN의 성장을 중지시킨다.(도 3b)
그 다음, 불산(HF) 용액을 이용하여 상기 제 1 마스크 패턴(52)을 습식 식각시켜, 제 1 빈 공간(54)을 만든다.(도 3c)
그리고, 상기 제 1 마스크 패턴(52)이 식각된 후, 측면성장법으로 AlGaN을 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 2 질화물 반도체 박막층인 AlGaN층(53)을 형성한다.(도 3d)
그리고, 상기 AlGaN은 Al의 조성은 0 ≤Al ≤0.3의 범위를 갖는 것이 바람직하다.
그 후에, 상기 측면 성장에 따른 합체가 이루어진 제 2 질화물 반도체 박막층인 AlGaN층(53)의 상부에 제 2 마스크 패턴(62)을 형성(도 3e)한 다음, 제 3 질화물 반도체 박막인 AlGaN을 측면 성장시키고, 상기 제 2 마스크 패턴(62)의 상부에서 제 3 질화물 반도체 박막층인 AlGaN층(63)의 측면 성장의 합체가 일어나기 전에, AlGaN의 성장을 중지시킨 다음, 전술한 바와 같이, 상기 제 2 마스크 패턴(62)을 제거하여 빈 공간(64)을 형성한다.(도 3f)
여기서, 상기 제 2 마스크 패턴(62)은 수직적인 연장 방향에서 상기 제 1 마스크 패턴(52)이 형성되지 않은 상기 제 2 질화물 반도체 박막층인 AlGaN층(63)의 상부에 형성한다.
마지막으로, 상기 제 2 마스크 패턴(62)이 제거되어 빈 공간(64)이 형성되면, 상기 제 3 질화물 반도체 박막인 AlGaN을 계속 측면 성장시켜, 합체가 이루어진 평탄한 제 3 질화물 반도체 박막층인 AlGaN층(63)의 성장을 완료한다.(도 3g)
이러한 빈 공간은 기판과 성장된 질화물 반도체층 사이에 발생되는 내부 응력을 감소시킬 수 있는 완충역할을 수행하게 된다.
여기서, 최종 성장된 상기 제 2 질화물 반도체 박막층은 3㎛ ~ 500㎛ 범위의 두께를 성장시키는 것이 바람직하다.
본 발명은 상기 측면 성장에 따른 합체가 이루어진 제 2 질화물 반도체 박막층인 AlGaN층(63)의 상부에 전술된 도 3e ~ 도 3f 까지의 마스크 패턴 형성, 질화물 반도체 측면성장, 마스크 패턴 제거와 합체가 이루어진 평탄한 질화물 반도체 성장완료 공정을 적어도 1회 이상 더 수행하여, 결함밀도가 낮고 응력 발생을 감소시키는 질화물 반도체 기판을 제조할 수 있게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은 측면성장법에 의해 Ⅲ-Ⅴ족 질화물 반도체 박막층을 형성할 때, 측면성장도중에 성장을 중단하고, 마스크 물질을 제거한 후, 측면성장을 시행하여 합체를 이루어내는 방식을 반복적으로 수행함으로서, 측면 성장되는 질화물 박막층과 마스크물질과의 계면에서 발생하는 응력, 결함 및 기울어짐을 억제할 수 있고, 빈공간을 형성하여 부가적으로 응력을 감소시킬 수 있고, 높은 광 효율과 낮은 누설 전류 등의 우수한 물성을 가지는 소자를 제조할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (6)
- 이종기판의 상부에 제 1 질화물 반도체층을 성장시키고, 그 제 1 질화물 반도체층의 상부에 제 1 마스크 패턴을 증착하는 제 1 단계와;상기 제 1 단계 후, 제 2 질화물 반도체를 측면 성장시키되, 상기 제 1 마스크 패턴의 상부에서 제 2 질화물 반도체의 합체가 일어나기 전에, 제 2 질화물 반도체의 성장을 중지하고, 상기 제 1 마스크 패턴을 습식 식각시키는 제 2 단계와;상기 제 1 마스크 패턴이 식각된 후, 측면성장법으로 제 2 질화물 반도체를 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 2 질화물 반도체층을 성장시키는 제 3 단계와;상기 합체가 이루어진 제 2 질화물 반도체층의 상부에 제 2 마스크 패턴을 증착하는 제 4 단계와;상기 제 7 단계 후, 제 3 질화물 반도체를 측면 성장시키되, 상기 제 2 마스크 패턴의 상부에서 제 3 질화물 반도체의 합체가 일어나기 전에, 제 3 질화물 반도체의 성장을 중지시키고, 상기 제 2 마스크 패턴을 습식 식각시키는 제 5 단계와;상기 제 2 마스크 패턴이 식각된 후, 측면성장법으로 제 3 질화물 반도체를 계속 성장시켜, 합체가 이루어진 평탄한 표면을 가지는 제 3 질화물 반도체층을 성장시키는 제 6 단계로 이루어진 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 1 항에 있어서,상기 제 2 마스크 패턴은 수직적인 연장 방향에서 상기 제 1 마스크 패턴이 형성되지 않은 상기 제 2 질화물 반도체 박막층의 상부에 형성하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 4 단계부터 제 6 단계의 공정을, 합체가 이루어진 평탄한 표면을 가지는 질화물 반도체층의 상부에서 적어도 1회 이상 계속 수행하는 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 1 항에 있어서,상기 제 1 질화물 반도체 박막층 내지 제 2 질화물 반도체 박막층은 AlGaN 박막층인 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 합체를 이루는 평탄한 질화물 반도체 박막층의 두께는 3㎛ ~ 500㎛인 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
- 제 4 항에 있어서,상기 제 AlGaN 박막의 Al의 조성은 0 ≤Al ≤0.3 인 것을 특징으로 하는 질화물 반도체 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0009374A KR100427689B1 (ko) | 2002-02-21 | 2002-02-21 | 질화물 반도체 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0009374A KR100427689B1 (ko) | 2002-02-21 | 2002-02-21 | 질화물 반도체 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030069552A true KR20030069552A (ko) | 2003-08-27 |
| KR100427689B1 KR100427689B1 (ko) | 2004-04-28 |
Family
ID=32222175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0009374A KR100427689B1 (ko) | 2002-02-21 | 2002-02-21 | 질화물 반도체 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100427689B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101271723B1 (ko) * | 2011-10-06 | 2013-06-04 | 한국광기술원 | 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100537242B1 (ko) * | 1997-04-11 | 2006-02-28 | 니치아 카가쿠 고교 가부시키가이샤 | 질화물반도체의성장방법및그를이용한질화물반도체기판및질화물반도체소자 |
| FR2769924B1 (fr) * | 1997-10-20 | 2000-03-10 | Centre Nat Rech Scient | Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche |
| JP3770014B2 (ja) * | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| KR100304733B1 (ko) * | 1999-07-27 | 2001-11-01 | 양계모 | 질화물 반도체의 구조 및 그 결정성장방법 |
| KR100357116B1 (ko) * | 2000-05-01 | 2002-10-19 | 엘지전자 주식회사 | 질화물 반도체막 성장 방법 |
| KR100720537B1 (ko) * | 2000-07-04 | 2007-05-22 | 엘지전자 주식회사 | 질화물 반도체막 성장 방법 |
| KR100454907B1 (ko) * | 2002-02-09 | 2004-11-06 | 주식회사 엘지이아이 | 질화물 반도체 기판 및 그의 제조 방법 |
-
2002
- 2002-02-21 KR KR10-2002-0009374A patent/KR100427689B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100427689B1 (ko) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6100104A (en) | Method for fabricating a plurality of semiconductor bodies | |
| US8138003B2 (en) | Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches | |
| CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
| KR100425343B1 (ko) | 반도체 기판 제조방법 | |
| JP2005294793A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2000331937A (ja) | 半導体基材及びその作製方法 | |
| KR101236213B1 (ko) | 질화갈륨 기판을 형성하기 위한 프로세스 | |
| KR100357116B1 (ko) | 질화물 반도체막 성장 방법 | |
| KR100454907B1 (ko) | 질화물 반도체 기판 및 그의 제조 방법 | |
| KR100504180B1 (ko) | 질화물 화합물 반도체의 결정성장 방법 | |
| KR100427689B1 (ko) | 질화물 반도체 기판의 제조방법 | |
| JP2001274093A (ja) | 半導体基材及びその製造方法 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| KR20050029735A (ko) | 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법 | |
| KR100335111B1 (ko) | 질화물 반도체 및 그 제조 방법 | |
| KR100454908B1 (ko) | 질화갈륨 기판의 제조방법 | |
| KR100327379B1 (ko) | 질화갈륨 반도체 기판 제조 방법 | |
| KR20040036381A (ko) | 질화갈륨 기판 제조방법 | |
| KR20010019358A (ko) | 질화갈륨계 화합물 반도체의 제작방법 | |
| KR101967716B1 (ko) | 질화갈륨 웨이퍼의 제조방법 | |
| KR100720537B1 (ko) | 질화물 반도체막 성장 방법 | |
| KR100844767B1 (ko) | 질화물 기판 제조 방법 | |
| KR20040036382A (ko) | 질화갈륨 기판 제조방법 | |
| KR100461238B1 (ko) | 질화갈륨 에피층 형성방법 | |
| KR100425097B1 (ko) | ＧａＮ 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070329 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |