KR101271723B1 - 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법 - Google Patents

적층결함이 제거된 ⅲ족 질화물 기판의 제조방법 Download PDF

Info

Publication number
KR101271723B1
KR101271723B1 KR1020110101569A KR20110101569A KR101271723B1 KR 101271723 B1 KR101271723 B1 KR 101271723B1 KR 1020110101569 A KR1020110101569 A KR 1020110101569A KR 20110101569 A KR20110101569 A KR 20110101569A KR 101271723 B1 KR101271723 B1 KR 101271723B1
Authority
KR
South Korea
Prior art keywords
group iii
nitride layer
layer
group
substrate
Prior art date
Application number
KR1020110101569A
Other languages
English (en)
Other versions
KR20130037265A (ko
Inventor
주진우
전대우
황남
김자연
백종협
이상헌
송재철
오화섭
정탁
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020110101569A priority Critical patent/KR101271723B1/ko
Publication of KR20130037265A publication Critical patent/KR20130037265A/ko
Application granted granted Critical
Publication of KR101271723B1 publication Critical patent/KR101271723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 발명은 적층결함(stacking fault)이 제거된 Ⅲ족 질화물 기판의 제조방법에 관한 것으로, 보다 상세하게는 광전기화학(Photoelectrochemical) 에칭방법 또는 측면성장방법을 이용하여 적층결함(stacking fault)을 제거하는 무극성 또는 반극성(semi-polar) Ⅲ족 질화물 기판의 제조방법에 관한 것이다.
이러한 목적을 달성하기 위한 본 발명은, 무극성 또는 반극성 에피탁시층의 성장 표면을 제공하는 기판 상에 제1Ⅲ족 질화물층을 형성하는 단계; 상기 단계에서 형성된 제1Ⅲ족 질화물층 상에 복수개의 캐비티가 내부에 형성된 제2Ⅲ족 질화물층을 형성하는 단계; 상기 단계에서 형성된 소자를 전해액에 담고, 소정의 빛에너지를 조사하는 단계; 및 광전기화학반응을 통하여 상기 제2Ⅲ족 질화물층표면에 존재하는 적층결함부분을 식각하는 단계; 를 포함한다.

Description

적층결함이 제거된 Ⅲ족 질화물 기판의 제조방법{Method For Preparing Group Ⅲ-Nitride Substrate Removed Stacking fault}
본 발명은 적층결함(stacking fault)이 제거된 Ⅲ족 질화물 기판의 제조방법에 관한 것으로, 보다 상세하게는 광전기화학(Photoelectrochemical) 에칭방법 또는 측면성장방법을 이용하여 Ⅲ족 질화물층 상에 존재하는 적층결함(stacking fault)을 제거하는 무극성 또는 반극성(semi-polar) Ⅲ족 질화물 기판의 제조방법에 관한 것이다.
발광다이오드는 백라이트 광원, 표시광원, 일반 광원과 풀 칼라 디스플레이 등에 응용된다. 이러한 LED의 재료로서 대표적으로는 GaN(Gallium Nitride),AlN(Aluminum Nitride), InN(Indium Nitride) 등과 같은 Ⅲ-Ⅴ족 질화물 반도체가 알려져 있는 바, 상기 재료는 큰 에너지 밴드 갭(band-gap)을 가지고 있어서 질화물의 조성에 따라 거의 전파장 영역의 빛을 얻을 수 있는 등 광전자디바이스에 적합한 특성을 보유하고 있어 이를 이용한 발광 소자는 평판디스플레이장치, 광통신 등의 다양한 분야에서 응용되고 있다.
GaN 대표되는 Ⅲ족 질화물을 기반으로 하는 반도체는 통상적으로 c-면기판을 사용하여 (0001)면 위에 소자 구조를 제작하게 되는데, 이 경우 성장 방향을 (0001)으로 자발 분극이 형성된다. 특히 대표적인 InGaN/GaN의 양자우물 구조를 갖는 LED는 (0001)면에 구조를 성장할 경우 양자우물구조에 격자 부정합 등에 기인하는 내부 스트레인이 발생하고 이에 따른 압전기장에 의하여 양자구속스타크효과가 야기되므로 내부 양자 효율을 높이는데 한계가 존재하였다.
이러한 문제점을 해결하기 위해서 종래에는 무극성(non-polar) 또는 반극성(semi-polar) Ⅲ족 질화물을 성장시키는 방안이 제시되었다. 한국공개특허 제10-2011-0013669호(발명의 명칭: 하이드라이드 기상 에피택시에 의한 반극성(11-22) 또는 (10-13) 갈륨 질화물 성장, 2011년 4월 27일 공개)에서 역시 반극성 Ⅲ족 질화물 성장방법이 개시되었다. 다만, 이러한 방법으로 얻어진 무극성 또는 반극성 면은 동일한 수의 Ⅲ족 원자 및 질소 원자를 함유하므로 전하중성을 나타내는데, 그 결과 전체 결정은 성장방향으로 분극되지 않는다. 그러나, 이종 기판상에서 성장하는 비극성 Ⅲ족 질화물 결정은 높은 결함밀도를 나타내어 양자효율을 감소시키는 문제점을 초래하였다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 광전기화학반응(PEC)을 통해 무극성 또는 반극성 사파이어기판을 이용한 Ⅲ족 질화물 기판 제작시 표면에 발생하는 적층결함(stacking fault)를 제거하여 발광다이오드의 내부양자효율을 향상시키는 적층결함(stacking fault)이 제거된 Ⅲ족 질화물 기판의 제조방법을 제공함에 있다.
그리고, 반극성 사파이어기판에 ELOG 공정을 이용하여 보다 효율적으로 적층결함을 제거하여 발광다이오드의 내부양자효율을 향상시키는 적층결함(stacking fault)이 제거된 Ⅲ족 질화물 기판의 제조방법을 제공함에 있다.
이러한 기술적 과제를 달성하기 위한 본 발명은, 무극성 또는 반극성 에피탁시층의 성장 표면을 제공하는 기판 상에 제1Ⅲ족 질화물층을 형성하는 단계; 상기 단계를 통해 형성된 소자를 전해액에 담고, 소정의 빛에너지를 조사하는 단계; 및 광전기화학반응을 통하여 상기 제1Ⅲ족 질화물층 표면에 존재하는 적층결함부분을 식각되는 단계; 를 포함한다.
그리고, 무극성 또는 반극성 에피탁시층의 성장 표면을 제공하는 기판 상에 제1Ⅲ족 질화물층을 형성하는 단계; 상기 단계에서 형성된 제1Ⅲ족 질화물층 상에 복수개의 캐비티가 내부에 형성된 제2Ⅲ족 질화물층을 형성하는 단계; 및 상기 단계에서 형성된 제2Ⅲ족 질화물층 상에 복수개의 캐비티가 내부에 형성된 제3Ⅲ족 질화물층을 형성하는 단계; 를 포함한다.
또한, 무극성 또는 반극성 에피탁시층의 성장 표면을 제공하는 기판 상에 제1Ⅲ족 질화물층을 형성하는 단계; 상기 단계에서 형성된 제1Ⅲ족 질화물층 상에 복수개의 캐비티가 내부에 형성된 제2Ⅲ족 질화물층을 형성하는 단계; 상기 단계에서 형성된 소자를 전해액에 담고, 소정의 빛에너지를 조사하는 단계; 및 광전기화학반응을 통하여 상기 제2Ⅲ족 질화물층표면에 존재하는 적층결함부분을 식각하는 단계; 를 포함한다.
상기와 같은 본 발명에 따르면, 광전기화학반응(PEC)으로 이용한 에칭방법과 측면성장(ELOG)방법을 통해 무극성 또는 반극성 사파이어기판을 이용한 Ⅲ족 질화물 기판 제작시 발생하는 적층결함을 제거하여 발광다이오드의 내부 양자효율을 증가 시킬 수 있다.
도 1 은 본 발명의 일실시예에 따른 기판상에 제1Ⅲ족 질화물층이 형성된 모습의 정면도.
도 2a 는 본 발명의 일실시예에 따른 Ⅲ족 질화물 결정구조에서의 무극성면의 도식도.
도 2b 는 본 발명의 일실시예에 따른 Ⅲ족 질화물 결정구조에서의 반극성면의 도식도.
도 3 은 본 발명의 일실시예에 따른 제1Ⅲ족 질화물층에 포함된 적층결함의 도식도.
도 4a 는 본 발명의 일실시예에 따른 n-type의 에너지 준위도.
도 4b 는 본 발명의 일실시예에 따른 p-type의 에너지 준위도.
도 4c 는 본 발명의 일실시예에 따른 광전기화학에칭방법의 구성도.
도 5 는 본 발명의 일실시예에 따른 제2Ⅲ족 질화물층이 형성된 모습의 정면도.
도 6a 는 본 발명의 일실시예에 따른 제2Ⅲ족 질화물층에 포함된 적층결함의 도식도.
도 6b 는 본 발명의 일실시예에 따른 광전기화학에칭방법 후 2Ⅲ족 질화물층에 포함된 적층결함의 도식도.
도 7a 는 본 발명의 일실시예에 따른 제3Ⅲ족 질화물층이 형성된 모습의 정면도.
도 7b 는 본 발명의 일실시예에 따른 제3Ⅲ족 질화물층에 포함된 적층결함의 도식도.
도 8 은 본 발명의 일실시예에 따른 광전기화학에칭방법을 이용한 Ⅲ족 질화물기판 제조방법에 대한 흐름도.
도 9 는 본 발명의 일실시예에 따른 측면성장방법을 이용한 Ⅲ족 질화물기판 제조방법에 대한 흐름도.
도 10 은 본 발명의 일실시예에 따른 광전기화학에칭방법 및 측면성장방법을 이용한 Ⅲ족 질화물기판 제조방법에 대한 흐름도.
본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
본 발명의 적층결함이 제거된 Ⅲ족 질화물 기판 제조방법에 관한 것으로서, 이하, 도 1 내지 도 10 을 참조하여 본 발명을 상세하게 설명한다.
본 명세서에서 언급하는 Ⅲ족은 주기율표상의 Ⅲ족 원소와 질소에 의하여 형성된 반도체 화합물을 의미한다. 이러한 Ⅲ족 원소의 예로서, 알루미늄(Al),갈륨(Ga), 인듐(In) 등을 예시할 수 있고, 이들의 단독 또는 2 이상의 조합을 포함할 수 있다. 따라서 GaN,AiN,InN,AlGaN,AlInN,GaInN,AlInGaN 등을 포함하는 개념으로 이해할 수 있다. 이를 일반화하면, 상기 Ⅲ족 질화물은 예시적으로 '
Figure 112011077884460-pat00001
'을 따르며, 여기서 '
Figure 112011077884460-pat00002
'을 만족하다. 본 발명의 일실시예로서 Ⅲ족 질화물로 가장 많이 사용되는 GaN을 사용하는 것이 바람직할 것이나, 이에 한정되는 것은 아니다.
도 1 은 본 발명의 일실시예에 따른 기판 상에 제1Ⅲ족 질화물층이 형성된 모습의 정면도이다. 여기서 제1Ⅲ족 질화물은 각각 무극성 또는 반극성층을 의미하나, 바람직하게는 반극성층을 의미한다.
도 2a 는 본 발명의 일실시예에 따른 Ⅲ족 질화물 결정구조에서의 무극성면의 도식도이다. 여기서'무극성'이란 c-축에 대하여 수직인 결정방향(a-면 또는 m-면)을 갖는 것을 의미한다.
도 2b 는 본 발명의 일실시예에 따른 Ⅲ족 질화물 결정구조에서의 반극성면의 도식도이다. 여기서'반극성'이란 (0001)면 또는 (000-1)에 대하여 0 내지 90ㅀ사이의 결정 방향을 갖는 것을 의미한다. 이때, 반극성면은 육방단위 셀을 다각선 방향으로 가로질러 연장하고, c-축과는 90ㅀ이외의 각을 형성한다. 특히 극성층(0001)과 비교하면, 극성 벡터가 성장방향에 대하여 기울어져 있기 때문에 극성에 의한 영상이 감소하게 된다. Ⅲ족 질화물 내에서 일반적으로 관찰되는 반극성 면에는 (11-22),(1-101),(10-11),(10-13),(10-12),(20-21),(10-14) 등을 예시할 수 있으며, 다만 본 발명이 상기 구체적인 값으로 한정되는 것은 아니다. 예를 들어 (11-22)방향의 반극성 GaN의 경우 (0002) 면과 약 58ㅀ기울어져 존재한다.
상기 도 1를 참고하여 설명하면, 먼저 기판(110)상에 에픽탁시층인 제1Ⅲ족 질화물층(120)을 성장시킨다. 이때, 기판(110)은 무극성 또는 반극성 Ⅲ족 질화물 층의 성장에 적합한 기판이라면 특별한 제한없이 사용할 수 있다. 이러한 기판은 광의로는 a-면, r-면 또는 m-면과 같은 대칭적으로 동등한 면을 포함한다.
특히 기판으로서 반극성을 구현하기 위해서는 m-면 사파이어기판을 사용하는 것이 바람직하다. 이러한 기판(110)상에 질화물 층을 형성하기에 앞서, 선택적으로 반응 영역 내 잔여 산소의 제거, 수소 및/또는 질소를 이용하여 반응 영역을 어닐링 또는 열처리(예를 들면 성장온도까지 고온으로)하는 단계 등을 수행할 수 있다. 또한, 예를 들면 사파이어 기판 등의 경우, 무수 암모니아 등을 이용하여 기판 표면을 질화하는 단계를 포함할 수 있다.
또한, 상기 기판(110)상에 제1Ⅲ족 질화물층(120)을 성장시키기에 앞서, 중간층 또는 버퍼층을 형성할 수 있다. 이러한 중간층은 보다 양호한 Ⅲ족 질화물층의 물성을 얻기 위하여 선택적으로 도입되는 것으로, 예시적인 재질은 AlN, AlGaN 등의 Ⅲ-Ⅴ족 화합물뿐만 아니라 비극성, 특히 반극성 Ⅲ족 질화물 층의 성장을 촉진하는데 적합한 다른 재질일 수도 있다. 이때 MOCVD, HVPE 등과 같이 당업계에서 널리 알려진 증착 또는 층 성장 기술을 활용한다. 통상의 층 성장 기술로 예를 들면 MOCVD, HYPE, MBE 등을 이용하여 기판(또는 기판 상의 중간층)에 무극성 또는 반극성 Ⅲ족 질화물 층을 형성할 수 있으나, 보다 양호한 품질의 주형을 확보하게 위하여 MOCVD를 이용하는 것이 바람직하다.
이와 같이 선택적으로 도입되는 중간층의 치수는 특별히 한정되는 것은 아니지만, 적어도 약 10 내지 50 nm 범위일 수 있다. 또한, 일실시예로서 상기 중간층 형성을 위하여 상압 조건에서 약 550 내지 750℃로 공정 조건을 조절할 수 있는바, 이에 한정되는 것은 아니다.
제1Ⅲ족 질화물층(120)은 구체적으로 약 1 내지 10㎛, 보다 구체적으로는 약 2 내지 5㎛ 범위의 두께로 형성될 수 있다. 이와 같이 제1Ⅲ족 질화물층(120)을 형성하기 위하여, 예를 들면 약 800 내지 1100℃의 온도 및 약 200 내지 500 torr의 압력 조건 하에서 약 60 내지 300분 동안 성장반응을 수행할 수 있다. 상기 구체적인 성장 조건을 일실시예에 불과할 뿐 이에 한정되는 것은 아니다. 특히 상기 제1Ⅲ족 질화물(120)은 반극성 방향 특성을 갖는 것이 바람직하며, 구체적으로 (11-22) 방향을 갖도록 기판 특성 및 성장조건을 조절할 수 있다.
도 3 은 본 발명의 일실시예에 따른 제1Ⅲ족 질화물층에 포함된 적층결함의 도식도로서, 실제로 m-사파이어기판 상에 반극성 GaN을 성장시키면 도 3에서 보는 바와 같이 수많은 적층결함이 발생한다. 이러한 적층결함은 발광다이오드 제작시 기판으로부터 반사되는 빛을 차단하여 광추출효율을 감소시키는 문제점이 있는바, 이를 제거하는 방법을 통해 광추출효율을 증가시키는 방법을 제공한다,
상기 제1Ⅲ족 질화물층(120)의 적층결함을 제거하는 방법으로는 광전기화학(photoelectrochemical)반응을 이용한 에칭방법을 사용한다.
도 4 는 본 발명의 일실시예에 따른 광전기화학반응에 대한 도식도이다. 광전기화학반응이란 전기화학계에 빛이 관여하는 반응으로, 광전극 반응 및 광 갈바니 반응이 대표적인 반응이지만, 전기 화학반응의 결과 빛이 발생하는 전해발광 등도 포함한다. 광전기화학반응의 메커니즘은 도 4 를 통해 설명한다.
반도체는 특정의 에너지 밴드갭을 가진다. 상기 반도체는 고유의 에너지 밴드갭보다 큰 에너지를 흡수하면 전자-홀 쌍이 발생하는데, valence band에 있던 전자가 conduction band로 여기되고, 그 자리에 홀이 발생하게 된다. 반도체의 특성상 (fermi level의 평형) 반도체의 표면에서는 band bending이 발생하는데, 도 4a 는 본 발명의 일실시예에 따른 n-type의 에너지 준위도로서, n-type의 전자-홀의 이동방향을 표시하고, 도 4b 는 본 발명의 일실시예에 따른 p-type의 에너지 준위도로서 p-type의 전자-홀의 이동방향을 나타낸다. 도 4a에서 보듯이 n-type의 경우 홀이 경계 쪽으로 이동하고, 도 4b에서는 p-type의 전자가 경계 쪽으로 이동하게 된다.
도 4c 는 본 발명의 일실시예에 따른 광전기화학에칭방법의 구성도로서, 전해액(Electrolyte)으로서 수산화칼륨(KOH)이 들어있는 수조에 반도체를 넣고 소정의 빛에너지를 조사하면 전자-홀 쌍이 생성되는데, 전자는 별도의 도선으로 연결된 counter electrode로 흘러들어가고, 홀은 반도체 표면의 산화막(oxidation)을 생성한다. 이러한 산화막은 전해액인 수산화칼륨(KOH)에 의해 중화되기 때문에 반도체의 표면이 식각되는 광전기화학에칭이 가능하다. 즉, 빛(광)을 이용하여 전기-홀쌍을 만들고, 이에 생성된 산화막을 중화시켜 이를 식각하는 방법이 광전기화학에칭방법이다.
도 3 를 참고하면 제1Ⅲ질화물층을 다수개의 적층결함을 포함하는데, 실제로 적층결함과 그 외 영역은 각각 다른 밴드갭을 가지고 있다. 예를 들어, 적층결함은 zincblend GaN으로 3.2eV의 밴드갭을 가지고 있는 재질이고, 그 외 영역은 wurzite GaN으로 3.4eV의 밴드갭을 가지고 있다. 즉, 상술한 광전기화학에칭을 이용하기 위해서는 밴드갭보다 큰 에너지를 흡수해야 하는바, 3.2eV보다 크고 3.4eV보다 작은 에너지를 반도체에 투입시킨다면, 3.2eV보다 작은 밴드갭의 반도체에서는 광전기화학에칭이 발생하고, 따라서 적층결함 부분만을 선택적으로 에칭할 수 있게 된다. 광전기화학에칭방법을 거친 후 재성장을 진행하면, 적층결함이 없는 반극성 GaN 생성이 가능하여, 내부 양자효율을 보다 향상시킬 수 있는 발광다이오드를 만들 수 있는 기판을 제조할 수 있다.
다만, 상술한 광전기화학에칭방법을 이용한 Ⅲ족 질화물 기판 제조방법은 그 일실시예에 해당할 뿐 다른 방법을 제시한다. 이는 도 3에서 보듯이 적층결함이 얇고 다수 분포되어 있어, 실제적으로 적층결함부분만을 선택적으로 에칭한다는 것은 어렵다. 따라서 적층결함 부분을 어느 정도 제거한 뒤, 광전기화학 에칭을 수행한다면, 보다 효과적인 적층결함 제거가 가능할 것이다.
도 5 는 본 발명의 일실시예에 따른 제2Ⅲ족 질화물층이 형성된 모습의 정면도로서, 복수개의 캐비티(150)를 이용하면 어느 정도의 적층결함을 제거할 수 있다.
도 6a 는 본 발명의 일실시예에 따른 제2Ⅲ족 질화물층에 포함된 적층결함의 도식도이다. 제2Ⅲ족 질화물층은 제1Ⅲ족 질화물층 상에 생성되는 것으로, 삼각형의 캐비티(150)를 포함한다. 도 6a에서 보면 알 수 있듯이 삼각형 캐비티(150)가 있는 부분은 위에서 보면 적층결함이 발견되지 않는다. 도 6b 는 본 발명의 일실시예에 따른 광전기화학에칭방법 후 2Ⅲ족 질화물층에 포함된 적층결함의 도식도로서, 두 방법을 함께 사용하는 경우, 보다 효율적인 적층결함의 제거가 가능함을 알 수 있다.
도 5 는 제1Ⅲ족 질화물층 상에 측면 성장 또는 과성장 방식에 의하여 재성장된 제2Ⅲ족 질화물층(140)의 내부에 캐비티(cavity;150)가 하부의 특정패턴(도면에서는 스트라이프 패턴)의 마스크를 따라 연속적으로 형성되어 일종의 터널을 구성하는 과정을 도시하는 도면이다.
측면성장 또는 측면 과성장이라는 용어는 측면 에피탁시 과성장(LEO,ELO 또는 ELOG),PENDEO 에피탁시 등을 포함하는 개념이며, 수직 성장보다는 측면 성장을 보다 용이하게 함으로써 결함 또는 전위(dislocation)가 층 표면에 수직인 방향으로 전파되는 것을 억제할 수 있도록 하는 공정이다. 이러한 공정은 통상 MOCVD 등에 의한 c-면 GaN 성장시 결함 또는 전위를 감소시키기 위한 목적으로 당업계에서 알려져 있다.
일실시예로서 제2Ⅲ족 질화물층(140)을 성장시키는 방법으로서 측면성장방식은 암열성장(ammonothermal growth) 조건 하에서 수행될 수 있으며, 앞서 언급한 다양한 측면 성장법 중 예시적으로 ELOG 방식을 이용할 수 있다. 이때 통상의 성장방법인 MOCVD, HYPE 등이 이용될 수 있으나, 캐비티 형성에 용이한 MOCVD를 이용하는 것이 바람직하다. 이는 측면성장과정에서 역사다리 형상으로 성장하는 경향을 나타내어 캐비티, 특히 삼각형상의 캐비티를 구현하기 용이 할 수 있기 때문이다.
상기 ELOG 방식은 선택적 결정성장기술을 변형한 것으로, 이미 성장된 Ⅲ족 질화물층 상에 부분적으로 박막의 절연층을 패터닝하여 초기 성장 단계에서 발생하는 전위의 수직 전파를 방지하기 위하여 이용되고 있다. 이하에서는 ELOG 방식을 중심으로 기술한다.
도 6 을 참고로 하면, 먼저 제1Ⅲ족 질화물층(120) 또는 사파이어 기판상에 스트라이프 형태로 패턴화된 마스크층(130)을 형성한다. 이때, 스트라이프 패턴의 마스크는 전형적으로 절연성(dielectric) 재질일 수 있는바, 대표적으로는 SiO2, SiNx(예를 들면, Si3N4) 등을 들 수 있다.
상기 마스크 패턴을 형성하기 위하여, 먼저 예를 들면 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의하여 절연성 층(130)을 형성한다. 그 다음, 통상의 포토리소그래피법(상기 방법에서, 에칭을 위하여, 예를 들면 ICP-RIE 등과 같은 통상의 방식을 채택할 수 있음)을 이용하여 제1Ⅲ족 질화물층(120)상에 한 세트의 평행한 스트라이프 패턴(130)이 남도록 한다. 이때, 스트라이프 패턴의 마스크 사이의 영역을 "원도우(window) 영역"으로 일컬을 수 있다.
상기 마스크의 폭은 예를 들면 약 2 내지 50 ㎛(구체적으로는 약 2 내지 10㎛), 그리고 상기 윈도우의 폭은 약 2 내지 20 ㎛(보다 구체적으로는 약 2 내지 10㎛) 범위로 설정할 수 있다.
또한, 상기 마스크는 약 500 내지 2000 Å 두께 범위이면 적당할 수 있다. 또한, 본 실시예 1에 따르면, 상기 마스크는 평면상에 놓일 수 있는 방향 모두로 설정하여 패턴이 형성될 수 있는데, 바람직하게는 (1-100) 방향일 수 있다. 이와 같이 마스크 패턴의 방향을 고려하는 이유는 (과)성장되는 Ⅲ족 질화물층의 파셋(facet) 형성 등의 특성에 영향을 미치기 때문이다.
통상적으로, Ⅲ족 질화물, 특히 GaN의 경우, c-면(c-plane) 방향으로의 성장 속도가 다른 면들에 비하여 월등히 빠르다는 특징을 갖는다. 상술한 바와 같이 마스크(예를 들면 SiO2 재질) 패턴을 이용하여 c-면 방향으로의 성장 속도를 감소시켜 균일한 속도로 성장을 시킬 경우, 전체적인 성장층의 품질도 향상되는 것은 물론 평평하고 매끄러운 표면을 얻을 수 있다. 특히, (1-100) 방향으로 마스크 패턴을 형성할 경우, 보다 매끄러운 표면을 형성할 수 있다. 다만, 마스크를 (-1-123) 방향으로 패턴 형성할 경우, 마이크로 단위의 요철 표면이 형성될 수 있다.
따라서, 본 발명의 특정 실시예에 있어서 특정 방향의 마스크 패턴으로 반드시 한정되는 것은 아님에도 불구하고, 마스크 패턴을 (1-100) 방향으로 설정하는 것이 보다 바람직할 수 있을 것이다.
그 다음, Ⅲ족 질화물의 (재)성장 과정을 수행하는데, 이러한 (재)성장 과정은 윈도우 영역에서 시작되며, 이때, 하부의 제1Ⅲ족 질화물층(120)의 미세 구조가 재현되는 반면, 마스크 영역 위로는 성장이 일어나지 않게 된다. 시간이 경과함에 따라 윈도우 영역에서 성장되는 결정은 점차 마스크 위로 측면 성장(과성장)한다. 이처럼, Ⅲ족 질화물의 성장 층은 수직 및 측면으로 연장되는데, 이때, 측면 방향으로 성장되는 영역을 "윙(wing) 영역"이라 한다. 상기 윙 영역에서는 측면 성장에 의하여 결함이 현저히 감소된 고품질의 결정이 얻어질 수 있다.
또한, 수직 및 측면(수평) 간 연장되는 비율은 성장 조건에 의존하는바, 시간의 경과에 따라 윈도우로부터 측면(예를 들면, 오른쪽 방향)으로 연장된 질화물 과성장 층은 인접하는 윈도우로부터 측면(예를 들면, 왼쪽 방향)으로 연장된 질화물 과성장 층과 만나 합쳐질 수 있다. 그 결과, 합쳐지는 경계(boundary)의 하측에 캐비티(150)가 형성되는데, 이러한 캐비티는 마스크 패턴을 따라 연속적으로 형성되어 일종의 터널 구조를 형성한다. 상기 캐비티(150)는 공정 조건 등에 따라서는 삼각형, 정사각형, 직사각형, 원형 등의 다양한 형상을 나타낼 수 있으나, 도시된 바와 같이 삼각형 형상이 바람직할 수 있다.
상기 실시예에서는 캐비티(150)가 연속적으로 연결되어 터널로 형성되는 경우를 도시하고 있으나, 이는 바람직한 취지로 제시된 것으로서 일부 구간에서 의도적 또는 비의도적으로 폐쇄되는 경우도 본 발명의 범위에 포함될 수 있다.
상기 실시예에서는 제2Ⅲ족 질화물층(140) 내에 캐비티가 연속적으로 연결되어 일종의 터널을 형성함에 있어서 주로 반극성 Ⅲ족 질화물이 적합할 수 있으나, 본 발명이 이에 한정되는 것은 아니고, 적절한 공정 조건을 통하여 상술한 캐비티(150) 형성이 가능하다면 무극성 Ⅲ족 질화물도 가능하다.
제2Ⅲ족 질화물층(140)의 두께는, 예를 들면 약 3 내지 10 ㎛ 범위일 수 있으며, 또한 상기 캐비티의 사이즈(직경 또는 높이)는 약 2 내지 50 ㎛, 보다 구체적으로는 약 2 내지 10 ㎛ 범위일 수 있다. 이러한 수치 범위는 예시적인 것으로서, 공정 조건 등의 변경에 따라 조절 가능하다.
예를 들면, 삼각 형상의 캐비티 사이즈는 패턴 마스크의 사이즈에 따라 다르게 형성될 수 있는 바, 예를 들면 패턴의 마스크 폭이 약 7 ㎛인 경우, 삼각 형상 캐비티의 직경은 약 6 ㎛정도의 폭을 갖게 될 것이다. 만약, 마스크의 폭이 커진다면 삼각 형상 캐비티의 직경 역시 이에 비례하여 커지고, 성장시간 역시 마스크 폭이 커짐에 따라 증가하게 될 것이다.
도시된 실시예에 따른 제2Ⅲ족 질화물층(140)은 다양한 파라미터 조합에 의하여 형성(성장)될 수 있는바, 예를 들면 성장 온도는 약 700 내지 1,100℃(보다 구체적으로는 약 800 내지 1,000℃), 그리고 압력은 약 200 내지 400 mTorr 범위일 수 있다. 예를 들면, 마스크 패턴이 (1-100) 방향인 경우, 약 800 내지 1100 ℃에서 약 240 내지 600 분에 걸쳐 수행할 수 있다. 이때, 공급되는 Ga 소스(예를 들면, 트리메틸갈륨, 트리에틸갈륨 등)의 유속은 약 10 내지 30 sccm 범위일 수 있다.
상기 제2Ⅲ족 질화물층(140)은 윈도우로부터 역 사다리꼴 형상으로 성장하면서 점차 삼각 형상의 캐비티(150)를 형성하게 된다.
상술한 바와 같이 얻어진 측면 성장층은 x-선 회절(XRD) 분석에 의하여 그 특성을 나타낼 수 있는바, 무극성 및 반극성 층의 경우 통상적으로 각도(방향각)에 따라 이방성(anisotropy)을 나타낸다. 이와 관련하여, 본 실시예에서 측면 성장에 의하여 얻어질 수 있는 반극성 Ⅲ족 질화물의 경우, 예를 들면 약 300 내지 500 arc sec(FWHM 값을 arcsec로 나타낸 값(degreeㅧ3600)임) 범위를 나타내는 것이 바람직할 수 있다.
이러한 과정을 통해 제2Ⅲ족 질화물층(140)을 생성시키면, 특정부분에는 적층결함이 발생하지 않음은 도 6a를 통해 알 수 있다. 이때, 나머지 적층결함 역시 발생하지 않도록 하기 위해 캐비티(150')가 형성된 제3Ⅲ족 질화물층(160)을 제2Ⅲ족 질화물층(140)이 형성하는 방법대로 다시 진행하는 방법으로 나머지 적층결함 부분을 제거할 수도 있다.
도 7a 는 본 발명의 일실시예에 따른 제3Ⅲ족 질화물층이 형성된 모습의 정면도이다. 도 7b 는 본 발명의 일실시예에 따른 제3Ⅲ족 질화물층에 포함된 적층결함의 도식도를 나타낸다. 도 7b에서 볼 수 있듯이 캐비티를 포함한 두 층을 형성시킨다면, 적층결함을 어느 정도 제거할 수 있으나, 다만, 이 경우에는 공정이 번거롭고, 성장되는 에피의 두께가 너무 두꺼워지는 문제가 발생할 수 있다.
가장 이상적인 일실시예로서는 도 6b와 같이 ELOG 공정을 갖는 제2Ⅲ족 질화물층(140)을 생성시키고, 그 후에 광전기화학에칭방법을 통해 적층결함 부분만을 선택적으로 에칭하여 제거하는 방법일 수 있겠다.
도 8 은 본 발명의 일실시예에 따른 광전기화학에칭방법을 이용한 Ⅲ족 질화물기판 제조방법에 대한 흐름도이다.
무극성 또는 반극성 에피탁시층의 성장 표면을 제공하는 기판(110) 상에 제1Ⅲ족 질화물층(120)을 형성시킨다(S81). 여기서 본 발명의 일실시예로서 상기 무극성 또는 반극성 에피탁시층의 성장 표면을 제공하는 기판(110)은 m-면 사파이어 기판이며, 상기 제1Ⅲ족 질화물층(120)은 (11-22) 방향의 반극성층인 것을 특징으로 하나, 이에 한정되는 것은 아니다. 상기 S81 단계 이후, 상기 제1Ⅲ족 질화물층(120) 내에 생성된 적층결함을 제거하기 위해서 광전기화학에칭을 수행한다. 이때 광전기화학에칭방법은 KOH 전해액 속에 S81 단계에서 형성된 소자를 담고(S82), 빛을 조사하면, 빛에 의해 생성된 전자-홀쌍에 의해 반도체의 표면의 산화막이 생성되는데(S83), 이러한 산화막이 KOH와 중화반응을 통해 식각(S84)되면, 원하는 부분만(제1Ⅲ족 질화물층(120) 표면에 존재하는 적층결함부분)을 선택적으로 에칭할 수 있는 광전기화학에칭이 가능하다.
이 때 조사되는 빛은 식각하려는 부분의 에너지 밴드갭보다 큰 에너지이면서도, 식각하지 않으려는 부분의 에너지 밴드갭보다 작은 빛 에너지를 조사하여야만 선택적으로 식각될 수 있다.
도 9 는 본 발명의 일실시예에 따른 측면성장방법을 이용한 Ⅲ족 질화물기판 제조방법에 대한 흐름도이다.
무극성 또는 반극성 에피탁시층의 성장표면을 제공하는 기판(110) 상에 제1Ⅲ족 질화물층(120)을 형성한다(S91). 여기서 본 발명의 일실시예로서 상기 무극성 또는 반극성 에피탁시층의 성장표면을 제공하는 기판(110)은 m-면 사파이어 기판이며, 상기 제1Ⅲ족 질화물층(120)은 (11-22) 방향의 반극성층인 것을 특징으로 하지만, 이에 한정되는 것은 아니다.
상기 S91 단계를 통해 형성된 제1Ⅲ족 질화물층(120) 상에 복수개의 캐비티(150)가 내부에 형성된 제2Ⅲ족 질화물층(140)을 측면성장(lateral growth)방식에 의하여 형성한다(S92). 상기 S92 단계를 통해 형성된 제2Ⅲ족 질화물층(140) 상에 복수개의 캐비티(150')가 내부에 형성된 제3Ⅲ족 질화물층(160)을 측면성장(lateral growth)방식에 의하여 형성한다(S93). 이때 상기 S92 단계에서 만들어지는 캐비티(150)와 상기 S83 단계에서 만들어지는 캐비티(150') 간에는 서로 교차되도록 형성하여, 적층결함을 제거될 수 있도록 형성한다. 즉, 상기 S92 단계에 의해 형성된 제2Ⅲ족 질화물층(140)상에 존재하는 적층결함부분 상에 상기 캐비티(150')가 형성되도록, 제3Ⅲ족 질화물층(160)을 형성한다. 상기 S92 단계의 제2Ⅲ족 질화물층(140) 생성과정은 상기 제1Ⅲ족 질화물층(120) 상에 패턴화된 마스크층을 형성시키고(S92-1), S82-1 단계 이후 패턴화된 마스크 층이 형성된 제2Ⅲ족 질화물층(140)을 측면 성장 시키는 단계(S92-2)를 포함한다. 이때, 일 실시예로서, 상기 S92-1의 마스크 층은 (1-100) 방향으로 패턴화된 것을 특징으로 하며, Si02 또는 SiNx 재질인 것을 특징으로 한다. 상기 S93 단계 역시 S92 단계의 세부단계와 마찬가지로, 상기 S93 단계의 제3Ⅲ족 질화물층(160) 생성과정은 상기 제2Ⅲ족 질화물층 (140)상에 패턴화된 마스크층을 형성시키고(S93-1), S93-1 단계 이후 패턴화된 마스크 층이 형성된 제3Ⅲ족 질화물 층을 측면 성장 시키는 단계(S93-2)를 포함한다.
도 9 는 본 발명의 일실시예로서 광전기화학에칭방법 및 측면성장방법을 이용한 Ⅲ족 질화물 기판 제조방법에 대한 흐름도이다.
무극성 또는 반극성 에피탁시층의 성장표면을 제공하는 기판(110) 상에 제1Ⅲ질화물층을 형성한다(S101). 여기서 본 발명의 일실시예로서 상기 무극성 또는 반극성 에피탁시층의 성장표면을 제공하는 기판(110)은 m-면 사파이어 기판이며, 상기 제1Ⅲ족 질화물층(120)은 (11-22) 방향의 반극성층인 것을 특징으로하나, 이에 한정되는 것은 아니다.
상기 S101 단계를 통해 형성된 제1Ⅲ족 질화물층(120) 상에 복수개의 캐비티(150)가 내부에 형성된 제2Ⅲ족 질화물층(140)을 측면성장(lateral growth)방식에 의하여 형성한다(S102). 상기 S102 단계 이후, 상기 제2Ⅲ족 질화물층(140) 내에 생성된 적층결함을 제거하기 위해서 광전기화학에칭을 수행한다. 이때 광전기화학에칭방법은 KOH 전해액 속에 반도체를 담고(S103), 빛을 조사하면, 빛에 의해 생성된 전자-홀쌍에 의해 반도체의 표면의 산화막이 생성되는데(S104), 이러한 산화막이 KOH와 중화반응을 통해 식각(S105)되면, 원하는 부분(제2Ⅲ 질화물층(140) 표면에 존재하는 적층결함부분)만을 선택적으로 에칭할 수 있는 광전기화학에칭이 가능하다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
110; 기판
120; 제1Ⅲ족 질화물층
130,130'; 스트라이프 패턴
140; 제2Ⅲ족 질화물층
150,150'; 캐비티
160; 제3Ⅲ족 질화물층

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. (a) 무극성 또는 반극성 에피탁시층의 성장 표면을 제공하는 기판(110) 상에 제1Ⅲ족 질화물층(120)을 형성하는 단계;
    (b) 상기 (a) 단계에서 형성된 제1Ⅲ족 질화물층(120) 상에 복수개의 캐비티(150)가 내부에 형성된 제2Ⅲ족 질화물층(140)을 형성하는 단계; 및
    (c) 상기 (b) 단계에서 형성된 제2Ⅲ족 질화물층(140) 상에 복수개의 캐비티(150')가 내부에 형성된 제3Ⅲ족 질화물층(160)을 형성하는 단계; 를 포함하되,
    상기 (c) 단계는,
    상기 (b) 단계에 의해 형성된 제2Ⅲ족 질화물층(140)상에 존재하는 적층결함부분 상에 캐비티(150')가 형성되도록 제3Ⅲ족 질화물층(160)을 형성하는 단계; 를 포함하는 것을 특징으로 하는 적층결함이 제거된 Ⅲ족 질화물 기판의 제조방법.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 (b) 단계는,
    (b-1) 상기 제1Ⅲ족 질화물층(120) 상에 패턴화된 마스크층(130)을 형성하는 단계; 및
    (b-2) 상기 (b-1) 단계를 통해 형성된 마스크층(130) 상에 Ⅲ족 질화물 층을 측면 성장시키는 단계; 를 포함하는 적층결함이 제거된 Ⅲ족 질화물 기판의 제조방법.
  8. 제 5 항에 있어서,
    상기 (c) 단계는 ,
    (c-1) 상기 제2Ⅲ족 질화물층(140) 상에 패턴화된 마스크층(130')을 형성하는 단계; 및
    (c-2) 상기 (c-1) 단계를 통해 형성된 마스크층(130') 상에 Ⅲ족 질화물 층을 측면 성장시키는 단계; 를 포함하는 적층결함이 제거된 Ⅲ족 질화물 기판의 제조방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 마스크층(130,130')은 (1-100) 방향으로 패턴화 된 것을 특징으로 하는 적층결함이 제거된 Ⅲ족 질화물 기판의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020110101569A 2011-10-06 2011-10-06 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법 KR101271723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110101569A KR101271723B1 (ko) 2011-10-06 2011-10-06 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110101569A KR101271723B1 (ko) 2011-10-06 2011-10-06 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130037265A KR20130037265A (ko) 2013-04-16
KR101271723B1 true KR101271723B1 (ko) 2013-06-04

Family

ID=48438282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110101569A KR101271723B1 (ko) 2011-10-06 2011-10-06 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101271723B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160076265A (ko) * 2014-12-22 2016-06-30 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
CN109564850A (zh) * 2016-08-12 2019-04-02 耶鲁大学 通过在生长期间消除氮极性小面而在异质衬底上生长的无堆垛层错的半极性和非极性gan

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427689B1 (ko) * 2002-02-21 2004-04-28 엘지전자 주식회사 질화물 반도체 기판의 제조방법
US20060266281A1 (en) * 2004-05-18 2006-11-30 Bernard Beaumont Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427689B1 (ko) * 2002-02-21 2004-04-28 엘지전자 주식회사 질화물 반도체 기판의 제조방법
US20060266281A1 (en) * 2004-05-18 2006-11-30 Bernard Beaumont Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof

Also Published As

Publication number Publication date
KR20130037265A (ko) 2013-04-16

Similar Documents

Publication Publication Date Title
KR101105868B1 (ko) 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
JP5570116B2 (ja) 側壁を用いた選択横方向エピタキシャル成長（ｓｌｅｏ）法による無極性および半極性ｉｉｉ族窒化物の欠陥低減方法及び装置
KR101409112B1 (ko) 반도체 장치 및 그 제조 방법
US20120068192A1 (en) CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
KR101246832B1 (ko) 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
WO2012121154A1 (ja) 下地基板、窒化ガリウム結晶積層基板及びその製造方法
KR20110041611A (ko) 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP2010168273A (ja) Ｉｉｉ族窒化物半導体の製造方法、およびテンプレート基板
KR101233328B1 (ko) 무극성 또는 반극성 ⅲ족 질화물 기반 수직형 발광 다이오드 및 그 제조방법
KR101068865B1 (ko) 질화물 반도체 성장 기판 및 이를 이용한 발광 소자
US9556535B2 (en) Template for epitaxial growth, method for producing the same, and nitride semiconductor device
KR101355086B1 (ko) 나노 필러 구조를 이용한 반극성 질화물층의 제조방법
KR101271723B1 (ko) 적층결함이 제거된 ⅲ족 질화물 기판의 제조방법
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
KR20100134480A (ko) 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101393624B1 (ko) 적층결함이 제거된 반분극 질화물 소자의 제조방법
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
KR20160140214A (ko) 반도체 레이저 다이오드 및 그 제조방법
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
KR101250475B1 (ko) 절연체 패턴을 갖는 이종 기판 및 그를 이용한 질화물계 반도체 소자
KR20130093976A (ko) Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
JP7284983B2 (ja) 半導体基板の製造方法及びそれに用いる下地基板
KR100775137B1 (ko) 질화물 반도체층의 성장 방법
JP5869064B2 (ja) エピタキシャル成長用テンプレート及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 7