KR101967716B1 - 질화갈륨 웨이퍼의 제조방법 - Google Patents

질화갈륨 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101967716B1
KR101967716B1 KR1020180013960A KR20180013960A KR101967716B1 KR 101967716 B1 KR101967716 B1 KR 101967716B1 KR 1020180013960 A KR1020180013960 A KR 1020180013960A KR 20180013960 A KR20180013960 A KR 20180013960A KR 101967716 B1 KR101967716 B1 KR 101967716B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
wafer
gan
nitride wafer
manufacturing
Prior art date
Application number
KR1020180013960A
Other languages
English (en)
Inventor
이성남
김민호
Original Assignee
주식회사 루미스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루미스탈 filed Critical 주식회사 루미스탈
Priority to KR1020180013960A priority Critical patent/KR101967716B1/ko
Application granted granted Critical
Publication of KR101967716B1 publication Critical patent/KR101967716B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 질화갈륨 웨이퍼의 제조방법에 관한 것으로, 질화갈륨 재질이 아닌 이종 기판 상에서 성장된 뒤에 분리된 질화갈륨 웨이퍼에 발생한 휨 현상을 제거하여 질화갈륨 웨이퍼를 제조하는 방법으로서, 휨 현상이 발생한 질화갈륨 웨이퍼의 이종 기판에서 분리된 측 표면에 추가로 질화갈륨을 성장시키는 공정을 수행하는 것을 특징으로 한다.
본 발명은, 휨 정도가 커서 기존에 불량으로 취급되어 폐기 처리 되었던 질화갈륨 웨이퍼의 휨 현상을 제거함으로써, 사용가능한 질화갈륨 웨이퍼로 제조할 수 있는 효과가 있다.
결국, 기존에 불량 처리하였던 웨이퍼를 제품으로 생산함으로써, 질화갈륨 웨이퍼의 제조 수율을 향상시키고 생산 원가를 절감시킬 수 있는 뛰어난 효과가 있다.

Description

질화갈륨 웨이퍼의 제조방법{MANUFACTURING METHOD FOR GaN WAFER}
본 발명은 질화갈륨 웨이퍼를 제조하는 방법에 관한 것으로, 더욱 자세하게는 이종의 기판에서 성장되어 휨을 수반하는 질화갈륨 웨이퍼의 휨을 제거하는 질화갈륨 웨이퍼의 제조방법에 관한 것이다.
현재 III족 질화물 반도체인 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 질화인듐갈륨(InGaN), 질화갈륨알루미늄(GaAlN) 등의 반도체 물질은 발광다이오드(LED)나 레이저 다이오드(LD) 등의 광학소자 및 전자소자로 많은 관심을 받고 있다.
일반적으로 질화물 반도체는 사파이어(Al2O3), 실리콘(Si), 실리콘카바이드(SiC)와 같은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 등의 방법으로 성장시켜 제조하고 있다. 그러나 이종 기판에 성장된 질화물 반도체는 결함이 많아서 소자를 제조할 때에 효율 및 신뢰성을 저하시키는 문제를 야기한다. 따라서 가장 좋은 질화물 반도체 소자를 제조하기 위해서는 동일 물질을 기판으로 사용하는 것이 가장 좋은 방법이다. 예를 들자면, 질화갈륨 LED의 특성향상을 올리기 가장 좋은 방법은 동일 물질의 질화갈륨 웨이퍼를 사용하여 그 위에 질화갈륨 LED를 제조하는 것이라 할 수 있다.
그러나 질화물 반도체는 용융시키기 어려운 특성으로 인해 벌크(Bulk) 결정 성장이 매우 어려워 기판으로 사용할 제품을 제조하지 못하고 있으며, 대부분의 질화물 반도체 웨이퍼는 이종기판에 반도체를 두껍게 성장시킨 후 질화물 반도체층 만을 분리시키는 방법으로 기판을 제조하고 있다.
한편, 질화갈륨 웨이퍼를 제조하는 다양한 방법 중 질화갈륨층과 사파이어기판을 분리하는 기술로는 레이저를 이용하여 질화물 반도체를 분리하는 방법인 레이저 리프트 오프(LLO; Laser Lift-Of) 방법[Japanese Journal of Applied Physics. Vol. 38, L217 (1999)]이 많이 사용되고 있으나, 대면적 질화물 반도체 기판의 분리 시에 국부적으로 발생되는 큰 에너지로 인해 깨짐 현상이 발생하는 문제가 있다.
다른 방법으로서, 실리콘옥사이드(SiO2)의 패터닝(Patterning)을 활용하여 갈륨아세나이드(GaAs) 기판 위에 질화물 반도체를 성장시킨 후 갈륨아세나이드 기판을 에칭하는 방법(대한민국 등록특허 10-0915268)이 있다. 이와 같은 패터닝 방법은 결함 감소에는 탁월한 효과를 보이나, 국부적으로 결함이 밀집된 영역이 발생하여 반도체 웨이퍼 제조 시에 전체 면적을 모두 소자화 시키기 어렵다는 단점이 있다.
또 다른 방법으로서, 성장용 베이스 기판과 질화물 반도체층 사이에 메탈 마스크층을 형성하고 물리적으로 취약한 구조를 형성하여, 베이스 기판과의 물질적 차이로 발생하는 응력을 활용한 자연적으로 분리하는 방법(대한민국 등록특허 10-0680670)이 제시되어 사용되고 있다. 그러나 이와 같은 방법은 MOCVD(Metal Organic Chemical Vapor Deposition)와 HVPE(Hydride Vapor Phase Epitaxy)를 모두 이용하는 복잡한 질화물 성장 방법을 갖고 있어 공정이 복잡할 뿐만 아니라, 응력을 완벽히 제거할 수 없어 휨 또는 깨짐 현상이 발생할 확률이 높아 웨이퍼 생산 수율의 감소 이유가 된다.
질화갈륨 웨이퍼의 휨(bowing) 현상은 질화갈륨을 성장시킨 이종 기판과의 격자상수 및 열팽창계수의 차이에 의해서, 도 8에 도시된 것과 같이 이종 기판(100)에서 성장된 GaN 후막(210)을 기판에서 분리하여 제조된 질화갈륨 웨이퍼(200)가 휘어지는 현상이다.
도시된 것과 같이, 질화갈륨 웨이퍼의 표면을 기준으로 휨(Bow)정도를 측정하게되며, 측정 방법으로는 광학적 레이저를 반사시켜 측정하거나, XRD(X-ray diffraction)을 통한 측정을 수행한다. 광학적 레이저를 사용하여 측정할 때는 기판의 최고점과 최저점에서의 반사된 빔의 위치변화를 측정하며, XRD를 이용할 때는 GaN 결정으로 반사된 X-레이 빔의 위치 변화를 관찰하여 측정한다.
휘어진 웨이퍼는 사용이 어렵기 때문에, 기준치 이상의 휨이 발생한 경우에 해당 웨이퍼를 불량 처리하고 있으며, 질화갈륨 웨이퍼의 생산 수율을 떨어뜨리고 생산 원가를 높이는 큰 원인 중에 하나이다.
대한민국 등록특허 10-0915268 대한민국 등록특허 10-0680670
Japanese Journal of Applied Physics. Vol. 38, L217 (1999)
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 낮은 결함 밀도의 고품위 특성을 갖는 것과 동시에, 생산 수율에 치명적인 불량 요인이 되는 휨 현상을 해결하는 질화갈륨 웨이퍼의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 의한 질화갈륨 웨이퍼의 제조방법은, 질화갈륨 재질이 아닌 이종 기판 상에서 성장된 뒤에 분리된 질화갈륨 웨이퍼에 발생한 휨 현상을 제거하여 질화갈륨 웨이퍼를 제조하는 방법으로서, 휨 현상이 발생한 질화갈륨 웨이퍼의 이종 기판에서 분리된 측 표면에 추가로 질화갈륨을 성장시키는 공정을 수행하는 것을 특징으로 한다.
본 발명에 따르면 휨 정도가 커서 기존에 불량으로 취급되어 폐기 처리 되었던 질화갈륨 웨이퍼의 휨 현상을 제거하여 사용가능한 질화갈륨 웨이퍼를 제조할 수 있다.
이때, 추가로 질화갈륨을 성장시키는 공정이 HVPE 방법으로 수행되며, 성장 온도는 940℃ 내지 1000℃ 범위 내에서 선택되고, 성장속도는 시간당 15㎛ 내지 30㎛ 범위 내에서 선택되며, NH3 와 GaCl의 가스비율은 10:1 ~ 25:1의 범위내에서 선택되어지는 것이 바람직하다.
그리고 추가로 질화갈륨을 성장시키는 공정이 질화갈륨 웨이퍼의 휨 정도가 -20 ~ +20㎛ 가 될 때까지 수행하는 것이 바람직하다.
추가로 질화갈륨을 성장시키는 공정 전에, 휨 현상이 발생한 질화갈륨 웨이퍼의 이종 기판에서 분리된 측 표면을 식각하는 공정을 더 수행하면, 추가로 질화갈륨을 성장시키는 공정으로 휨을 제거하는 효율이 향상된다.
상술한 바와 같이 구성된 본 발명은, 휨 정도가 커서 기존에 불량으로 취급되어 폐기 처리 되었던 질화갈륨 웨이퍼의 휨 현상을 제거함으로써, 사용가능한 질화갈륨 웨이퍼로 제조할 수 있는 효과가 있다.
결국, 기존에 불량 처리하였던 웨이퍼를 제품으로 생산함으로써, 질화갈륨 웨이퍼의 제조 수율을 향상시키고 생산 원가를 절감시킬 수 있는 뛰어난 효과가 있다.
도 1은 내지 도 3은 본 발명의 실시예에 따른 질화갈륨 웨이퍼의 제조방법을 나타낸 모식도이다.
도 4는 상기한 과정으로 제조된 질화갈륨 웨이퍼의 단면을 촬영한 SEM 사진 및 그에 대한 CL 분석 결과이다.
도 5는 본 실시예에서 질화갈륨 웨이퍼에 GaN 박막을 추가 형성한 단면을 촬영한 SEM 사진 및 그에 대한 CL 분석 결과이다.
도 6은 GaN 박막 성장 온도에 따른 질화갈륨 웨이퍼의 휨 변화량을 측정한 결과이다.
도 7은 GaN 박막 성장 속도에 따른 GaN 후막의 휨 변화량을 측정한 결과이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 설명하기 위하여 이하에서는 본 발명의 바람직한 실시예를 예시하고 이를 참조하여 살펴본다.
먼저, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니며, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 또한 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 1은 내지 도 3은 본 발명의 실시예에 따른 질화갈륨 웨이퍼의 제조방법을 나타낸 모식도이다.
먼저 본 발명을 적용하기에 앞서, 도 1과 같이, 사파이어 기판(100)을 사용하여 질화갈륨 웨이퍼를 제조한다.
본 실시예에서는 HVPE(Hydride Vapor Phase Epitaxy) 방법으로 사파이어 기판(100) 위에 GaN 후막(210)을 성장시켰으며, 반응관의 온도는 1020℃ 내지 1080℃ 범위이고, 갈륨클로라이드(GaCl)와 암모니아(NH3) 가스비율은 1:3 ~ 1:15 범위이며, 분위기 가스로는 질소 또는 수소를 사용하고, 성장속도는 시간당 50㎛ ~ 300㎛ 의 범위로 GaN 후막(210)을 성장시켰다.
다음으로 도 2와 같이, GaN 후막(210)을 사파이어 기판(100)에서 분리하여 질화갈륨 웨이퍼(200)를 제조한다.
GaN 후막(210)을 분리하는 방법은 LLO(Laser lift-off) 또는 자연분리 방법 등이 제한 없이 적용될 수 있다. 다만, 본 발명은 추가 공정으로 GaN 후막의 휨 현상을 제거하기 때문에 휨 현상을 제거하거나 방지하기 위한 특별한 공정 없이 분리만을 목적으로 하는 방법을 적용하는 것이 바람직하다. 따라서 사파이어 기판(100)에서 분리된 질화갈륨 웨이퍼(200)는 휨 현상을 나타낸 경우가 생긴다. 본 실시예에서는 이종 재질인 사파이어 기판을 사용하였기 때문에, 사파이어 기판이 접하였던 반대편(위쪽)으로 휘어지는 형태가 된다.
도 4는 상기한 과정으로 제조된 질화갈륨 웨이퍼의 단면을 촬영한 SEM 사진 및 그에 대한 CL(Cathode-luminescence) 분석 결과이다.
380㎛의 두께로 성장되어 분리된 질화갈륨 웨이퍼에 대한 도 4 왼쪽의 SEM 사진에서는 사파이어 기판에 인접한 면과 반대쪽 면의 차이가 잘 관찰되지 않지만, 도 4 오른쪽의 CL을 통한 결함 분석결과에서는 사파이어 기판과 분리된 측인 아래쪽 표면에서 다량의 결함영역이 존재하고 위쪽으로 올라 갈수로 결함이 적은 것을 확인할 수 있다. 이에 따라서, 본 명세서에서는 이종 기판인 사파이어 기판에 분리된 측 표면을 '결함면'으로 표현하고, 반대쪽 표면을 '저결함면'으로 표현한다.
이러한 원인은 사파이어 기판과 성장하는 질화갈륨과의 격자 불일치 및 열팽창 계수 등의 물리적 차이로 인해 초기 성장되는 질화갈륨층은 다량의 결함이 발생하기 때문이며, 성장두께가 증가할 수로 이러한 결함이 감소하기 때문이다. 예를 들면 결함면에서의 결함밀도는 대략 1×1010/cm2 이상인데 비해 저결함면에서의 결함밀도는 1×107/cm2 이하로 대략 1000배 이상의 결함밀도 차이가 발생한다. 이러한 큰 결함밀도의 차이는 질화갈륨 웨이퍼의 휨 현상을 증가 시키는 가장 큰 원인 중의 하나이다.
상기한 방법으로 제조되어 휨 현상이 발생한 질화갈륨 웨이퍼에 대하여, 도 3에 도시된 것과 같이, 결함면에 GaN 박막(300)을 추가 성장시킨다.
일반적으로 도 8의 기준으로 측정된 휨(Bow)이 -20 ~ +20㎛ 범위를 벗어나는 경우에, 질화물 웨이퍼의 불량으로 평가하여 폐기 처분한다. 본 실시예에서는 이러한 폐기 처분 대상인 질화물 웨이퍼의 휨 현상을 제거하여, 사용이 가능한 질화물 웨이퍼를 최종 제조한다.
GaN 박막(300)은 HVPE 방법으로 질화갈륨 웨이퍼(200)의 결함면에 성장시켰다.
도 5는 본 실시예에서 질화갈륨 웨이퍼에 GaN 박막을 추가 형성한 단면을 촬영한 SEM 사진 및 그에 대한 CL 분석 결과이다.
도 5 왼쪽의 SEM 사진에서 확인되는 것과 같이, 질화갈륨 웨이퍼의 결함면 표면에서 38㎛ 두께로 GaN 박막(추가성장 층)을 추가 성장시켰다. 도 5 오른쪽의 CL 분석 결과를 확인해 보면 결함면 쪽에 검게 보이는 부분은 결함밀도가 높은 것을 의미한다. 질화갈륨은 전자빔의 충돌에 의해 발광을 하는 물질이고, 결함에 의해 발광현상이 감소되기 때문에 결함면에서와 같이 결함이 많은 영역은 어둡게 나타나고 그리고 결함이 적어질수록 밝게 보는 것이다. 한편, 결함면 아래쪽으로 추가 성장된 GaN 박막을 보면 결함면보다는 밝은 부분이 관찰되는데 이는 결함면에서보다 결함이 감소했기 때문이다. 즉 결함면 위에 추가성장을 통해 결함면 방향 쪽의 결함을 개선 된 것으로 확인된다.
또한, 질화갈륨 웨이퍼의 결함면에 GaN 박막을 추가 성장시킴으로써, 사용이 가능할 수준으로 질화갈륨 웨이퍼의 휨 현상이 감소하였다. 이와 같이 휨 현상이 감소한 질화갈륨 웨이퍼에 대하여, 위쪽의 저결함면에 대하여 표면 처리를 수행함으로써 제품으로서의 질화갈륨 웨이퍼가 완성된다.
이하에서는 질화갈륨 웨이퍼의 휨 현상 감소에 대하여 자세하게 확인하도록 한다.
먼저, GaN 박막을 추가로 성장시키는 온도에 따른 질화갈륨 웨이퍼의 휨 변화를 살펴보았다.
질화갈륨 웨이퍼의 결함면에서 GaN 박막을 추가로 성장시키는 과정에서, 다른 조건은 동일하게 하고, 성장온도를 940℃ 내지 1030℃ 범위에서 30℃ 간격으로 다르게 하였으며, GaN 박막을 추가로 성장시킨 뒤에 질화갈륨 웨이퍼의 휨 변화량을 관찰하였다.
도 6은 GaN 박막 성장 온도에 따른 질화갈륨 웨이퍼의 휨 변화량을 측정한 결과이다.
도 6에서 변화량(ΔBow/Δt)은 GaN 박막 성장 두께(t) 변화에 따른 질화갈륨 웨이퍼의 휨(Bow)이 변화한 정도를 나타낸 것이며, 970℃에서 GaN 박막을 1㎛ 추가 성장시킬 때에 약 11㎛의 휨이 개선되어 가장 큰 변화를 보였다. 970℃보다 성장 온도가 높거나 낮은 경우에도 변화량이 상대적으로 적기는 하지만, 질화갈륨 웨이퍼의 휨을 개선하는 효과를 얻을 수 있음을 알 수 있다.
이러한 결과에 따르면, 질화갈륨 웨이퍼의 휨 정도를 기준으로 GaN 박막의 성장온도와 두께를 조절하여 질화갈륨 웨이퍼의 휨을 완전히 제거할 수 있음을 나타낸다. 예를 들면, 질화갈륨 웨이퍼의 휨이 100㎛ 정도로 큰 경우에는 휨 개선 속도가 빠른 970℃ 에서 GaN 박막을 9㎛ 추가 성장시킴으로써 거의 모든 휨이 제거 될 수 있다. 또한, 질화갈륨 웨이퍼의 휨이 30㎛ 정도로 상대적으로 경우에는 1000℃ 에서 GaN 박막을 5㎛ 추가 성장시킴으로써 쉽게 휨을 제거할 수 있다.
이때, 질화갈륨 웨이퍼의 휨 정도가 0이 되도록 정밀하게 조절해야만 하는 것은 아니며, 질화갈륨 웨이퍼가 불량 판정을 받지 않는 범위인 -20 ~ +20㎛ 가 되도록 조절하는 것이 바람직하다.
다음으로, GaN 박막을 추가로 성장시키는 속도에 따른 GaN 후막의 휨 변화를 살펴보았다.
GaN 후막의 결함면에서 GaN 박막을 추가로 성장시키는 과정에서, 성장온도를 1000℃로 고정하는 등 다른 조건은 동일하게 하고, 성장 속도를 19㎛/hr 부터 38㎛/hr 까지 다르게 하였으며, GaN 박막을 추가로 성장시킨 뒤에 GaN 후막의 휨 변화량을 관찰하였다.
도 7은 GaN 박막 성장 속도에 따른 GaN 후막의 휨 변화량을 측정한 결과이다.
GaN 박막의 성장속도가 19㎛/hr에서 38㎛/hr로 증가함에 따라서, 1㎛ 추가 성장에 따른 휨 변화량이 4㎛에서 8㎛까지 증가하였으며, GaN 박막의 성장 속도가 빠를수록 더 얇은 GaN 박막의 추가 성장으로도 GaN 후막의 휨을 제거할 수 있음을 알 수 있다.
또한, GaN 박막을 추가로 성장시키는 과정에서의 가스 비율에 따른 GaN 후막의 휨 변화를 살펴본 결과, 갈륨클로라이드(GaCl)와 암모니아(NH3)의 가스비율에서 암모니아의 비율이 높을수록 휨의 변화가 큰 것으로 나타났다.
추가적인 실험 결과를 통해서 확인된, 질화갈륨 웨이퍼의 휨 제거를 위한 GaN 박막의 추가 성장 공정의 바람직한 조건은, 반응관의 온도는 940℃ 내지 1000℃ 범위이고, 갈륨클로라이드(GaCl)와 암모니아(NH3) 가스비율은 1:10 ~ 1:25 범위이며, 성장속도는 시간당 15㎛ ~ 30㎛ 의 범위이다.
성장 온도는 970℃에서 휨 제거 속도가 제일 빠르고, 이보다 높거나 낮아지는 경우에 제거 효율이 점차 감소하므로, 940℃ 내지 1000℃ 범위에 수행되는 것이 바람직하다.
성장 속도의 경우에, 성장 속도가 빠를수록 휨을 제거하는 효율이 향상되지만, 너무 빠르게 성장시키는 경우에 질화갈륨 웨이퍼의 품질이 나빠지는 단점이 있으므로, 시간당 15㎛ ~ 30㎛ 의 범위가 바람직하다.
가스 혼합 비율의 경우, 암모니아의 비율이 높을수록 휨을 제거하는 효율이 향상되지만, 암모니아의 비율이 너무 높아지는 경우에 질화갈륨 웨이퍼의 품질이 나빠지는 단점이 있으므로, 갈륨클로라이드(GaCl)와 암모니아(NH3) 가스비율은 1:10 ~ 1:25 범위가 바람직하다.
나아가 질화갈륨 웨이퍼의 휨이 클수록 GaN 박막 추가 성장에 따른 휨 개선이 더 많이 나타나는 것으로 관찰된 반면에, 질화갈륨 웨이퍼의 결함이 높을 수록 휨의 개선이 적게 나타나는 것으로 관찰되었다. 따라서 추가적인 GaN 박막을 성장시키기 전에 결함면의 표면을 2~20㎛ 식각하면, 결함이 상대적으로 더 높은 표면이 제거됨으로써 결함이 감소하는 결과가 되며, 최종적으로 GaN 박막 추가 성장에 따른 휨 제거 효과가 높아진다. 이때 에칭은 건식식각 및 KOH 또는 인산과 같은 용액을 이용한 습식식각이 모두 가능하다.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판
200: 질화갈륨 웨이퍼
210: GaN 후막
300: GaN 박막

Claims (4)

  1. 질화갈륨 재질이 아닌 이종 기판 상에서 성장된 뒤에 분리된 질화갈륨 웨이퍼에 발생한 휨 현상을 제거하여 질화갈륨 웨이퍼를 제조하는 방법으로서,
    휨 현상이 발생한 질화갈륨 웨이퍼의 이종 기판에서 분리된 측 표면에 추가로 질화갈륨을 성장시키는 공정을 수행하는 것을 특징으로 하는 질화갈륨 웨이퍼의 제조방법.
  2. 청구항 1에 있어서,
    추가로 질화갈륨을 성장시키는 공정이 HVPE 방법으로 수행되며,
    성장 온도는 940℃ 내지 1000℃ 범위내에서 선택되고, 성장속도는 시간당 15㎛ 내지 30㎛ 범위내에서 선택되며, NH3 와 GaCl의 가스비율은 10:1 ~ 25:1의 범위내에서 선택되어지는 것을 특징으로 하는 질화갈륨 웨이퍼의 제조방법.
  3. 청구항 1에 있어서,
    추가로 질화갈륨을 성장시키는 공정이 질화갈륨 웨이퍼의 휨 정도가 -20 ~ +20㎛ 가 될 때까지 수행하는 것을 특징으로 하는 질화갈륨 웨이퍼의 제조방법.
  4. 청구항 1에 있어서,
    추가로 질화갈륨을 성장시키는 공정전에
    성장시키고자 하는 질화갈륨 표면을 2 ~ 20㎛ 깊이로 제거하는 단계를 포함하는 것을 특징으로 하는 질화갈륨 웨이퍼의 제조방법.
KR1020180013960A 2018-02-05 2018-02-05 질화갈륨 웨이퍼의 제조방법 KR101967716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180013960A KR101967716B1 (ko) 2018-02-05 2018-02-05 질화갈륨 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180013960A KR101967716B1 (ko) 2018-02-05 2018-02-05 질화갈륨 웨이퍼의 제조방법

Publications (1)

Publication Number Publication Date
KR101967716B1 true KR101967716B1 (ko) 2019-04-10

Family

ID=66164009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180013960A KR101967716B1 (ko) 2018-02-05 2018-02-05 질화갈륨 웨이퍼의 제조방법

Country Status (1)

Country Link
KR (1) KR101967716B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680670B1 (ko) 2002-06-28 2007-02-09 히다치 덴센 가부시끼가이샤 다공질 기판과 그의 제조 방법, 및 GaN계 반도체 적층기판과 그의 제조 방법
KR20090015611A (ko) * 2007-08-09 2009-02-12 삼성코닝정밀유리 주식회사 질화갈륨 기판의 제조 방법
KR100915268B1 (ko) 2002-04-30 2009-09-03 스미토모덴키고교가부시키가이샤 질화갈륨성장용 기판 및 질화갈륨성장용 기판의 제조방법 및 질화갈륨기판의 제조방법
KR20120063716A (ko) * 2010-12-08 2012-06-18 (재)나노소자특화팹센터 기판 재사용을 위한 반도체 소자 제조 방법
KR20130115584A (ko) * 2012-04-12 2013-10-22 주식회사 루미스탈 휨이 없는 질화갈륨 자립기판 제조 방법
KR20140003312A (ko) * 2012-06-29 2014-01-09 삼성코닝정밀소재 주식회사 질화갈륨 기판 제조방법 및 이에 의해 제조된 질화갈륨 기판
KR20170033118A (ko) * 2015-09-16 2017-03-24 주식회사 루미스탈 표면 가공을 통해 휨을 제어하는 질화물 반도체 기판 제조 방법
KR20170033987A (ko) * 2015-09-18 2017-03-28 한국세라믹기술원 프리 스탠딩 질화갈륨 기판의 휨 제어방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915268B1 (ko) 2002-04-30 2009-09-03 스미토모덴키고교가부시키가이샤 질화갈륨성장용 기판 및 질화갈륨성장용 기판의 제조방법 및 질화갈륨기판의 제조방법
KR100680670B1 (ko) 2002-06-28 2007-02-09 히다치 덴센 가부시끼가이샤 다공질 기판과 그의 제조 방법, 및 GaN계 반도체 적층기판과 그의 제조 방법
KR20090015611A (ko) * 2007-08-09 2009-02-12 삼성코닝정밀유리 주식회사 질화갈륨 기판의 제조 방법
KR20120063716A (ko) * 2010-12-08 2012-06-18 (재)나노소자특화팹센터 기판 재사용을 위한 반도체 소자 제조 방법
KR20130115584A (ko) * 2012-04-12 2013-10-22 주식회사 루미스탈 휨이 없는 질화갈륨 자립기판 제조 방법
KR20140003312A (ko) * 2012-06-29 2014-01-09 삼성코닝정밀소재 주식회사 질화갈륨 기판 제조방법 및 이에 의해 제조된 질화갈륨 기판
KR20170033118A (ko) * 2015-09-16 2017-03-24 주식회사 루미스탈 표면 가공을 통해 휨을 제어하는 질화물 반도체 기판 제조 방법
KR20170033987A (ko) * 2015-09-18 2017-03-28 한국세라믹기술원 프리 스탠딩 질화갈륨 기판의 휨 제어방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Japanese Journal of Applied Physics. Vol. 38, L217 (1999)

Similar Documents

Publication Publication Date Title
KR100616656B1 (ko) 질화갈륨계 단결정 기판의 제조방법 및 제조장치
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
JP4932121B2 (ja) Iii−v族窒化物系半導体基板の製造方法
KR100682879B1 (ko) 결정 성장 방법
US7915698B2 (en) Nitride semiconductor substrate having a base substrate with parallel trenches
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
KR20030007896A (ko) 갈륨 나이트라이드층 형성방법
JPWO2011108706A1 (ja) 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
US12074247B2 (en) Nanorod production method and nanorod produced thereby
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
KR102071034B1 (ko) 질화물 기판 제조 방법
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
CN106536794B (zh) 氮化镓衬底
KR101967716B1 (ko) 질화갈륨 웨이퍼의 제조방법
JP2012066943A (ja) 窒化物半導体形成用基板及び窒化物半導体
JP2004051446A (ja) 酸化物単結晶薄膜形成方法および半導体薄膜形成方法
KR20000066758A (ko) 질화갈륨 반도체 레이저 기판의 제조방법
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
KR102383392B1 (ko) 질화물 반도체의 결함 검사 방법
KR100427689B1 (ko) 질화물 반도체 기판의 제조방법
CN106486339B (zh) GaN薄膜的制备方法
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
KR20090044707A (ko) 화합물 반도체 기판 제조방법
JP2004311988A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant