CN113964079A - Sti结构及其形成方法 - Google Patents
Sti结构及其形成方法 Download PDFInfo
- Publication number
- CN113964079A CN113964079A CN202111119219.XA CN202111119219A CN113964079A CN 113964079 A CN113964079 A CN 113964079A CN 202111119219 A CN202111119219 A CN 202111119219A CN 113964079 A CN113964079 A CN 113964079A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- forming
- linear
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本申请公开了一种STI结构及其形成方法，该方法包括：在衬底中形成沟槽，衬底上依次形成有衬垫氧化层和硬掩模层；通过ISSG工艺形成致密氧化层，致密氧化层覆盖硬掩模层和沟槽的表面；在致密氧化层上形成线性氮化层；进行氧化处理；在线性氧化层上形成缓冲层；在缓冲层上形成氧化层，氧化层填充沟槽；去除沟槽外的氧化层、缓冲层、线性氮化层以及致密氧化层。本申请通过在STI结构的形成过程中，在依次形成致密氧化层和线性氮化层后，通过进行氧化处理，沉积缓冲层，从而降低了后续形成的氧化层的膜内应压力对线性氮化层的破坏，提高了器件的可靠性和良率。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种STI结构及其形成方法。
背景技术
浅槽隔离(shallow trench isolation，STI)结构作为半导体器件的有源区(active area，AA)之间的绝缘结构被广泛应用于半导体制造业中。
相关技术提供了一种STI结构的形成方法，包括：在衬底中形成沟槽；通过现场水汽生成(in-situ steam generation，ISSG)工艺在沟槽的表面形成致密氧化层；在致密氧化层上形成线性氮化层；在沟槽中填充氧化层。
然而，相关技术中提供的STI结构的形成方法，在填充氧化层后，氧化层产生的压应力会造成线性氮化层的畸变(distortion)，从而影响器件的形貌，降低了器件的可靠性。
发明内容
本申请提供了一种STI结构及其形成方法，可以解决相关技术中提供的STI结构的形成方法容易导致线性氮化层畸变的问题。
一方面，本申请实施例提供了一种STI结构的形成方法，包括：
在衬底中形成沟槽，所述衬底上依次形成有衬垫氧化层和硬掩模层；
通过ISSG工艺形成致密氧化层，所述致密氧化层覆盖所述硬掩模层和所述沟槽的表面；
在所述致密氧化层上形成线性氮化层；
进行氧化处理；
在所述线性氧化层上形成缓冲层；
在所述缓冲层上形成氧化层，所述氧化层填充所述沟槽；
去除所述沟槽外的氧化层、缓冲层、线性氮化层以及致密氧化层。
可选的，所述进行氧化处理，包括：
通入氧气，使所述线性氮化层的表面被氧化。
可选的，所述缓冲层包括硅氧化物；
所述在所述线性氧化层上形成缓冲层，包括：
在所述线性氧化层上沉积硅氧化物，形成所述缓冲层。
可选的，所述在所述缓冲层上形成氧化层，包括：
通过HDP CVD工艺在所述缓冲层上沉积硅氧化物，形成所述氧化层。
可选的，所述去除所述沟槽外的氧化层、缓冲层、线性氮化层以及致密氧化层，包括：
进行平坦化处理，直至所述沟槽外的线性氮化层暴露；
刻蚀去除所述沟槽外的线性氮化层；
进行刻蚀，去除所述沟槽外的致密氧化层，使所述沟槽内的缓冲层和氧化层的高度降低；
去除所述硬掩模层，使剩余的缓冲层和氧化层高于所述沟槽；
进行APC处理。
可选的，所述硬掩模层包括氮化层。
可选的，所述进行平坦化处理，包括：
通过CMP工艺进行所述平坦化处理。
可选的，所述衬底用于形成CIS。
另一方面，本申请实施例提供了一种包含STI结构的器件，包括：
衬底，所述衬底中形成有所述STI结构，所述STI结构从外向内依次包括致密氧化层、线性氮化层、缓冲层和氧化层；
其中，在所述STI结构的形成过程中，在形成所述线性氮化层后，进行氧化处理。
可选的，所述缓冲层包括硅氧化物。
本申请技术方案，至少包括如下优点：
通过在STI结构的形成过程中，在依次形成致密氧化层和线性氮化层后，通过进行氧化处理，沉积缓冲层，从而降低了后续形成的氧化层的膜内应压力对线性氮化层的破坏，提高了器件的可靠性和良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的STI结构的形成方法的流程图；
图2至图11是是本申请一个示例性实施例提供的STI结构的形成示意图；
图12是本申请一个示例性实施例提供的STI结构的形成方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的STI结构的形成方法的流程图，该方法包括：
步骤101，在衬底中形成沟槽，衬底上依次形成有衬垫氧化层和硬掩模层。
参考图2，其示出了在衬底中形成沟槽的剖面示意图。如图2所示，衬底210上依次形成有衬垫氧化层220和硬掩模层230。示例性的，步骤101包括但不限于：通过光刻工艺在硬掩模层230上覆盖光阻，暴露出目标区域(沟槽300对应的区域)，进行刻蚀，刻蚀至衬底210中的预定深度，形成沟槽300，去除光阻。其中，该衬底210可以是用于形成互补金属氧化物半导体图像传感器(complementary metal oxide semiconductor contact imagesensor，CIS)。
可选的，硬掩模层230可包括氮化层，可通过热氧化(thermal oxidation)工艺在衬底210上形成衬垫氧化层220，可通过化学气相沉积(chemical vapor deposition， CVD)工艺在衬垫氧化层220上沉积氮化硅形成硬掩模层230。
步骤102，通过ISSG工艺形成致密氧化层，致密氧化层覆盖硬掩模层和沟槽的表面。
参考图3，其示出了形成致密氧化层的剖面示意图。如图3所示，通过现场水汽生成(in-situ steam generation，ISSG)工艺形成的致密氧化层221覆盖硬掩模层230 和沟槽300的表面。
步骤103，在致密氧化层上形成线性氮化层。
参考图4，其示出了形成线性氮化层的剖面示意图。示例性的，如图4所示，可通过CVD工艺(例如，等离子体增强化学气相沉积(plasma enhanced chemical vapordeposition，PE CVD)工艺或低压化学气相沉积(low pressure chemical vapordeposition， LP CVD)工艺)在致密氧化层221上形成线性氮化层231。
步骤104，进行氧化处理。
参考图5，其示出了进行氧化处理的剖面示意图。可在形成线性氮化层231后，通入氧气，使线性氮化层231的表面被氧化。
步骤105，在线性氧化层上形成缓冲层。
参考图6，其示出了形成缓冲层的剖面示意图。通过进行氧化处理，沉积缓冲层240，从而降低了后续形成的氧化层222的膜内应压力对线性氮化层231的破坏。
示例性的，缓冲层240包括硅氧化物(例如，二氧化硅(SiO2))，可通过类似高纵深比(high aspect ratio process，HARP)工艺的沉积工艺在线性氧化层231上沉积硅氧化物(即，通过含硅前驱物和含氧前驱物反应生成二氧化硅沉积形成缓冲层240)，形成缓冲层240，从而提高了表面的粘合性。
步骤106，在缓冲层上形成氧化层，氧化层填充沟槽。
参考图7，其示出了形成氧化层的剖面示意图。示例性的，如图7所示，可通过高密度等离子体化学气相沉积(high density plasma chemical vapor deposition，HDP CVD)工艺在缓冲层240上沉积硅氧化物(例如，二氧化硅)，形成氧化层222，氧化层222填充沟槽300。
步骤107，去除沟槽外的氧化层、缓冲层、线性氮化层以及致密氧化层。
参考图11，其示出了形成的STI结构的剖面示意图。如图11所示，沟槽300外的氧化层222、缓冲层240、线性氮化层231以及致密氧化层221被去除，沟槽300 内的致密氧化层221、线性氮化层231、缓冲层240以及氧化层222形成STI结构。
综上所述，本申请实施例中，通过在STI结构的形成过程中，在依次形成致密氧化层和线性氮化层后，通过进行氧化处理，沉积缓冲层，从而降低了后续形成的氧化层的膜内应压力对线性氮化层的破坏，提高了器件的可靠性和良率。
本申请实施例中，可通过多种方式去除沟槽外的氧化层、缓冲层、线性氮化层以及致密氧化层，以下以图12中的方法为例，对沟槽外的氧化层、缓冲层、线性氮化层、致密氧化层的去除方法进行示例性说明。
参考图12，其示出了本申请一个示例性实施例提供的STI结构的形成方法的流程图，该方法可以是图1实施例中步骤106的一种可选的实施方式，该方法包括：
步骤1201，进行平坦化处理，直至沟槽外的线性氮化层暴露。
参考图8，其示出了进行平坦化处理后的剖面示意图。示例性的，如图8所示，可用过化学机械研磨(chemical mechanical polishing，CMP)工艺进行平坦化处理，直至沟槽300外的线性氮化层231暴露。
步骤1202，刻蚀去除沟槽外的线性氮化层。
参考图9，其示出了去除沟槽外的线性氮化层的剖面示意图。示例性的，如图9 所示，可通过湿法刻蚀去除沟槽300外的线性氮化层231。
步骤1203，进行刻蚀，去除沟槽外的致密氧化层，使沟槽内的缓冲层和氧化层的高度降低。
参考图10，其示出了去除沟槽外的致密氧化层的剖面示意图。示例性的，如图 10所示，可进行普遍性干法刻蚀，去除沟槽300外的致密氧化层221，同时，沟槽300 内的缓冲层240和氧化层222的高度降低。
步骤1204，去除硬掩模层，使剩余的缓冲层和氧化层高于沟槽。
步骤1205，进行先进制程控制(advance process control，APC)处理。
通过APC处理能够使衬垫氧化层220的厚度更为均匀。
示例性的，如图11所示，可通过湿法刻蚀去除硬掩模层230和沟槽300上方的线性氮化层231，使剩余的缓冲层240和氧化层222高于沟槽300。
参考图11，其示出了本申请一个示例性实施例提供的STI结构的剖面示意图，该STI结构可通过上述任一方法进行制备，其包括：
衬底210，其中形成有STI结构，该STI结构从外向内依次包括致密氧化层221、线性氮化层231、缓冲层240和氧化层222。其中，缓冲层240和氧化层222的高度高于密氧化层221和线性氮化层231。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (10)
1.一种STI结构的形成方法，其特征在于，包括：
在衬底中形成沟槽，所述衬底上依次形成有衬垫氧化层和硬掩模层；
通过ISSG工艺形成致密氧化层，所述致密氧化层覆盖所述硬掩模层和所述沟槽的表面；
在所述致密氧化层上形成线性氮化层；
进行氧化处理；
在所述线性氧化层上形成缓冲层；
在所述缓冲层上形成氧化层，所述氧化层填充所述沟槽；
去除所述沟槽外的氧化层、缓冲层、线性氮化层以及致密氧化层。
2.根据权利要求1所述的方法，其特征在于，所述进行氧化处理，包括：
通入氧气，使所述线性氮化层的表面被氧化。
3.根据权利要求2所述的方法，其特征在于，所述缓冲层包括硅氧化物；
所述在所述线性氧化层上形成缓冲层，包括：
在所述线性氧化层上沉积硅氧化物，形成所述缓冲层。
4.根据权利要求3所述的方法，其特征在于，所述在所述缓冲层上形成氧化层，包括：
通过HDP CVD工艺在所述缓冲层上沉积硅氧化物，形成所述氧化层。
5.根据权利要求1至4任一所述的方法，其特征在于，所述去除所述沟槽外的氧化层、缓冲层、线性氮化层以及致密氧化层，包括：
进行平坦化处理，直至所述沟槽外的线性氮化层暴露；
刻蚀去除所述沟槽外的线性氮化层；
进行刻蚀，去除所述沟槽外的致密氧化层，使所述沟槽内的缓冲层和氧化层的高度降低；
去除所述硬掩模层，使剩余的缓冲层和氧化层高于所述沟槽；
进行APC处理。
6.根据权利要求5所述的方法，其特征在于，所述硬掩模层包括氮化层。
7.根据权利要求6所述的方法，其特征在于，所述进行平坦化处理，包括：
通过CMP工艺进行所述平坦化处理。
8.根据权利要求7所述的方法，其特征在于，所述衬底用于形成CIS。
9.一种包含STI结构的器件，其特征在于，包括：
衬底，所述衬底中形成有所述STI结构，所述STI结构从外向内依次包括致密氧化层、线性氮化层、缓冲层和氧化层；
其中，在所述STI结构的形成过程中，在形成所述线性氮化层后，进行氧化处理。
10.根据权利要求9所述的器件，其特征在于，所述缓冲层包括硅氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111119219.XA CN113964079A (zh) | 2021-09-24 | 2021-09-24 | Sti结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111119219.XA CN113964079A (zh) | 2021-09-24 | 2021-09-24 | Sti结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113964079A true CN113964079A (zh) | 2022-01-21 |
Family
ID=79462066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111119219.XA Pending CN113964079A (zh) | 2021-09-24 | 2021-09-24 | Sti结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113964079A (zh) |
-
2021
- 2021-09-24 CN CN202111119219.XA patent/CN113964079A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
| JP4007740B2 (ja) | 半導体素子のトレンチ素子分離方法 | |
| US7442620B2 (en) | Methods for forming a trench isolation structure with rounded corners in a silicon substrate | |
| US6875670B2 (en) | Trench isolation method | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN101728385A (zh) | 半导体器件及其制造方法 | |
| US7018905B1 (en) | Method of forming isolation film in semiconductor device | |
| KR20070070967A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100613372B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| CN113964079A (zh) | Sti结构及其形成方法 | |
| CN112928059A (zh) | 浅沟槽隔离的形成方法 | |
| CN111900125A (zh) | 隔离结构的形成方法 | |
| CN111900124A (zh) | 隔离结构的形成方法 | |
| KR100505608B1 (ko) | 반도체장치의 트렌치 소자분리 구조 및 그 제조방법 | |
| KR100422959B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100305145B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| US6861333B2 (en) | Method of reducing trench aspect ratio | |
| CN114038791A (zh) | Sti结构的制备方法 | |
| CN112736024B (zh) | 刻蚀方法 | |
| KR100869853B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
| KR100691016B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR100829371B1 (ko) | 반도체 소자 제조방법 | |
| KR100653704B1 (ko) | 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조 | |
| JP3844239B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |