JP2012501535A - 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 - Google Patents
空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 Download PDFInfo
- Publication number
- JP2012501535A JP2012501535A JP2011524900A JP2011524900A JP2012501535A JP 2012501535 A JP2012501535 A JP 2012501535A JP 2011524900 A JP2011524900 A JP 2011524900A JP 2011524900 A JP2011524900 A JP 2011524900A JP 2012501535 A JP2012501535 A JP 2012501535A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- trench
- wall oxide
- isolation structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 23
- 239000011800 void material Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910021645 metal ion Inorganic materials 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
ＣＭＯＳ画像センサで生じる暗電流およびクロストークを抑制するための空隙を有する浅型トレンチ分離構造が開示されている。該浅型トレンチ分離構造は、隣接画素から注入された光子と、暗電流とを抑制するため、高品質な画像が取得される。該空隙を形成するために内壁酸化層がエッチングされる時に、不純物が、フォトダイオード用のｐ型イオン注入領域から除去されるため、該ｐ型イオン注入領域は均一なドーピングプロファイルを有し、表面への電子の拡散を抑制して、高品質な画像を達成することができる。
Description
本発明は、ＣＭＯＳセンサなどの半導体デバイスに関する。より具体的には、本発明は、空隙を有する浅型トレンチ分離構造と、これを使用するＣＭＯＳ画像センサと、ＣＭＯＳセンサの製造方法とに関する。
半導体製造技術の発達によって、半導体デバイスの適用分野が広がったため、半導体デバイスの集積度を増大させるための種々の研究および調査が広範囲にわたってなされてきた。半導体デバイスの集積度が増大するのに伴って、微細加工プロセスに基くミクロサイズの半導体デバイスを製造するための研究がますます盛んになってきている。半導体デバイスの微細加工技術において、デバイスを相互に分離してデバイスを集積するための分離層縮小技術が極めて重要である。
従来の分離技術として、ＬＯＣＯＳ（ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）技術は、半導体基板上に厚い酸化層を選択的に成長させることによって分離層を形成する。しかしながら、ＬＯＣＯＳ技術によると、酸化層は、側方拡散が必要ない領域に形成されるため、分離層の幅を縮小するには制限がある。
したがって、ＬＯＣＯＳ技術は、サブミクロン規模の半導体デバイスには適用不可能であるため、新たな分離技術が必要とされる。
この点について、浅型トレンチ分離技術が提案された。この浅型トレンチ分離技術によると、浅型トレンチがエッチングプロセスによって半導体デバイスに形成され、絶縁性材料がこの浅型トレンチに充填されることによって、ＬＯＣＯＳ技術よりも分離領域の幅を縮小することができる。
このような浅型トレンチ分離技術はＣＭＯＳ画像センサに適用される。このＣＭＯＳ画像センサは、光画像を電気信号に変換するための半導体デバイスである。光デバイスはかなり集積化されているため、ＣＭＯＳ画像センサで使用されているフォトダイオードのサイズもまた縮小される。この場合、隣接画素に注入される光子は、浅型トレンチ分離構造を通過しつつ、他の画素に電子および正孔を生成することができるため、光デバイスの特性が劣化することがある。つまり、暗電流およびクロストークがＣＭＯＳ画像センサに生じ得るため、この暗電流およびクロストークを解決することによって光デバイスの特性を改良する努力が存在する。
したがって、本発明は、従来技術で生じる上記問題を解決するためになされ、本発明の目的は、光デバイスの高集積化によってもたらされた光デバイスの特性の劣化を防止することができる浅型トレンチ分離構造を提供することである。
本発明のもう１つの目的は、このような浅型トレンチ分離構造を有するＣＭＯＳ画像センサと、この製造方法とを提供することである。
本発明の一態様にしたがって、基板の非活性領域に形成されたトレンチと、該トレンチに形成された内壁酸化層と、該内壁酸化層に形成されたライナーと、該ライナーに形成された、該トレンチを充填するための酸化層と、該トレンチと該ライナー間に形成された空隙と、該空隙を封止するための緩衝層とを備える浅型トレンチ分離構造が提供される。
該空隙は、該トレンチの一方の側面に形成することができる。
該空隙は、該トレンチの両側面に形成することができる。
該空隙は、該トレンチの一方の側面および底面に形成することができる。
該空隙は、該内壁酸化層を選択的にエッチングすることによって形成することができる。
該ライナーは、該内壁酸化層が選択的にエッチングされる場合に該ライナーが除去されるのを防止するのに十分な厚さを有することができる。
該緩衝層は、ＣＶＤ ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４および多結晶シリコンのうちの１つを含むことができる。
本発明の別の態様にしたがって、ＣＭＯＳ画像センサの製造方法が提供され、該方法は、トレンチと、内壁酸化層と、ライナーと、酸化層とを含む浅型トレンチ分離構造を基板上に形成するステップと、該基板上にゲートパターンを形成するステップと、フォトダイオード用のｎ型イオン注入領域を該基板に形成するステップと、該ゲートパターンの両側壁にスペーサを形成するステップと、該基板上にフローティング拡散領域を形成するステップと、該トレンチと該ライナー間に空隙を形成するステップと、該空隙をカバーするための緩衝層を形成するステップと、該基板に該フォトダイオード用のｐ型イオン注入領域を形成するステップとを備える。
該空隙を形成する該ステップは、該トレンチと該ライナー間に形成された該内壁酸化層が選択的に露出されるようにエッチングマスクを形成するステップと、該露出された内壁酸化層をエッチングするステップとを含むことができる。
該エッチングマスクを形成する該ステップにおいて、該エッチングマスクは、該内壁酸化層が該トレンチの一方の側面で露出されるように形成することができる。
該エッチングマスクを形成する該ステップにおいて、該エッチングマスクは、該内壁酸化層が該トレンチの両側面で露出されるように形成することができる。
該内壁酸化層をエッチングする該ステップにおいて、該内壁酸化層の一部は該トレンチの該側面でエッチングされて、該トレンチの該側面の一部に該空隙を形成することができる。
該内壁酸化層をエッチングする該ステップにおいて、該内壁酸化層は該トレンチの該側面でエッチングされて、該トレンチの該側面の表面全体に該空隙を形成することができる。
該内壁酸化層をエッチングする該ステップにおいて、該内壁酸化層は、該トレンチの一方の側面および底面でエッチングされて、該トレンチの該側面および該底面に該空隙を形成してもよい。
該内壁酸化層をエッチングする該ステップで使用されているエッチャントのエッチング速度は酸化層に対しては比較的高く、シリコンに対しては比較的低くすることができる。
該ライナーは、該内壁酸化層がエッチングされる場合に該ライナーが除去されるのを防止するのに十分な厚さを有することができる。
該緩衝層は、サリサイドプロセスにおいて金属イオンの拡散を抑制可能な材料を含むことができる。
該緩衝層は、ＣＶＤ ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４および多結晶シリコンのうちの１つを含むことができる。
本発明のさらに別の態様にしたがって、上記方法によって製造されたＣＭＯＳ画像センサが提供される。
本発明のＣＭＯＳ画像センサによると、該浅型トレンチ分離構造は、隣接画素から注入された光子を抑制し、かつ暗電流の発生を抑制するための該空隙を有しているため、高品質な画像が達成可能である。
加えて、該空隙を形成するために該内壁酸化層がエッチングされる場合には、フォトダイオード用のｐ型イオン注入領域から不純物が除去されるため、該ｐ型イオン注入領域は均一なドーピングプロファイルを有することができ、該表面への電子の拡散を抑制して、高品質な画像を達成することができる。
本発明の上記および他の目的、特徴および利点は、添付の図面と関連してなされる以下の説明からより明らかになる。
以下、本発明の例示的実施形態について、添付の図面を参照して詳細に説明する。既知の機能や構成に関する詳細な説明は、本発明の主題を不明確にしてしまう場合は省略する。一方、図面に示されている要素は、明確な説明のために簡略化または拡大可能である。加えて、特定の層や領域の位置は相対的な位置を表してもよく、第３の層がこれらの間に介在することもできる。
図１〜３は、本発明の一実施形態による浅型トレンチ分離構造を示す断面図である。
図１に示されているように、本発明の一実施形態による浅型トレンチ分離構造は、トレンチ２０５と、内壁酸化層２１１と、ライナー２１２と、酸化層２１３と、空隙２５３とを含む。
トレンチ２０５は、エッチングプロセスによって基板２０１の非活性領域に形成される。
内壁酸化層２１１は、ウェット熱酸化プロセスまたはドライ熱酸化プロセスによってトレンチ２０５に形成される。
ライナー２１２は、内壁酸化層２１１上に形成される。ライナー２１２は、化学気相成長（ＣＶＤ）プロセスによって堆積された窒化層を含むこともできる。
酸化層２１３は、内壁酸化層２１１上に形成されて、トレンチ２０５に充填される。
空隙２５３はトレンチ２０５とライナー２１２間に形成される。空隙２５３は、浅型トレンチ分離構造の誘電定数を増大させ、絶縁効果を向上させる。本発明の一実施形態によると、空隙２５３は、内壁酸化層２１１を選択的にエッチングすることによって形成することができる。空隙２５３の形成方法については以下詳細に説明する。
図１に示されているように、空隙２５３はトレンチ２０５の一方の側に形成される。図１において空隙２５３はトレンチ２０５の一方の側の表面全体に形成されているが、空隙２５３はトレンチ２０５の一方の側の一部にも形成することができる。空隙２５３のサイズは、内壁酸化層２１１のエッチング度合いにしたがって決定される。
図２に示されているように、空隙２５３はトレンチ２０５の両側面に形成することができる。図２において空隙２５３はトレンチ２０５の両側面の表面全体に形成されているが、空隙２５３は、内壁酸化層２１１のエッチング度合いを調整することによって、トレンチ２０５の両側面の一部にも形成可能である。
図３に示されているように、空隙２５３は、トレンチ２０５の一方の側面および底面に形成することができる。図３に示されている空隙２５３は、図１に示されている内壁酸化層２１１をさらにエッチングすることによって取得可能である。
緩衝層２５５が、空隙２５３を封止するために、空隙２５３上に形成される。浅型トレンチ分離構造が形成された後に次のプロセスが実行されると、緩衝層２５５は除去されてしまい、空隙２５３は露出してしまうかもしれない。したがって、緩衝層２５５は、空隙２５３を封止するのに十分な厚さを有する。本発明の実施形態によると、緩衝層２５５は、ＣＶＤ ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４または多結晶シリコンを堆積することによって形成することができる。
図４は、本発明の一実施形態によるＣＭＯＳ画像センサを示す断面図であり、フォトダイオードおよび変換トランジスタに焦点を当てている。図４に示されているように、本発明の一実施形態によるＣＭＯＳ画像センサは、空隙２５３を有する浅型トレンチ分離構造によって分離される。参照番号２２３は、絶縁層および導電層を含むゲートパターンを表しており、参照番号２３５は、ゲートパターン２２３の両側壁に形成されたスペーサを表しており、参照番号２３３は、フォトダイオードを形成するためにフォトダイオード領域に形成されたｎ型イオン注入領域を表しており、参照番号２６３は、フォトダイオードを形成するためにフォトダイオード領域に形成されたｐ型イオン注入領域を表しており、参照番号２４３はフローティング拡散領域を表している。
図４に示されているＣＭＯＳ画像センサは、空隙２５３を有する浅型トレンチ分離構造を用いているため、隣接画素から注入された光子は抑制可能であり、かつ暗電流の発生も抑制可能であるため、高品質な画像が達成可能である。
図５〜１７は、本発明の一実施形態によるＣＭＯＳ画像センサの製造手順を示す図である。図５〜１７は、ＣＭＯＳ画像センサの単位画素におけるフォトダイオードおよび変換トランジスタに焦点を当てて図示されている。４つのトランジスタが単位画素を構成可能であるが、変換トランジスタのみが示されており、残りの３つのトランジスタは図面では省略されている。
本発明のＣＭＯＳ画像センサ製造手順によると、図５に示されているように、熱酸化層が基板２０１上で成長して、基板２０１を保護しつつ、基板２０１のストレスを減衰させるパッド酸化層２０２を形成する。平坦化プロセスでマスクとして使用されるパッド窒化層２０３が、パッド酸化層２０２上に形成される。パッド窒化層２０３はＣＶＤプロセスによって形成可能である。次いで、光プロセスが実行されて、非活性領域を露出するフォトレジストパターン２０４をパッド窒化層２０３上に形成する。この後、パッド窒化層２０３およびパッド酸化層２０２は、フォトレジストパターン２０４をマスクとして使用してエッチングされることによって、基板２０１の非活性領域を露出することができる。
そして、図６に示されているように、フォトレジストパターン２０４は除去されて、トレンチ２０５が、パッド窒化層２０３およびパッド酸化層２０２をエッチングマスクとして使用して形成される。
この後、図７に示されているように、熱酸化プロセスが基板２０１に対して実行されることによって、トレンチ２０５の内壁に内壁酸化層２１１を形成することができる。次いで、ライナー２１２が、内壁酸化層２１１によって形成された構造の表面全体に窒化シリコン層を堆積することによって形成される。
次いで、図８に示されているように、酸化層２１３は、トレンチ２０５が酸化層２１３で充填可能になるように形成されて、平坦化プロセスが実行される。エッチバックプロセスまたは化学的機械的研磨プロセスが平坦化プロセスで実行することができ、あるいはエッチバックプロセスおよび化学的機械的研磨プロセスの両方が平坦化プロセスで実行することができる。
次に、図９に示されているように、フォトレジストパターン２２１は、ゲートパターン２２３が形成される前に形成され、イオン注入プロセスが、フォトレジストパターン２２１を使用してフォトダイオード領域に隣接する領域に対して実行されて、パンチスルー特性を向上させる。
次いで、図１０に示されているように、絶縁層および導電層からなる積層構造を有するゲートパターン２２３が形成される。
この後、図１１に示されているように、フォトダイオード用のｎ型イオン注入領域２３３が、イオン注入マスク２３１を使用して形成される。
次いで、図１２に示されているように、スペーサ２３５が、ゲートパターン２２３の両側面に形成される。
この後、図１３に示されているように、フローティング拡散領域２４３がイオン注入マスク２３１を使用して形成される。
次いで、図１４に示されているように、エッチングマスク２５１は、浅型トレンチ分離構造の内壁酸化層２１１がエッチングマスク２５１によって選択的に露出可能になるように形成されて、エッチングプロセスが実行される。エッチングプロセスが実行されると、内壁酸化層２１１が部分的に除去されて、空隙２５３が形成される。上記のように、空隙２５３は暗電流およびクロストークを抑制するため、光デバイスの特性が向上可能である。
エッチングマスク２５１は、図１６に示されているように後続のプロセスで形成されるフォトダイオード用のｐ型イオン注入領域２６３が露出可能になるように形成される。
空隙を形成するためにエッチングプロセスが実行される場合に不純物がｐ型イオン注入領域２６３から除去されるため、ｐ型イオン注入領域２６３は均一なドーピングプロファイルを有することができ、表面への電子の拡散を抑制して、高品質な画像を達成することができる。
図１４を参照すると、本発明の一実施形態によると、エッチングマスク２５１が、内壁酸化層２１１がトレンチ２０５の一方の側で露出可能になるように形成される。しかしながら、本発明の別の実施形態によると、エッチングマスク２５１は、内壁酸化層２１１がトレンチ２０５の両側で露出可能になるように形成することもできる。空隙２５３は、エッチングプロセスによってトレンチ２０５の両側に形成されてもよい。
図１４を参照すると、本発明の一実施形態によると、空隙２５３は、トレンチ２０５の一方の側の表面全体に形成される。しかしながら、本発明の別の実施形態によると、空隙２５３は、トレンチ２０５の一方の側に形成された内壁酸化層２１１の一部をエッチングすることによって、トレンチ２０５の一方の側の一部にも形成することができる。加えて、空隙２５３は、トレンチ２０５の一方の側面および底面に形成された内壁酸化層２１１をエッチングすることによって、トレンチ２０５の一方の側面および底面に形成することができる。空隙２５３のサイズは、内壁酸化層２１１のエッチング度合いを調整することによって調節可能である。
エッチングプロセスで使用されるエッチャントは、液体、気体、または液体および気体の混合物を含むことができる。空隙２５３の形成を容易にするために、エッチャントのエッチング速度は酸化層に対しては比較的高く、シリコンに対しては比較的低い。加えて、ライナー２１２は、ライナー２１２がエッチングプロセスで除去されるのを防止するのに十分な厚さを有していなければならない。
次いで、図１５に示されているように、フォトレジストパターン２５１は除去され、緩衝層２５５は、空隙２５３をカバーするように形成される。緩衝層２５５は、空隙２５３が露出するのを防止するように、空隙２５３を封止する。好ましくは、緩衝層２５５は、後続のサリサイドプロセスにおける金属イオンの拡散を抑制可能な材料を含むことができる。例えば、緩衝層２５５は、ＣＶＤ ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４または多結晶シリコンを含むことができる。
この後、図１６に示されているように、フォトダイオード用のｐ型イオン注入領域２６３が、イオン注入マスク２６１を使用して形成される。上記のように、空隙２５３を形成するために内壁酸化層２１１がエッチングされる時に、不純物がフォトダイオード用のｐ型イオン注入領域２６３から除去されるため、ｐ型イオン注入領域２５３は均一なドーピングプロファイルを有することができる。
図１７は、イオン注入マスク２６１が除去された基板を示している。この後、サリサイドプロセスと、コントロールホールを形成するプロセスが実行される。これらのプロセスは当業界で一般的に知られているため、この詳細については省略する。
本発明の例示的実施形態は図示目的で説明されているが、当業者は、添付の請求項に開示されているような本発明の範囲および主旨から逸脱することなく種々の修正、追加および置換が可能であることを理解するであろう。
本発明による浅型トレンチ分離構造は、基板の非活性領域に形成されたトレンチと、トレンチ上に形成された内壁酸化層と、内壁酸化層上に形成されたライナーと、トレンチを充填するための、ライナー上に形成された酸化層と、トレンチとライナー間に形成された空隙と、空隙を封止するための緩衝層とを含み、隣接画素から注入された光子と、暗電流の発生とを抑制することによって高品質な画像を達成することができる。加えて、空隙を形成するために内壁酸化層がエッチングされる時に、不純物が、フォトダイオード用のｐ型イオン注入領域から除去されるため、ｐ型イオン注入領域は均一なドーピングプロファイルを有することができる。さらに、電子が表面に向かって拡散することが防止され、高品質な画像が取得可能である。従って、本発明による浅型トレンチ分離構造は、実際に販売および商業分野で利用可能である。
Claims (19)
- 基板の非活性領域に形成されたトレンチと、
前記トレンチ上に形成された内壁酸化層と、
前記内壁酸化層上に形成されたライナーと、
前記トレンチを充填するための、前記ライナー上に形成された酸化層と、
前記トレンチと前記ライナー間に形成された空隙と、
前記空隙を封止するための緩衝層と、
を備える浅型トレンチ分離構造。 - 前記空隙が、前記トレンチの一方の側面に形成される、請求項１に記載の浅型トレンチ分離構造。
- 前記空隙が、前記トレンチの両側面に形成される、請求項１に記載の浅型トレンチ分離構造。
- 前記空隙が、前記トレンチの一方の側面および底面に形成される、請求項１に記載の浅型トレンチ分離構造。
- 前記空隙が、前記内壁酸化層を選択的にエッチングすることによって形成される、請求項１に記載の浅型トレンチ分離構造。
- 前記内壁酸化層が選択的にエッチングされる時に、前記ライナーが除去されるのを防止するのに十分な厚さを有する、請求項５に記載の浅型トレンチ分離構造。
- 前記緩衝層が、ＣＶＤ ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４および多結晶シリコンのうちの１つを含む、請求項１に記載の浅型トレンチ分離構造。
- ＣＭＯＳ画像センサを製造する方法であって、
トレンチと、内壁酸化層と、ライナーと、酸化層とを含む浅型トレンチ分離構造を基板上に形成するステップと、
前記基板上にゲートパターンを形成するステップと、
前記基板に、フォトダイオード用のｎ型イオン注入領域を形成するステップと、
前記ゲートパターンの両側壁にスペーサを形成するステップと、
前記基板にフローティング拡散領域を形成するステップと、
前記トレンチと前記ライナー間に空隙を形成するステップと、
前記空隙をカバーするための緩衝層を形成するステップと、
前記基板に、前記フォトダイオード用のｐ型イオン注入領域を形成するステップと、
を備える方法。 - 前記空隙を形成する前記ステップが、
前記トレンチと前記ライナー間に形成された前記内壁酸化層が選択的に露出されるようにエッチングマスクを形成するステップと、
前記露出された内壁酸化層をエッチングするステップとを含む、請求項８に記載の方法。 - 前記エッチングマスクを形成する前記ステップにおいて、前記エッチングマスクは、前記内壁酸化層が前記トレンチの一方の側面に露出されるように形成される、請求項９に記載の方法。
- 前記エッチングマスクを形成する前記ステップにおいて、前記エッチングマスクは、前記内壁酸化層が前記トレンチの両側面で露出されるように形成される、請求項９に記載の方法。
- 前記内壁酸化層をエッチングする前記ステップにおいて、前記内壁酸化層の一部が前記トレンチの前記側面でエッチングされて、前記トレンチの前記側面の一部に前記空隙を形成する、請求項９に記載の方法。
- 前記内壁酸化層をエッチングする前記ステップにおいて、前記内壁酸化層が前記トレンチの前記側面でエッチングされて、前記トレンチの前記側面の表面全体に前記空隙を形成する、請求項９に記載の方法。
- 前記内壁酸化層をエッチングする前記ステップにおいて、前記内壁酸化層が前記トレンチの一方の側面および底面でエッチングされて、前記トレンチの前記側面および前記底面に前記空隙を形成する、請求項９に記載の方法。
- 前記内壁酸化層をエッチングする前記ステップで使用されるエッチャントのエッチング速度が、前記酸化層に対しては比較的高く、シリコンに対しては比較的低い、請求項９に記載の方法。
- 前記ライナーが、前記内壁酸化層がエッチングされる場合に前記ライナーが除去されるのを防止するのに十分な厚さを有する、請求項９に記載の方法。
- 前記緩衝層が、サリサイドプロセスにおいて金属イオンの拡散を抑制することができる材料を含む、請求項８に記載の方法。
- 前記緩衝層が、ＣＶＤ ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４および多結晶シリコンのうちの１つを含む、請求項１７に記載の方法。
- 請求項８〜１８のいずれか一項に記載の方法によって製造されたＣＭＯＳ画像センサ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080083736A KR20100025107A (ko) | 2008-08-27 | 2008-08-27 | 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한시모스 이미지 센서 및 그 제조방법 |
| KR10-2008-0083736 | 2008-08-27 | ||
| PCT/KR2009/004776 WO2010024595A2 (ko) | 2008-08-27 | 2009-08-27 | 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한 시모스 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012501535A true JP2012501535A (ja) | 2012-01-19 |
| JP5318955B2 JP5318955B2 (ja) | 2013-10-16 |
Family
ID=41722117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011524900A Active JP5318955B2 (ja) | 2008-08-27 | 2009-08-27 | 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9240345B2 (ja) |
| EP (1) | EP2323161A4 (ja) |
| JP (1) | JP5318955B2 (ja) |
| KR (1) | KR20100025107A (ja) |
| CN (1) | CN102138210B (ja) |
| WO (1) | WO2010024595A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11346953B2 (en) | 2018-07-20 | 2022-05-31 | Kabushiki Kaisha Toshiba | Photo detector, photo detection system, lidar device and vehicle |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2969384A1 (fr) | 2010-12-21 | 2012-06-22 | St Microelectronics Sa | Capteur d'image a intermodulation reduite |
| FR2969385A1 (fr) | 2010-12-21 | 2012-06-22 | St Microelectronics Crolles 2 | Capteur d'images a taux d'intermodulation réduit |
| JP5606961B2 (ja) * | 2011-02-25 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8569130B2 (en) | 2011-07-28 | 2013-10-29 | Micron Technology, Inc. | Forming air gaps in memory arrays and memory arrays with air gaps thus formed |
| US8907396B2 (en) | 2012-01-04 | 2014-12-09 | Micron Technology, Inc | Source/drain zones with a delectric plug over an isolation region between active regions and methods |
| US8941204B2 (en) * | 2012-04-27 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for reducing cross talk in image sensors |
| US9269609B2 (en) | 2012-06-01 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor isolation structure with air gaps in deep trenches |
| KR101404820B1 (ko) * | 2012-09-21 | 2014-06-12 | 클레어픽셀 주식회사 | Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 |
| US9673245B2 (en) * | 2012-10-01 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Implant isolated devices and method for forming the same |
| CN102931127A (zh) * | 2012-10-10 | 2013-02-13 | 哈尔滨工程大学 | 一种抗辐射加固浅槽隔离结构形成方法 |
| CN104167419B (zh) * | 2013-03-21 | 2017-08-25 | 英属开曼群岛商恒景科技股份有限公司 | 抑制热簇集的半导体结构、制作抑制热簇集半导体元件的方法与抑制热簇集的方法 |
| US9425343B2 (en) * | 2013-09-03 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms for forming image sensor device |
| KR102268712B1 (ko) | 2014-06-23 | 2021-06-28 | 삼성전자주식회사 | 자동 초점 이미지 센서 및 이를 포함하는 디지털 영상 처리 장치 |
| CN104143558B (zh) * | 2014-08-15 | 2018-03-27 | 北京思比科微电子技术股份有限公司 | 一种提高阱容量的图像传感器像素及其制作方法 |
| US9559134B2 (en) | 2014-12-09 | 2017-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench spacing isolation for complementary metal-oxide-semiconductor (CMOS) image sensors |
| KR102384890B1 (ko) | 2015-01-13 | 2022-04-11 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| US9954022B2 (en) | 2015-10-27 | 2018-04-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Extra doped region for back-side deep trench isolation |
| CN108428709A (zh) * | 2018-04-10 | 2018-08-21 | 德淮半导体有限公司 | 图像传感器及其制造和控制方法 |
| CN111863851B (zh) * | 2020-09-04 | 2024-03-08 | 锐芯微电子股份有限公司 | 图形传感器及其形成方法 |
| WO2024081473A1 (en) * | 2022-10-12 | 2024-04-18 | Lam Research Corporation | Inhibited oxide deposition for refilling shallow trench isolation |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| KR100478270B1 (ko) * | 2003-02-04 | 2005-03-23 | 동부아남반도체 주식회사 | 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법 |
| JP2005166919A (ja) * | 2003-12-02 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2005322859A (ja) * | 2004-05-11 | 2005-11-17 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006173551A (ja) * | 2004-12-17 | 2006-06-29 | Interuniv Micro Electronica Centrum Vzw | 深溝エアギャップの形成とその関連応用 |
| JP2007227761A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置用素子 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5098856A (en) * | 1991-06-18 | 1992-03-24 | International Business Machines Corporation | Air-filled isolation trench with chemically vapor deposited silicon dioxide cap |
| US5281548A (en) * | 1992-07-28 | 1994-01-25 | Micron Technology, Inc. | Plug-based floating gate memory |
| US6268637B1 (en) * | 1998-10-22 | 2001-07-31 | Advanced Micro Devices, Inc. | Method of making air gap isolation by making a lateral EPI bridge for low K isolation advanced CMOS fabrication |
| US7045468B2 (en) | 1999-04-09 | 2006-05-16 | Intel Corporation | Isolated junction structure and method of manufacture |
| US20010045608A1 (en) * | 1999-12-29 | 2001-11-29 | Hua-Chou Tseng | Transister with a buffer layer and raised source/drain regions |
| US6406975B1 (en) * | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
| KR100559990B1 (ko) | 2003-12-30 | 2006-03-13 | 동부아남반도체 주식회사 | 반도체 장치의 소자 분리체 및 그 형성방법 |
| US7148525B2 (en) * | 2004-01-12 | 2006-12-12 | Micron Technology, Inc. | Using high-k dielectrics in isolation structures method, pixel and imager device |
| US7094669B2 (en) * | 2004-08-03 | 2006-08-22 | Chartered Semiconductor Manufacturing Ltd | Structure and method of liner air gap formation |
| US7265328B2 (en) | 2005-08-22 | 2007-09-04 | Micron Technology, Inc. | Method and apparatus providing an optical guide for an imager pixel having a ring of air-filled spaced slots around a photosensor |
| KR100697290B1 (ko) * | 2005-09-08 | 2007-03-20 | 삼성전자주식회사 | 이미지 센서의 형성 방법 |
| US7691712B2 (en) * | 2006-06-21 | 2010-04-06 | International Business Machines Corporation | Semiconductor device structures incorporating voids and methods of fabricating such structures |
| KR100816733B1 (ko) * | 2006-06-29 | 2008-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 제조 방법 |
-
2008
- 2008-08-27 KR KR1020080083736A patent/KR20100025107A/ko not_active Application Discontinuation
-
2009
- 2009-08-27 WO PCT/KR2009/004776 patent/WO2010024595A2/ko active Application Filing
- 2009-08-27 EP EP09810200.7A patent/EP2323161A4/en not_active Withdrawn
- 2009-08-27 US US13/058,039 patent/US9240345B2/en active Active
- 2009-08-27 CN CN200980133383.7A patent/CN102138210B/zh active Active
- 2009-08-27 JP JP2011524900A patent/JP5318955B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478270B1 (ko) * | 2003-02-04 | 2005-03-23 | 동부아남반도체 주식회사 | 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법 |
| JP2004342960A (ja) * | 2003-05-19 | 2004-12-02 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2005166919A (ja) * | 2003-12-02 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2005322859A (ja) * | 2004-05-11 | 2005-11-17 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006173551A (ja) * | 2004-12-17 | 2006-06-29 | Interuniv Micro Electronica Centrum Vzw | 深溝エアギャップの形成とその関連応用 |
| JP2007227761A (ja) * | 2006-02-24 | 2007-09-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置用素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11346953B2 (en) | 2018-07-20 | 2022-05-31 | Kabushiki Kaisha Toshiba | Photo detector, photo detection system, lidar device and vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010024595A3 (ko) | 2010-05-27 |
| EP2323161A4 (en) | 2014-12-03 |
| CN102138210B (zh) | 2014-05-07 |
| KR20100025107A (ko) | 2010-03-09 |
| WO2010024595A2 (ko) | 2010-03-04 |
| US9240345B2 (en) | 2016-01-19 |
| EP2323161A2 (en) | 2011-05-18 |
| US20110186918A1 (en) | 2011-08-04 |
| CN102138210A (zh) | 2011-07-27 |
| JP5318955B2 (ja) | 2013-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5318955B2 (ja) | 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 | |
| JP5281008B2 (ja) | 半導体基板に形成された素子を分離する方法 | |
| US7518144B2 (en) | Element for solid-state imaging device | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| JP2005197682A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JP2005347325A (ja) | 固体撮像素子及びその製造方法 | |
| US11705475B2 (en) | Method of forming shallow trench isolation (STI) structure for suppressing dark current | |
| JP2009117681A (ja) | 半導体装置の製造方法および固体撮像装置の製造方法 | |
| JP2007329336A (ja) | 固体撮像素子及びその製造方法 | |
| US8987033B2 (en) | Method for forming CMOS image sensors | |
| TWI761965B (zh) | 用於互補金屬氧化物半導體(cmos)影像感測器的淺溝槽隔離(sti)結構 | |
| JP2006191107A (ja) | Ｃｍｏｓイメージセンサとその製造方法 | |
| JP2006013422A (ja) | 半導体素子及びその製造方法 | |
| JP2006059842A (ja) | 半導体装置及びその製造方法 | |
| JP2007311648A (ja) | 固体撮像装置及びその製造方法 | |
| CN114530471A (zh) | 沟槽隔离结构的形成方法以及图像传感器的形成方法 | |
| CN113363274B (zh) | 图像传感器及其制造方法 | |
| EP2466642B1 (en) | Solid-state image sensor, method of manufacturing the same and camera | |
| JP2006237208A (ja) | 半導体装置およびその製造方法 | |
| JP2015185609A (ja) | 半導体装置の製造方法 | |
| JP2011204740A (ja) | 固体撮像装置及びその製造方法 | |
| JP2009147211A (ja) | 半導体装置の製造方法、半導体装置、及び、固体撮像装置 | |
| JP2008166336A (ja) | 固体撮像装置の製造方法 | |
| JP2017079272A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| JP2005259886A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130315 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5318955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |