KR101404820B1 - Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 - Google Patents
Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101404820B1 KR101404820B1 KR1020120104901A KR20120104901A KR101404820B1 KR 101404820 B1 KR101404820 B1 KR 101404820B1 KR 1020120104901 A KR1020120104901 A KR 1020120104901A KR 20120104901 A KR20120104901 A KR 20120104901A KR 101404820 B1 KR101404820 B1 KR 101404820B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- photodiode
- ofd
- region
- sti
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000007599 discharging Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 8
- 238000005036 potential barrier Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
NPN 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법가 개시된다. 씨모스 이미지 센서는, P 도전형 반도체 기판 내에 형성되어 입사광에 대응하는 전하를 축적하는 포토 다이오드 영역; 상기 포토 다이오드 영역에 측면 방향으로 이격되도록 상기 P 도전형 반도체 기판 내에 형성되고, 상기 포토 다이오드에서 생성된 과잉 전하를 외부로 배출하기 위한 OFD 액티브 영역; 및 상기 포토 다이오드 영역과 상기 액티브 영역이 측면 방향으로 이격되도록 분리하는 STI를 포함하되, 상기 포토 다이오드의 액티브 영역, 상기 STI 하부에 위치하는 상기 P 도전형 반도체 기판 및 상기 OFD 액티브 영역은 NPN 트랜지스터를 형성할 수 있다.
Description
본 발명은 NPN 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.
일반적으로 이미지 센서(image sensor)는 광학 영상(optical image)을 전기적 신호로 변환시키는 소자이다. 이러한 이미지 센서로는 대표적으로 전하 결합 소자(CCD, Charge Coupled Device) 및 씨모스 이미지 센서(CIS, CMOS Image Sensor)가 있다.
전하 결합 소자는 빛에 의해 생성되는 전하(혹은 캐리어)를 이동시키기 위한 복수의 모스 커패시터(capacitor)를 포함하여 구성된다. 이에 비해, 씨모스 이미지 센서는 다수개의 단위 화소(unit pixel) 및 단위 화소의 출력 신호를 제어하는 씨모스 로직 회로를 포함하여 구성된다.
씨모스 이미지 센서의 경우, 광의 조도가 강한 경우 포토 다이오드의 전체 용량 이상의 신호 전하가 발생하여 인접한 단위 화소 또는 부유 확산 영역으로 전하가 넘치는 블루밍(blooming)이나 블랙선(black sun) 현상이 발생되는 문제점이 있다.
이를 방지하기 위해 포토 다이오드에 인접하여 오버플로우 드레인(overflow drain)을 형성하는 방법 등이 연구되고 있으나, 별도의 트랜지스터를 구비하여야 하고 또한 이를 위한 금속 배선이 요구되는 문제점이 있다.
본 발명은 금속 배선이 요구되는 별도의 트랜지스터를 구비하지 않고 보다 간이한 방법으로 블루밍(blooming) 및 블랙선(black sun) 현상을 방지할 수 있는 NPN 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법을 제공하기 위한 것이다.
본 발명은 블루밍 및 블랙선 현상의 방지 또는 개선을 통해 다이나믹 레인지(dynamic range)의 향상을 도모하고 있고, 밝은 환경에서의 신호대잡음비(SNR, Signal to Noise Ratio) 저하가 방지될 수 있는 NPN 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법을 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
참고로, 본 출원은 지식경제부가 지원하는 국가연구개발사업인 "시스템반도체상용화기술개발사업”을 통해 개발된 결과임을 밝혀둔다. [10041125, SXGA급 자동차용 고화질 영상처리기능 및 ECU통합 SoC개발]
본 발명의 일 측면에 따르면, 씨모스 이미지 센서에 있어서, P 도전형 반도체 기판 내에 형성되어 입사광에 대응하는 전하를 축적하는 포토 다이오드 영역; 상기 포토 다이오드 영역에 측면 방향으로 이격되도록 상기 P 도전형 반도체 기판 내에 형성되고, 상기 포토 다이오드에서 생성된 과잉 전하를 외부로 배출하기 위한 OFD(overflow drain) 액티브 영역; 및 상기 포토 다이오드 영역과 상기 액티브 영역이 측면 방향으로 이격되도록 분리하는 STI(Shallow Trench Isolation)을 포함하되, 상기 포토 다이오드의 액티브 영역, 상기 STI 하부에 위치하는 상기 P 도전형 반도체 기판 및 상기 OFD 액티브 영역은 NPN 트랜지스터를 형성하는 것을 특징으로 하는 씨모스 이미지 센서가 제공된다.
상기 OFD 액티브 영역은 N 도전형의 상부 액티브 영역과 그 하부에 형성되는 상기 상부 액티브 영역에 비해 상대적으로 낮은 농도를 가지는 하부 액티브 영역을 포함하여 구성될 수 있다.
상기 포토 다이오드의 액티브 영역과 상기 OFD 액티브 영역은 전위 장벽(Potential barrier)의 형성을 위해 0.1um 내지 0.6um 중 임의의 거리에서 이격 배치될 수 있다.
상기 포토 다이오드의 액티브 영역과 상기 OFD 액티브 영역의 이격 방향에 평면상에서 수직하는 상기 NPN 트랜지스터의 베이스(base) 폭은 0.6um 내지 3.0um 중 임의의 값을 가지도록 구성될 수 있다.
상기 포토 다이오드 영역의 액티브 영역과 상기 OFD(overflow drain) 액티브 영역의 형성 깊이는 일치할 수 있다.
상기 포토 다이오드 영역과 상기 OFD 액티브 영역이 자기정렬(self-align)되도록 하기 위해 상기 STI 상부에 폴리 구조물을 형성할 수도 있다.
상기 NPN 트랜지스터의 베이스는 접지(GND)되도록 구성될 수 있다.
본 발명의 다른 측면에 따르면, 씨모스 이미지 센서의 제조 방법에 있어서, P 도전형 반도체 기판 상부의 일 영역에 폴리 구조물을 형성하는 단계; 및 상기 폴리 구조물의 양 측부에 노출된 상기 P 도전형 반도체 기판 내에 포토 다이오드 영역과 OFD(overflow drain) 액티브 영역을 각각 형성하는 단계를 포함하되, 상기 포토 다이오드의 액티브 영역, 상기 폴리 구조물의 하부에 위치하는 상기 P 도전형 반도체 기판 및 상기 OFD 액티브 영역은 NPN 트랜지스터를 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법이 제공된다.
상기 폴리 구조물은, STI(Shallow Trench Isolation) 상부에 형성될 수도 있다.
상기 OFD 액티브 영역은 N 도전형의 상부 액티브 영역과 그 하부에 형성되는 상기 상부 액티브 영역에 비해 상대적으로 낮은 농도를 가지는 하부 액티브 영역을 포함하여 구성될 수도 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따르면, 금속 배선이 요구되는 별도의 트랜지스터를 구비하지 않고 보다 간이한 방법으로 블루밍(blooming) 및 블랙선(black sun) 현상을 방지할 수 있는 효과가 있다.
또한 블루밍 및 블랙선 현상의 방지 또는 개선을 통해 다이나믹 레인지(dynamic range)의 향상을 도모하고 있고, 밝은 환경에서의 신호대잡음비(SNR, Signal to Noise Ratio) 저하가 방지될 수 있는 효과도 있다.
도 1은 종래기술에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면.
도 2a는 도 1의 씨모스 이미지 센서의 단위 화소를 나타낸 평면도.
도 2b는 도 1의 씨모스 이미지 센서의 단위 화소를 나타낸 단면도.
도 3a는 본 발명의 일 실시예에 따른 블루밍 및 블랙선 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면.
도 3b는 도 2에 도시된 씨모스 이미지 센서의 단위 화소의 개략적인 평면도.
도 3c는 도 3b의 A-A'를 따라 절단한 단면도.
도 4a 내지 도 4f는 본 발명의 다른 실시예들에 따른 블루밍 및 블랙선 현상 방지를 위한 씨모스 이미지 센서의 단위 화소의 구성을 각각 나타낸 도면.
도 2a는 도 1의 씨모스 이미지 센서의 단위 화소를 나타낸 평면도.
도 2b는 도 1의 씨모스 이미지 센서의 단위 화소를 나타낸 단면도.
도 3a는 본 발명의 일 실시예에 따른 블루밍 및 블랙선 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면.
도 3b는 도 2에 도시된 씨모스 이미지 센서의 단위 화소의 개략적인 평면도.
도 3c는 도 3b의 A-A'를 따라 절단한 단면도.
도 4a 내지 도 4f는 본 발명의 다른 실시예들에 따른 블루밍 및 블랙선 현상 방지를 위한 씨모스 이미지 센서의 단위 화소의 구성을 각각 나타낸 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
본 명세서에서는 설명의 편의를 위해 후술되는 바와 같이 4개의 트랜지스터를 포함하는 단위 화소를 예로 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 본 발명은 3개의 트랜지스터를 포함하는 단위 화소 또는 5개의 트랜지스터를 포함하는 단위 화소 등에 제한없이 적용될 수 있음은 당연하다.
도 1은 종래기술에 따른 블루밍 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면이고, 도 2a는 도 1의 씨모스 이미지 센서의 단위 화소를 나타낸 평면도이며, 도 2b는 도 1의 씨모스 이미지 센서의 단위 화소를 나타낸 단면도이다.
도 1, 도 2a 및 2b를 참조하면, 씨모스 이미지 센서의 단위 화소는 1개의 포토 다이오드(PD, Photo Diode)와 4개의 NMOS 트랜지스터(Tx, Rx, Sx 및 Dx)로 구성된다. 이에 더하여, 포토 다이오드(PD)의 용량을 초과하는 광 전하를 제거하기 위한 블루밍 패스(blooming path)로 사용되는 오버플로우 트랜지스터(OFD( Overflow Drain) Transistor)(110)가 더 포함된다. 참고로, 도 2a 및 도 2b는 도 1에 도시된 영역 120에 대한 평면도와 단면도이다.
트랜스퍼 트랜지스터(Tx, Transfer Transistor)는 포토 다이오드(PD)에 모인 광 전하를 부유 확산 영역(FD, Floating Diffusion)으로 운송하기 위한 기능을 수행하고, 리셋 트랜지스터(Rx, Reset Transistor)는 원하는 값으로 부유 확산 영역(FD)의 전위를 세팅(setting)하고 전하를 배출하여 부유 확산 영역을 리셋(reset)시키기 위한 기능을 수행한다.
소스 팔로워 트랜지스터(Dx, Source Follower Transistor)는 소스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 수행하고, 셀렉트 트랜지스터(Sx, Select Transistor)는 스위칭(switching) 역할로 어드레싱(addressing)할 수 있도록 한다.
오버플로우 트랜지스터(OFD Tr)(110)는 포토 다이오드(PD)의 용량을 초과하는 광 전하가 이웃하는 단위 화소로 유입되어 이웃하는 단위 화소가 밝아져 출력 화면에서 뿌옇게 번져 보이는 블루밍 현상을 방지하는 역할을 한다.
이러한 씨모스 이미지 센서의 단위 화소의 동작 방식을 간단히 설명하면 다음과 같다.
먼저, 리셋 트랜지스터(Rx)가 턴 온(turn on)되면 부유 확산 영역(FD)의 전위가 인가전압(VDD)이 된다. 외부에서 포토 다이오드(PD)에 빛이 입사되면 전자-홀 쌍(EHP, Electron-Hole Pair)이 생성되어 신호 전하가 트랜스퍼 트랜지스터(Tx)의 소스 영역에 축적된다.
트랜스퍼 트랜지스터(Tx)가 턴 온되면 축적된 신호 전하는 부유 확산 영역(FD)으로 전달되어 부유 확산 영역(FD)의 전위가 변화됨과 동시에 소스 팔로워 트랜지스터(Dx)의 게이트 전위가 변화된다. 이때, 선택 신호에 의해 셀렉트 트랜지스터(Sx)가 턴 온되면 데이터(data)가 출력단(Out)으로 출력된다.
리셋 트랜지스터(Rx)가 다시 턴 온되면 부유 확산 영역(FD)의 전위가 인가 전압(VDD)이 되고, 이러한 과정을 반복하여 영상 신호가 출력된다. 오버플로우 트랜지스터(110)가 턴 온되면 영상 신호를 출력하는 동안 포토 다이오드(PD)에 입사되는 빛에 의해 발생하는 포토 다이오드(PD)의 용량을 초과하는 광 전하가 제거된다.
그러나, 도 1에 도시된 씨모스 이미지 센서의 단위 화소는 종래의 씨모스 이미지 센서의 단위 화소의 구조에서 블루밍 현상 방지를 위한 오버플로우 트랜지스터(110)를 추가적으로 구비하여야 하고, 이를 연결하기 위한 금속 배선이 요구되며, 또한 오버플로우 트랜지스터를 온(on) 시키기 위해 적절한 전압 레벨을 맞추기 위한 챠지 펌프(charge pump) 등이 요구되는 문제점이 있다.
따라서 보다 간단한 구조에 의해 블루밍 및 블랙선 현상이 방지될 수 있는 씨모스 이미지 센서가 요구된다.
도 3a는 본 발명의 일 실시예에 따른 블루밍 및 블랙선 현상 방지를 위한 씨모스 이미지 센서의 단위 화소에 대한 등가 회로를 나타낸 도면이고, 도 3b는 도 2에 도시된 씨모스 이미지 센서의 단위 화소의 개략적인 평면도이며, 도 3c는 도 3b의 A-A'를 따라 절단한 단면도이다. 또한 도 4a 내지 도 4f는 본 발명의 다른 실시예들에 따른 블루밍 및 블랙선 현상 방지를 위한 씨모스 이미지 센서의 단위 화소의 구성을 각각 나타낸 도면이다.
도 3a를 참조하면, 본 실시예에 따른 씨모스 이미지 센서의 단위 화소는 1개의 포토 다이오드(PD, Photo Diode)(320)와 4개의 NMOS 트랜지스터(Tx, Rx, Dx 및 Sx)로 구성된다. 또한 추가적으로 블루밍 현상 제거를 위해 NPN 트랜지스터(210)가 구비된다.
즉, 포토 다이오드를 형성할 액티브 영역(322)으로부터 소정의 거리(예를 들어, 0.1 내지 0.6um)에 N 도전형의 OFD(Overflow Drain)를 형성할 액티브 영역을 추가하고, 포토 다이오드(즉, 이미터(emitter)로 기능함)와 OFD의 액티브 영역(즉, 컬렉터(collector)로 기능함) 사이에 형성된 STI(Shallow Trench Isolation) 영역의 하부(즉, 베이스(base)로 기능함)에 별도의 P 도전형 영역을 형성하지 않음으로써 NPN 트랜지스터(210)가 형성된다. STI 영역의 하부에 이온 주입에 따른 별도의 P 도전형 영역을 형성하지 않고 P 도전형 기판 자체를 이용함으로써 별도의 P 도전형 영역을 형성할 때보다 상대적으로 큰 누설 전류가 흐르도록 할 수 있을 것이다.
앞서 설명한 종래기술에 따른 씨모스 이미지 센서의 단위 화소의 구조와 비교할 때, 오버플로우 트랜지스터(110)를 대체하여 NPN 트랜지스터(210)가 구비되는 차이점을 가진다.
도 3b은 도 2에 도시된 단위 화소 중 영역 220을 나타낸 평면도이고, 도 3c는 도 3a의 A-A'를 따라 절단한 단면도이다.
OFD와 포토 다이오드(320) 사이의 블루밍 방지의 세기를 조절하기 위한 파라미터로는 예를 들어, NPN 트랜지스터(210)의 베이스 폭(즉, 도 3b의 B), OFD를 형성할 액티브 영역(예를 들어, 도 3c의 N 도전형 영역(350))과 포토 다이오드(320)를 형성할 액티브 영역(예를 들어, 도 3c의 N 도전형 영역(322)) 사이의 거리(즉, 도 3c의 C), NPN 트랜지스터(210)의 베이스 영역을 형성하는 P 도전형 이온 또는 N 도전형 이온(예를 들어, 농도가 낮은 P 도전형 영역이 되도록 N 도전형 이온을 추가로 주입하는 경우 등)의 농도 등이 이에 해당될 수 있다. 예를 들어 접합 트랜지스터의 베이스 폭(즉, 도 3b의 B)은 0.6 내지 3.0um 중 임의의 값으로 지정될 수 있고, OFD와 포토 다이오드를 형성하기 위한 각 액티브 영역 사이의 거리(즉, 도 3c의 C)는 0.1 내지 0.6um 중 임의의 값으로 지정될 수 있다.
또한 도 3c에 도시된 바와 같이, 포토 다이오드(320)와 OFD의 액티브 영역 사이에 형성된 STI(Shallow Trench Isolation) 영역(370)은 포토 다이오드(420)에 과도한 양의 광전하가 축적되기 전까지는 오버 플로우가 발생하지 않도록 방지하는 기능을 한다.
또한, STI 영역(370)을 형성함으로써 NPN 트랜지스터(210)의 베이스 폭이 소정의 길이 이하로 감소되지 않도록 조절할 수도 있다. 이는, OFD 영역과 포토 다이오드(320) 사이에 위치하는 P 도전형 기판(310)이 NPN 트랜지스터(210)의 베이스 역할을 하는데, OFD 영역과 포토 다이오드(320) 간의 격리(Isolation) 거리가 너무 짧으면 NPN 트랜지스터(210)가 너무 빨리 턴 온되면서 포토 다이오드(210) 영역이 광전하를 전혀 축적할 수 없게 되기 때문이다.
도 3b의 (b)에 도시된 바와 같이, 포토 다이오드(320) 영역 주변에 전체적으로 P 도전형 웰이 형성될 수 있으며, 이는 블랙선(black sun)이나 블루밍(blooming) 현상의 원인이 되는 포토 다이오드(320)로부터 부유 확산 영역(FD)이나 인접한 단위 화소의 포토 다이오드 영역 등으로의 오버 플로우가 발생되는 것을 방지하기 위함이다.
다시 도 3c를 참조하면, 씨모스 이미지 센서의 단위 화소의 구성 중 도 2에 도시된 단위 화소의 영역 220에 상응하는 단면 구성은 P 도전형의 반도체 기판(310), 포토 다이오드(320), OFD(overflow drain)의 액티브 영역(350) 및 STI 영역(370)을 포함하여 구성된다. 설명되지는 않지만, 이외에 부유 확산 영역, 소스/드레인 영역, 트랜스퍼 트랜지스터 및 리셋 트랜지스터 등이 포함됨은 당연하다.
빛 에너지를 흡수하여 발생한 전하를 축적하는 포토 다이오드(320)는 N 도전형의 액티브 영역(322)과 P 도전형의 피닝층(pinning layer)(325)을 포함하여 구성될 수 있다.
OFD의 액티브 영역(350)은 N 도전형 이온 영역으로 형성되며, 앞서 설명한 바와 같이 OFD 영역의 액티브 영역(350), STI 영역(370) 하부의 P 도전형 반도체 기판(310) 및 포토 다이오드(320)의 액티브 영역(322)의 관계에서 NPN 트랜지스터(210)가 형성된다.
앞서 도 1을 참조하여 설명한 오버플로우 트랜지스터의 경우 게이트 신호 제어를 통한 온/오프 제어가 요구되지만, 본 실시예에 따른 NPN 트랜지스터(210)는 별도의 베이스 제어를 요구하지 않고, 단지 OFD 영역의 액티브 영역(350)과 포토 다이오드(320)의 액티브 영역(322)는 양자간의 전위 장벽(Potential barrier)이 적절한 수준으로 조절되도록 적절한 위치에 형성된다.
OFD의 액티브 영역(350)은 예시된 바와 같이 N 도전형의 체인 임플란트(chain implant)를 사용하여 형성할 수 있다. 체인 임플란트를 사용하여 OFD의 액티브 영역(350)을 형성하기 위해 예를 들어 마스크(Mask) 수의 불필요한 증가를 방지하기 위해 기본적인 로직 회로(Logic circuit)에서 사용하는 체인 임플란트 형성 방법이 적용될 수 있다. 이때, 상부 액티브 영역(352)은 하부 액티브 영역(354)에 비해 소정의 정도(예를 들어, 약 1000배)만큼 높은 농도로 형성할 수 있을 것이다.
포토 다이오드(320)과 OFD의 액티브 영역(350)의 사이에 형성되는 STI 영역(370)은 포토 다이오드(420)에 과도한 양의 광전하가 축적되기 전까지는 오버 플로우가 발생하지 않도록 방지하고 또한 NPN 트랜지스터의 베이스 폭이 소정의 길이 이하로 감소되지 않도록 조절하는 기능을 수행한다.
이하, 관련 도면을 참조하여 본 발명의 기술적 사상에 따라 구현될 수 있는 씨모스 이미지 센서의 단위 화소의 구성 예를 추가적으로 간략히 설명한다.
도 4a에 도시된 씨모스 이미지 센서의 단위 화소의 구성을 살펴보면, OFD의 액티브 영역(350) 중 하부 액티브 영역(354)의 미형성 및/또는 얕은 깊이로 포토 다이오드(320)의 액티브 영역(322)을 형성함으로써 이미지 센서의 집적도를 향상시킬 수 있는 구조가 제시되어 있다.
즉, 중 하부 액티브 영역(354)의 미형성 및/또는 얕은 깊이로 포토 다이오드(320)의 액티브 영역(322)을 형성하는 경우, STI 영역(370)의 폭의 좁게 형성하거나 STI 영역(370)을 얕게 식각함으로써 OFD의 액티브 영역(350)과 포토 다이오드(320)의 액티브 영역(322) 간의 격리 거리를 짧게 할 수 있으며, 이에 따라 이미지 센서의 집적도가 향상될 수 있다.
도 4b에 도시된 씨모스 이미지 센서의 단위 화소의 구성을 살펴보면, 앞서 도 3b를 참조하여 설명한 단위 화소의 평면 구성과 달리 OFD의 액티브 영역(350) 및 STI 영역(370)의 일부 또는 전부에도 P 도전형 이온을 주입되도록 하는 마스크를 이용함으로써 이미지 센서의 집적도를 향상시킬 수 있는 구조가 제시되어 있다.
이 경우, 예를 들어 STI 영역(370)을 우선 형성한 후, P 도전형 이온 주입에 따른 P 도전형 영역 형성, 하부 액티브 영역(354) 형성, 포토 다이오드(320)의 액티브 영역(322) 형성 및 상부 액티브 영역(352) 형성의 순서로 공정이 진행될 수 있을 것이다. 다만, P 도전형 영역 형성을 위해 주입되는 이온 농도가 적어도 하부 액티브 영역(354)을 형성하기 위한 이온 농도보다는 낮게 설정될 수 있다.
도 4c에 도시된 씨모스 이미지 센서의 단위 화소의 구성을 살펴보면, 포토 다이오드(320)의 액티브 영역(322)을 OFD의 액티브 영역(350)과 같은 깊이 또는 더 깊게 형성함으로써 자기정렬(self-align)되도록 하는 구조가 제시되어 있다. 예를 들어, 포토 다이오드(320)의 액티브 영역(322)은 0.2 내지 0.5um의 깊이로 형성될 수 있다.
이와 같은 구조를 적용함으로써, 포토 다이오드(320)의 액티브 영역(322)과 OFD의 액티브 영역(350)을 형성함에 있어 동일한 마스크가 동시에 적용될 수 있어 자기정렬이 이루어질 수 있게 된다.
도 4d에 도시된 씨모스 이미지 센서의 단위 화소의 구성을 살펴보면, STI 영역(370)의 상부에 폴리(Poly) 구조물(410)을 추가하여 자기정렬(self-align)되도록 하는 구조가 제시되어 있다.
이 경우, 예를 들어 STI 영역(370)을 형성하고 그 상부에 폴리 구조물(410)을 형성한 후, 포토 다이오드(320)의 액티브 영역(322)과 하부 액티브 영역(354)의 형성, 포토 다이오드(320)의 피닝층(325) 형성 및 상부 액티브 영역(352) 형성의 순서로 공정이 진행될 수 있을 것이며, STI 영역(370)의 상부에 형성된 폴리 구조물에 의해 자기정렬될 수 있다.
전술한 설명한 도 4d의 구성과 비교하여 설명하면, 도 4e에 도시된 씨모스 이미지 센서의 단위 화소의 구성은 하부 액티브 영역(354)가 생략된 구조를 제시하고 있다. 이 경우에도, STI 영역(370)의 상부에 형성된 폴리 구조물(410)에 의해 포토 다이오드(320)의 액티브 영역(322), 포토 다이오드(320)의 피닝층(325) 및 상부 액티브 영역(352)이 자기정렬될 수 있다.
도 4d에 도시된 씨모스 이미지 센서의 단위 화소의 구성을 살펴보면, STI 영역(370)의 형성을 생략하되, OFD의 액티브 영역(350)과 포토 다이오드(320)가 소정의 거리 이격되어 배치되도록 하기 위한 폴리 구조물(410)만을 형성하여 자기정렬되도록 하는 구조가 제시되어 있다. 이 경우, 폴리 구조물(410)을 우선 형성한 후 폴리 구조물(410)의 양 측부에 OFD의 액티브 영역(350)과 포토 다이오드(320)를 각각 형성하는 공정이 진행될 수 있을 것이다.
도시된 바와 같이, STI 영역(370)이 형성되지 않더라도, OFD의 액티브 영역(350)과 포토 다이오드(320)가 소정의 거리만큼 이격되어 있기 때문에 OFD의 액티브 영역(350), P 도전형 기판(310) 및 포토 다이오드(320)의 액티브 영역(322)의 관계에서 NPN 트랜지스터(210)가 형성될 수 있다.
물론 이 경우에도 앞서 설명한 바와 같이, OFD의 액티브 영역(350)은 상부 액티브 영역(352)과 하부 액티브 영역(354)를 모두 포함하도록 구성되거나, 상부 액티브 영역(352)만을 포함하도록 구성될 수 있다.
전술한 바와 같이, 본 발명의 다양한 실시예에서 제시하는 효율적인 OFD 특성을 확보하고 포토 다이오드(320) 영역 주변에 전체적으로 P 도전형 웰을 형성함으로써, 강한 빛의 환경에서 인테그레이션 타임(integration tim) 동안 생성된 전하가 트랜스퍼 트랜지스터(Tx)를 통해 부유 확산 영역(FD, floating Diffusion)으로 넘치는 것도 방지할 수 있다. 이는 블랙선(Black sun) 현상을 억제 및 제거하는 효과로 나타난다.
일반적으로 블랙선 현상을 제거하기 위하여 화소 어레이(Pixel array)의 각 컬럼(column)별로 블랙선 현상 개선 회로가 존재하는데 전술한 다양한 실시예에 같이 OFD의 효율적 동작에 의해 전술한 블랙 선 개선 회로가 불필요한 장점이 있으며, 또한 이로 인한 칩 면적의 개선이 가능한 장점도 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 오버플로우 트랜지스터 210 : NPN 트랜지스터
310 : P 도전형 기판 320 : 포토 다이오드
322, 350, 352, 354 : 액티브 영역
370 : STI 영역 410 : 폴리 구조물
310 : P 도전형 기판 320 : 포토 다이오드
322, 350, 352, 354 : 액티브 영역
370 : STI 영역 410 : 폴리 구조물
Claims (10)
- 씨모스 이미지 센서에 있어서,
P 도전형 반도체 기판 내에 형성되어 입사광에 대응하는 전하를 축적하는 포토 다이오드;
상기 포토 다이오드에 측면 방향으로 이격되도록 상기 P 도전형 반도체 기판 내에 형성되고, 상기 포토 다이오드에서 생성된 과잉 전하를 외부로 배출하기 위한 OFD(overflow drain) 액티브 영역; 및
상기 포토 다이오드와 상기 액티브 영역이 측면 방향으로 이격되도록 분리하는 STI(Shallow Trench Isolation)을 포함하되,
상기 포토 다이오드의 액티브 영역, 상기 STI 하부에 위치하는 상기 P 도전형 반도체 기판 및 상기 OFD 액티브 영역은 상기 포토 다이오드의 액티브 영역에 축적된 광전하가 상기 OFD 액티브 영역으로 전달되어 외부로 배출되도록 하기 위한 NPN 트랜지스터를 형성하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제1항에 있어서,
상기 OFD 액티브 영역은 N 도전형의 상부 액티브 영역과 그 하부에 형성되는 상기 상부 액티브 영역에 비해 상대적으로 낮은 농도를 가지는 하부 액티브 영역을 포함하여 구성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제1항에 있어서,
상기 포토 다이오드의 액티브 영역과 상기 OFD 액티브 영역은 전위 장벽(Potential barrier)의 형성을 위해 0.1um 내지 0.6um 중 임의의 거리에서 이격 배치되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제1항 또는 제3항에 있어서,
상기 NPN 트랜지스터의 베이스(base) 폭은 0.6um 내지 3.0um 중 임의의 값을 가지도록 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제1항 또는 제2항에 있어서,
상기 포토 다이오드의 액티브 영역과 상기 OFD(overflow drain) 액티브 영역의 형성 깊이는 일치하는 것을 특징으로 하는 씨모스 이미지 센서.
- 제1항 또는 제2항에 있어서,
상기 포토 다이오드와 상기 OFD 액티브 영역이 자기정렬(self-align)되도록 하기 위해 상기 STI의 상부에 폴리 구조물이 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
- 제1항에 있어서,
상기 NPN 트랜지스터의 베이스는 접지(GND)되는 것을 특징으로 하는 씨모스 이미지 센서.
- 씨모스 이미지 센서의 제조 방법에 있어서,
STI(Shallow Trench Isolation)의 형성 위치 상부인 P 도전형 반도체 기판의 일 영역에 폴리 구조물을 형성하는 단계; 및
상기 폴리 구조물의 양 측부에 노출된 상기 P 도전형 반도체 기판 내에 포토 다이오드와 OFD(overflow drain) 액티브 영역을 각각 형성하는 단계를 포함하되,
상기 포토 다이오드의 액티브 영역, 상기 STI의 하부에 위치하는 상기 P 도전형 반도체 기판 및 상기 OFD 액티브 영역은 상기 포토 다이오드의 액티브 영역에 축적된 광전하가 상기 OFD 액티브 영역으로 전달되어 외부로 배출되도록 하기 위한 NPN 트랜지스터를 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제8항에 있어서,
상기 NPN 트랜지스터의 베이스(base) 폭은 0.6um 내지 3.0um 중 임의의 값을 가지는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
- 제8항 또는 제9항에 있어서,
상기 OFD 액티브 영역은 N 도전형의 상부 액티브 영역과 그 하부에 형성되는 상기 상부 액티브 영역에 비해 상대적으로 낮은 농도를 가지는 하부 액티브 영역을 포함하여 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120104901A KR101404820B1 (ko) | 2012-09-21 | 2012-09-21 | Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120104901A KR101404820B1 (ko) | 2012-09-21 | 2012-09-21 | Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140038625A KR20140038625A (ko) | 2014-03-31 |
| KR101404820B1 true KR101404820B1 (ko) | 2014-06-12 |
Family
ID=50646811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120104901A KR101404820B1 (ko) | 2012-09-21 | 2012-09-21 | Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101404820B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346496A (zh) * | 2018-11-23 | 2019-02-15 | 德淮半导体有限公司 | 像素单元、图像传感器及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027021A (ko) * | 2000-10-04 | 2002-04-13 | 박용 | 씨모스 이미지 센서 |
| KR20090079817A (ko) * | 2008-01-18 | 2009-07-22 | 소니 가부시끼 가이샤 | 센서, 고체 촬상 디바이스, 및 촬상 장치 및 그 제조 방법 |
| KR20100025107A (ko) * | 2008-08-27 | 2010-03-09 | 크로스텍 캐피탈, 엘엘씨 | 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한시모스 이미지 센서 및 그 제조방법 |
-
2012
- 2012-09-21 KR KR1020120104901A patent/KR101404820B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020027021A (ko) * | 2000-10-04 | 2002-04-13 | 박용 | 씨모스 이미지 센서 |
| KR20090079817A (ko) * | 2008-01-18 | 2009-07-22 | 소니 가부시끼 가이샤 | 센서, 고체 촬상 디바이스, 및 촬상 장치 및 그 제조 방법 |
| KR20100025107A (ko) * | 2008-08-27 | 2010-03-09 | 크로스텍 캐피탈, 엘엘씨 | 에어갭을 구비한 샐로우 트렌치 소자분리구조, 이를 이용한시모스 이미지 센서 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140038625A (ko) | 2014-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9602750B2 (en) | Image sensor pixels having built-in variable gain feedback amplifier circuitry | |
| US10741592B2 (en) | Image sensors with multi-photodiode image pixels and vertical transfer gates | |
| US8471310B2 (en) | Image sensor pixels with back-gate-modulated vertical transistor | |
| US9456157B2 (en) | Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity | |
| US8357984B2 (en) | Image sensor with low electrical cross-talk | |
| US7728277B2 (en) | PMOS pixel structure with low cross talk for active pixel image sensors | |
| US8723990B2 (en) | Image pixel employing floating base readout concept, and image sensor and image sensor array including the image pixel | |
| KR100983767B1 (ko) | 이미저의 스퓨리어스 전하로부터 교정 픽셀을 차폐하는 방법 및 장치 | |
| KR20020042508A (ko) | 고체 촬상 장치 | |
| US9252185B2 (en) | Back side illuminated image sensors with back side charge storage | |
| US20080136945A1 (en) | Apparatus and method for reducing dark current | |
| US20170111603A1 (en) | Image sensor pixels having dual gate charge transferring transistors | |
| JP3892112B2 (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
| GB2537421A (en) | A pixel having a plurality of photodiodes | |
| TWI413246B (zh) | 在一互補式金氧半導體像素中之半島形傳送閘 | |
| US7368770B1 (en) | Well region with rounded corners | |
| KR100545801B1 (ko) | 전자기 복사 탐지기, 이러한 탐지기를 사용하는 고감도 픽셀구조 및 이러한 탐지기 제조방법. | |
| US20100163940A1 (en) | Image sensor and method for manufacturing the same | |
| KR101387008B1 (ko) | 씨모스 이미지 센서 | |
| KR101404820B1 (ko) | Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 | |
| KR101360849B1 (ko) | 씨모스 이미지 센서 | |
| JP2006019487A (ja) | 増幅型固体撮像素子 | |
| KR101360850B1 (ko) | 씨모스 이미지 센서 | |
| US7173299B1 (en) | Photodiode having extended well region | |
| JP4779575B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170525 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |