JP3892112B2 - パンチスルーリセットとクロストーク抑制を持つ能動画素センサー - Google Patents
パンチスルーリセットとクロストーク抑制を持つ能動画素センサー Download PDFInfo
- Publication number
- JP3892112B2 JP3892112B2 JP13133197A JP13133197A JP3892112B2 JP 3892112 B2 JP3892112 B2 JP 3892112B2 JP 13133197 A JP13133197 A JP 13133197A JP 13133197 A JP13133197 A JP 13133197A JP 3892112 B2 JP3892112 B2 JP 3892112B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- pixel
- floating diffusion
- drain
- reset drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001629 suppression Effects 0.000 title description 2
- 238000009792 diffusion process Methods 0.000 claims description 44
- 230000007246 mechanism Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 2
- 230000010354 integration Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 101100042626 Arabidopsis thaliana SIGF gene Proteins 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的に固体センサーに関し、特に能動画素センサー（ＡＰＳ(Active Pixel Sensor)）に関する。
【０００２】
【従来の技術】
ＡＰＳは、固体画像化器であり、この各画素は、光検出手段、電荷電圧変換手段、リセット手段、増幅器の全部または一部を含む。ＡＰＳは、電荷結合素子(charge coupled device(CCD))画像化器に比べ、幾つかの利点を持つ。これには、単一５Ｖ供給による動作、ｘ−ｙアドレス可能性、チップ搭載信号処理の高集積化が含まれる。
【０００３】
ＡＰＳ素子は、各画素が繰り返しリセットされ、読み取られることにより、動作する。リセット動作は、光検出器、または電荷電圧変換手段に存在する信号電荷が除去され、それらがリセットされることにより実行される。このリセットは、各画素にリセットトランジスタが組み込まれ実行される。リセットトランジスタがオンになると、信号電荷はリセットトランジスタのドレーンに流れ、これにより、信号電荷は、光検出領域または電荷電圧変換領域から除去される。リセットトランジスタは、各画素に含まれるので、それが無ければ光検出器に使用される領域が占有され、従って、素子の集積度(fill factor)と感度が低減する。
【０００４】
図５に、従来のＡＰＳが示される。画素１０には、光検出器１２、転送ゲート１４、浮動拡散１６、リセットトランジスタ１７、行選択トランジスタ(row select transistor(ROWST))８が含まれる。光検出器１２としては、光ダイオードまたは光ゲートが考えらる。リセットトランジスタ１７は、リセットゲート１８とリセットドレーン１９を持つ。行選択トランジスタ８は、行選択ゲート(row select gate(RSG))９と、信号トランジスタ(signal transistor(SIG))６を持つ。画素は、配列（Ｘ列とＹ行）に配置され、画像センサーが形成される。素子の動作は、以下の方法により行われる。与えられた行は、転送ゲート１４と、リセットゲート１８がオンにされ、リセットされる。光検出器１２、または浮動拡散１６のいずれの電子も、リセットドレーン１９を通し除去される。次いで、転送ゲート１４とリセットゲート１８が、オフにされ、入射光は、所定の時間（積分時間）、光検出器１２に電子を生成する。次いで、リセットゲートが、オンにされ、浮動拡散領域に蓄積されたいずれの電子も除去される。次いで、リセットゲートがオフにされ、その行の、リセット信号レベルが、一度に一列づつ読み出される（この動作の詳細は、本発明には関係がない）。次いで、転送ゲート１４が、オンにされ、生成された電子は、ＳＩＧ６のゲートに接続される浮動拡散１６に転送される。次いで、この信号レベルは、その特定の行について、一度に一列ずつ読み取られる。各列のＣＤＳ増幅器が使用され、リセット雑音と画素オフセットによる雑音が除去される。この動作は、残りの行について繰り返される。これらの積分時間は、各行ごとに一定の長さであるが、積分は、異なる時間周期の間に行われる。先に述べたように、各画素にリセットトランジスタが組み込まれるので、素子の集積度と感度が低減する。加えて、行ごとのリセット、積分、読み取り動作により、画像アーティファクトが発生する。
【０００５】
電荷電圧変換手段には、二つの基本的な種類がある。浮動拡散と浮動ゲート(floating gate(FG))である。浮動拡散法は、極めて良い感度（すなわち、小さなキャパシタンス）を示すが、不完全なリセットになり、リセット雑音が生じる。ＦＧ法は、完全なリセットを与え、従って、リセット雑音は生じないが、感度が悪い。浮動拡散法は、主としてＡＰＳと電荷結合素子(charge coupled device(CCD))に使用され、良い感度が得られる。リセット雑音は、相関二重サンプリング(correlated double sampling(CDS))を行うことにより除去される。
【０００６】
【発明が解決しようとする課題】
しかし、ＣＤＳを実行し、リセット雑音を減らすため、リセット動作は、読み取り動作の前に行われる必要がある。読み取り信号レベルの前にリセット信号レベルが必要なため、ＡＰＳ素子の動作は、画像化器の各線または行が、残る各線または行とは異なる時間間隔で、リセットされ、積分され、読み取られるように行われる。従って、全画像化器を読み取る場合は、各線は、時間の異なる点の画像を捕捉することになる。照明条件は時間的に変わり、被写体の対象も動くので、この読み取り方法では、結果的に、画像の表示に線アーティファクトが生じる。これは、高品質の動画、または静止画が要求される応用でのＡＰＳ素子の効用を制限する。この問題は、信号レベルを読み、次いでリセットレベルを読むことにより解決されるが、上に述べたように、リセット雑音を除くことはできない。
【０００７】
上に述べたＡＰＳ素子の問題を解決するため、画素の集積度を減らさないリセット手段を含むＡＰＳを提供することを目的とする。また、リセット雑音を持ち込むことなく、ＡＰＳ素子が、読みとられ、リセットされるように動作する、完全なリセット手段を含むＡＰＳを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、前述の問題について、画素ごとのリセットトランジスタを不要とする新しい画素アーキテクチャとリセット方法を提供することにより、完全なリセットを提供し、これにより、リセット雑音を除き、相関二重サンプリング(CDS)を不要とする。複数の画素を持ち、各画素が、入射光から電荷を蓄積する光検出器と、光検出器から電荷を除去する転送ゲートと、増幅器のセンスノードとして機能する浮動拡散と、ドレーンと、を持つ能動画素センサーにおいて、受光面に対して少なくとも光検出器の下方に埋設され、リセットドレーンに接続されるｎ−タイプの埋め込み層と、浮動拡散とリセットドレーンの間のｐ−タイプの領域の少なくとも一部が空乏化されるように、浮動拡散それぞれに近接する各リセットドレーンに埋め込み層を介して電位を加えることにより画素をリセットする機構とを有し、リセットドレーンは、浮動拡散の下方に埋め込まれ、受光面の行を形成する各画素に含まれるリセットドレーンは、埋め込み層により相互に接続される。
【０００９】
本発明は、リセット動作に要求される素子を減らす手段を提供する。さらに、完全なリセットを提供する。これにより、リセット雑音に煩わされることなく、全画像化器が（一度に一行ではなく）同時に積分され、素子の動作が行われる。この新しいアーキテクチャは、パンチスルーリセット(punch-through reset)を持つＡＰＳと呼ばれる。リセットドレーンと浮動拡散の間の領域が完全に空乏化され、浮動拡散がリセットされ、これにより、リセットドレーンから浮動拡散への“パンチスルー”が得られる。このようにして、浮動拡散に記憶される全ての電荷は、リセットドレーンを通し除去される。新しい画素アーキテクチャの、二つの物理的実施形態が、図１と図２に示される（本発明に関連する部分のみ示される）。他の一定の物理的実施形態も実現可能であり、これら二つは、例として選ばれたものである。
【００１０】
第一の物理的実施形態（図２に示される）において、画素は、光検出器、転送ゲート、浮動拡散、ＳＩＧ、ＲＳＧ、ＲＯＷＳＴ、リセットドレーンを含む。独立のリセットゲート、またはリセットトランジスタは含まれない。このアーキテクチャにおいては、供給電圧ＶＤＤ、または他の適当な電圧が、望むリセットドレーンに加えられ（０Ｖ、または他の適当な電圧が残りのリセットドレーンに加えられ）、リセット動作が実行され、これにより、リセットドレーンと浮動拡散の間にあるｐ−タイプ領域(p-type region)が、空乏化される。ｐ−タイプ領域が空乏化されることにより、浮動拡散に記憶された全ての電子は、リセットドレーンに流れ込み、浮動拡散の完全なリセットが得られる。読み取りと、続くリセットクランプ、サンプリングにより、画素オフセット相殺(pixel offset cancellation)は、従来通り実行される。ＲＥＳとＲＧに従来使用された領域は、ここでは光検出器に使用され、これにより、画素の集積度と感度が改善される。
【００１１】
埋め込みリセットドレーンは、埋め込み層により、行の中で相互に接続される。埋め込み層と埋め込みリセットドレーンは、集積回路製造技術の中の知られている幾つかの手段（例えば高速ＢＩＣＭＯＳプロセス）により形成される。
【００１２】
図２の画素は、リセットドレーンが、埋め込みリセットドレーン２７ではなく、表面からの深いｎ−拡散(deep n-diffusion)により形成されるリセットドレーンである点を除き、図１と同一である。適当な正電圧（例えばＶＤＤ）が加えられ、ｐ−タイプ領域は、空乏化され、浮動拡散は完全にリセットされる。
【００１３】
これらおよび他の、本発明の観点、目的、利点は、続く詳細な好ましい実施形態と、付属の請求項の記述の検討により、また付随する図面の参照により、さらに明確に理解され、認識される。
【００１４】
【発明の実施の形態】
本発明は、ＡＰＳ素子のリセット動作に要求される素子と領域を減らし、従来技術の素子に比べ、高い集積度と感度を与える。また、完全なリセットが得られ、リセットノイズに煩わされることなく、全ての画像化器が、（一度に一行ではなく）同時に積分される。
【００１５】
この新しいアーキテクチャは、パンチスルーリセットを持つＡＰＳと呼ばれる。パンチスルーリセットは、光検出器部分のリセット、または浮動拡散のリセットのいずれかにより行われる。光検出器の場合には、ドレーンは、光検出器の近くに配置される。浮動拡散は、リセットドレーンと浮動拡散の間の領域が、完全に空乏化されることにより、リセットされ、これにより、リセットドレーンから浮動拡散までの“パンチスルー”が得られる。このようにして、浮動拡散に記憶される全ての電荷は、リセットドレーンを通し除去される。新しい画素アーキテクチャの物理的実施形態が、図１と図２に示される。これら二つは例として選ばれたものである。
【００１６】
第一の好ましい実施形態（図１に示される）において、画素２０は、光検出器２２、転送ゲート２４、浮動拡散２６、ＳＩＧ６、ＲＳＧ９、ＲＯＷＳＴ８、リセットドレーン２７を含む。独立したリセットゲート、またはリセットトランジスタは含まれない。このアーキテクチャにおいては、供給電圧ＶＤＤ、または他の適当な電圧が、望むリセットドレーンに加えられ（０Ｖまたは適当な電圧が残りのリセットドレーンに加えられ）、これにより、リセットドレーンと浮動拡散の間のｐ−タイプ領域が空乏化され、リセット動作が行われる。ｐ−タイプ領域の空乏化により、浮動拡散の上に記憶された全ての電子は、リセットドレーンに流し込まれ、浮動拡散の完全なリセットが得られる。読み取り信号とリセット信号の差をとることにより、画素オフセット相殺は、従来通り行われる。リセットドレーンは、ここでは浮動拡散の下に埋め込まれ、行のリセットドレーンは、ｎ−タイプの埋め込み層により、相互に接続され、どの画素表面領域もリセット動作に使用されることなく、これにより、画素の集積度と感度が改善される。
【００１７】
埋め込みリセットドレーンは、埋め込み層により、行の中において相互接続される。埋め込み層と埋め込みリセットドレーンは、幾つかの手段により形成される。一つは、埋め込み層と埋め込みドレーンの双方が、エピタキシャル蒸着の前に、２個の分離されたｎ−タイプの注入(implant) により、形成される。注入量(implant dose)は、素子の熱処理の静止中に、適当な上昇拡散が得られるよう設定される。埋め込み層のパターンは、少なくとも光検出器の部分の下に形成される。この形成は、クロストーク抑制を与えるが、なお適当な赤応答を持つ、適当な注入量、および／または種(species)により行われる。埋め込みリセットドレーンの注入のパターンは、少なくとも浮動拡散の部分の下に形成され、この形成は、適当な注入量、および／または種により行われ、浮動拡散とリセットドレーンの間に、望ましいリセット電位により完全に空乏化されるｐ−タイプ領域が残される。
【００１８】
これは、また、エピタキシャル蒸着の前に、ｎ−タイプの注入により埋め込み層を形成し、エピタキシャル蒸着の後に、高エネルギーの注入により、埋め込みリセットドレーンを形成することによっても得られる。
【００１９】
図２の画素は、リセットドレーン２９が、図１に使用されるｎ−タイプの埋め込み層を持つ埋め込みリセットドレーン２７ではなく、表面からの深いｎ−拡散により形成される点を除いては、同様な素子を含む図１と同様である。適当な正電圧（例えばＶＤＤ）が加えられると、いずれの場合も、リセットドレーンと浮動拡散の間のｐ−タイプ領域が空乏化され、浮動拡散は完全にリセットされる。この方法は、埋め込みリセットドレーンの方法に比べ、画素表面領域が要求される欠点があるが、従来技術に使用される独立トランジスタに比べれば、表面領域は小さい。
【００２０】
この場合には、埋め込み層は要求されなく、リセットドレーン領域は、分離された注入により形成される。この形成は、Ｎ−ウエル打ち込み(N-well drive)またはフィールド酸化(field oxidation)（最大熱処理ステップ）の前に行われる。しかし、埋め込み層は、相互接続層の中の別のリセットバスを不要とするため、リセットドレーン領域との接続に使用される。埋め込み層は、上に述べたように形成され、パターン化される。
【００２１】
図３は、図１に例示されるように画素の行を示し、ここでリセットドレーン２７は、パターン化された埋め込み層２８により、相互に接続される。図４は、図２に例示される画素の行を示し、ここでリセットドレーン２９は、パターン化された埋め込み層２８により相互に接続される。図３と図４の双方において、ＳＩＧ６、ＲＳＧ９、ＲＯＷＳＴ８は、図面を簡単にするため除かれている。
【００２２】
本発明では、好ましい実施形態が参照され、記述されている。しかし、この技術分野において通常の技術を持つ人によれば、本発明の範囲から離れることなく、変形と修正が可能であることを理解する必要がある。
【００２３】
【発明の効果】
画素表面領域を必要としないリセット手段により、集積度が改善される。高感度浮動拡散構造により、完全なリセットが得られ、リセット雑音が軽減され、画素クロストークが抑制される。
【図面の簡単な説明】
【図１】 本発明の第一の実施例の画素を示す図である。
【図２】 本発明の第二の実施例の画素を示す図である。
【図３】 リセットドレーンが、パターン化された埋め込み層により相互に接続される図１の画素の行を示す図である。
【図４】 リセットドレーンが、パターン化された埋め込み層により相互に接続される図２の画素の行を示す図である。
【図５】 従来技術の画素を示す図である。
【符号の説明】
６ 信号トランジスタ、８ 行選択トランジスタ、９ 行選択ゲート、１０ 画素、１２ 光検出器、１４ 転送ゲート、１６ 浮動拡散、１７ リセットトランジスタ、１８ リセットゲート、１９ リセットドレーン、２０ 画素、２２ 光検出器、２４ 転送ゲート、２６ 浮動拡散、２７ 埋め込みリセットドレーン、２８ 埋め込み層、２９ リセットドレーン。
【発明の属する技術分野】
本発明は、一般的に固体センサーに関し、特に能動画素センサー（ＡＰＳ(Active Pixel Sensor)）に関する。
【０００２】
【従来の技術】
ＡＰＳは、固体画像化器であり、この各画素は、光検出手段、電荷電圧変換手段、リセット手段、増幅器の全部または一部を含む。ＡＰＳは、電荷結合素子(charge coupled device(CCD))画像化器に比べ、幾つかの利点を持つ。これには、単一５Ｖ供給による動作、ｘ−ｙアドレス可能性、チップ搭載信号処理の高集積化が含まれる。
【０００３】
ＡＰＳ素子は、各画素が繰り返しリセットされ、読み取られることにより、動作する。リセット動作は、光検出器、または電荷電圧変換手段に存在する信号電荷が除去され、それらがリセットされることにより実行される。このリセットは、各画素にリセットトランジスタが組み込まれ実行される。リセットトランジスタがオンになると、信号電荷はリセットトランジスタのドレーンに流れ、これにより、信号電荷は、光検出領域または電荷電圧変換領域から除去される。リセットトランジスタは、各画素に含まれるので、それが無ければ光検出器に使用される領域が占有され、従って、素子の集積度(fill factor)と感度が低減する。
【０００４】
図５に、従来のＡＰＳが示される。画素１０には、光検出器１２、転送ゲート１４、浮動拡散１６、リセットトランジスタ１７、行選択トランジスタ(row select transistor(ROWST))８が含まれる。光検出器１２としては、光ダイオードまたは光ゲートが考えらる。リセットトランジスタ１７は、リセットゲート１８とリセットドレーン１９を持つ。行選択トランジスタ８は、行選択ゲート(row select gate(RSG))９と、信号トランジスタ(signal transistor(SIG))６を持つ。画素は、配列（Ｘ列とＹ行）に配置され、画像センサーが形成される。素子の動作は、以下の方法により行われる。与えられた行は、転送ゲート１４と、リセットゲート１８がオンにされ、リセットされる。光検出器１２、または浮動拡散１６のいずれの電子も、リセットドレーン１９を通し除去される。次いで、転送ゲート１４とリセットゲート１８が、オフにされ、入射光は、所定の時間（積分時間）、光検出器１２に電子を生成する。次いで、リセットゲートが、オンにされ、浮動拡散領域に蓄積されたいずれの電子も除去される。次いで、リセットゲートがオフにされ、その行の、リセット信号レベルが、一度に一列づつ読み出される（この動作の詳細は、本発明には関係がない）。次いで、転送ゲート１４が、オンにされ、生成された電子は、ＳＩＧ６のゲートに接続される浮動拡散１６に転送される。次いで、この信号レベルは、その特定の行について、一度に一列ずつ読み取られる。各列のＣＤＳ増幅器が使用され、リセット雑音と画素オフセットによる雑音が除去される。この動作は、残りの行について繰り返される。これらの積分時間は、各行ごとに一定の長さであるが、積分は、異なる時間周期の間に行われる。先に述べたように、各画素にリセットトランジスタが組み込まれるので、素子の集積度と感度が低減する。加えて、行ごとのリセット、積分、読み取り動作により、画像アーティファクトが発生する。
【０００５】
電荷電圧変換手段には、二つの基本的な種類がある。浮動拡散と浮動ゲート(floating gate(FG))である。浮動拡散法は、極めて良い感度（すなわち、小さなキャパシタンス）を示すが、不完全なリセットになり、リセット雑音が生じる。ＦＧ法は、完全なリセットを与え、従って、リセット雑音は生じないが、感度が悪い。浮動拡散法は、主としてＡＰＳと電荷結合素子(charge coupled device(CCD))に使用され、良い感度が得られる。リセット雑音は、相関二重サンプリング(correlated double sampling(CDS))を行うことにより除去される。
【０００６】
【発明が解決しようとする課題】
しかし、ＣＤＳを実行し、リセット雑音を減らすため、リセット動作は、読み取り動作の前に行われる必要がある。読み取り信号レベルの前にリセット信号レベルが必要なため、ＡＰＳ素子の動作は、画像化器の各線または行が、残る各線または行とは異なる時間間隔で、リセットされ、積分され、読み取られるように行われる。従って、全画像化器を読み取る場合は、各線は、時間の異なる点の画像を捕捉することになる。照明条件は時間的に変わり、被写体の対象も動くので、この読み取り方法では、結果的に、画像の表示に線アーティファクトが生じる。これは、高品質の動画、または静止画が要求される応用でのＡＰＳ素子の効用を制限する。この問題は、信号レベルを読み、次いでリセットレベルを読むことにより解決されるが、上に述べたように、リセット雑音を除くことはできない。
【０００７】
上に述べたＡＰＳ素子の問題を解決するため、画素の集積度を減らさないリセット手段を含むＡＰＳを提供することを目的とする。また、リセット雑音を持ち込むことなく、ＡＰＳ素子が、読みとられ、リセットされるように動作する、完全なリセット手段を含むＡＰＳを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、前述の問題について、画素ごとのリセットトランジスタを不要とする新しい画素アーキテクチャとリセット方法を提供することにより、完全なリセットを提供し、これにより、リセット雑音を除き、相関二重サンプリング(CDS)を不要とする。複数の画素を持ち、各画素が、入射光から電荷を蓄積する光検出器と、光検出器から電荷を除去する転送ゲートと、増幅器のセンスノードとして機能する浮動拡散と、ドレーンと、を持つ能動画素センサーにおいて、受光面に対して少なくとも光検出器の下方に埋設され、リセットドレーンに接続されるｎ−タイプの埋め込み層と、浮動拡散とリセットドレーンの間のｐ−タイプの領域の少なくとも一部が空乏化されるように、浮動拡散それぞれに近接する各リセットドレーンに埋め込み層を介して電位を加えることにより画素をリセットする機構とを有し、リセットドレーンは、浮動拡散の下方に埋め込まれ、受光面の行を形成する各画素に含まれるリセットドレーンは、埋め込み層により相互に接続される。
【０００９】
本発明は、リセット動作に要求される素子を減らす手段を提供する。さらに、完全なリセットを提供する。これにより、リセット雑音に煩わされることなく、全画像化器が（一度に一行ではなく）同時に積分され、素子の動作が行われる。この新しいアーキテクチャは、パンチスルーリセット(punch-through reset)を持つＡＰＳと呼ばれる。リセットドレーンと浮動拡散の間の領域が完全に空乏化され、浮動拡散がリセットされ、これにより、リセットドレーンから浮動拡散への“パンチスルー”が得られる。このようにして、浮動拡散に記憶される全ての電荷は、リセットドレーンを通し除去される。新しい画素アーキテクチャの、二つの物理的実施形態が、図１と図２に示される（本発明に関連する部分のみ示される）。他の一定の物理的実施形態も実現可能であり、これら二つは、例として選ばれたものである。
【００１０】
第一の物理的実施形態（図２に示される）において、画素は、光検出器、転送ゲート、浮動拡散、ＳＩＧ、ＲＳＧ、ＲＯＷＳＴ、リセットドレーンを含む。独立のリセットゲート、またはリセットトランジスタは含まれない。このアーキテクチャにおいては、供給電圧ＶＤＤ、または他の適当な電圧が、望むリセットドレーンに加えられ（０Ｖ、または他の適当な電圧が残りのリセットドレーンに加えられ）、リセット動作が実行され、これにより、リセットドレーンと浮動拡散の間にあるｐ−タイプ領域(p-type region)が、空乏化される。ｐ−タイプ領域が空乏化されることにより、浮動拡散に記憶された全ての電子は、リセットドレーンに流れ込み、浮動拡散の完全なリセットが得られる。読み取りと、続くリセットクランプ、サンプリングにより、画素オフセット相殺(pixel offset cancellation)は、従来通り実行される。ＲＥＳとＲＧに従来使用された領域は、ここでは光検出器に使用され、これにより、画素の集積度と感度が改善される。
【００１１】
埋め込みリセットドレーンは、埋め込み層により、行の中で相互に接続される。埋め込み層と埋め込みリセットドレーンは、集積回路製造技術の中の知られている幾つかの手段（例えば高速ＢＩＣＭＯＳプロセス）により形成される。
【００１２】
図２の画素は、リセットドレーンが、埋め込みリセットドレーン２７ではなく、表面からの深いｎ−拡散(deep n-diffusion)により形成されるリセットドレーンである点を除き、図１と同一である。適当な正電圧（例えばＶＤＤ）が加えられ、ｐ−タイプ領域は、空乏化され、浮動拡散は完全にリセットされる。
【００１３】
これらおよび他の、本発明の観点、目的、利点は、続く詳細な好ましい実施形態と、付属の請求項の記述の検討により、また付随する図面の参照により、さらに明確に理解され、認識される。
【００１４】
【発明の実施の形態】
本発明は、ＡＰＳ素子のリセット動作に要求される素子と領域を減らし、従来技術の素子に比べ、高い集積度と感度を与える。また、完全なリセットが得られ、リセットノイズに煩わされることなく、全ての画像化器が、（一度に一行ではなく）同時に積分される。
【００１５】
この新しいアーキテクチャは、パンチスルーリセットを持つＡＰＳと呼ばれる。パンチスルーリセットは、光検出器部分のリセット、または浮動拡散のリセットのいずれかにより行われる。光検出器の場合には、ドレーンは、光検出器の近くに配置される。浮動拡散は、リセットドレーンと浮動拡散の間の領域が、完全に空乏化されることにより、リセットされ、これにより、リセットドレーンから浮動拡散までの“パンチスルー”が得られる。このようにして、浮動拡散に記憶される全ての電荷は、リセットドレーンを通し除去される。新しい画素アーキテクチャの物理的実施形態が、図１と図２に示される。これら二つは例として選ばれたものである。
【００１６】
第一の好ましい実施形態（図１に示される）において、画素２０は、光検出器２２、転送ゲート２４、浮動拡散２６、ＳＩＧ６、ＲＳＧ９、ＲＯＷＳＴ８、リセットドレーン２７を含む。独立したリセットゲート、またはリセットトランジスタは含まれない。このアーキテクチャにおいては、供給電圧ＶＤＤ、または他の適当な電圧が、望むリセットドレーンに加えられ（０Ｖまたは適当な電圧が残りのリセットドレーンに加えられ）、これにより、リセットドレーンと浮動拡散の間のｐ−タイプ領域が空乏化され、リセット動作が行われる。ｐ−タイプ領域の空乏化により、浮動拡散の上に記憶された全ての電子は、リセットドレーンに流し込まれ、浮動拡散の完全なリセットが得られる。読み取り信号とリセット信号の差をとることにより、画素オフセット相殺は、従来通り行われる。リセットドレーンは、ここでは浮動拡散の下に埋め込まれ、行のリセットドレーンは、ｎ−タイプの埋め込み層により、相互に接続され、どの画素表面領域もリセット動作に使用されることなく、これにより、画素の集積度と感度が改善される。
【００１７】
埋め込みリセットドレーンは、埋め込み層により、行の中において相互接続される。埋め込み層と埋め込みリセットドレーンは、幾つかの手段により形成される。一つは、埋め込み層と埋め込みドレーンの双方が、エピタキシャル蒸着の前に、２個の分離されたｎ−タイプの注入(implant) により、形成される。注入量(implant dose)は、素子の熱処理の静止中に、適当な上昇拡散が得られるよう設定される。埋め込み層のパターンは、少なくとも光検出器の部分の下に形成される。この形成は、クロストーク抑制を与えるが、なお適当な赤応答を持つ、適当な注入量、および／または種(species)により行われる。埋め込みリセットドレーンの注入のパターンは、少なくとも浮動拡散の部分の下に形成され、この形成は、適当な注入量、および／または種により行われ、浮動拡散とリセットドレーンの間に、望ましいリセット電位により完全に空乏化されるｐ−タイプ領域が残される。
【００１８】
これは、また、エピタキシャル蒸着の前に、ｎ−タイプの注入により埋め込み層を形成し、エピタキシャル蒸着の後に、高エネルギーの注入により、埋め込みリセットドレーンを形成することによっても得られる。
【００１９】
図２の画素は、リセットドレーン２９が、図１に使用されるｎ−タイプの埋め込み層を持つ埋め込みリセットドレーン２７ではなく、表面からの深いｎ−拡散により形成される点を除いては、同様な素子を含む図１と同様である。適当な正電圧（例えばＶＤＤ）が加えられると、いずれの場合も、リセットドレーンと浮動拡散の間のｐ−タイプ領域が空乏化され、浮動拡散は完全にリセットされる。この方法は、埋め込みリセットドレーンの方法に比べ、画素表面領域が要求される欠点があるが、従来技術に使用される独立トランジスタに比べれば、表面領域は小さい。
【００２０】
この場合には、埋め込み層は要求されなく、リセットドレーン領域は、分離された注入により形成される。この形成は、Ｎ−ウエル打ち込み(N-well drive)またはフィールド酸化(field oxidation)（最大熱処理ステップ）の前に行われる。しかし、埋め込み層は、相互接続層の中の別のリセットバスを不要とするため、リセットドレーン領域との接続に使用される。埋め込み層は、上に述べたように形成され、パターン化される。
【００２１】
図３は、図１に例示されるように画素の行を示し、ここでリセットドレーン２７は、パターン化された埋め込み層２８により、相互に接続される。図４は、図２に例示される画素の行を示し、ここでリセットドレーン２９は、パターン化された埋め込み層２８により相互に接続される。図３と図４の双方において、ＳＩＧ６、ＲＳＧ９、ＲＯＷＳＴ８は、図面を簡単にするため除かれている。
【００２２】
本発明では、好ましい実施形態が参照され、記述されている。しかし、この技術分野において通常の技術を持つ人によれば、本発明の範囲から離れることなく、変形と修正が可能であることを理解する必要がある。
【００２３】
【発明の効果】
画素表面領域を必要としないリセット手段により、集積度が改善される。高感度浮動拡散構造により、完全なリセットが得られ、リセット雑音が軽減され、画素クロストークが抑制される。
【図面の簡単な説明】
【図１】 本発明の第一の実施例の画素を示す図である。
【図２】 本発明の第二の実施例の画素を示す図である。
【図３】 リセットドレーンが、パターン化された埋め込み層により相互に接続される図１の画素の行を示す図である。
【図４】 リセットドレーンが、パターン化された埋め込み層により相互に接続される図２の画素の行を示す図である。
【図５】 従来技術の画素を示す図である。
【符号の説明】
６ 信号トランジスタ、８ 行選択トランジスタ、９ 行選択ゲート、１０ 画素、１２ 光検出器、１４ 転送ゲート、１６ 浮動拡散、１７ リセットトランジスタ、１８ リセットゲート、１９ リセットドレーン、２０ 画素、２２ 光検出器、２４ 転送ゲート、２６ 浮動拡散、２７ 埋め込みリセットドレーン、２８ 埋め込み層、２９ リセットドレーン。
Claims (1)
- 半導体材料の上に形成される能動画素画像センサーであって、半導体材料の表面に形成される少なくとも１個の画素を持ち、この画素は、入射光からの電荷を蓄積する光検出器と、光検出器から電荷を除去する転送ゲートと、増幅器入力のセンスノードとして機能する浮動拡散と、リセットドレーンと、を持つ能動画素センサーにおいて、
受光面に対して少なくとも光検出器の下方に埋設され、リセットドレーンに接続されるｎ−タイプの埋め込み層と、
浮動拡散とリセットドレーンの間のｐ−タイプの領域が空乏化されるように、浮動拡散それぞれに近接する各リセットドレーンに埋め込み層を介して電位を加えることにより画素をリセットする機構と、
を有し、
リセットドレーンは、浮動拡散の下方に埋め込まれ、
受光面の行を形成する各画素に含まれるリセットドレーンは、埋め込み層により相互に接続されることを特徴とする能動画素センサー。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1812696P | 1996-05-22 | 1996-05-22 | |
| US08/806,370 | 1997-02-27 | ||
| US08/806,370 US5872371A (en) | 1997-02-27 | 1997-02-27 | Active pixel sensor with punch-through reset and cross-talk suppression |
| US60/018,126 | 1997-02-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070262A JPH1070262A (ja) | 1998-03-10 |
| JP3892112B2 true JP3892112B2 (ja) | 2007-03-14 |
Family
ID=26690770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13133197A Expired - Lifetime JP3892112B2 (ja) | 1996-05-22 | 1997-05-21 | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0809299B1 (ja) |
| JP (1) | JP3892112B2 (ja) |
| DE (1) | DE69738645T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051857A (en) | 1998-01-07 | 2000-04-18 | Innovision, Inc. | Solid-state imaging device and method of detecting optical signals using the same |
| NL1011381C2 (nl) * | 1998-02-28 | 2000-02-15 | Hyundai Electronics Ind | Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan. |
| JPH11274454A (ja) | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| US6084259A (en) * | 1998-06-29 | 2000-07-04 | Hyundai Electronics Industries Co., Ltd. | Photodiode having charge transfer function and image sensor using the same |
| US6587146B1 (en) * | 1998-11-20 | 2003-07-01 | Eastman Kodak Company | Three transistor active pixel sensor architecture with correlated double sampling |
| TW494574B (en) * | 1999-12-01 | 2002-07-11 | Innotech Corp | Solid state imaging device, method of manufacturing the same, and solid state imaging system |
| TW483127B (en) * | 2000-01-07 | 2002-04-11 | Innotech Corp | Solid state imaging device and driving method thereof |
| US6617562B1 (en) * | 2000-10-05 | 2003-09-09 | Pictos Technologies, Inc. | CMOS imager with discharge path to suppress reset noise |
| JP2005039219A (ja) * | 2004-06-04 | 2005-02-10 | Canon Inc | 固体撮像装置 |
| US7875916B2 (en) * | 2005-09-28 | 2011-01-25 | Eastman Kodak Company | Photodetector and n-layer structure for improved collection efficiency |
| US7728277B2 (en) | 2005-11-16 | 2010-06-01 | Eastman Kodak Company | PMOS pixel structure with low cross talk for active pixel image sensors |
| US20080138926A1 (en) * | 2006-12-11 | 2008-06-12 | Lavine James P | Two epitaxial layers to reduce crosstalk in an image sensor |
| US7821046B2 (en) | 2007-04-27 | 2010-10-26 | Aptina Imaging Corporation | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels |
| US9574951B2 (en) | 2013-09-09 | 2017-02-21 | Semiconductor Components Industries, Llc | Image sensor including temperature sensor and electronic shutter function |
| US9093573B2 (en) | 2013-09-09 | 2015-07-28 | Semiconductor Components Industries, Llc | Image sensor including temperature sensor and electronic shutter function |
| ES2852777T3 (es) * | 2015-03-05 | 2021-09-14 | Dartmouth College | Restablecimiento sin compuerta para píxeles del sensor de imagen |
| WO2016161214A1 (en) * | 2015-03-31 | 2016-10-06 | Dartmouth College | Image sensor and image sensor pixel having jfet source follower |
| WO2017047774A1 (ja) * | 2015-09-18 | 2017-03-23 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5373031A (en) * | 1976-12-13 | 1978-06-29 | Hitachi Ltd | Solid pickup device |
| US4580155A (en) * | 1982-12-21 | 1986-04-01 | Northern Telecom Limited | Deep depletion CCD imager |
| JPS60124180A (ja) * | 1983-12-09 | 1985-07-03 | Victor Co Of Japan Ltd | 固体撮像板及び撮像方式 |
| JPH0287573A (ja) * | 1988-09-22 | 1990-03-28 | Nec Corp | 固体撮像装置 |
| CA2056087C (en) * | 1990-11-27 | 1998-01-27 | Masakazu Morishita | Photoelectric converting device and information processing apparatus employing the same |
| JPH04373136A (ja) * | 1991-06-21 | 1992-12-25 | Nec Corp | 電荷結合装置 |
| JP3060649B2 (ja) * | 1991-10-04 | 2000-07-10 | 日本電気株式会社 | 半導体装置及びその駆動方法 |
| JP2950387B2 (ja) * | 1992-03-19 | 1999-09-20 | 日本電気株式会社 | 電荷結合装置 |
| JPH05328225A (ja) * | 1992-05-15 | 1993-12-10 | Sony Corp | 増幅型固体撮像装置 |
| US5338946A (en) * | 1993-01-08 | 1994-08-16 | Eastman Kodak Company | Solid state image sensor with fast reset |
| JP2875132B2 (ja) * | 1993-02-25 | 1999-03-24 | シャープ株式会社 | 電荷転送装置 |
| JPH07106553A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | 固体撮像素子 |
-
1997
- 1997-05-10 DE DE1997638645 patent/DE69738645T2/de not_active Expired - Lifetime
- 1997-05-10 EP EP19970201413 patent/EP0809299B1/en not_active Expired - Lifetime
- 1997-05-21 JP JP13133197A patent/JP3892112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0809299B1 (en) | 2008-04-23 |
| DE69738645D1 (de) | 2008-06-05 |
| DE69738645T2 (de) | 2009-06-10 |
| EP0809299A2 (en) | 1997-11-26 |
| EP0809299A3 (en) | 1998-09-02 |
| JPH1070262A (ja) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872371A (en) | Active pixel sensor with punch-through reset and cross-talk suppression | |
| JP3892112B2 (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
| US6326230B1 (en) | High speed CMOS imager with motion artifact supression and anti-blooming | |
| US9729810B2 (en) | Image sensor pixel with memory node having buried channel and diode portions | |
| EP0854516B1 (en) | Partially pinned photodiode for solid state image sensors | |
| US6483163B2 (en) | Photoelectric conversion devices and photoelectric conversion apparatus employing the same | |
| US9865632B2 (en) | Image sensor pixel with memory node having buried channel and diode portions formed on N-type substrate | |
| US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| US8228411B2 (en) | Circuit and photo sensor overlap for backside illumination image sensor | |
| JP4752926B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 | |
| US6943838B2 (en) | Active pixel sensor pixel having a photodetector whose output is coupled to an output transistor gate | |
| US7271835B2 (en) | Solid-state image pickup device and device driving control method for solid-state image pickup | |
| US8802472B2 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
| US7265397B1 (en) | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture | |
| US20080210996A1 (en) | Frame shutter pixel with an isolated storage node | |
| JP3667220B2 (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
| JP2011216970A (ja) | 固体撮像装置、固体撮像装置の駆動方法、および、電子機器 | |
| JP2002280538A (ja) | ｋＴＣノイズを伴わずに完全なピクセルリセットが可能なＣＭＯＳ画像センサ | |
| JP4155568B2 (ja) | 固体撮像装置及びカメラ | |
| US5932873A (en) | Capacitor-coupled bipolar active pixel sensor with integrated electronic shutter | |
| US6882022B2 (en) | Dual gate BCMD pixel suitable for high performance CMOS image sensor arrays | |
| US7808022B1 (en) | Cross talk reduction | |
| JP3919243B2 (ja) | 光電変換装置 | |
| KR101404820B1 (ko) | Ｎｐｎ 트랜지스터를 구비한 씨모스 이미지 센서 및 그 제조 방법 | |
| JP4238398B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040506 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |