ES2852777T3 - Restablecimiento sin compuerta para píxeles del sensor de imagen - Google Patents

Restablecimiento sin compuerta para píxeles del sensor de imagen Download PDF

Info

Publication number
ES2852777T3
ES2852777T3 ES16759656T ES16759656T ES2852777T3 ES 2852777 T3 ES2852777 T3 ES 2852777T3 ES 16759656 T ES16759656 T ES 16759656T ES 16759656 T ES16759656 T ES 16759656T ES 2852777 T3 ES2852777 T3 ES 2852777T3
Authority
ES
Spain
Prior art keywords
floating diffusion
image sensor
drain
reset
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES16759656T
Other languages
English (en)
Inventor
Eric Fossum
Jiaju Ma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dartmouth College
Original Assignee
Dartmouth College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dartmouth College filed Critical Dartmouth College
Application granted granted Critical
Publication of ES2852777T3 publication Critical patent/ES2852777T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Un sensor de imagen que comprende una pluralidad de píxeles, comprendiendo al menos un píxel: una difusión flotante (FD) formada en un sustrato semiconductor (14); una compuerta de transferencia (26) configurada para causar selectivamente la transferencia de la fotocarga almacenada en una región de almacenamiento/acumulación de carga (24) del píxel a la difusión flotante (FD); y un drenador de restablecimiento (RD) formado en el sustrato semiconductor (14) y separado de la difusión flotante (FD) por una región semiconductora intermedia que tiene un tipo de dopante opuesto al tipo de dopante del drenador de restablecimiento (RD) y a la difusión flotante (FD), en el que el drenador de restablecimiento (RD) y la región semiconductora intermedia están configurados para restablecer selectivamente el potencial electrostático de la difusión flotante (FD) y establecer una barrera de potencial electrostático entre la difusión flotante (FD) y el drenador de restablecimiento (RD) en respuesta a un impulso de tensión aplicado selectivamente al drenador de restablecimiento (RD) y sin el uso de una compuerta de transistor de restablecimiento que puede formarse por encima de dicha región semiconductora intermedia.

Description

DESCRIPCIÓN
Restablecimiento sin compuerta para píxeles del sensor de imagen
Antecedentes
Se ha propuesto el sensor de imagen Quanta (QIS) como posible sensor de imagen de próxima generación. En el QIS de un solo bit, el fotoelemento de salida binaria de tamaño límite de sub-difracción, especializado sensible a un solo fotoelectrón se denomina "jot". Implementaciones de QIS de bit central a único así como de múltiples bits es la sensibilidad de un solo electrón (-0,15e-r.m.s) que se puede obtener de la alta ganancia de conversión de píxeles activados, por ejemplo, más de 1000 jV/e-. Para la alta ganancia de conversión necesaria, la capacitancia del nodo de difusión flotante (FD) debe minimizarse. De acuerdo con el trabajo de QIS anterior de los presentes inventores, la capacitancia del nodo de FD se ha reducido considerablemente, pero aún puede haber reducciones ventajosas y/o deseadas adicionales en la capacitancia del nodo de FD y/o formas adicionales o alternativas para reducir la capacitancia del nodo de FD. A modo de ejemplo, en algunos diseños de píxeles del QIS, la capacitancia de superposición de la compuerta de restablecimiento (RG) puede aún contribuir con aproximadamente el 10 % de la capacitancia total de FD, por lo que puede ser posible una reducción adicional de esta capacitancia de superposición de RG, y puede ser deseable o necesaria para algunas implementaciones.
El documento W02015/006008A1 desvela píxeles del sensor de imagen que tienen baja capacidad de pozo total y alta sensibilidad para aplicaciones tales como DIS, qDIS, QIS de único o múltiples bits. La arquitectura de píxeles del sensor de imagen comprende una compuerta de transferencia, una región de difusión flotante formadas ambas en una primera superficie de un sustrato semiconductor y un fotodiodo clavado verticalmente enterrado en pozo que tiene una región de acumulación/almacenamiento de carga dispuesta sustancial o totalmente debajo de la compuerta de transferencia. El sensor de imagen puede comprender también una matriz de píxeles, en la que cada píxel comprende: una estructura bipolar vertical que incluye un emisor, base, colector configurados para almacenar fotoportadores en la base; y un transistor de restablecimiento acoplado a la base, configurado para restablecer completamente todos los portadores libres utilizando el transistor de restablecimiento.
J. Ma et al., en "Un dispositivo jot de compuerta de bomba con alta ganancia de conversión para sensor de imagen cuántica" IEEE Journal of Electronic Devices Society, vol. 3, pág. 73-77 (2015) desvela un sensor de imagen con un fotodiodo enterrado iluminado por el lado trasero con bomba y compuerta de transferencia integradas verticalmente y difusión flotante distal para reducir la capacitancia parásita.
J. Ma et al. en "Dispositivos Jot y sensor de imagen cuántica", actas de IEEE de la Reunión Internacional de Dispositivos Electrónicos de 2014 desvela un jot bipolar y un jot de compuerta de bomba para sensores de imagen cuántica.
Sumario de algunas realizaciones
La presente divulgación está dirigida a un píxel del sensor de imagen que está configurado para el restablecimiento sin compuerta de una difusión flotante.
De acuerdo con un primer aspecto de la invención, se proporciona un sensor de imagen, como se define en la reivindicación 1. Las características preferidas y/u opcionales se establecen en las reivindicaciones dependientes.
El drenador de restablecimiento puede configurarse para restablecer selectivamente el potencial electrostático de la difusión flotante independientemente del funcionamiento de una compuerta del transistor de restablecimiento. Por ejemplo, la difusión flotante y el drenador de restablecimiento pueden no configurarse como regiones de fuente y drenador de un transistor de efecto de campo. De acuerdo con algunas realizaciones, no se forma una pila de electrodos de compuerta por encima de la región semiconductora intermedia entre la difusión flotante y la compuerta de restablecimiento.
De acuerdo con un segundo aspecto de la invención, se proporciona un método para proporcionar un sensor de imagen, como se define en la reivindicación 12 Las características preferidas y/u opcionales se establecen en las reivindicaciones dependientes.
Si bien los píxeles de acuerdo con algunas realizaciones de la presente invención son adecuados para su uso en sensores de imagen que exigen una ganancia de conversión muy alta (por ejemplo, QIS, qDIS u otros sensores de recuento de fotoelectrones de único bit o múltiples bits), se entenderá a la vista de la siguiente divulgación que algunas realizaciones de la presente invención son también aplicables a sensores de imagen CMOS convencionales (por ejemplo, los sensores de imagen CMOS disponibles comercialmente en la actualidad para el consumidor, aplicaciones de fabricación y/o científicas).
A lo largo de la descripción y las reivindicaciones, los siguientes términos toman al menos los significados explícitamente asociados aquí, a menos que el contexto indique lo contrario. Los significados identificados a continuación no limitan necesariamente los términos, sino que simplemente proporcionan ejemplos ilustrativos de los términos. La expresión "una realización" como se usa en el presente documento no se refiere necesariamente a la misma realización, aunque puede. Además, el significado de "un", "una", y "el/la" incluye las referencias en plural; por tanto, por ejemplo, "una realización" no se limita a una única realización sino que se refiere a una o más realizaciones. De forma similar, la expresión "una realización" no se refiere necesariamente a la misma realización y no se limita a una única realización. Tal como se usa en el presente documento, el término "o" es un operador inclusivo "o", y es equivalente al término "y/o", a menos que el contexto indique claramente lo contrario. La expresión "basándose en" no es exclusiva y permite basarse en factores adicionales no descritos, a menos que el contexto indique claramente lo contrario.
También, tal como se usa en el presente documento, las designaciones "n y "p" (por ejemplo, como en "tipo n", "tipo p", "pozo n", etc.) se utilizan de forma ordinaria y habitual para designar impurezas de tipo donante y receptor que promueven los portadores de electrones y huecos, respectivamente, como portadores mayoritarios. El término "sustrato" debe entenderse como un material a base de semiconductores como el silicio, tecnología de silicio sobre aislante (SOI) o silicio sobre zafiro (SOS), semiconductores dopados y sin dopar, capas epitaxiales de silicio soportadas por una base semiconductora y otras estructuras semiconductoras. Así mismo, cuando se hace referencia a un "sustratos" en la siguiente descripción, es posible que se hayan utilizado pasos de proceso anteriores para formar regiones o uniones en la estructura o cimentación del semiconductor base. Además, el semiconductor no necesita ser a base de silicio, sino que puede ser a base de, por ejemplo, silicio-germanio, germanio o arseniuro de galio.
Además, tal como se usa en el presente documento, a menos que el contexto indique claramente lo contrario, el término "acoplado" se refiere a conectados directamente o conectados indirectamente a través de uno o más componentes intermedios y, en algunos contextos, también puede denotar o incluir acoplado eléctricamente, tal como acoplado conductivamente, acoplado capacitivamente y/o acoplado inductivamente. Asimismo, "acoplado conductivamente" se refiere a estar acoplado a través de uno o más componentes intermedios que permiten la transferencia de energía a través de la corriente de conducción, que es capaz de incluir corriente continua y corriente alterna, mientras que "acoplado capacitivamente" se refiere a estar acoplado electrostáticamente a través de uno o más medios dieléctricos, y posiblemente también a través de uno o más conductores intermedios (por ejemplo, mediante una serie de componentes capacitivos), que permiten la transferencia de energía mediante la corriente de desplazamiento y no mediante la corriente continua. Los expertos en la materia comprenderán además que los elementos pueden acoplarse capacitivamente de forma intencionada o no (por ejemplo, parasitariamente) y que en algunos contextos, los elementos que se dice que están acoplados capacitivamente pueden referirse a un acoplamiento capacitivo intencional. Además, los expertos en la materia entenderán también que en algunos contextos el término "acoplado" puede referirse a un acoplamiento operativo, mediante conexión directa y/o indirecta. Por ejemplo, un conductor (por ejemplo, línea de control) que se dice que está acoplado a la compuerta de un transistor puede referirse a que el conductor puede operarse para controlar el potencial de la compuerta para controlar el funcionamiento del transistor (por ejemplo, cambiar el transistor entre los estados "encendido" y "apagado"), independientemente de si el conductor está conectado a la compuerta indirectamente (por ejemplo, a través de otro transistor, etc.) y/o directamente.
Los expertos en la materia apreciarán que la breve descripción anterior y la siguiente descripción con respecto a los dibujos son ilustrativas y explicativas de algunas realizaciones de la presente invención, y no son ni representativas ni inclusivas de todos los temas y realizaciones dentro del alcance de la presente invención, ni pretenden ser restrictivas o caracterizar la presente invención o limitar las ventajas que se pueden lograr mediante las realizaciones de la presente invención, ni pretende exigir que la presente invención proporcione necesariamente una o más de las ventajas descritas en el presente documento con respecto a algunas realizaciones. Por tanto, los dibujos adjuntos, referidos en el presente documento y que constituyen una parte del mismo, ilustran algunas realizaciones de la invención, y, junto con la descripción detallada, sirven para explicar los principios de algunas realizaciones de la invención.
Breve descripción de los dibujos
Los aspectos, características y ventajas de algunas realizaciones de la invención, tanto en estructura como en funcionamiento, se entenderán y se harán más evidentes en vista de la siguiente descripción de realizaciones no limitativas y no exclusivas junto con los dibujos adjuntos, en los que los números de referencia similares designan partes iguales o similares en las diversas figuras, y en las que:
la Figura 1 representa esquemáticamente una vista en sección transversal ilustrativa de una porción de un píxel de un sensor de imagen, de acuerdo con algunas realizaciones de la presente divulgación;
la Figura 2 representa esquemáticamente una vista en sección transversal de un píxel ilustrativo que incorpora el restablecimiento sin compuerta de acuerdo con algunas realizaciones de la presente descripción;
la Figura 3 representa esquemáticamente una vista en sección transversal de un píxel ilustrativo que incorpora el restablecimiento sin compuerta de acuerdo con algunas realizaciones de la presente descripción;
la Figura 4 muestra un diagrama de tiempos de un pulso del drenador de restablecimiento que se aplicó durante las simulaciones de las realizaciones ilustrativas;
las Figuras 5 a 9 muestran perfiles de potencial electrostático para simulaciones de estructuras de dispositivos de restablecimiento sin compuerta de acuerdo con las realizaciones ilustrativas de acuerdo con la presente divulgación;
las Figuras 10, 11 y 12 muestran, cada una, realizaciones ilustrativas respectivas de una porción de un píxel configurado para el restablecimiento sin compuerta de acuerdo con algunas realizaciones; y
la Figura 13 representa un diagrama de bloques de una arquitectura ilustrativa del sensor de imagen que puede usarse para implementar las realizaciones de acuerdo con la presente divulgación, de acuerdo con algunas realizaciones.
Descripción detallada de algunas realizaciones
Se describen realizaciones ilustrativas de un método y dispositivo de restablecimiento sin compuerta. Tales realizaciones son muy adecuadas, por ejemplo, para reducir la capacitancia de FD eliminando y/o reduciendo la capacitancia de superposición de RG (por ejemplo, en comparación con un píxel/jot que incluye un transistor de restablecimiento que tiene un RD y una RG pulsada selectivamente que se superpone a la FD). Adicionalmente o como alternativa, el restablecimiento sin compuerta de acuerdo con algunas realizaciones de la presente divulgación permite acortar el tamaño del píxel (por ejemplo, jot) reduciendo el número de compuertas y/o permite simplificar el diseño de máscaras de fabricación del píxel (por ejemplo, jot) eliminando un bus, por ejemplo, reasignando efectivamente el bus de restablecimiento usado convencionalmente para las RG a los drenadores de restablecimiento (RD). Como comprenderán los expertos en la materia a la vista de la presente divulgación, las realizaciones de restablecimiento sin compuerta de acuerdo con la presente divulgación son particularmente adecuadas para implementar un QIS (por ejemplo, un QIS de un único bit o múltiples bits que tiene, por ejemplo, Una capacidad de pozo total (FWC) de 2n-1 fotoportadores, donde n es un número entero normalmente no superior a 6 o 7) así como otros sensores de imagen basados en jot. Se espera que algunas realizaciones de restablecimiento sin compuerta de la presente divulgación reduzcan la capacitancia de FD en aproximadamente un 10 % a un 20 %, aumentando significativamente (por ejemplo, entre un 11 % y un 25 %) la ganancia de conversión de píxeles activados (por ejemplo, en jot) en comparación con implementaciones de restablecimiento con compuerta.
En la Figura 1 se muestra un esquema de dopaje en sección transversal de una realización ilustrativa de restablecimiento sin compuerta de una difusión flotante (FD) mediante un drenador de restablecimiento (RD). Como las realizaciones de la presente divulgación no se limitan a una configuración de píxeles particular, para mayor claridad, la Figura 1 se centra en la porción de FD y de RD 10 de un píxel (por ejemplo, jot) y no muestra otras características del píxel, tales como un fotodiodo, una compuerta de transferencia y un transistor del seguidor de fuente. Más específicamente, la Figura 1 representa esquemáticamente una realización ilustrativa en la que la difusión flotante (FD) y el drenador de restablecimiento (RD; que también se puede denominar difusión de restablecimiento (RD), de acuerdo con algunas realizaciones) se forman como regiones dopantes de tipo n fuertemente dopadas (por ejemplo, n) en un sustrato tipo p 14. En esta realización ilustrativa, tal y como se muestra, el RD incluye también una región tipo n menos fuertemente dopada 16 (por ejemplo, en comparación con el dopaje n) dispuesta lateralmente en la dirección de la FD. Tal y como entenderán los expertos en la materia, la realización ilustrativa del restablecimiento sin compuerta mostrada en la Figura 1 no incluye una compuerta del transistor de restablecimiento formada entre las regiones de FD y de RD (por ejemplo, tal y como se muestra, no hay una pila de electrodos de compuerta dispuesta en la superficie por encima y entre la FD y el RD. Durante el funcionamiento, el potencial de FD se restablece aplicando selectivamente un pulso de tensión Vpulso al RD a través de una línea conductora 18 (por ejemplo, Metalización de interconexión) para controlar la transferencia de carga de la región de FD a la región de r D, sin emplear un canal conductor controlado por transistor-compuerta (por ejemplo, que comprende la carga de la capa de inversión) entre la FD y el RD.
A modo de ejemplo, las Figuras 2 y 3 representan vistas en sección transversal de dos tipos diferentes de píxeles ilustrativos, cada uno de los que incorpora restablecimiento sin compuerta de acuerdo con algunas realizaciones de la presente divulgación. Más específicamente, la Figura 2 representa esquemáticamente una porción de un píxel que tiene un fotodiodo fijo (PPD) formado lateralmente adyacente a una compuerta de transferencia (TG), con la FD de n+ separada (distal) de una compuerta de transferencia (TG) para reducir y/o eliminar la capacitancia de superposición t G-FD. Tal y como se entiende por los expertos en la materia, PPD comprende la capa de fijación p+ 22 y la región 24 de almacenamiento/acumulación de carga de tipo n, la pila de la compuerta de transferencia (TG) comprende un electrodo/conductor de TG 26 y un dieléctrico de compuerta 28, y la TG se controla selectivamente para provocar la transferencia de carga de la carga fotogenerada (electrones de acuerdo con esta realización) acumulada en la región de almacenamiento/acumulación 24 a la región de FD. También se muestra esquemáticamente el conductor 21 (por ejemplo, metalización/interconexión) acoplado óhmica/conductivamente a la FD para proporcionar el potencial de difusión flotante (FDsalida) para la lectura (por ejemplo, proporcionada a un amplificador seguidor de fuente de píxeles activados). Como en la realización ilustrativa de la Figura 1, el RD comprende una región n+ así como una región de tipo n más ligeramente dopada 16, con la región n+ acoplada óhmicamente a una línea conductora 18 a la que un pulso de tensión de restablecimiento (RST; correspondiente a Vpui „en la Figura 1) se aplica selectivamente para restablecer selectivamente el potencial de FD, sin emplear un canal conductor controlado por transistor-compuerta (por ejemplo, que comprende la carga de la capa de inversión) entre la FD y el RD.
La Figura 3 representa esquemáticamente una porción de un píxel que tiene un fotodiodo fijo formado debajo de una compuerta de transferencia (TG) y configurada como una compuerta de bomba vertical con la FD separada (distal) de la compuerta de transferencia (TG) para reducir y/o eliminar la capacitancia de superposición TG-FD. Excepto por incluir un restablecimiento sin compuerta de acuerdo con la presente divulgación, un píxel de compuerta de bomba vertical (por ejemplo, jot) puede configurarse de acuerdo con píxeles de compuerta de bomba vertical de baja capacidad de pozo total como se describe en (i) la Solicitud Provisional de Estados Unidos n.° 61/973.825, presentada el 1 de abril de 2014, titulada Sensor de imagen CMOS con compuerta de bomba y ganancia de conversión extremadamente alta, y (ii) "Un dispositivo Jot de compuerta de bomba con ganancia de conversión alta para un sensor de imagen Quanta", IEEE Journal of the Electron Devices Society, 3(2), Febrero de 2015. Por ejemplo, aunque no se muestra en la Figura 3, un píxel de compuerta de bomba vertical de este tipo puede incluir una región de fijación dopada p+ que delimita lateralmente la región de almacenamiento de carga de tipo n enterrada.
El restablecimiento sin compuerta de acuerdo con algunas realizaciones se basa en el efecto de campo periférico del RD en la FD. Más específicamente, a modo de ejemplo no limitativo, cuando la operación de restablecimiento no está activada, el nodo de RD se mantiene a una tensión Vrd (por ejemplo, 2,5 V) de modo que la FD y el RD estén esencialmente aislados entre sí de forma conductiva y electrostática (por ejemplo, no hay transferencia de carga entre ellos; y hay un acoplamiento insignificante y/o esencialmente no capacitivo entre ellos). Durante el restablecimiento, el RD está polarizado a una tensión más alta Vrst (por ejemplo, 5V) de modo que la diferencia de potencial entre el RD y la FD proporciona un campo periférico que reduce la barrera de potencial para el transporte de carga (por ejemplo, inyección) de FD (por ejemplo, n+) a la región de entrehierro interviniente dopada opuesta (por ejemplo, tipo p) y ayuda a la transferencia de carga de la FD al RD. Concomitantemente, la diferencia de potencial durante el restablecimiento es suficiente para causar el agotamiento de una porción continua de la región de entrehierro (por ejemplo, tipo p) entre la FD y el RD (por ejemplo, tipo n/n+). En algunas realizaciones, el dispositivo de restablecimiento sin compuerta está diseñado de tal manera que existe también un agotamiento continuo de esta región de entrehierro cuando la operación de restablecimiento no está activada (es decir, cuando Vrd se aplica al RD), y en el que la aplicación de Vrst modula la barrera de potencial entre la FD y el RD, lo que puede permitir reducir la tensión de restablecimiento Vrst requerida para la transferencia de carga, además de reducir el tamaño de los píxeles, en comparación con diseños en los que el entrehierro incluye una región neutra cuando la operación de restablecimiento no está activada. Un dispositivo de este tipo no requiere que se produzca un traspaso para permitir la operación de restablecimiento.
El restablecimiento sin compuerta de acuerdo con algunas realizaciones de la presente divulgación puede entenderse mejor en vista de las Figuras 4 a 9 descritas a continuación, que incluyen representaciones gráficas de varios perfiles potenciales para ejemplos ilustrativos no limitativos de simulaciones que se llevaron a cabo para estructuras de dispositivos de restablecimiento sin compuerta, como se muestra en la Figura 1, y que no requieren traspaso para permitir su funcionamiento.
Más específicamente, la Figura 4 muestra un diagrama de tiempos del pulso de RD que se aplicó durante las simulaciones. En los ejemplos ilustrados en el presente documento se usó una duración de pulso de RD de 100 ns.
La Figura 5 muestra los perfiles potenciales antes, durante y después del restablecimiento, obtenidos a través de la simulación de un ejemplo no limitante en el que la región de entrehierro de tipo p entre la FD y el RD era de 0,2 pm, y Vrd y Vrst eran 2,5 V y 5,0 V, respectivamente. (Se entenderá que, por ejemplo, también son posibles diferentes tensiones (tales como más bajas) apropiadas para un nodo de tecnología particular; las dimensiones del dispositivo, los perfiles de dopaje, etc., también puede variar.)
Cómo se describe en la Figura 5, la región de tipo p entre la FD y el RD forma una barrera de potencial, y cuando Vrst se aplica a RD, la altura de la barrera de potencial se reducirá debido al efecto de franja. La carga en la FD se transferirá al RD y, a medida que se transfiera la carga, el potencial de FD aumenta hasta que alcanza el pico de la barrera de potencial. (De hecho, la descarga de FD continúa debido a la emisión sobre la barrera de potencial y continúa logarítmicamente en el tiempo). Cuando la operación de restablecimiento se detiene y la tensión de polarización en el nodo de RD vuelve a Vrd, la región de tipo p volverá a formar una barrera de potencial más alta entre la FD y el RD, impidiendo la transferencia de carga entre los dos nodos. En algunos sentidos, este restablecimiento sin compuerta puede considerarse esencialmente como un dispositivo de "restablecimiento de compuerta virtual".
Debido a que existe una barrera de potencial entre la FD y el RD durante el restablecimiento, en comparación con el uso de un transistor de restablecimiento convencional, el cambio de tensión de restablecimiento de la FD se reducirá. Pero aprovechando la pequeña capacidad de pozo total (FWC) que necesita un píxel QIS (por ejemplo, jot), un cambio de tensión alto en la FD no es necesario para el QIS. La tensión de restablecimiento de la FD debe ser más alta que la tensión umbral del seguidor de la fuente y una variación de tensión de, por ejemplo, aproximadamente 0,1 V o menos (por ejemplo, aproximadamente 0,5 V) será normalmente suficiente para las implementaciones de QIS (por ejemplo, implementaciones de matriz de jot).
De acuerdo con algunas realizaciones, los pozos de dopaje de tipo n de los nodos de FD y de RD están separados por un pozo de dopaje de tipo p de parada de canal. El entrehierro entre las dos máscaras de implantes n+ debe ser lo suficientemente amplia para garantizar una barrera de potencial entre los nodos de FD y de RD y, en la práctica, para algunas implementaciones, la anchura mínima de un entrehierro de este tipo puede estar limitada por los requisitos del proceso de fabricación. Tal y como se ha indicado, en el ejemplo correspondiente a la Figura 5, el entrehierro entre dos máscaras de implantes n+ es de 0,2 pm. La concentración de dopaje en el entrehierro de tipo p debe ser lo suficientemente alta para formar una barrera de alto potencial. En el ejemplo de la Figura 5, la región de tipo p tiene una concentración de dopaje de 1 x 1016/cm3, y los pozos n+ tienen una concentración de dopaje de 2 x 1020/cm3 Tal como se muestra en las Figuras 1-3, un pozo de canal enterrado de tipo n (por ejemplo, formado adyacente al pozo de RD n+) se puede utilizar para ajustar la anchura del entrehierro de tipo p entre los dos nodos, pero no es obligatorio. En el ejemplo correspondiente a la Figura 5, el canal enterrado de tipo n tiene una concentración de dopaje de 1 x 1017/cm3.
Tal y como entenderán los expertos en la materia, la anchura y el dopaje del entrehierro de tipo p determinan conjuntamente la altura de la barrera de potencial. Como lo demuestran las simulaciones, durante el restablecimiento, la tensión de polarización del nodo de RD, Vrst, determinó la altura de la barrera de potencial y la tensión de restablecimiento del nodo de FD.
En las simulaciones, como se muestra en la Figura 6, la tensión de restablecimiento de la FD, Vfd, muestra una relación lineal con Vrst (Vrd fue de 2,5 V para cada Vrst). En particular, en la Figura 6, los valores numéricos de la tensión de restablecimiento de FD (Vfd) después de la aplicación de los pulsos de tensión de restablecimiento de 3 V, 4 V y 5 V respectivos se anotan en las respectivas curvas de potencial (es decir, 1,275 V, 1,65 V y 2,03 V, respectivamente). Es necesario ajustar una Vrst adecuada de acuerdo con el FWC y la condición de funcionamiento del seguidor de fuente.
Después del restablecimiento, especialmente durante la lectura del nodo de FD, se desea mantener una barrera de potencial suficientemente alta entre la FD y el RD. Como lo demuestran las simulaciones, tal como se muestra en la Figura 7, la altura de la barrera de potencial se puede ajustar mediante la tensión de polarización de RD Vrd. Para conseguir una alta barrera de potencial, Vrd debe estar cerca de la tensión de restablecimiento de la FD. En este ejemplo, cuando Vrst es 5V, la FD se restablecerá a aproximadamente 2 V, y la simulación muestra que cuando Vrd es 2 V (es decir, aproximadamente igual a la tensión de restablecimiento de FD Vfd), la barrera de potencial es la más alta, aproximadamente 1V, que es suficiente para una operación QIS. Por claridad, tenga en cuenta que en los resultados de la simulación mostrados en la Figura 7, cuando Vrd es 1,5 V, la barrera de FD a RD es aproximadamente I , 15 V, pero la barrera de RD a FD es aproximadamente 0,78 V; así, para Vrd = 1,5 V, la barrera de potencial (mínima) entre la FD y el RD es 0,78 V, que es menor que la barrera de potencial de 1,0 V (mínima) entre la FD y el RD para Vrd igual a 2V. (También para claridad de exposición, se observa que los valores de altura de la barrera de potencial (es decir, 0,78 V, 1,0 V, 0,87 V y 0,78 V) se indican junto a las respectivas curvas de potencial correspondientes a los respectivos valores Vrd (es decir, 1,5 V, 2,0 V, 2,5 V y 3,0 V).)
También se realizaron simulaciones adicionales para diferentes anchuras de entrehierro. Por ejemplo, las Figuras 8 y 9 muestran los perfiles de potencial antes, durante y después del restablecimiento, obtenidos mediante la simulación de estructuras de dispositivos similares a las utilizadas para la Figura 5, pero con anchuras de la región de entrehierro de tipo p entre la FD y el RD de 0,3 pm y 0,4 pm, respectivamente. Estas simulaciones muestran la dependencia del nivel de restablecimiento Vfd de la anchura de entrehierro (se utilizó el mismo nivel de dopaje).
Como se ha indicado anteriormente, las Figuras 1-3 muestran vistas en sección transversal de solo una porción del circuito de píxeles de un sensor de imagen. Para mayor claridad, cada una de las Figuras 10, 11 y 12 muestran, a modo de ejemplo, otras realizaciones ilustrativas de una porción de un píxel que tiene un fotodiodo fijo (PPD) formado lateralmente adyacente a una compuerta de transferencia (TG) (similar al píxel mostrado en la Figura 2, pero con la pila de la compuerta de transferencia (TG) superpuesta a la FD), mientras que también muestran la FD acoplada a la compuerta de un transistor del seguidor de fuente de píxeles activados. Más específicamente, las Figuras 10 y 11 muestran que el transistor del seguidor de fuente puede implementarse como un transistor de efecto de campo de unión de canal n y canal p (JFET) Jsf, respectivamente, mientras que la Figura 12 muestra que el transistor del seguidor de fuente puede implementarse como un transistor de efecto de campo semiconductor de óxido metálico (MOSFET) Msf. Tal y como se muestra, las regiones del drenador de Msf en la Figura 12 y del JFET de canal n Jsf de la Figura 10 están acopladas al potencial de polarización Vdd.
En varias implementaciones de JFET de acuerdo con algunas realizaciones de la presente divulgación, la FD puede configurarse para actuar como compuerta de un JFET. Por ejemplo, en algunas realizaciones de acuerdo con la Figura I I , la FD de tipo n puede actuar como compuerta del JFET del canal p, proporcionando modulación de carga del canal p. Como alternativa, en algunas realizaciones de acuerdo con la Figura 11, la FD no puede actuar como la compuerta del JFET, sino en su lugar estar conectado a la compuerta JFET. Se entenderá que en la realización ilustrativa de la Figura 10, la FD está conectada al JFET y no se configuraría para actuar como la compuerta JFET, ya que el tipo de dopaje de FD es opuesto al del dopaje de compuerta de JFET (y del mismo tipo que el canal JFET).
Cada una de las Figuras 10-12 muestra también que el píxel puede incluir también un transistor Mrs de lectura de píxeles activados (por ejemplo, selección de fila) que, en respuesta a una señal de lectura RS, acopla selectivamente la salida del seguidor de fuente a un bus de columna 32 que está acoplado a una carga de matriz de píxeles desactivados.
La Figura 13 representa un diagrama de bloques de una arquitectura ilustrativa del sensor de imagen CMOS 40 que puede usarse para implementar realizaciones de acuerdo con la presente divulgación, tales como realizaciones que comprenden píxeles que emplean el restablecimiento sin compuerta de la FD de acuerdo con los descritos anteriormente en relación con las Figuras 1-3 y 10-12. Como es bien sabido, la matriz de píxeles 42 incluye normalmente un gran número de píxeles dispuestos en una matriz MxN; sin embargo, el sensor de imagen CMOS 40 se muestra incluyendo una matriz de píxeles 42 simplificada que comprende una matriz de píxeles 64 de tres por tres, que, para facilitar la descripción, es un circuito de píxeles de acuerdo con cualquiera de las realizaciones de las Figuras 2, 3 y 10-12, pero puede ser cualquiera de una variedad de tipos de circuitos de píxeles que están configurados para implementar el restablecimiento sin compuerta de acuerdo con la presente divulgación. Y, por ejemplo, en algunas realizaciones, los píxeles pueden ser píxeles compartidos (por ejemplo, compartiendo una FD y un RD y posiblemente un circuito de lectura adicional) y pueden configurarse además para su agrupación en píxeles activados.
El circuito de direccionamiento de fila y controlador de fila 44 genera señales de control de compuerta de transferencia (TG) en las líneas 11, señales de selección de fila (RS) en las líneas 15 y señales de control del drenador de restablecimiento (RD) (por ejemplo, RST) en las líneas 12. El circuito de lectura de columna 46 incluye un circuito analógico-digital 43 para muestrear y digitalizar los valores de salida leídos de la matriz de píxeles 42. En particular, el circuito 43 puede implementarse para comprender una pluralidad de convertidores A/D configurados para implementar la lectura de columnas paralelas. En algunas realizaciones, el circuito 43 puede configurarse de forma que el circuito de lectura asociada con cada bus de columna 32 pueda tener un convertidor analógico-digital (ADC) respectivo, aunque en algunas realizaciones los pares de columnas pueden compartir un ADC.
El circuito de temporización y control 48 controla tanto el circuito de direccionamiento de fila y controlador de fila 44 como el circuito de lectura de columna 43. Por ejemplo, el circuito de temporización y control controla el circuito de direccionamiento de fila y controlador de fila 44 para seleccionar la fila adecuada para su lectura, y puede, por ejemplo, proporcionar señales de control de tiempo de acuerdo con la lectura del obturador enrollable o la lectura del obturador global. Como se indica en la Figura 13, el circuito de temporización y control 48 puede interactuar también en comunicación con un sistema central (por ejemplo, un procesador asociado a un sistema que comprende el sensor de imagen), que podría, por ejemplo, en algunas implementaciones, especificar diversa información de control.
Como se muestra esquemáticamente, las señales en los buses de columna 32 son muestreadas y digitalizadas por el circuito 43, y los valores de píxeles digitalizados proporcionados por los ADC pueden proporcionarse a los búferes de línea 45, que se pueden utilizar para almacenar temporalmente señales digitales del circuito 43 para su uso por el procesador de imágenes 47. En general, se puede incluir cualquier número de búferes de línea 45 y, por ejemplo, cada búfer de línea puede ser capaz de almacenar señales digitales representativas de las señales de carga que pueden leerse de cada píxel en una fila dada de píxeles en la matriz de píxeles 42. El procesador de imágenes 47 puede usarse para procesar las señales digitales contenidas en los búferes de línea 36 para producir datos de imagen de salida que pueden proporcionarse a un dispositivo externo al sensor de imagen 40.
Como se puede apreciar, existen muchas implementaciones alternativas posibles de una arquitectura de sensor de imagen que pueden incorporar píxeles verticalmente fijados enterrados en pozo de alta ganancia de conversión de acuerdo con algunas realizaciones de la presente divulgación. A modo de ejemplo, se entenderá que el circuito 46 se puede dividir en dos porciones dispuestas en la parte superior e inferior de la matriz de píxeles.
Se entenderá a la vista de lo anterior que algunas realizaciones del píxel desvelado son adecuadas para píxeles compartidos, en concreto, en arquitecturas de píxeles compartidos que comparten al menos la difusión flotante y el drenador de restablecimiento/difusión (por ejemplo, y que, por ejemplo, pueden compartir también la fuente-seguidor, etc.). (Como es conocido para los expertos en la materia, tales arquitecturas compartidas se pueden utilizar para la agrupación de dominios de carga de píxeles activados). A modo de ejemplo, en algunas realizaciones se puede usar una estructura/unidad de píxeles compartidos de cuatro vías (por ejemplo, comprendiendo posiblemente 7 transistores por unidad de píxel compartida), que reducirá aún más el tamaño de cada píxel (por ejemplo, cada jot de un QIS). Y en algunas de estas realizaciones de píxeles compartidos, los cuatro jots que comparten una f D común pueden cubrirse con un filtro de un solo color y una micro lente, lo que mitigará los efectos de la diafonía entre jots. Asimismo, en algunas realizaciones de este tipo, cada unidad de píxel compartido que comprende cuatro jots (por ejemplo, y que tiene un solo filtro de color y microlentes) puede aislarse mediante un solo aislamiento de zanja profunda (DTI) alrededor del conjunto de cuatro jots. Es decir, cuatro jots que comparten una FD no están aislados entre sí por DTI, sino que están colectivamente aislados por DTI de otras unidades de píxeles compartidos (es decir, otras unidades de cuatro jots que comparten una FD). Dicho DTI reducirá aún más la diafonía entre unidades de píxeles compartidos asociadas con los respectivos filtros de color. Se entenderá que otras configuraciones de unidades de píxeles compartidos (por ejemplo, diferentes números de jots que comparten una FD común) se pueden implementar en consecuencia.
Además, se entenderá que el restablecimiento sin compuerta de la FD en un píxel del sensor de imagen de acuerdo con diversas realizaciones de la presente invención puede implementarse en sensores de imagen iluminados por el lado trasero (BSI) o iluminados por el lado delantero. Dicho de otro modo, las realizaciones de la presente divulgación no se limitan exclusivamente a uno de los sensores de imagen iluminados por el lado trasero y por el lado delantero.
La presente invención ha sido ilustrada y descrita con respecto a algunas realizaciones ilustrativas específicas de la misma, cuyas realizaciones son meramente ilustrativas de algunos de los principios de algunas realizaciones de la invención y no pretenden ser realizaciones exclusivas o limitantes de otro modo. Por consiguiente, aunque la descripción anterior de las realizaciones ilustrativas de la presente invención, así como diversas modificaciones ilustrativas y características de las mismas, proporciona muchas especificidades, estos detalles habilitantes no deben interpretarse como limitantes del alcance de la invención, y los expertos en la materia entenderán fácilmente que la presente invención es susceptible de muchas modificaciones, adaptaciones, variaciones, omisiones, adiciones e implementaciones equivalentes sin apartarse de este alcance y sin disminuir sus ventajas concomitantes. Por ejemplo, excepto en la medida necesaria o inherente a los propios procesos, ningún orden particular para los pasos o etapas de los métodos o procesos descritos en esta divulgación, incluyendo las figuras, está implícito. En muchos casos, el orden de los pasos del proceso puede variar y varios pasos ilustrativos se pueden combinar, alterar u omitir, sin cambiar la finalidad, efecto o importancia de los métodos descritos. De forma similar, la estructura y/o función de un componente puede combinarse en un solo componente o dividirse entre dos o más componentes. Cabe señalar además que los términos y expresiones se han utilizado como términos de descripción y no como términos de limitación. No hay intención de utilizar los términos o expresiones para excluir cualquier equivalente de las características mostradas y descritas o partes de las mismas. Adicionalmente, la presente invención se puede poner en práctica sin proporcionar necesariamente una o más de las ventajas descritas en el presente documento o comprendidas de otro modo en vista de la divulgación y/o que se pueden realizar en algunas realizaciones de la misma. Por lo tanto, se pretende que la presente invención no se limite a las realizaciones desveladas, sino que debería definirse de acuerdo con las reivindicaciones que se basan en la presente divulgación, ya que tales reivindicaciones pueden presentarse en el presente documento y/o en cualquier solicitud de patente que reclame prioridad para, se base en y/o corresponda a la presente divulgación.

Claims (13)

REIVINDICACIONES
1. Un sensor de imagen que comprende una pluralidad de píxeles, comprendiendo al menos un píxel:
una difusión flotante (FD) formada en un sustrato semiconductor (14);
una compuerta de transferencia (26) configurada para causar selectivamente la transferencia de la fotocarga almacenada en una región de almacenamiento/acumulación de carga (24) del píxel a la difusión flotante (FD); y un drenador de restablecimiento (RD) formado en el sustrato semiconductor ( l4 ) y separado de la difusión flotante (FD) por una región semiconductora intermedia que tiene un tipo de dopante opuesto al tipo de dopante del drenador de restablecimiento (RD) y a la difusión flotante (FD), en el que el drenador de restablecimiento (RD) y la región semiconductora intermedia están configurados para restablecer selectivamente el potencial electrostático de la difusión flotante (FD) y establecer una barrera de potencial electrostático entre la difusión flotante (FD) y el drenador de restablecimiento (RD) en respuesta a un impulso de tensión aplicado selectivamente al drenador de restablecimiento (RD) y sin el uso de una compuerta de transistor de restablecimiento que puede formarse por encima de dicha región semiconductora intermedia.
2. El sensor de imagen de acuerdo con la reivindicación 1, en el que la difusión flotante (FD) y el drenador de restablecimiento (RD) no están configurados como regiones de fuente y de drenador de un transistor de efecto de campo dado.
3. El sensor de imagen de acuerdo con la reivindicación 1, en el que no se forma una pila de electrodos de compuerta por encima de la región semiconductora intermedia entre la difusión flotante (FD) y el drenador de restablecimiento (RD).
4. El sensor de imagen de acuerdo con cualquiera de las reivindicaciones anteriores, en el que (i) cuando se aplica una primera tensión al drenador de restablecimiento (RD), la región semiconductora intermedia proporciona la barrera de potencial que evita el flujo de carga entre la difusión flotante (FD) y el drenador de restablecimiento (RD), y (ii) cuando se aplica una segunda tensión al drenador de restablecimiento (RD), la barrera de potencial se baja de tal forma que la carga almacenada en la difusión flotante (FD) se transfiere al drenador de restablecimiento (RD).
5. El sensor de imagen de acuerdo con cualquiera de las reivindicaciones anteriores, en el que la difusión flotante (FD) se comparte entre una pluralidad de píxeles de tal forma que la fotocarga respectiva almacenada en la respectiva pluralidad de píxeles que comparten la difusión flotante (FD) puede transferirse selectivamente a la difusión flotante (FD).
6. El sensor de imagen de acuerdo con cualquiera de las reivindicaciones 1-5, en el que las pluralidades respectivas de los píxeles están configuradas para compartir difusiones flotantes (FD) respectivas, de forma que cada difusión flotante (FD) se comparte entre dos o más píxeles adyacentes.
7. El sensor de imagen de acuerdo con cualquiera de las reivindicaciones anteriores, en el que:
(i) el píxel está configurado de tal forma que el potencial electrostático de la difusión flotante (FD) cambia en menos de 50o mV al restablecerse desde un estado correspondiente a la fotocarga en una cantidad de la capacidad de pozo total de la región de almacenamiento/acumulación de carga (24) del píxel que se ha transferido de la región de almacenamiento/acumulación de carga (24) a la difusión flotante; o
(ii) el píxel está configurado de modo que después de que el potencial de la difusión flotante (FD) se restablezca mediante el drenador de restablecimiento (RD) y la difusión flotante (FD) esté flotando, la región semiconductora intermedia incluye una porción completamente agotada que se extiende continuamente entre la difusión flotante (FD) y el drenador de restablecimiento (RD).
8. El sensor de imagen de acuerdo con cualquiera de las reivindicaciones anteriores, en el que la capacitancia de superposición de la compuerta de transferencia al drenador de restablecimiento (RD) es nula.
9. El sensor de imagen de acuerdo con cualquiera de las reivindicaciones anteriores, en el que:
(i) el sensor es un sensor de imagen Quanta de un único bit o múltiples bits; o
(ii) el sensor es un sensor de imagen de píxeles activos CMOS; o
(iii) el sensor es un sensor de imagen de recuento de fotones; o
(iv) en el que el sensor es un sensor de imagen basado en un dispositivo fotodetector de tipo compuerta de bomba.
10. El sensor de imagen de acuerdo con cualquiera de las reivindicaciones anteriores, en el que
(i) la difusión flotante (FD) actúa como, o está conectada a, la compuerta de un transistor de efecto de campo de unión; o
(ii) la difusión flotante (FD) está conectada a la compuerta de un transistor de efecto de campo MOS.
11. El sensor de imagen de acuerdo con la reivindicación 1, en el que el píxel comprende un fotodiodo fijo configurado para generar y acumular la fotocarga.
12. Un método para proporcionar un sensor de imagen que comprende una pluralidad de píxeles, comprendiendo el método:
formar una difusión flotante (FD) en un sustrato semiconductor (14); y
formar un drenador de restablecimiento (RD) en el sustrato semiconductor (14), en el que el drenador de restablecimiento (RD) está separado de la difusión flotante (FD) por una región semiconductora intermedia que tiene un tipo de dopante opuesto al tipo de dopante del drenador de restablecimiento (RD) y a la difusión flotante (FD), y el drenador de restablecimiento y la región semiconductora intermedia están configurados para restablecer selectivamente el potencial electrostático de la difusión flotante (FD) y establecer una barrera de potencial electrostático entre la difusión flotante (FD) y el drenador de restablecimiento (RD) en respuesta a un pulso de tensión aplicado al drenador de restablecimiento (RD) y sin el uso de una compuerta de transistor de restablecimiento que pueda formarse por encima de dicha región semiconductora intermedia.
13. El método de acuerdo con la reivindicación 12, en el que no se forma una pila de electrodos de compuerta por encima de la región semiconductora intermedia entre la difusión flotante y el drenador de restablecimiento.
ES16759656T 2015-03-05 2016-03-07 Restablecimiento sin compuerta para píxeles del sensor de imagen Active ES2852777T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562128983P 2015-03-05 2015-03-05
PCT/US2016/021280 WO2016141388A1 (en) 2015-03-05 2016-03-07 Gateless reset for image sensor pixels

Publications (1)

Publication Number Publication Date
ES2852777T3 true ES2852777T3 (es) 2021-09-14

Family

ID=56848723

Family Applications (1)

Application Number Title Priority Date Filing Date
ES16759656T Active ES2852777T3 (es) 2015-03-05 2016-03-07 Restablecimiento sin compuerta para píxeles del sensor de imagen

Country Status (6)

Country Link
US (2) US10283539B2 (es)
EP (1) EP3266045B1 (es)
JP (1) JP6924703B2 (es)
CN (1) CN108140652B (es)
ES (1) ES2852777T3 (es)
WO (1) WO2016141388A1 (es)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522098B2 (en) * 2016-04-01 2022-12-06 Trustees Of Dartmouth College UV/VIS/IR backside-illuminated photon-counting sensor
US11496703B2 (en) 2019-07-25 2022-11-08 Trustees Of Dartmouth College High conversion gain and high fill-factor image sensors with pump-gate and vertical charge storage well for global-shutter and high-speed applications
CN112397530A (zh) * 2019-08-12 2021-02-23 天津大学青岛海洋技术研究院 一种提高电荷电压转换增益的四管有源像素结构
US11437420B2 (en) * 2020-01-03 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with overlap of backside trench isolation structure and vertical transfer gate
CN112565638B (zh) * 2020-12-03 2022-09-30 天津大学合肥创新发展研究院 一种降低量子图像传感器子像素读出噪声的电路及方法
CN115799289A (zh) * 2023-01-31 2023-03-14 天津海芯微电子技术有限公司 一种4t有源像素结构及其工作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118535B2 (ja) * 1988-03-14 1995-12-18 日本電気株式会社 電荷転送素子とその駆動方法
JPH04373136A (ja) * 1991-06-21 1992-12-25 Nec Corp 電荷結合装置
US5608243A (en) * 1995-10-19 1997-03-04 National Semiconductor Corporation Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range
US5872371A (en) * 1997-02-27 1999-02-16 Eastman Kodak Company Active pixel sensor with punch-through reset and cross-talk suppression
EP0809299B1 (en) * 1996-05-22 2008-04-23 Eastman Kodak Company Active pixel sensor with punch-through reset and cross-talk suppression
JP3854662B2 (ja) * 1996-06-12 2006-12-06 キヤノン株式会社 撮像装置
US6992714B1 (en) 1999-05-31 2006-01-31 Canon Kabushiki Kaisha Image pickup apparatus having plural pixels arranged two-dimensionally, and selective addition of different pixel color signals to control spatial color arrangement
US6762441B1 (en) * 2001-10-15 2004-07-13 Ess Technology, Inc. Imager cell with pinned transfer gate
KR100618245B1 (ko) * 2003-02-13 2006-09-01 마츠시타 덴끼 산교 가부시키가이샤 고체촬상장치, 그 구동방법 및 이를 이용한 카메라
JP2006203034A (ja) * 2005-01-21 2006-08-03 Nikon Corp 固体撮像装置
JP2007189634A (ja) * 2006-01-16 2007-07-26 Fujifilm Corp 撮像装置及びｃｃｄ型撮像素子の駆動方法並びに駆動装置
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP5564874B2 (ja) * 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP5564918B2 (ja) * 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
JP5709404B2 (ja) * 2010-05-10 2015-04-30 キヤノン株式会社 固体撮像装置およびその駆動方法
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013038174A (ja) * 2011-08-05 2013-02-21 Canon Inc 軟ｘ線検出装置、及び軟ｘ線検出システム
JP2013055500A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
KR102017713B1 (ko) * 2012-05-31 2019-09-03 삼성전자주식회사 시모스 이미지 센서
JP6019870B2 (ja) * 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
WO2015006008A1 (en) * 2013-06-11 2015-01-15 Dartmouth College Low full-well capacity image sensor with high sensitivity
WO2015060008A1 (ja) 2013-10-23 2015-04-30 サッポロビール株式会社 ビールテイスト飲料のアルコール感改善方法、ビールテイスト飲料及びその製造方法
US10319776B2 (en) * 2014-04-01 2019-06-11 Trustees Of Dartmouth College CMOS image sensor with pump gate and extremely high conversion gain
US9521349B2 (en) * 2014-06-19 2016-12-13 Rambus Inc. Image sensor architecture with power saving readout

Also Published As

Publication number Publication date
US10283539B2 (en) 2019-05-07
EP3266045A1 (en) 2018-01-10
WO2016141388A1 (en) 2016-09-09
CN108140652A (zh) 2018-06-08
JP6924703B2 (ja) 2021-08-25
EP3266045A4 (en) 2018-11-07
EP3266045B1 (en) 2020-10-28
CN108140652B (zh) 2022-08-30
JP2018510516A (ja) 2018-04-12
US20190259794A1 (en) 2019-08-22
US10978504B2 (en) 2021-04-13
US20180047769A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
ES2852777T3 (es) Restablecimiento sin compuerta para píxeles del sensor de imagen
US11251215B2 (en) CMOS image sensor with pump gate and extremely high conversion gain
US8513761B2 (en) Backside illumination semiconductor image sensor
CN107833899B (zh) 固体摄像装置
US9728565B2 (en) Low full-well capacity image sensor with high sensitivity
US11764249B2 (en) Image sensor and image sensor pixel having JFET source follower
US7446357B2 (en) Split trunk pixel layout
US10170513B2 (en) Image sensor with vertical electrodes
US8633524B2 (en) Solid-state imaging device
CN110581190B (zh) 一种适应亚微米像素的utbb光电探测器、阵列和方法
US20220254822A1 (en) Uttb photodetector pixel unit, array and method
US20160099283A1 (en) Photosensor with channel region having center contact
US8809913B2 (en) Pixel architecture and method
KR100790587B1 (ko) 커플링 캐패시터를 사용하는 핀드 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법
KR100738516B1 (ko) 커플링 캐패시터를 사용하는 핀드 포토다이오드를 포함하는액티브 픽셀 및 그의 신호 감지 방법
ES2547120T3 (es) Sensor de imagen CMOS con factor de llenado mejorado y corriente de oscuridad reducida
JP2013138237A (ja) 固体撮像装置