WO2019058484A1 - 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶 - Google Patents

半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶 Download PDF

Info

Publication number
WO2019058484A1
WO2019058484A1 PCT/JP2017/034098 JP2017034098W WO2019058484A1 WO 2019058484 A1 WO2019058484 A1 WO 2019058484A1 JP 2017034098 W JP2017034098 W JP 2017034098W WO 2019058484 A1 WO2019058484 A1 WO 2019058484A1
Authority
WO
WIPO (PCT)
Prior art keywords
semi
compound semiconductor
insulating compound
directions
single crystal
Prior art date
Application number
PCT/JP2017/034098
Other languages
English (en)
French (fr)
Inventor
克司 橋尾
一暁 鴻池
拓弥 柳澤
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to EP17926307.4A priority Critical patent/EP3581686A4/en
Priority to US16/478,626 priority patent/US10971374B2/en
Priority to PCT/JP2017/034098 priority patent/WO2019058484A1/ja
Priority to JP2018528802A priority patent/JP6512369B1/ja
Priority to CN201780090780.5A priority patent/CN110621813B/zh
Priority to CN202210316571.0A priority patent/CN114855260B/zh
Priority to TW107121503A priority patent/TWI799428B/zh
Publication of WO2019058484A1 publication Critical patent/WO2019058484A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/002—Crucibles or containers for supporting the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/003—Heating or cooling of the melt or the crystallised material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology

Definitions

  • the present invention relates to a semi-insulating compound semiconductor substrate and a semi-insulating compound semiconductor single crystal.
  • Semi-insulating compound semiconductor substrates are widely used as materials of devices responsible for transmission / reception, signal processing and the like in the technical fields such as wireless communication and optical communication.
  • JP-A Nos. 02-107598 (patent document 1), 10-291900 (patent document 2), 02-192500 (patent document 3), non-patent documents 1, non-patent document 2
  • JP-A Nos. 02-107598 (patent document 1), 10-291900 (patent document 2), 02-192500 (patent document 3)
  • non-patent documents 1 non-patent document 2
  • techniques for suppressing variations in electrical characteristics in the plane of the substrate are described.
  • JP 02-107598 A Japanese Patent Application Laid-Open No. 10-291900 JP 02-192500 A
  • the semi-insulating compound semiconductor substrate is a semi-insulating compound semiconductor substrate including a semi-insulating compound semiconductor, and the semi-insulating compound semiconductor substrate has a main surface orientation of (100).
  • standard deviation / average value of specific resistance measured at 0.1 mm intervals along four equivalent directions of ⁇ 110> from the center of the main surface and equivalent of ⁇ 100> from the center of the main surface is respectively 0.1 or less.
  • a semi-insulating compound semiconductor single crystal according to an aspect of the present disclosure is a semi-insulating compound semiconductor single crystal including a semi-insulating compound semiconductor, and the semi-insulating compound semiconductor single crystal has a plane orientation of (100).
  • the cross section which is the standard deviation / average value of specific resistance measured at 0.1 mm intervals along four equivalent directions of ⁇ 110> direction from the center of the cross section, and equivalent of ⁇ 100> direction from the center of the cross section
  • the standard deviation / average value of resistivity measured at intervals of 0.1 mm along the four directions is respectively 0.1 or less.
  • FIG. 1 shows a semi-insulating compound semiconductor substrate according to the present embodiment, on a main surface having a plane orientation of (100), equivalent four directions of ⁇ 110> directions from the center and ⁇ 100> directions from the center It is a schematic diagram showing the equivalent four directions of.
  • FIG. 2 is a schematic view showing a crystal growth crucible for manufacturing a semi-insulating compound semiconductor single crystal according to the present embodiment and a cylinder surrounding the crucible.
  • the semi-insulating compound semiconductor substrate is required to further improve the micro flatness of the surface in order to contribute to the miniaturization and complication of the structure which is directly linked to the improvement of the performance of the device.
  • the flatness of the substrate surface is determined by the polishing process, it is affected not only by the polishing conditions but also by the characteristics of the substrate. Specifically, it is important that the micro distribution of the resistivity in the substrate surface be uniform. It is because the non-uniformity of the micro distribution leads to the fluctuation of the reaction speed in the micro area in the substrate surface at the time of polishing, thereby affecting the micro flatness in the substrate surface.
  • Patent Documents 1 to 3 and Non-patent Documents 1 and 2 only describe the specific resistance of a specific crystal orientation, and do not examine whether the specific resistance becomes uniform in all crystal orientations. Therefore, it has not yet been realized to realize a semi-insulating compound semiconductor substrate in which the microdistribution of resistivity is uniform over the entire surface of the substrate, and development thereof is highly desired.
  • the present disclosure aims to provide a semi-insulating compound semiconductor substrate and a semi-insulating compound semiconductor single crystal having high micro-flatness.
  • a semi-insulating compound semiconductor substrate having high micro planarity.
  • Description of an embodiment of the present invention Means for Solving the Problems The present inventors have intensively studied to solve the above problems, and reach the present disclosure.
  • the density of dislocations which are crystal defects hereinafter also referred to as “dislocation density” in the (100) plane of a single crystal and a substrate of a semi-insulating compound semiconductor has four equivalent directions including [010]. We paid attention to that it is higher than the equivalent four directions including [01-1].
  • the higher the dislocation density ie, the more crystal defects
  • the present inventors have made the dislocation density in equivalent four directions (so-called ⁇ 100> directions) including [010] the same as the equivalent dislocation densities in four directions (so-called ⁇ 110> direction) including [01-1].
  • the knowledge about the crystal growth method to reduce to an extent was obtained.
  • the reduction in dislocation density also improves the uniformity of the microdistribution of resistivity in the plane of single crystals and substrates.
  • a semi-insulating compound semiconductor substrate and a semi-insulating compound semiconductor single crystal in which the micro distribution of the specific resistance over the (100) plane is uniform were found.
  • a semi-insulating compound semiconductor substrate includes a semi-insulating compound semiconductor, and the above-described semi-insulating compound semiconductor substrate has the above-described main surface in the main surface having a plane orientation of (100).
  • the standard deviation / average value of specific resistance measured at 0.1 mm intervals is 0.1 or less.
  • the semi-insulating compound semiconductor substrate one having a disk shape having a diameter of 100 mm or more can be applied.
  • Indium phosphorus or gallium arsenide can be applied to the semi-insulating compound semiconductor.
  • Iron-doped indium phosphide or carbon-doped gallium arsenide can be applied to the semi-insulating compound semiconductor.
  • a semi-insulating compound semiconductor single crystal includes an insulating compound semiconductor, and the semi-insulating compound semiconductor single crystal has a plane orientation of (100) in a cross section of the cross section.
  • the standard deviation / average value of specific resistance measured at 1 mm intervals is respectively 0.1 or less.
  • Indium phosphorus or gallium arsenide can be applied to the semi-insulating compound semiconductor.
  • Iron-doped indium phosphorus or carbon-doped gallium arsenide can be applied to the semi-insulating compound semiconductor.
  • the notation of the form “A to B” means the upper and lower limit (ie, A or more and B or less) of the range, and when there is no description of a unit in A and only a unit is described in B, The unit of and the unit of B are the same.
  • the compounds and the like are represented by chemical formulas in the present specification, when the atomic ratio is not particularly limited, it is intended to include all conventionally known atomic ratios and is not necessarily limited to only those in the stoichiometric range.
  • the semi-insulating compound semiconductor substrate according to the present embodiment includes a semi-insulating compound semiconductor.
  • the semi-insulating compound semiconductor substrate has a standard orientation of specific resistance measured at intervals of 0.1 mm along the four equivalent directions of ⁇ 110> from the center of the main surface on the main surface having a plane orientation of (100) And the standard deviation / average value of specific resistance measured at 0.1 mm intervals along four equivalent directions in the ⁇ 100> direction from the center of the main surface are each 0.1 or less.
  • the micro distribution of the resistivity becomes uniform over the entire main surface having a plane orientation of (100), and a polished surface with high micro flatness can be obtained.
  • the term "semi-insulating compound semiconductor” refers to a compound semiconductor exhibiting a high resistance of 1 M ⁇ cm or more.
  • the semi-insulating compound semiconductor for example, semi-insulating gallium arsenide (GaAs), semi-insulating indium phosphide (InP) and the like can be mentioned.
  • the plane orientation of the main surface is (100). That is, the semi-insulating compound semiconductor substrate 1 is obtained by cutting the semi-insulating compound semiconductor single crystal with the (100) plane as a main surface.
  • the standard deviation / average value of specific resistance measured at intervals of 0.1 mm along four equivalent directions of ⁇ 110> from the center of the main surface Also described as “resistivity deviation” is 0.1 or less.
  • the equivalent four directions of ⁇ 110> directions from the center of the main surface mean equivalent four directions including [01-1] from the center of the main surface.
  • the equivalent four directions including [01-1] mean [01-1], [0-1-1], [0-11] and [011].
  • “equivalent four directions from the center of the main surface to the ⁇ 110> direction” are schematically shown by radial lines marked with “ ⁇ ”.
  • "-" which is shown when expressing crystal orientation is originally represented on the head of a number and is read as "bar”. For example, [01-1] is read as "zero-one-one-bar".
  • the standard deviation / average value of the specific resistance measured at 0.1 mm intervals along the equivalent four directions of ⁇ 100> from the center of the main surface is also 0.1 or less. is there.
  • equivalent four directions of ⁇ 100> directions from the center of the main surface mean equivalent four directions including [010] from the center of the main surface.
  • the equivalent four directions including [010] refer to [010], [00-1], [0-10] and [001].
  • “equivalent four directions from the center of the main surface to the ⁇ 100> direction” is schematically shown by radial lines marked with “ ⁇ ”.
  • the center of the main surface refers to the center of the circle when the main surface of the semi-insulating compound semiconductor substrate 1 is assumed to be a circle as shown in FIG.
  • OF means orientation flat
  • IF means index flat.
  • the OF is generally provided in the [0-1-1] direction
  • the IF is generally provided in the [0-11] direction.
  • the crystal orientation of the single crystal constituting the semi-insulating compound semiconductor substrate 1 is clarified by the positional relationship between the OF and the IF. Furthermore, the front and back surfaces of the substrate can be determined.
  • the standard deviation / average value of specific resistance measured at intervals of 0.1 mm along four equivalent directions of ⁇ 110> from the center of the main surface becomes apparent, and the value is a predetermined value
  • the micro distribution of the specific resistance in four directions equivalent to the ⁇ 110> direction from the center of the main surface is uniform.
  • the standard deviation / average value of specific resistance measured at 0.1 mm intervals along four equivalent directions in the ⁇ 100> direction from the center of the main surface becomes clear, and the value is equal to or less than a predetermined value, It can be defined that the micro distribution of the resistivity in four equivalent directions in the ⁇ 100> direction from the center of the main surface is uniform.
  • the standard deviation / average value of the specific resistance in the above-mentioned directions are both small values of 0.1 or less.
  • the standard deviation / average value of the specific resistance measured at 0.1 mm intervals along four equivalent directions in the ⁇ 110> direction from the center of the main surface is preferably 0.08 or less.
  • the standard deviation / average value of specific resistance measured at 0.1 mm intervals along four equivalent directions in the ⁇ 100> direction from the center of the main surface is preferably 0.09 or less. Most preferably, the standard deviation / average value of these specific resistances is zero.
  • Standard deviation / average value of specific resistance measured at 0.1 mm intervals along four equivalent directions of ⁇ 110> direction from center of main surface is a 3-terminal guard using an electrode of 70 ⁇ m in diameter formed on the main surface It can be identified by the ring method. Specifically, electrodes with a diameter of 70 ⁇ m are formed at intervals of 0.1 mm along each direction from the center of the main surface to four equivalent directions in the ⁇ 110> direction, and the specific resistance is measured by the three-terminal guard ring method. Do. The average value and the standard deviation can be calculated from the measured values of resistivity at intervals of 0.1 mm.
  • Standard deviation / average value of specific resistance measured at 0.1 mm intervals along equivalent four directions of ⁇ 100> direction from center of main surface is also along equivalent four directions of ⁇ 100> direction from center of main surface It can obtain
  • ⁇ Dislocation density> In semi-insulating compound semiconductor substrate 1, standard deviation / average value of specific resistance measured at intervals of 0.1 mm along equivalent four directions of ⁇ 110> directions from the center of the main surface, and ⁇ 100 from the center of the main surface The standard deviations / average values of the specific resistance measured at intervals of 0.1 mm along the four equivalent directions are both less than 0.1.
  • the dislocation density in the equivalent four directions of ⁇ 100> from the center of the main surface is reduced to the same level as the dislocation density of the equivalent four directions in the ⁇ 110> direction from the center of the main surface Based on
  • the dislocation density can be determined by etching the main surface of the semi-insulating compound semiconductor substrate 1 with an etching solution or the like and measuring the etch pit density.
  • the etch pit density is not scientifically synonymous with the dislocation density, but is regarded as equivalent to the dislocation density in the technical field.
  • the etch pit density can be determined by magnifying the main surface of the semi-insulating compound semiconductor substrate 1 by a microscope 100 times and counting the number of etch pits in the 1 mm square field of view.
  • the etch pit density is the number of etch pits at 5 mm intervals along each direction with respect to the four equivalent directions of ⁇ 110> from the center of the main surface. It can be counted and calculated as an average value of these numbers.
  • the number of etch pits can be calculated as an average value of these numbers by counting the number of etch pits at intervals of 5 mm along each direction also in the equivalent four directions from the center of the main surface to the ⁇ 100> direction.
  • the etch pit density can be determined by the same method as described above except that the interval for observing the number of etch pits is 10 mm.
  • the semi-insulating compound semiconductor substrate one having a disk-like shape with a diameter of 100 mm or more can be applied. Furthermore, those having a disk-like shape with a diameter of 150 mm or more can be applied. Thus, even with a large semi-insulating compound semiconductor substrate having a diameter of 100 mm or more, the micro distribution of the specific resistance over the entire main surface can be made uniform, and a polished surface with high micro flatness can be obtained.
  • the upper limit of the diameter of the semi-insulating compound semiconductor substrate is 300 mm.
  • a semi-insulating compound semiconductor substrate having a diameter of 100 mm includes a 4-inch semi-insulating compound semiconductor substrate.
  • a semi-insulating compound semiconductor substrate having a diameter of 150 mm includes a 6-inch semi-insulating compound semiconductor substrate.
  • a semi-insulating compound semiconductor substrate having a diameter of 300 mm includes a 12-inch semi-insulating compound semiconductor substrate.
  • Indium phosphorus or gallium arsenide can be applied to the semi-insulating compound semiconductor. Furthermore, iron-doped indium phosphide or carbon-doped gallium arsenide can be applied to the semi-insulating compound semiconductor. Thereby, even when the semi-insulating compound semiconductor substrate is made of indium phosphide or gallium arsenide, the micro distribution of the specific resistance over the entire main surface can be made uniform, and a polished surface with high micro flatness can be obtained.
  • the micro distribution of the resistivity over the entire main surface can be made uniform to obtain a polished surface with high micro flatness. it can.
  • the micro distribution of the resistivity becomes uniform over the entire main surface having the plane orientation of (100), and a polished surface with high micro flatness can be obtained. .
  • a polished surface with high micro flatness can be obtained.
  • the semi-insulating compound semiconductor single crystal according to the present embodiment includes a semi-insulating compound semiconductor.
  • the above-mentioned semi-insulating compound semiconductor single crystal has a standard orientation of specific resistance measured at 0.1 mm intervals along the equivalent four directions of ⁇ 110> directions from the center of the cross section in the cross section where the plane orientation is (100) And the standard deviation / average value of the specific resistance measured at 0.1 mm intervals along four equivalent directions of ⁇ 100> from the center of the cross section is 0.1 or less.
  • the micro distribution of the resistivity becomes uniform over the entire cross section having a plane orientation of (100), and a polished surface with high micro flatness can be obtained.
  • the semi-insulating compound semiconductor single crystal one having a minimum width of 100 mm or more can be applied. Furthermore, that whose minimum width of the said cross section is 150 mm or more is applicable. Indium phosphorus or gallium arsenide can be applied to the semi-insulating compound single crystal. Furthermore, iron-doped indium phosphide or carbon-doped gallium arsenide can be applied to the semi-insulating compound single crystal.
  • the semi-insulating compound semiconductor single crystal according to the present embodiment can be used as the above-described semi-insulating compound semiconductor substrate by cutting out the (100) plane as the main surface. Therefore, the characteristics of the semi-insulating compound semiconductor single crystal and the method of measuring the characteristics and the like are the same as those of the above-described semi-insulating compound semiconductor substrate, and thus the description thereof will be omitted.
  • the "cross-section having a plane orientation of (100)" of the semi-insulating compound semiconductor single crystal includes the surface which is the (100) plane of the single crystal.
  • the center of the cross section" in the semi-insulating compound semiconductor single crystal refers to a point at the center of the main surface of the substrate from which the (100) plane of the single crystal is cut out as the main surface.
  • the present inventors relate to a crystal growth method for reducing the equivalent four-direction (so-called ⁇ 100> direction) dislocation density including [010] in the (100) plane of the semi-insulating compound semiconductor single crystal as described above. I got the knowledge. Specifically, by focusing on the phenomenon that dislocations are generated by thermal stress during crystal growth, by promoting crystal growth under conditions of temperature distribution controlled so that the temperature difference in the radial direction in the crystal becomes small, The idea was to reduce the thermal stress to suppress the occurrence of dislocations.
  • the shape of the growth interface is flattened, making stable crystal growth difficult. That is, when the temperature difference in the radial direction in the crystal is reduced to promote crystal growth, lineage and twins are easily generated in the crystal, and single crystal growth is easily inhibited.
  • the present inventors have found that the lineage and twins in the crystal are equivalent to include [01-1] with respect to the (100) plane of the single crystal.
  • the occurrence in four directions was identified. Thereby, the temperature difference in the radial direction in the crystal is maintained with respect to the ⁇ 110> direction in which the lineage and twins are generated, while the temperature in the radial direction in the crystal with respect to the ⁇ 100> direction in which dislocation mainly occurs.
  • the crystal growth method (the method for producing a semi-insulating compound semiconductor single crystal according to the present embodiment) that promotes crystal growth under the condition of temperature distribution that suppresses the difference has been reached.
  • a first cylinder material 31 and a second cylinder material 32 made of a material having higher heat insulation than the first cylinder material 31. are alternately arranged at 45 degrees in the circumferential direction, and the crucible 3 for crystal growth is accommodated in the cylinder 3 to promote crystal growth.
  • the crystal growth orientation is (100)
  • the second of the cylinder 3 is in the ⁇ 100> direction (equivalent four directions including [010]) of the single crystal 10 grown in the crucible 2 for crystal growth.
  • the tube material 32 is placed. Thereby, the temperature difference in the radial direction in the crystal with respect to the ⁇ 100> direction can be suppressed, and the generation of dislocation can be suppressed.
  • the first cylindrical material 31 of the cylinder 3 is disposed in the ⁇ 110> direction (equivalent four directions including [01-1]) of the single crystal 10 grown in the crystal growth crucible 2.
  • SC refers to a seed crystal.
  • the temperature and the speed at which the single crystal 10 is crystal grown may be determined according to the conventionally known method and according to the material to be crystal grown. it can.
  • the cylinder 3 used for crystal growth can also be manufactured by a conventionally known method.
  • a material of the 1st cylinder material 31 which constitutes cylinder 3 carbon is mentioned, for example. Among these, carbon is preferable as the material of the first cylinder material 31.
  • the material of the second cylinder material 32 constituting the cylinder 3 include boron nitride (BN), silicon nitride (Si 3 N 4 ), alumina (Al 2 O 3 ), and the like. Among them, boron nitride (BN) and silicon nitride (Si 3 N 4 ) are preferable as the material of the second cylindrical material 32. It is preferable that the 1st cylinder material 31 and the 2nd cylinder material 32 which form the cylinder 3 have the same magnitude
  • a semi-insulating compound semiconductor single crystal in a cross section including a semi-insulating compound semiconductor and having a plane orientation of (100), the equivalent in the ⁇ 110> direction from the center of the cross section Standard deviation / average value of resistivity measured at 0.1 mm intervals along 4 directions, and standard deviation of resistivity measured at 0.1 mm intervals along equivalent 4 directions of ⁇ 100> from center of cross section
  • a semi-insulating compound semiconductor single crystal having an average value of 0.1 or less can be produced.
  • the above-described semi-insulating compound semiconductor substrate can be manufactured by cutting out the (100) plane from the single crystal as a main surface.
  • Example 1 ⁇ Production of semi-insulating compound semiconductor single crystal> Example 1-1
  • an iron-doped indium phosphide single crystal with a diameter of 100 mm was grown by the vertical Bridgman method.
  • the plane perpendicular to the growth direction of the single crystal is defined as (100).
  • the growth of this single crystal is accommodated in a cylinder formed by alternately arranging a first cylinder material and a second cylinder material having the same shape and size in the circumferential direction by 45 degrees in the conventionally known growth crucible. I did it.
  • the growth conditions for the single crystal were conventional.
  • the cylinder used carbon as a 1st cylinder material, and used boron nitride (BN) as a 2nd cylinder material.
  • BN boron nitride
  • the second cylinder material was arranged in four directions equivalent to the ⁇ 100> direction from the center of the (100) plane of the growing single crystal.
  • the first cylindrical material was arranged in four equivalent directions of ⁇ 110> directions from the center of the (100) plane of the growing single crystal.
  • Example 1-2 the iron doping of Example 1-2 is carried out by the same method as the manufacturing method of Example 1-1 except that silicon nitride (Si 3 N 4 ) is used as the second cylinder material forming the cylinder. An indium phosphorus single crystal was produced.
  • Example 1-3 In this example, the use of silicon nitride (Si 3 N 4 ) as the second cylinder material forming the cylinder and the diameter of the iron-doped indium phosphide single crystal being 150 mm are the same as in Example 1-1.
  • the iron-doped indium phosphide single crystal of Example 1-3 was produced by the same method as the production method.
  • Comparative Example 1-1 In the present comparative example, the above-described cylinder was not used, and the iron-doped indium phosphorus single crystal of comparative example 1-1 was manufactured by the same method as the manufacturing method of example 1-1 except for this.
  • Comparative Example 1-2 (Comparative Example 1-2)
  • the cylinder described above is not used, and the diameter of the iron-doped indium phosphide single crystal is set to 150 mm, and except for these, the same method as in Example 1-1 is used to produce a comparative example 1-2. Iron-doped indium phosphide single crystals were produced.
  • the iron-doped indium phosphide single crystals of Examples 1-1 to 1-3 and Comparative Examples 1-1 to 1-2 are planes perpendicular to the growth direction (100 A substrate whose main surface is a face) was cut out, and iron-doped indium phosphide substrates of Examples 1-1 to 1-3 and Comparative Examples 1-1 to 1-2 were prepared. Dislocation density and resistivity deviation were evaluated for these iron-doped indium phosphide substrates by the above-described measurement method.
  • Example 1-1 to Example 1-3 and Comparative Example 1-1 to Comparative Example 1-2 the diameter, the type of the cylinder used for the production, and the equivalent in the ⁇ 100> direction
  • Table 1 The measurement results of dislocation density and resistivity deviation in equivalent four directions of four directions and ⁇ 110> directions, and the measurement results of surface flatness are shown in Table 1.
  • Table 1 "Type 1" as the type of cylinder is a cylinder using carbon as the first cylinder material and boron nitride (BN) as the second cylinder material
  • Type 2 is carbon as the first cylinder material
  • a cylinder using silicon nitride (Si 3 N 4 ) as the second cylinder material a cylinder using silicon nitride (Si 3 N 4 ) as the second cylinder material.
  • the resistivity deviation is either in the equivalent four directions of ⁇ 100> direction or in the equivalent four directions of ⁇ 110> direction.
  • the uniformity of the micro distribution of the resistivity was excellent over the entire main surface having a plane orientation of (100) or less.
  • the surface flatness was also 1.5 ⁇ m or less, and it was found that the flatness of the main surface was also excellent.
  • the dislocation density in four equivalent directions in the ⁇ 100> direction is reduced compared to Comparative Example 1-1 to Comparative Example 1-2.
  • the resistivity deviation in equivalent four directions of ⁇ 100> directions is reduced and the surface flatness is also improved.
  • Example 2 ⁇ Production of semi-insulating compound semiconductor single crystal> (Example 2-1)
  • a carbon-doped gallium arsenide single crystal with a diameter of 100 mm was grown by the vertical Bridgman method.
  • the plane perpendicular to the growth direction of the single crystal is defined as (100).
  • This single crystal is grown by storing the conventionally known growth crucible in a cylinder formed by alternately arranging the first cylinder material and the second cylinder material having the same shape and size by 45 degrees each.
  • the growth conditions for the single crystal were conventional.
  • Cylinder is a carbon as the first tubular material, using silicon nitride (Si 3 N 4) as a second cylindrical material.
  • the second cylinder material was arranged in four directions equivalent to the ⁇ 100> direction from the center of the (100) plane of the growing single crystal.
  • the first cylindrical material was arranged in four equivalent directions of ⁇ 110> directions from the center of the (100) plane of the growing single crystal.
  • Example 2-2 the carbon-doped gallium arsenide single crystal of Example 2-2 was manufactured by the same method as the manufacturing method of Example 2-1 except that the diameter of the carbon-doped gallium arsenide single crystal was 150 mm. .
  • Comparative example 2-1 In this comparative example, the above-described cylinder was not used, and the carbon-doped gallium arsenide single crystal of comparative example 2-1 was manufactured by the same method as the manufacturing method of example 2-1 except for this.
  • Comparative Example 2-2 In the present comparative example, the cylinder described above is not used, and the diameter of the carbon-doped gallium arsenide single crystal is set to 150 mm, and except for these, the same method as the manufacturing method of the example 2-1 is compared to the comparative example 2-2. Carbon-doped gallium arsenide single crystals were manufactured.
  • the carbon-doped gallium arsenide single crystals of Examples 2-1 to 2-2 and Comparative Examples 2-1 to 2-2 are planes perpendicular to the growth direction (100 The substrate having the main surface as a face was cut out, and carbon-doped gallium arsenide substrates of Examples 2-1 to 2-2 and Comparative Examples 2-1 to 2-2 were prepared. With respect to these carbon-doped gallium arsenide substrates, the dislocation density and the resistivity deviation were evaluated by the above-described measurement method.
  • Example 2 shows the measurement results of dislocation density and resistivity deviation in equivalent 4 directions of 4 directions and ⁇ 110> direction, and the measurement results of surface flatness.
  • Type 2 as the type of cylinder is a cylinder using carbon as the first cylinder material and silicon nitride (Si 3 N 4 ) as the second cylinder material.
  • the resistivity deviation is either in the equivalent four directions of ⁇ 100> direction or in the equivalent four directions of ⁇ 110> direction.
  • the uniformity of the micro distribution of the resistivity was excellent over the entire main surface having a plane orientation of (100) or less.
  • the surface flatness was also 0.5 ⁇ m or 0.6 ⁇ m, and it was found that the flatness of the main surface was also excellent.
  • the dislocation density in four equivalent directions in the ⁇ 100> direction is reduced compared to Comparative Example 2-1 to Comparative Example 2-2.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半絶縁性化合物半導体基板は、半絶縁性化合物半導体を含み、前記半絶縁性化合物半導体基板は、面方位が（１００）である主面において、前記主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および前記主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である。

Description

半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
　本発明は、半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶に関する。
　従来より無線通信、光通信などの技術分野において、送受信、信号処理などを担うデバイスの材料として半絶縁性化合物半導体基板が汎用されている。たとえば、特開平０２－１０７５９８号公報（特許文献１）、特開平１０－２９１９００号公報（特許文献２）、特開平０２－１９２５００号公報（特許文献３）、非特許文献１、非特許文献２などにおいて、この種のデバイスの品質および歩留の向上を目的に、上記基板の面内における電気特性のバラツキを抑える技術が記載されている。
特開平０２－１０７５９８号公報 特開平１０－２９１９００号公報 特開平０２－１９２５００号公報
K.　Hashio　et　al.,　"Six-inch-Diameter　Semi-Insulating　GaAs　Crystal　Grown　by　the　Vertical　Boat　Method,"　Inst.　Phys.　Conf.　Ser.　No　162:　Chapter　10.,　523-528(1998） S.　Kuma　et　al.,　"Usefulness　of　light　scattering　tomography　for　GaAs　industry,"　Inst.　Phys.　Conf.　Ser.　No　135:　Chapter　4.,　117-126(1993）
　本開示の一態様に係る半絶縁性化合物半導体基板は、半絶縁性化合物半導体を含む半絶縁性化合物半導体基板であって、上記半絶縁性化合物半導体基板は、面方位が（１００）である主面において、上記主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および上記主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である。
　本開示の一態様に係る半絶縁性化合物半導体単結晶は、半絶縁性化合物半導体を含む半絶縁性化合物半導体単結晶であって、上記半絶縁性化合物半導体単結晶は、面方位が（１００）である断面において、上記断面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および上記断面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である。
図１は、本実施形態に係る半絶縁性化合物半導体基板について、面方位が（１００）である主面上に、その中心から＜１１０＞方向の等価な４方向およびその中心から＜１００＞方向の等価な４方向を表した模式図である。 図２は、本実施形態に係る半絶縁性化合物半導体単結晶を製造するための結晶成長用ルツボと、このルツボを囲む筒とを表した模式図である。
［本開示が解決しようとする課題］
　半絶縁性化合物半導体基板では、デバイスの性能向上に直結する構造の微細化および複雑化に資するため、表面のミクロな平坦性をさらに向上することが求められている。基板表面の平坦性は研磨工程で決まるが、研磨条件だけでなく基板の特性にも影響を受ける。具体的には、基板面内の比抵抗のミクロ分布が均一であることが重要である。このミクロ分布の不均一性が、研磨時の基板面内のミクロな領域での反応速度の変動につながり、もって基板面内のミクロな平坦性に影響を及ぼすからである。これに応えるには、たとえば上記基板を構成する単結晶が所定の面において、すべての結晶方位で比抵抗が均一であり、かつ、同じ結晶方位においても場所によって比抵抗のバラツキがないことが必要となる。しかしながら、特許文献１～３および非特許文献１、２では、特定の結晶方位の比抵抗について述べるにとどまり、すべての結晶方位で比抵抗が均一となるかどうかなどについて検討されていない。したがって、未だ基板全面において比抵抗のミクロ分布が均一な半絶縁性化合物半導体基板を実現することには至っておらず、その開発が切望されている。
　以上の点に鑑み、本開示は、高いミクロ平坦性をもつ半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶を提供することを目的とする。
［本開示の効果］
　上記によれば、高いミクロ平坦性をもつ半絶縁性化合物半導体基板を提供することができる。
［本願発明の実施形態の説明］
　本発明者らは、上記課題を解決するために鋭意検討を重ね、本開示に到達した。具体的には、半絶縁性化合物半導体の単結晶および基板の（１００）面において、結晶欠陥である転位の密度（以下、「転位密度」とも記す）は、［０１０］を含む等価な４方向の方が、［０１－１］を含む等価な４方向よりも高いことに着目した。転位密度がより高い（すなわち結晶欠陥が多い）ほど、比抵抗のミクロ分布の不均一性もより大きくなることが知られる。本発明者らは、［０１０］を含む等価な４方向（所謂＜１００＞方向）における転位密度を、［０１－１］を含む等価な４方向（所謂＜１１０＞方向）の転位密度と同程度にまで低減する結晶成長方法に関する知見を得た。転位密度が低減することより、単結晶および基板の面内における比抵抗のミクロ分布の均一性も改善する。これにより、上記（１００）面全体の比抵抗のミクロ分布が均一となる半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶を見出した。
　最初に本発明の実施態様を列記して説明する。
　［１］本開示の一態様に係る半絶縁性化合物半導体基板は、半絶縁性化合物半導体を含み、上記半絶縁性化合物半導体基板は、面方位が（１００）である主面において、上記主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および上記主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である。このような構成により半絶縁性化合物半導体基板は、面方位が（１００）である主面全体において比抵抗のミクロ分布が均一となり、ミクロな平坦性の高い研磨表面を得ることができる。
　［２］上記半絶縁性化合物半導体基板には、直径が１００ｍｍ以上である円盤状の形状を有するものを適用することができる。
　［３］上記半絶縁性化合物半導体には、インジウム燐またはガリウムヒ素を適用することができる。
　［４］上記半絶縁性化合物半導体には、鉄ドープインジウム燐またはカーボンドープガリウムヒ素を適用することができる。
　［５］本開示の一態様に係る半絶縁性化合物半導体単結晶は、絶縁性化合物半導体を含み、上記半絶縁性化合物半導体単結晶は、面方位が（１００）である断面において、上記断面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および上記断面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である。このような構成により半絶縁性化合物半導体単結晶は、面方位が（１００）である断面全体において比抵抗のミクロ分布が均一となり、ミクロな平坦性の高い研磨表面を得ることができる。
　［６］上記半絶縁性化合物半導体単結晶には、上記断面の最小幅が１００ｍｍ以上であるものを適用することができる。
　［７］上記半絶縁性化合物半導体には、インジウム燐またはガリウムヒ素を適用することができる。
　［８］上記半絶縁性化合物半導体には、鉄ドープインジウム燐またはカーボンドープガリウムヒ素を適用することができる。
　［本願発明の実施形態の詳細］
　以下、本発明の実施形態（以下「本実施形態」とも記す）についてさらに詳細に説明するが、本実施形態はこれらに限定されるものではない。以下では図面を参照しながら説明するが、本明細書および図面において同一または対応する要素に同一の符号を付すものとし、それらについて同じ説明は繰り返さない。
　本明細書において「Ａ～Ｂ」という形式の表記は、範囲の上限下限（すなわちＡ以上Ｂ以下）を意味し、Ａにおいて単位の記載がなく、Ｂにおいてのみ単位が記載されている場合、Ａの単位とＢの単位とは同じである。さらに、本明細書において化合物などを化学式で表す場合、原子比を特に限定しないときは従来公知のあらゆる原子比を含むものとし、必ずしも化学量論的範囲のもののみに限定されるべきではない。
　≪半絶縁性化合物半導体基板≫
　本実施形態に係る半絶縁性化合物半導体基板は、半絶縁性化合物半導体を含む。上記半絶縁性化合物半導体基板は、面方位が（１００）である主面において、主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である。これにより半絶縁性化合物半導体基板は、面方位が（１００）である主面全体において比抵抗のミクロ分布が均一となり、ミクロな平坦性の高い研磨表面を得ることができる。
　本明細書において「半絶縁性化合物半導体」とは、比抵抗が１ＭΩｃｍ以上の高抵抗を示す化合物半導体をいう。半絶縁性化合物半導体の具体例として、たとえば半絶縁性ガリウムヒ素（ＧａＡｓ）、半絶縁性インジウム燐（ＩｎＰ）などを挙げることができる。
　図１に示すように、本実施形態に係る半絶縁性化合物半導体基板１は、主面の面方位が（１００）である。すなわち半絶縁性化合物半導体基板１は、半絶縁性化合物半導体単結晶から、その（１００）面を主面として切り出されることにより得られる。
　＜比抵抗の標準偏差／平均値＞
　半絶縁性化合物半導体基板１は、主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値（以下、後述する実施例において「比抵抗偏差」とも記す）が、０．１以下である。半絶縁性化合物半導体基板１において、主面の中心から＜１１０＞方向の等価な４方向とは、主面の中心から［０１－１］を含む等価な４方向を意味する。この［０１－１］を含む等価な４方向とは、［０１－１］、［０－１－１］、［０－１１］および［０１１］をいう。図１において「主面の中心から＜１１０＞方向の等価な４方向」は、「＜」の印を付した放射状の線により模式的に示されている。なお、結晶方位を表記する際に表わす「－」は本来、数字の頭上に表わされるもので「バー」と読まれる。たとえば、［０１－１］は、「ゼロ・イチ・イチ・バー」と読まれる。
　さらに、半絶縁性化合物半導体基板１は、主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値も、０．１以下である。半絶縁性化合物半導体基板１において、主面の中心から＜１００＞方向の等価な４方向とは、主面の中心から［０１０］を含む等価な４方向を意味する。この［０１０］を含む等価な４方向とは、［０１０］、［００－１］、［０－１０］および［００１］をいう。図１において「主面の中心から＜１００＞方向の等価な４方向」は、「≪」の印を付した放射状の線により模式的に示されている。
　ここで「主面の中心」とは、図１に示すように半絶縁性化合物半導体基板１の主面を円であると仮定した場合に、その円の中心を指す。さらに、ＯＦはオリエンテーションフラットを意味し、ＩＦはインデックスフラットを意味する。半絶縁性化合物半導体基板１において（１００）面を主面とした場合、ＯＦは［０－１－１］方向に設けられ、ＩＦは［０－１１］方向に設けられるのが一般的である。このＯＦとＩＦとの位置関係により、半絶縁性化合物半導体基板１を構成している単結晶の結晶方位が明らかにされる。さらに基板の表面および裏面を判別することができる。
　半絶縁性化合物半導体基板１において、主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が明らかとなり、その値が所定値以下であることにより、主面の中心から＜１１０＞方向の等価な４方向における比抵抗のミクロ分布が均一であると定義することができる。同様に、主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が明らかとなり、その値が所定値以下であることにより、主面の中心から＜１００＞方向の等価な４方向における比抵抗のミクロ分布が均一であると定義することができる。
　この比抵抗の標準偏差／平均値の値が大きい程、これらの方向における比抵抗のミクロ分布が不均一であることを意味する。したがって、上述した方向（主面の中心から＜１１０＞方向の等価な４方向および＜１００＞方向の等価な４方向）における比抵抗の標準偏差／平均値が共に０．１以下という小さな値であることにより、半絶縁性化合物半導体基板１は、上述した結晶方位（＜１１０＞方向の等価な４方向および＜１００＞方向の等価な４方向）における比抵抗のミクロ分布が均一であるといえる。
　主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値は、０．０８以下であることが好ましい。主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値は、０．０９以下であることが好ましい。これらの比抵抗の標準偏差／平均値は、０であることが最も望ましい。
　主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値は、主面上に形成した直径７０μｍの電極を用いた３端子ガードリング法により特定することができる。具体的には、主面の中心から＜１１０＞方向の等価な４方向に対し、各方向に沿って０．１ｍｍ間隔で直径７０μｍの電極を形成し、３端子ガードリング法により比抵抗を測定する。この０．１ｍｍ間隔の比抵抗の測定値から、その平均値および標準偏差を算出することができる。
　主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値も、主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値の測定方法と同じ方法により求めることができる。
　＜転位密度＞
　半絶縁性化合物半導体基板１において、主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値は、共に０．１以下である。この理由の一つは、主面の中心から＜１００＞方向の等価な４方向における転位密度が、主面の中心から＜１１０＞方向の等価な４方向の転位密度と同程度にまで低減したことに基づく。
　転位密度は、半絶縁性化合物半導体基板１の主面をエッチング液などによりエッチングし、エッチピット密度を測定することにより求めることができる。エッチピット密度は、学術的には転位密度と同義ではないが、本技術分野において転位密度と等価なものとして捉えられている。
　エッチピット密度は、半絶縁性化合物半導体基板１の主面を顕微鏡により１００倍に拡大し、その１ｍｍ□視野内のエッチピット数をカウントすることにより求めることができる。半絶縁性化合物半導体基板１の直径が１５０ｍｍ未満である場合、エッチピット密度は、主面の中心から＜１１０＞方向の等価な４方向に対し、各方向に沿って５ｍｍ間隔でエッチピット数をカウントし、これらの数の平均値として求めることができる。さらに主面の中心から＜１００＞方向の等価な４方向に対しても、各方向に沿って５ｍｍ間隔でエッチピット数をカウントすることにより、これらの数の平均値として求めることができる。
　エッチピット密度を測定するに際し、半絶縁性化合物半導体基板１がインジウム燐である場合には、エッチング液としてヒューバーエッチャントを用いる。半絶縁性化合物半導体基板１がガリウムヒ素である場合には、エッチング液として溶融水酸化カリウムを用いる。さらに、半絶縁性化合物半導体基板１が鉄ドープインジウム燐である場合にも、エッチング液としてヒューバーエッチャントを用いる。半絶縁性化合物半導体基板１がカーボンドープガリウムヒ素である場合にも、エッチング液として溶融水酸化カリウムを用いる。
　半絶縁性化合物半導体基板１の直径が１５０ｍｍ以上である場合、エッチピット密度は、エッチピット数を観察する間隔を１０ｍｍとすることを除いて、上述した方法と同じ方法により求めることができる。
　＜形状＞
　半絶縁性化合物半導体基板には、直径が１００ｍｍ以上である円盤状の形状を有するものを適用することができる。さらに、直径が１５０ｍｍ以上である円盤状の形状を有するものを適用することができる。これにより、直径が１００ｍｍ以上となる大型の半絶縁性化合物半導体基板であっても、主面全体における比抵抗のミクロ分布を均一とし、ミクロな平坦性の高い研磨表面を得ることができる。なお、半絶縁性化合物半導体基板の直径の上限は３００ｍｍとなる。
　ここで本明細書において、「直径が１００ｍｍ」の半絶縁性化合物半導体基板には、４インチの半絶縁性化合物半導体基板を含むものとする。同様に、「直径が１５０ｍｍ」の半絶縁性化合物半導体基板には、６インチの半絶縁性化合物半導体基板を含むものとする。「直径が３００ｍｍ」の半絶縁性化合物半導体基板には、１２インチの半絶縁性化合物半導体基板を含むものとする。
　＜材料＞
　半絶縁性化合物半導体には、インジウム燐またはガリウムヒ素を適用することができる。さらに半絶縁性化合物半導体には、鉄ドープインジウム燐またはカーボンドープガリウムヒ素を適用することができる。これにより、インジウム燐またはガリウムヒ素が材料の半絶縁性化合物半導体基板であっても、主面全体における比抵抗のミクロ分布を均一とし、ミクロな平坦性の高い研磨表面を得ることができる。さらに、鉄ドープインジウム燐またはカーボンドープガリウムヒ素が材料の半絶縁性化合物半導体基板であっても、主面全体における比抵抗のミクロ分布を均一とし、ミクロな平坦性の高い研磨表面を得ることができる。
　＜作用＞
　以上より、本実施形態に係る半絶縁性化合物半導体基板は、面方位が（１００）である主面全体において比抵抗のミクロ分布が均一となり、ミクロな平坦性の高い研磨表面を得ることができる。もって、高品質な半絶縁性化合物半導体基板を提供することが可能となる。
　≪半絶縁性化合物半導体単結晶≫
　本実施形態に係る半絶縁性化合物半導体単結晶は、半絶縁性化合物半導体を含む。上記半絶縁性化合物半導体単結晶は、面方位が（１００）である断面において、この断面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および上記断面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である。これにより半絶縁性化合物半導体単結晶は、面方位が（１００）である断面全体において比抵抗のミクロ分布が均一となり、ミクロな平坦性の高い研磨表面を得ることができる。
　半絶縁性化合物半導体単結晶には、上記断面の最小幅が１００ｍｍ以上であるものを適用することができる。さらに、上記断面の最小幅が１５０ｍｍ以上であるものを適用することができる。半絶縁性化合物単結晶には、インジウム燐またはガリウムヒ素を適用することができる。さらに半絶縁性化合物単結晶には、鉄ドープインジウム燐またはカーボンドープガリウムヒ素を適用することができる。
　本実施形態に係る半絶縁性化合物半導体単結晶は、その（１００）面が主面として切り出されることにより、上述した半絶縁性化合物半導体基板として用いることができる。したがって、半絶縁性化合物半導体単結晶の特性および該特性の測定方法などは、上述した半絶縁性化合物半導体基板と同じとなるため、以降の説明を省略する。本明細書において、半絶縁性化合物半導体単結晶の「面方位が（１００）である断面」には、上記単結晶の（１００）面である表面を含むものとする。さらに半絶縁性化合物半導体単結晶における「断面の中心」とは、上記単結晶の（１００）面が主面として切り出される基板において、その主面の中心となる点を指す。
　≪半絶縁性化合物半導体単結晶の製造方法≫
　本発明者らは、上述したように半絶縁性化合物半導体単結晶の（１００）面において、［０１０］を含む等価な４方向（所謂＜１００＞方向）の転位密度を低減する結晶成長方法に関する知見を得た。具体的には、転位が結晶成長中の熱応力によって発生するという事象に注目し、結晶内の径方向の温度差が小さくなるように制御した温度分布の条件下で結晶成長を促すことにより、熱応力を低減して転位の発生を抑えることを着想した。
　しかしながら、結晶成長中に結晶内の径方向の温度差を小さくすると、成長界面の形状が平坦化することにより、安定した結晶成長が困難となる。すなわち、結晶内の径方向の温度差を小さくして結晶成長を促した場合、結晶中にリネージおよび双晶が発生し易くなって、単結晶成長が阻害され易くなる。
　これに対し本発明者らは、結晶の成長方位が（１００）である場合、上記結晶中のリネージおよび双晶が、単結晶の（１００）面に対して［０１－１］を含む等価な４方向（所謂＜１１０＞方向）で発生することを突き止めた。これにより、リネージおよび双晶が発生する＜１１０＞方向に対し、結晶内の径方向の温度差を維持する一方、転位が主に発生する＜１００＞方向に対し、結晶内の径方向の温度差を抑制する温度分布の条件下で結晶成長を促す結晶成長方法（本実施形態に係る半絶縁性化合物半導体単結晶の製造方法）に到達した。
　本実施形態に係る半絶縁性化合物半導体単結晶の製造方法では、図２に示すように第１筒材料３１と、この第１筒材料３１よりも断熱性が高い材質からなる第２筒材料３２とを周方向に４５度ずつ交互に並べることにより形成した円筒状の筒３を用い、この筒３に結晶成長用ルツボ２を収容して結晶成長を促す。この方法では、結晶の成長方位が（１００）である場合、結晶成長用ルツボ２において成長する単結晶１０の＜１００＞方向（［０１０］を含む等価な４方向）に、筒３の第２筒材料３２を配置する。これにより、＜１００＞方向に対して結晶内の径方向の温度差を抑制し、もって転位の発生を抑えることができる。
　その一方で、結晶成長用ルツボ２において成長する単結晶１０の＜１１０＞方向（［０１－１］を含む等価な４方向）には、筒３の第１筒材料３１が配置される。これにより、結晶内の径方向の温度差が維持されることによって、リネージおよび双晶の発生を抑制することができる。図２中、「ＳＣ」は種結晶を指す。
　本実施形態に係る半絶縁性化合物半導体単結晶の製造方法において、上記単結晶１０を結晶成長させる温度および速度については、従来公知の方法に倣い、かつ結晶成長させる材料に応じて決定することができる。
　さらに結晶成長に用いる筒３についても、従来公知の方法により製造することができる。筒３を構成する第１筒材料３１の材質として、たとえばカーボンが挙げられる。この中で、第１筒材料３１の材質としてはカーボンが好ましい。筒３を構成する第２筒材料３２の材質として、たとえば窒化硼素（ＢＮ）、窒化ケイ素（Ｓｉ3Ｎ4）、アルミナ（Ａｌ2Ｏ3）などが挙げられる。この中で、第２筒材料３２の材質としては窒化硼素（ＢＮ）、窒化ケイ素（Ｓｉ3Ｎ4）が好ましい。筒３を形成する第１筒材料３１と第２筒材料３２とは、同一の大きさおよび形状を有することが好ましい。
　以上から、本実施形態に係る半絶縁性化合物半導体単結晶の製造方法により、半絶縁性化合物半導体を含み、面方位が（１００）である断面において、断面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および断面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である半絶縁性化合物半導体単結晶を製造することができる。さらに、この単結晶から、その（１００）面を主面として切り出すことにより、上述した半絶縁性化合物半導体基板を製造することができる。
　以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
　≪実施例１≫
　＜半絶縁性化合物半導体単結晶の製造＞
　（実施例１－１）
　本実施例では、直径１００ｍｍの鉄ドープインジウム燐単結晶を垂直ブリッジマン法により成長させた。単結晶の成長方向に対して垂直となる面を（１００）とした。この単結晶の成長は、従来公知の成長用ルツボを、同一形状、大きさである第１筒材料と第２筒材料とが周方向に４５度ずつ交互に並べられて形成された筒に収容して行なった。単結晶の成長条件は、常法とした。筒は、第１筒材料としてカーボンを用い、第２筒材料として窒化硼素（ＢＮ）を用いた。さらに、筒に結晶成長用ルツボを収容する際には、成長する単結晶の（１００）面の中心から＜１００＞方向の等価な４方向に、第２筒材料が配置されるようにした。同様に、成長する単結晶の（１００）面の中心から＜１１０＞方向の等価な４方向には、第１筒材料が配置されるようにした。これにより実施例１－１の鉄ドープインジウム燐単結晶を製造した。
　（実施例１－２）
　本実施例では、筒を形成する第２筒材料として窒化ケイ素（Ｓｉ3Ｎ4）を用いることを除いて、実施例１－１の製造方法と同じ方法により、実施例１－２の鉄ドープインジウム燐単結晶を製造した。
　（実施例１－３）
　本実施例では、筒を形成する第２筒材料として窒化ケイ素（Ｓｉ3Ｎ4）を用いること、および鉄ドープインジウム燐単結晶の直径を１５０ｍｍとすることを除いて、実施例１－１の製造方法と同じ方法により、実施例１－３の鉄ドープインジウム燐単結晶を製造した。
　（比較例１－１）
　本比較例では、上述した筒を用いないこととし、これを除いて実施例１－１の製造方法と同じ方法により、比較例１－１の鉄ドープインジウム燐単結晶を製造した。
　（比較例１－２）
　本比較例では、上述した筒を用いず、かつ鉄ドープインジウム燐単結晶の直径を１５０ｍｍとすることとし、これらを除いて実施例１－１の製造方法と同じ方法により、比較例１－２の鉄ドープインジウム燐単結晶を製造した。
　＜転位密度および比抵抗偏差の評価＞
　次に、実施例１－１～実施例１－３および比較例１－１～比較例１－２の鉄ドープインジウム燐単結晶に対し、それぞれ成長方向に対して垂直となる面である（１００）面を主面とする基板を切り出し、実施例１－１～実施例１－３および比較例１－１～比較例１－２の鉄ドープインジウム燐基板を準備した。これらの鉄ドープインジウム燐基板に対し、上述した測定方法により転位密度および比抵抗偏差の評価を行った。
　＜表面平坦度の評価＞
　さらに、実施例１－１～実施例１－３および比較例１－１～比較例１－２の鉄ドープインジウム燐基板に対し、主面である（１００）面の表面平坦度を測定して評価した。その測定方法は、以下のとおりとした。すなわち、各実施例および比較例の鉄ドープインジウム燐基板の主面をミラー加工した。この加工後の主面の全面をエッジから３ｍｍを除去した上で、１サイトあたり１０ｍｍ□の大きさに分割し、この各サイトに対して、それぞれ平坦度測定機（商品名：「ウルトラソート６２２０」、コーニング・トロペル社製）を用いてＬＴＶ（Local　Thickness　Variation）測定を行なった。さらに、ＬＴＶ測定から得られた測定値のうちの最大値を、その主面の表面平坦度（単位はμｍ）として求めた。
　実施例１－１～実施例１－３および比較例１－１～比較例１－２の鉄ドープインジウム燐基板について、その直径、その製造に用いた筒の種別、＜１００＞方向の等価な４方向および＜１１０＞方向の等価な４方向における転位密度および比抵抗偏差の測定結果、ならびに表面平坦度の測定結果を表１に示す。表１において、筒の種別として「Ｔｙｐｅ１」は、第１筒材料としてカーボンを用い、第２筒材料として窒化硼素（ＢＮ）を用いた筒であり、「Ｔｙｐｅ２」は、第１筒材料としてカーボンを用い、第２筒材料として窒化ケイ素（Ｓｉ3Ｎ4）を用いた筒である。
Figure JPOXMLDOC01-appb-T000001
　＜考察＞
　表１によれば、実施例１－１～実施例１－３の鉄ドープインジウム燐基板は、比抵抗偏差が＜１００＞方向の等価な４方向および＜１１０＞方向の等価な４方向においていずれも０．１以下であり、面方位が（１００）である主面全体におおいて比抵抗のミクロ分布の均一性に優れていた。表面平坦度も１．５μｍ以下であり、主面の平坦性にも優れていることが分かった。特に、実施例１－１～実施例１－３の鉄ドープインジウム燐基板は、比較例１－１～比較例１－２に比し、＜１００＞方向の等価な４方向における転位密度が低減していた。これにより、＜１００＞方向の等価な４方向における比抵抗偏差が低減し、かつ表面平坦度も改善したと考えられる。
　≪実施例２≫
　＜半絶縁性化合物半導体単結晶の製造＞
　（実施例２－１）
　本実施例では、直径１００ｍｍのカーボンドープガリウムヒ素単結晶を垂直ブリッジマン法により成長させた。単結晶の成長方向に対して垂直となる面を（１００）とした。この単結晶の成長は、従来公知の成長用ルツボを、同一形状、大きさである第１筒材料と第２筒材料とが４５度ずつ交互に並べられて形成された筒に収容して行なった。単結晶の成長条件は、常法とした。筒は、第１筒材料としてカーボンを用い、第２筒材料として窒化ケイ素（Ｓｉ3Ｎ4）を用いた。さらに、筒に結晶成長用ルツボを収容する際には、成長する単結晶の（１００）面の中心から＜１００＞方向の等価な４方向に、第２筒材料が配置されるようにした。同様に、成長する単結晶の（１００）面の中心から＜１１０＞方向の等価な４方向には、第１筒材料が配置されるようにした。これにより実施例２－１のカーボンドープガリウムヒ素単結晶を製造した。
　（実施例２－２）
　本実施例では、カーボンドープガリウムヒ素単結晶の直径を１５０ｍｍとすることを除いて、実施例２－１の製造方法と同じ方法により、実施例２－２のカーボンドープガリウムヒ素単結晶を製造した。
　（比較例２－１）
　本比較例では、上述した筒を用いないこととし、これを除いて実施例２－１の製造方法と同じ方法により、比較例２－１のカーボンドープガリウムヒ素単結晶を製造した。
　（比較例２－２）
　本比較例では、上述した筒を用いず、かつカーボンドープガリウムヒ素単結晶の直径を１５０ｍｍとすることとし、これらを除いて実施例２－１の製造方法と同じ方法により、比較例２－２のカーボンドープガリウムヒ素単結晶を製造した。
　＜転位密度および比抵抗偏差の評価＞
　次に、実施例２－１～実施例２－２および比較例２－１～比較例２－２のカーボンドープガリウムヒ素単結晶に対し、それぞれ成長方向に対して垂直となる面である（１００）面を主面とする基板を切り出し、実施例２－１～実施例２－２および比較例２－１～比較例２－２のカーボンドープガリウムヒ素基板を準備した。これらのカーボンドープガリウムヒ素基板に対し、上述した測定方法により転位密度および比抵抗偏差の評価を行った。
　＜表面平坦度の評価＞
　さらに、実施例２－１～実施例２－２および比較例２－１～比較例２－２のカーボンドープガリウムヒ素基板に対し、主面である（１００）面の表面平坦度を測定して評価した。その測定方法は、上記≪実施例１≫において鉄ドープインジウム燐基板を対象に行なった表面平坦度の測定方法と同じとした。
　実施例２－１～実施例２－２および比較例２－１～比較例２－２のカーボンドープガリウムヒ素基板について、その直径、その製造に用いた筒の種別、＜１００＞方向の等価な４方向および＜１１０＞方向の等価な４方向における転位密度および比抵抗偏差の測定結果、ならびに表面平坦度の測定結果を表２に示す。表２において、筒の種別としての「Ｔｙｐｅ２」は、第１筒材料としてカーボンを用い、第２筒材料として窒化ケイ素（Ｓｉ3Ｎ4）を用いた筒である。
Figure JPOXMLDOC01-appb-T000002
　＜考察＞
　表２によれば、実施例２－１～実施例２－２のカーボンドープガリウムヒ素基板は、比抵抗偏差が＜１００＞方向の等価な４方向および＜１１０＞方向の等価な４方向においていずれも０．１以下であり、面方位が（１００）である主面全体において比抵抗のミクロ分布の均一性に優れていた。表面平坦度も０．５μｍまたは０．６μｍであり、主面の平坦性にも優れていることが分かった。特に、実施例２－１～実施例２－２のカーボンドープガリウムヒ素基板は、比較例２－１～比較例２－２に比し、＜１００＞方向の等価な４方向における転位密度が低減していた。これにより＜１００＞方向の等価な４方向における比抵抗偏差が低減し、かつ表面平坦度も改善したと考えられる。
　以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１　半絶縁性化合物半導体基板、１０　単結晶、２　結晶成長用ルツボ、３　筒、３１　第１筒材料、３２　第２筒材料、ＳＣ　種結晶。

Claims (8)

  1. 　半絶縁性化合物半導体を含む半絶縁性化合物半導体基板であって、
    　前記半絶縁性化合物半導体基板は、面方位が（１００）である主面において、前記主面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および前記主面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である、半絶縁性化合物半導体基板。
  2. 　前記半絶縁性化合物半導体基板は、直径が１００ｍｍ以上である円盤状の形状を有する、請求項１に記載の半絶縁性化合物半導体基板。
  3. 　前記半絶縁性化合物半導体は、インジウム燐またはガリウムヒ素である、請求項１または請求項２に記載の半絶縁性化合物半導体基板。
  4. 　前記半絶縁性化合物半導体は、鉄ドープインジウム燐またはカーボンドープガリウムヒ素である、請求項１または請求項２に記載の半絶縁性化合物半導体基板。
  5. 　半絶縁性化合物半導体を含む半絶縁性化合物半導体単結晶であって、
    　前記半絶縁性化合物半導体単結晶は、面方位が（１００）である断面において、前記断面の中心から＜１１０＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値、および前記断面の中心から＜１００＞方向の等価な４方向に沿って０．１ｍｍ間隔で測定した比抵抗の標準偏差／平均値が、それぞれ０．１以下である、半絶縁性化合物半導体単結晶。
  6. 　前記半絶縁性化合物半導体単結晶は、前記断面の最小幅が１００ｍｍ以上である、請求項５に記載の半絶縁性化合物半導体単結晶。
  7. 　前記半絶縁性化合物半導体は、インジウム燐またはガリウムヒ素である、請求項５または請求項６に記載の半絶縁性化合物半導体単結晶。
  8. 　前記半絶縁性化合物半導体は、鉄ドープインジウム燐またはカーボンドープガリウムヒ素である、請求項５または請求項６に記載の半絶縁性化合物半導体単結晶。
PCT/JP2017/034098 2017-09-21 2017-09-21 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶 WO2019058484A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
EP17926307.4A EP3581686A4 (en) 2017-09-21 2017-09-21 SEMICONDUCTOR SUBSTRATE MADE FROM SEMI-INSULATING COMPOSITE AND SEMICONDUCTOR SINGLE CRYSTAL MADE FROM SEMI-INSULATING COMPOSITE
US16/478,626 US10971374B2 (en) 2017-09-21 2017-09-21 Semi-insulating compound semiconductor substrate and semi-insulating compound semiconductor single crystal
PCT/JP2017/034098 WO2019058484A1 (ja) 2017-09-21 2017-09-21 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
JP2018528802A JP6512369B1 (ja) 2017-09-21 2017-09-21 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
CN201780090780.5A CN110621813B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
CN202210316571.0A CN114855260B (zh) 2017-09-21 2017-09-21 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
TW107121503A TWI799428B (zh) 2017-09-21 2018-06-22 半絕緣性化合物半導體基板及半絕緣性化合物半導體單晶

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/034098 WO2019058484A1 (ja) 2017-09-21 2017-09-21 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶

Publications (1)

Publication Number Publication Date
WO2019058484A1 true WO2019058484A1 (ja) 2019-03-28

Family

ID=65811149

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/034098 WO2019058484A1 (ja) 2017-09-21 2017-09-21 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶

Country Status (6)

Country Link
US (1) US10971374B2 (ja)
EP (1) EP3581686A4 (ja)
JP (1) JP6512369B1 (ja)
CN (2) CN114855260B (ja)
TW (1) TWI799428B (ja)
WO (1) WO2019058484A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6512369B1 (ja) 2017-09-21 2019-05-15 住友電気工業株式会社 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
DE102023200457A1 (de) 2023-01-20 2024-07-25 Freiberger Compound Materials Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zur Herstellung von AIII-BV-Verbindungshalbleiter-Einkristallen sowie AIII-BV-Verbindungshalbleiter-Einkristall und -Wafer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02107598A (ja) 1988-10-14 1990-04-19 Hitachi Cable Ltd 半絶縁性砒化ガリウム半導体単結晶の熱処理方法
JPH02192500A (ja) 1988-10-31 1990-07-30 Nippon Mining Co Ltd 化合物半導体単結晶の製造方法
JPH10291900A (ja) 1996-03-28 1998-11-04 Japan Energy Corp 半絶縁性ＩｎＰ単結晶の製造方法及び半絶縁性ＩｎＰ単結晶基板
JPH111397A (ja) * 1997-06-10 1999-01-06 Japan Energy Corp 半絶縁性ＩｎＰ単結晶の製造方法及び半絶縁性ＩｎＰ単結晶基板
JP2011219362A (ja) * 2011-07-25 2011-11-04 Sumitomo Electric Ind Ltd ＧａＡｓ結晶基板
JP2013119500A (ja) * 2011-12-08 2013-06-17 Hitachi Cable Ltd 単結晶成長方法およびその装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05178699A (ja) * 1991-12-27 1993-07-20 Nikko Kyodo Co Ltd Ｉｉｉ−ｖ族化合物半導体単結晶の熱処理方法
JP2004026584A (ja) * 2002-06-26 2004-01-29 Sumitomo Electric Ind Ltd ＧａＡｓ単結晶製造方法及びＧａＡｓ単結晶
KR101030099B1 (ko) * 2003-05-07 2011-04-20 스미토모덴키고교가부시키가이샤 인화인듐 기판 및 인화인듐 단결정과 그 제조 방법
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
DE102007026298A1 (de) * 2007-06-06 2008-12-11 Freiberger Compound Materials Gmbh Anordnung und Verfahren zur Herstellung eines Kristalls aus der Schmelze eines Rohmaterials sowie Einkristall
JP5018423B2 (ja) * 2007-11-20 2012-09-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
WO2012120798A1 (ja) * 2011-03-09 2012-09-13 信越半導体株式会社 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
JP6070548B2 (ja) * 2011-05-18 2017-02-01 住友電気工業株式会社 化合物半導体基板
US9917004B2 (en) * 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP2016021428A (ja) * 2014-07-11 2016-02-04 旭化成イーマテリアルズ株式会社 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法
JP6512369B1 (ja) 2017-09-21 2019-05-15 住友電気工業株式会社 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02107598A (ja) 1988-10-14 1990-04-19 Hitachi Cable Ltd 半絶縁性砒化ガリウム半導体単結晶の熱処理方法
JPH02192500A (ja) 1988-10-31 1990-07-30 Nippon Mining Co Ltd 化合物半導体単結晶の製造方法
JPH10291900A (ja) 1996-03-28 1998-11-04 Japan Energy Corp 半絶縁性ＩｎＰ単結晶の製造方法及び半絶縁性ＩｎＰ単結晶基板
JPH111397A (ja) * 1997-06-10 1999-01-06 Japan Energy Corp 半絶縁性ＩｎＰ単結晶の製造方法及び半絶縁性ＩｎＰ単結晶基板
JP2011219362A (ja) * 2011-07-25 2011-11-04 Sumitomo Electric Ind Ltd ＧａＡｓ結晶基板
JP2013119500A (ja) * 2011-12-08 2013-06-17 Hitachi Cable Ltd 単結晶成長方法およびその装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IWASAKI, KOJI ET AL.: "6-in Diameter InP Single Crystals Grown by the Hot-Wall LEC Method and the Mirror Wafers", IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, vol. 16, no. 3, August 2003 (2003-08-01), pages 360 - 364, XP001046742, ISSN: 0894-6507, DOI: 10.1109/TSM.2003.815626 *
K. HASHIO ET AL.: "Inst. Phys. Conf. Ser. No 162", 1998, article "Six-inch-Diameter Semi-Insulating GaAs Crystal Grown by the Vertical Boat Method", pages: 523 - 528
S. KUMA ET AL.: "Inst. Phys. Conf. Ser. No 135", 1993, article "Usefulness of light scattering tomography for GaAs industry", pages: 117 - 126
See also references of EP3581686A4

Also Published As

Publication number Publication date
CN110621813B (zh) 2022-04-08
EP3581686A1 (en) 2019-12-18
TW201916264A (zh) 2019-04-16
EP3581686A4 (en) 2020-10-28
CN114855260B (zh) 2024-03-01
TWI799428B (zh) 2023-04-21
US20190371620A1 (en) 2019-12-05
CN110621813A (zh) 2019-12-27
JPWO2019058484A1 (ja) 2019-11-14
US10971374B2 (en) 2021-04-06
CN114855260A (zh) 2022-08-05
JP6512369B1 (ja) 2019-05-15

Similar Documents

Publication Publication Date Title
JP5820439B2 (ja) 原料の溶融物から製造される単結晶
CA2496710C (en) Single crystal diamond
JP2008094700A (ja) 炭化珪素単結晶エピタキシャルウェハ及びその製造方法
US11319646B2 (en) Gallium arsenide single crystal substrate
JP6512369B1 (ja) 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
DE112014004402T5 (de) Siliziumkarbid-Halbleitersubstrat und Verfahren zur Herstellung desselben
JP2017065986A (ja) 低抵抗率炭化珪素単結晶基板の製造方法
Cui et al. Spatial variation of lattice plane bending of 4H-SiC substrates
JP2010076967A (ja) 炭化ケイ素基板の製造方法および炭化ケイ素基板
JP4690906B2 (ja) 炭化珪素単結晶育成用種結晶及びその製造方法並びに炭化珪素単結晶の製造方法
JP6147543B2 (ja) ＳｉＣ単結晶及びその製造方法
JP2017200864A (ja) ＣａＭｇＺｒ置換型ガドリニウム・ガリウム・ガーネット（ＳＧＧＧ）単結晶とその育成方法
JP6508431B1 (ja) 半絶縁性ヒ化ガリウム結晶基板
JP6172013B2 (ja) Ｇｓｇｇ単結晶の製造方法と酸化物ガーネット単結晶膜の製造方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
WO2024142270A1 (ja) ヒ化ガリウム単結晶基板およびその製造方法
JP6900967B2 (ja) 半絶縁性ヒ化ガリウム結晶基板
WO2024218860A1 (ja) リン化インジウム単結晶基板およびリン化インジウム単結晶の製造方法
JP2018080063A (ja) ＳｉＣ単結晶の製造方法
JP2002083779A (ja) エピタキシャルウェーハ
JP2004319575A (ja) ＹｂＴｂＢｉＦｅ系磁性ガーネット膜とその製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018528802

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17926307

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017926307

Country of ref document: EP

Effective date: 20190910

NENP Non-entry into the national phase

Ref country code: DE