CN101442030A - Ⅲ族氮化物半导体晶体基板和半导体器件 - Google Patents

Ⅲ族氮化物半导体晶体基板和半导体器件 Download PDF

Info

Publication number
CN101442030A
CN101442030A CNA2008101777695A CN200810177769A CN101442030A CN 101442030 A CN101442030 A CN 101442030A CN A2008101777695 A CNA2008101777695 A CN A2008101777695A CN 200810177769 A CN200810177769 A CN 200810177769A CN 101442030 A CN101442030 A CN 101442030A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor crystal
iii
iii nitride
iii group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101777695A
Other languages
English (en)
Other versions
CN101442030B (zh
Inventor
冈久拓司
川濑智博
上村智喜
西冈志行
荒川聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN101442030A publication Critical patent/CN101442030A/zh
Application granted granted Critical
Publication of CN101442030B publication Critical patent/CN101442030B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种Ⅲ族氮化物半导体晶体基板和半导体器件，该Ⅲ族氮化物半导体晶体基板具有至少25mm且不大于160mm的直径。该Ⅲ族氮化物半导体晶体基板的电阻率为至少1×10－4Ω·cm且不大于0.1Ω·cm。该Ⅲ族氮化物半导体晶体沿直径方向的电阻率分布为至少－30％且不大于30％。该Ⅲ族氮化物半导体晶体沿厚度方向的电阻率分布为至少－16％且不大于16％。

Description

Ⅲ族氮化物半导体晶体基板和半导体器件
技术领域
本发明涉及一种Ⅲ族氮化物半导体晶体基板和半导体器件。
背景技术
已知氮化镓(GaN)型半导体材料具有优良的性能，比如是硅(Si)带隙的大致3倍的大带隙、是硅击穿电场的大致10倍的高击穿电场，以及高的饱和电子速度。对在无线通信领域中用于高频高功率输出器件中的氮化镓型半导体材料的研究和开发正在进行，并且已经进入移动电话的基站器件的实际应用阶段。此外，在对功率器件的应用中，覆盖高击穿电压和低损耗(即，低ON(导通)状态电阻)这两方面要求的期望已经引起注意，其中，高击穿电压和低损耗难以在传统的Si功率器件中实现。由于ON-电阻的逻辑值与上升到3次幂的击穿电场成反比，因此，有可能将基于氮化镓的功率器件中的ON-电阻显著地降低为基于硅的功率器件的ON-电阻的大致1/1000。因此，Ⅲ族氮化物半导体晶体比如氮化镓晶体作为用于光学器件比如LED(发光二极管)和电子器件比如晶体管的潜在材料已经受到关注。
关于这类Ⅲ族氮化物半导体晶体管，日本专利特开2006-193348(专利文件1)公开了一种Ⅲ族氮化物半导体基板，该基板具有至少1×104Ω·cm的比电阻。在该Ⅲ族氮化物半导体基板的制造方法中，采用气相生长比如HVPE(氢化物气相外延)、MOCVD(金属有机化学气相沉积)或MBE(分子束外延)，来外延地生长Ⅲ族氮化物半导体，所述生长采用二氯硅烷(SiH2Cl2)和四氯硅烷(SiCl4：四氯化硅)用于作为杂质元素的硅(Si)的掺杂原料。
日本国家专利公开2007-519591(专利文件2)公开了一种单晶氮化镓，该单晶氮化镓具有小于1×106cm-2的平均密度和小于25％的位错密度标准差比。在其制造方法中，硅烷(SiH4)等被用作硅的掺杂原料。
另外，日本专利特开2005-101475(专利文件3)公开了一种Ⅲ-V族氮化物型半导体基板，该基板特征在于在该基板的最外侧表面的载流子浓度分布基本上是均匀的。在其制造方法中，二氯硅烷被用作HVPE中的掺杂原料。
当通过气相生长比如HVPE、MOCVD或MBE来生长Ⅲ族氮化物半导体晶体时，必须控制Ⅲ族氮化物半导体晶体中n型杂质(掺杂物)的浓度，以调节Ⅲ族氮化物半导体晶体的n型导电性能。对于用作上述专利文件1～3中的掺杂气体来掺杂作为n型杂质的硅的硅烷和二氯硅烷，在Ⅲ族氮化物半导体晶体的生长温度下，所述硅烷和二氯硅烷可能在到达下层基板之前分解并附着到反应管。
上述专利文件1～3中采用的掺杂气体可能与氮气或氨气反应，从而产生SixNy(氮化硅)型化合物(x和y是任意整数)。
如果用于提供硅的掺杂气体在达到下层基板之前分解或发生反应，则难以控制掺杂气体中的硅的浓度。结果，带入Ⅲ族氮化物半导体晶体中硅的浓度将发生变化，使得不能对带入Ⅲ族氮化物半导体晶体中硅的浓度进行调节。因此，难以控制用硅作掺杂物的Ⅲ族氮化物半导体晶体的电阻率。特别是，因为由于反应管的整体加热导致掺杂气体的分解和/或与其它气体的反应显著，所以当采用HVPE时，这个问题更加明显。
一个可能的思路是以高速率提供掺杂气体，以防止掺杂气体的热分解或与原料气体的反应。然而，如果以高速率提供掺杂气体，则提供到下层基板的掺杂气体的浓度分布将恶化，这样导致Ⅲ族氮化物半导体晶体中电阻率的面内分布显著恶化。
因此，存在的问题是，在电阻率没有被调节且采用高电阻率的Ⅲ族氮化物半导体晶体基板来制造半导体器件的情况下，诸如ON-电阻的性能会降低。
此外，在采用具有差电阻率面内分布的Ⅲ族氮化物半导体晶体基板来制造半导体器件的情况下，由于半导体器件的性能比如ON-电阻将会变化，因此降低了产率。
发明内容
考虑到上述内容，本发明的目的是提供一种Ⅲ族氮化物半导体晶体基板，使得电阻率能够降低且能够防止电阻率面内分布的恶化。
本发明的另一目的是提供一种半导体器件，该半导体器件能够防止性能恶化并提高产率。
作为对硅掺杂条件努力研究的结果，本发明人发现，在掺杂硅的阶段，通过采用四氟化硅气体作为掺杂气体，或者通过基于利用四氯化硅气体作为掺杂气体将Ⅲ族氮化物半导体晶体基板的生长速率设置为至少200μm/h且不大于2000μm/h，能够防止掺杂气体的分解并抑制掺杂气体本身与另一气体的反应或者降低该反应的影响。由此，得到了一种Ⅲ族氮化物半导体晶体基板，该Ⅲ族氮化物半导体晶体基板通过容易地控制电阻率而使得电阻率降低，并防止电阻率面内分布的恶化。
具体来说，本发明的Ⅲ族氮化物半导体晶体基板涉及一种直径为至少25mm且不大于160mm的Ⅲ族氮化物半导体晶体基板。该Ⅲ族氮化物半导体晶体基板的电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm。该Ⅲ族氮化物半导体晶体基板沿直径方向的电阻率分布为至少-30％且不大于30％。该Ⅲ族氮化物半导体晶体基板沿厚度方向的电阻率分布为至少-16％且不大于16％。
由于电阻率不大于0.1Ω·cm，因此本发明的Ⅲ族氮化物半导体晶体基板能够方便地选作半导体器件(比如电子器件或发光器件)中采用的n型基板，并改进了性能比如低的ON-电阻和高的击穿电压。另外，由于电阻率为至少1×10-4Ω·cm因而不必要以高浓度掺杂硅，因此在Ⅲ族氮化物半导体晶体生长的期间，能够抑制凹陷或缺陷以及裂缝的产生。在Ⅲ族氮化物半导体晶体基板中沿直径方向的电阻率分布为至少-30％且不大于30％而沿厚度方向的电阻率分布为至少-16％且不大于16％的情况下，当利用该Ⅲ族氮化物半导体晶体基板制造半导体器件时，能够抑制性能的变化。由此可以提高产率。
在直径为至少25mm的情况下，能够抑制与生长平面不同的平面取向的产生。因此，可以得到良好结晶度的Ⅲ族氮化物半导体晶体基板。由于直径不大于160mm的下层基板容易得到，因此能够容易得到直径不大于160mm的氮化物半导体晶体基板。
优选地，在上述Ⅲ族氮化物半导体晶体基板中，沿直径方向的电阻率分布为至少-20％且不大于20％，沿厚度方向的电阻率分布为至少-10％且不大于10％。
由于当利用Ⅲ族氮化物半导体晶体基板来制造半导体器件时可以进一步抑制性能变化，因此能够进一步提高产率。
优选地在上述Ⅲ族氮化物半导体晶体基板中，厚度为至少2mm且不大于160mm。
在厚度为至少2mm的情况下，通过将Ⅲ族氮化物半导体晶体基板切割成所需的厚度，能够得到具有期望厚度的多个Ⅲ族氮化物半导体晶体基板。在厚度不大于160mm的情况下，根据设备，能够容易地生长Ⅲ族氮化物半导体晶体基板。因此，可以降低成本。
上述Ⅲ族氮化物半导体晶体基板优选具有至少100μm且不大于1000μm的厚度。
在厚度为至少100μm的情况下，能够得到在操作期间裂缝的产生被抑制的Ⅲ族氮化物半导体晶体基板。在厚度为不大于1000μm的情况下，基板方便地用于半导体器件。因此，能够降低每一个Ⅲ族氮化物半导体晶体基板的制造成本。
该Ⅲ族氮化物半导体晶体基板优选具有至少1×10-3Ω·cm且不大于8×10-3Ω·cm的电阻率。
在电阻率为至少1×10-3的情况下，不需要以高浓度掺杂硅。由此能够抑制Ⅲ族氮化物半导体晶体生长期间凹陷或缺陷以及裂缝的产生。在电阻率不大于8×10-3Ω·cm的情况下，该基板可以方便地选作半导体器件比如电子器件或发光器件中使用的n型基板。
在上述Ⅲ族氮化物半导体晶体基板中，硅的浓度为至少5×1016cm-3且不大于5×1020cm-3，更优选地为至少3×1018cm-3且不大于5×1019cm-3。
在硅的浓度为至少5×1016cm-3的情况下，能够容易地控制带入的硅的浓度。在硅的浓度为至少3×1018cm-3的情况下，能够更容易地控制带入的硅的浓度。在硅的浓度不大于5×1020cm-3的情况下，能够抑制在生长Ⅲ族氮化物半导体晶体的期间凹陷或缺陷以及裂缝的产生。在硅的浓度不大于5×1019cm-3的情况下，可以得到良好结晶度的Ⅲ族氮化物半导体晶体基板。
上述Ⅲ族氮化物半导体晶体基板优选具有不大于1×107cm-2的位错密度。
通过在半导体器件比如电子器件或发光器件中采用该Ⅲ族氮化物半导体晶体基板，能使诸如电性能和光学性能等性能得以稳定。
优选地，在上述Ⅲ族氮化物半导体晶体基板中，主面相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个具有至少-5度且不大于5度的角度。
因此，可以进一步在主面上生长良好结晶度的Ⅲ族氮化物半导体晶体。因此，能够得到更良好性能的半导体器件。
优选地，在上述Ⅲ族氮化物半导体晶体基板中，X射线衍射摇摆曲线的半峰全宽(FWHM)为至少10弧秒(arcsec)且不大于500弧秒。
因此，可以在Ⅲ族氮化物半导体晶体基板上再生长良好结晶度的Ⅲ族氮化物半导体晶体。由此能够得到性能更良好的半导体器件。
优选地，上述Ⅲ族氮化物半导体晶体基板由AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)晶体形成。优选地，上述Ⅲ族氮化物半导体晶体基板由氮化镓晶体形成。
因此，可以生长非常有效的Ⅲ族氮化物半导体晶体。
本发明的半导体器件包括任意的上述Ⅲ族氮化物半导体晶体基板，以及形成在该Ⅲ族氮化物半导体晶体基板上的外延层。
根据本发明的半导体器件，采用了电阻率面内分布被抑制的Ⅲ族氮化物半导体晶体基板，这使得性能的变化得以抑制。由此能提高产率。另外，由于采用了电阻率低的Ⅲ族氮化物半导体晶体基板，因此，可以防止性能比如低ON-电阻和高击穿电压的恶化。
在本发明中，“Ⅲ族”意味着以前的IUPAC(国际纯粹和应用化学联合会)体系中的ⅢB族。即，Ⅲ族氮化物半导体晶体意味着包括氮，以及硼(B)、铝(Al)、镓(Ga)、铟(In)和铊(Tl)中至少一种元素的半导体晶体。另外，“掺杂气体”意味着用于掺杂杂质(掺杂物)的气体。
根据本发明的Ⅲ族氮化物半导体晶体基板，能够降低电阻率，并能够防止电阻率面内分布的恶化。
另外，根据本发明的半导体器件，能够防止性能的恶化并提高产率。
从下面结合附图的对本发明的详细描述中，本发明的以上和其它目的、特征、方面和优点将变得更清楚。
附图说明
图1是根据本发明的第一实施方式氮化镓晶体基板的示意性透视图。
图2是第一实施方式的氮化镓晶体基板的示意性俯视图。
图3是第一实施方式的Ⅲ族氮化物半导体晶体基板的制造方法流程图。
图4是表现出第一实施方式中Ⅲ族氮化物半导体晶体生长状态的示意图。
图5是在第一实施方式Ⅲ族氮化物半导体晶体生长方法中采用的HVPE设备的示意图。
图6是表现出第一实施方式中至少下层基板被去除的状态的Ⅲ族氮化物半导体晶体的示意图。
图7是根据第一实施方式第一变形例的Ⅲ族氮化物半导体晶体生长状态的示意图。
图8是表现出第一实施方式第一变形例中至少下层基板被去除的状态的Ⅲ族氮化物半导体晶体的示意图。
图9是表现出第一实施方式第二变形例中至少下层基板被去除的状态的Ⅲ族氮化物半导体晶体的示意图。
图10是根据本发明的第二实施方式Ⅲ族氮化物半导体晶体生长方法中采用的另一HVPE设备的示意图。
图11是根据本发明第三实施方式Ⅲ族氮化物半导体晶体基板的示意性透视图。
图12是第三实施方式Ⅲ族氮化物半导体晶体基板的制造方法流程图。
图13是表现出第三实施方式切割状态的Ⅲ族氮化物半导体晶体基板的示意图。
图14是根据第三实施方式变形例的Ⅲ族氮化物半导体晶体基板的制造方法示意图。
图15是根据本发明的第四实施方式半导体器件的示意性剖视图。
图16是表现出实施例3中的样品20～23的肖特基势垒二极管的特性ON-电阻与反向击穿电压之间的关系的图示。
图17是用于描述实施例3理论阈值的图示。
具体实施方式
下文中，将参照附图描述本发明的实施方式。在附图中，相同或对应的元件具有分配的相同参考符号，并将不再重复对其的描述。
第一实施方式
下文中，将参照图1和图2来描述根据本发明实施方式的Ⅲ族氮化物半导体晶体基板。如图1和图2所示，Ⅲ族氮化物半导体晶体基板10由具有硅作为杂质掺杂的Ⅲ族氮化物半导体晶体12(参照图4)形成。Ⅲ族氮化物半导体晶体基板10包括主面10a。
如图1和图2所示，本实施方式的Ⅲ族氮化物半导体晶体基板10具有至少25mm且不大于160mm，优选至少45mm且不大于130mm的直径R。至少25mm的直径R的优点在于，由于防止了在主面10a出现不同的平面取向，因此对Ⅲ族氮化物半导体晶体基板10的良好结晶度是有利的。在直径R至少为45mm的情况下，Ⅲ族氮化物半导体晶体基板10的结晶度更加良好。160mm的直径R的优点在于，由于下层基板容易得到，因此能够降低成本。在直径R不大于130mm的情况下，能够进一步降低成本。
Ⅲ族氮化物半导体晶体基板10具有至少2mm且不大于160mm，优选至少6mm且不大于50mm的厚度D10。在D10为至少2mm的情况下，通过将Ⅲ族氮化物半导体晶体基板10切割成期望的厚度，能够得到多个具有期望厚度的Ⅲ族氮化物半导体晶体基板。至少6mm的厚度D10的优点在于，从一个Ⅲ族氮化物半导体晶体基板10能够得到多个期望厚度的Ⅲ族氮化物半导体晶体基板，使得成本降低。在厚度D10不大于160mm的情况下，根据设备能够容易地生长Ⅲ族氮化物半导体晶体。因此，能够降低成本。在厚度D10为至少50mm的情况下，能够进一步降低成本。
Ⅲ族氮化物半导体晶体基板10的电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，优选为至少1×10-3Ω·cm且不大于1×10-2Ω·cm，更优选为至少1×10-3Ω·cm且不大于8×10-3Ω·cm。至少1×10-4Ω·cm的电阻率的优点在于，不必要以高浓度掺杂硅。因此，能够抑制在Ⅲ族氮化物半导体晶体生长期间凹陷或缺陷以及裂缝的产生。在电阻率为至少1×10-3Ω·cm的情况下，能够进一步抑制凹陷、缺陷和裂缝的产生。在电阻率不大于0.1Ω·cm的情况下，基板方便地用在发光器件和电子器件中。在电阻率不大于1×10-2Ω·cm的情况下，基板方便地被选作发光器件和光学器件特别是功率器件中采用的n型基板。在电阻率不大于8×10-3Ω·cm的情况下，基板更加方便地被选作发光器件和光学器件特别是功率器件中采用的n型基板。
如这里所使用，“电阻率”是通过下述方法测量的值。首先，Ⅲ族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过四探针方法，在总共9个点的每一处测量电阻率，比如图2所示的9个点，即，沿着任意直径R1的5个点和沿着与直径R1正交的直径R2的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。然后，计算这9个点处电阻率的平均值。虽然已经描述了对于主面10a电阻率的测量方法，但也可以测量另一面的电阻率。例如，通过在主面10a和面10b之间沿厚度方向大体上切割中间的平面，得到与主面10a平行的面，面10b是与主面10a相对的表面。随后，以类似的方法测量所得面9个点处的电阻率，并由此可以计算出电阻率平均值。作为选择，可以测量与主面10a正交的面的9个点处的电阻率，并由此可以计算出电阻率平均值。
Ⅲ族氮化物半导体晶体基板10沿直径方向的电阻率分布为至少-30％且不大于30％，优选至少-20％且不大于20％，更优选至少-17％且不大于17％。-30％～30％的范围的优点在于，当利用Ⅲ族氮化物半导体晶体基板10制造半导体器件时，沿直径方向的性能变化被抑制且改进了产率。-20％～20％的范围的优点在于，当制造半导体器件时，性能的变化被抑制且提高了产率。-17％～17％的范围的优点在于，当制造半导体器件时，性能的变化进一步被抑制且进一步提高了产率。
如在此所使用的，“沿直径方向的电阻率分布”表示通过下述方法测量的值。首先，Ⅲ族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过四探针方法，在总共9个点的每一处测量电阻率，比如图2所示的9个点，即，沿着任意直径R1的5个点和沿着与直径R1正交的直径R2的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。然后，计算这9个点处电阻率的平均值。关于9个点处的电阻率的值，由(最大值-平均值)/平均值定义的值当作沿直径方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿直径方向电阻率分布的下限。虽然已经描述了关于主面10a的电阻率的测量方法，但也可以测量另一面的电阻率。
Ⅲ族氮化物半导体晶体基板10沿厚度方向的电阻率分布为至少-16％且不大于16％，优选至少-10％且不大于10％，更优选至少-9％且不大于9％。-16％～16％的范围的优点在于，当利用该Ⅲ族氮化物半导体晶体基板来制造半导体器件时，沿厚度方向的性能变化能够被抑制且改进了产率。-10％～10％的范围的优点在于，当制造半导体器件时，性能的变化能够被抑制且改进了产率。-9％～9％的范围的优点在于，当制造半导体器件时，性能的变化进一步被抑制且进一步改进了产率。
如在此所使用的，“沿厚度方向的电阻率分布”表示通过下述方法测量的值。首先，Ⅲ族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过四探针方法，在各任意厚度的总共5个点的每一处测量电阻率，比如图1所示的5点，即，接近主面10a的一个点、接近与主面10a相对的面10b的一个点以及主面10a和相对面10b之间的3个点。计算这5个电阻率值的平均值。关于这5个点处电阻率的值，由(最大值-平均值)/平均值定义的值当作沿厚度方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿厚度方向电阻率分布的下限。
Ⅲ族氮化物半导体晶体12中硅的浓度优选为至少5×1016cm-3且不大于5×1020cm-3，更优选为至少3×1018cm-3且不大于5×1019cm-3。在硅浓度为至少5×1016cm-3的情况下，由于有效地引入硅，因此能够容易地控制带入的硅的浓度。因此，能够得到包含高浓度的硅的Ⅲ族氮化物半导体晶体基板10。在硅浓度为至少3×1018cm-3的情况下，能够更容易地控制带入的硅的浓度。在硅浓度不大于5×1020cm-3的情况下，能够抑制Ⅲ族氮化物半导体晶体生长期间凹陷或缺陷以及裂缝的产生。在硅浓度不大于5×1019cm-3的情况下，赋予了更良好的结晶度。
如这里所使用，“硅浓度”表示通过下述方法测量的值。首先，Ⅲ族氮化物半导体晶体基板10的主面10a经受抛光和干蚀刻。然后，在室温下通过SIMS(二次离子-微探针质谱)，在总共9个点的每一处测量硅浓度，比如图2所示的9个点，即，沿着任意直径R1的5个点和沿着与直径R1正交的直径R2的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。然后，计算这9个点处硅浓度的平均值。虽然已经描述了关于主面10a硅浓度的测量方法，但也可以在另一面的9个点处测量硅浓度，或者基于两个或多个面的组合在任意的9个点处测量硅浓度。
Ⅲ族氮化物半导体晶体基板10的位错密度优选不大于1×107cm-2，更优选不大于1×106cm-2。不大于1×107cm-2的位错密度的优点在于，当在电子器件中采用该Ⅲ族氮化物半导体晶体基板10时，能够改进电子性能，并且当在光学器件中采用该Ⅲ族氮化物半导体晶体基板10时，能够改进光学性能。能够得到更良好的性能的半导体器件。在位错密度不大于1×106cm-2的情况下，能够进一步改进在半导体器件中使用的性能。虽然位错密度优选尽可能低，但是下限是例如至少1×103cm-2。在位错密度为至少1×103cm-2的情况下，能够以低成本制造Ⅲ族氮化物半导体晶体基板10。
如这里所使用的，“位错密度”是利用Nomarski显微镜或扫描电子显微镜(SEM)，由氮化物半导体晶体的蚀刻表面上计算出的蚀刻凹陷数目得到的蚀刻凹陷密度，所述氮化物半导体晶体曾被浸没在350℃的KOH-NaOH(氢氧化钾-氢氧化钠)混合熔体中。
Ⅲ族氮化物半导体晶体基板10中的氧浓度不大于5×1016cm-3，优选不大于2×1016cm-3。虽然在本实施方式中没有采用含氧气体作为掺杂气体，但是反应管中的氧将作为掺杂物带入生长中的Ⅲ族氮化物半导体晶体中。虽然氧是n型掺杂物，与硅相同，但带入c面的效率低。具体来说，引入效率根据平面取向而不同。氧作为n型掺杂物已知具有低的可控性。通过使氧的引入下降到不大于5×1016cm-3的浓度，根据n型载流子的浓度，硅将变得占主要地位。因此，对硅浓度的控制使得能够控制Ⅲ族氮化物半导体晶体12的载流子浓度。通过将氧浓度设置为优选不大于2×1016cm-3，能够赋予更良好的结晶度。虽然氧浓度优选尽可能地低，但是考虑到SIMS分析检测的最低可测水平，下限是5×1015cm-3以上。
Ⅲ族氮化物半导体晶体基板10的主面10a相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个优选处于至少-5度且不大于5度的角度。可在这样的主面10a上另外生长具有良好结晶度的Ⅲ族氮化物半导体晶体。因此，其在电子器件和发光器件中的使用使得分别提高了电性能和光学性能。能够得到更良好性能的半导体器件。
每个单独的面用()表示。此外，虽然在结晶学上定义在数字之上附着“-”(短横号)表示负指数，但是在本说明书中数字之前附着负号。
Ⅲ族氮化物半导体晶体基板10的X射线衍射摇摆曲线的半峰全宽优选为至少10弧秒(arcsec)且不大于500弧秒，更优选为至少20弧秒且不大于100弧秒。不大于500弧秒的值的优点在于，由于结晶度良好的Ⅲ族氮化物半导体晶体能够进一步生长在Ⅲ族氮化物半导体晶体基板10的主面10a上，因此得到更良好性能的半导体器件。在值不大于100弧秒的情况下，可在主面10a上另外生长结晶度更良好的Ⅲ族氮化物半导体晶体。在值为至少10弧秒的情况下，由于构成Ⅲ族氮化物半导体晶体基板10的Ⅲ族氮化物半导体晶体能够容易地生长，因此能降低成本。在值为至少20弧秒的情况下，能够进一步降低成本。
如这里所使用的，“摇摆曲线的半峰全宽”意味着通过XRD(X射线衍射)在(0004)面的摇摆曲线的半峰全宽的测量值，并变成代表面内方位的指数。摇摆曲线的半峰全宽的值越小，良好的结晶度越高。
构成Ⅲ族氮化物半导体晶体基板10的Ⅲ族氮化物半导体晶体优选是AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)，更优选为氮化镓晶体。
将参照图3和图4来描述本实施方式的Ⅲ族氮化物半导体晶体基板的制造方法。首先，将描述构成Ⅲ族氮化物半导体晶体基板的Ⅲ族氮化物半导体晶体的生长方法。
如图3和图4所示，准备下层基板11(步骤S1)。下层基板11是用于在其上面生长Ⅲ族氮化物半导体晶体12的基板。
在准备步骤(步骤S1)中，准备下层基板11，该下层基板11优选由包括至少一种下列类型的材料形成，这些类型选自硅(Si)、蓝宝石(Al2O3)、砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)和氮化铝(AlN)。作为选择，优选准备尖晶石型晶体基板比如MgAl2O4作为下层基板11。另外，为了减少晶格常数的差别，下层基板11优选由与待生长的Ⅲ族氮化物半导体晶体12相同的组分形成。对于氮化镓基板，能够采用例如日本专利特开2001-102307中公开的单晶氮化镓基板。
所准备的下层基板11具有至少25mm且不大于160mm，优选至少45mm且不大于130mm的直径。具有至少25mm直径的下层基板11的优点在于，由于能够防止在不同平面取向的面上生长构成Ⅲ族氮化物半导体晶体基板10的Ⅲ族氮化物半导体晶体12，因此能够生长良好结晶度的Ⅲ族氮化物半导体晶体12。在下层基板11的直径为至少45mm的情况下，能够生长结晶度更良好的Ⅲ族氮化物半导体晶体12。在下层基板11的直径不大于160mm的情况下，由于容易得到，因此能够降低成本。在下层基板11的直径不大于130mm的情况下，能够进一步降低成本。
随后，通过气相生长在下层基板11上生长用硅掺杂的Ⅲ族氮化物半导体晶体12(步骤S2)。对于掺杂气体，可以采用例如四氟化硅气体。在本实施方式中，只单独采用四氟化硅气体作为掺杂气体。
只要符合气相生长，生长方法没有特别限制。例如，可采用HVPE、MOCVD、MBE等来生长Ⅲ族氮化物半导体晶体12。在本实施方式中，通过HVPE来生长Ⅲ族氮化物半导体晶体12。由于高的晶体生长速率，HVPE的优点在于能够通过控制生长时间来生长厚度D12大的Ⅲ族氮化物半导体晶体12。
将参照图5来描述在本实施方式中Ⅲ族氮化物半导体晶体生长方法所采用的HVPE设备100a。如图5所示，HVPE设备100a包括第一原料气汽缸101、掺杂气汽缸102、第二原料气汽缸103、第一气体引入导管104、掺杂气体引入导管105、第二气体引入导管106、源舟107、基座108、加热器109、反应管110、排气管111和废气处理装置。HVPE设备100a例如基于水平型反应管。作为选择，HVPE设备100a可以是垂直型反应管。
反应管110是用于将下层基板11容纳其中并在下层基板11上生长Ⅲ族氮化物半导体晶体的容器。例如石英反应管可以用作反应管110。原料被供应到第一原料气汽缸101、第二原料气汽缸103和源舟107中的每个，所述原料含有构成待生长的Ⅲ族氮化物半导体晶体的元素。掺杂气汽缸102用含作为掺杂物的硅的气体填充。在本实施方式中，掺杂气汽缸102用作为掺杂气的四氟化硅填充。在反应管110中设置第一气体引入导管104、掺杂气体引入导管105和第二气体引入导管106，以从反应管110的外部分别引入第一原料气G1、掺杂气体G2和第二原料气G3。源舟107存储并容纳Ⅲ族氮化物半导体晶体的金属原料，并位于第二气体引入导管106中。
基座108支持下层基板11。在反应管110中，设置基座108使得支持下层基板11的面位于第一气体引入导管104、掺杂气体引入导管105和第二气体引入导管106下方。基座108在反应管110中水平设置。作为选择，可将基座108构建成使下层基板11纵向设置。HVPE设备100a还可包括局部加热机械比如用于下层基板11的电阻加热器。
加热器109设置在反应管110的外部，并能够将反应管110的整个内部加热至例如至少700℃且不大于1500℃。在反应管110中设置排气管111，以将反应后的气体输出到反应管110的外部。构造废气处理装置从而能够处理自排气管111排出的反应后气体，使得环境负担减轻。
在生长步骤(步骤S2)中，如图5所示，准备的下层基板11支持在基座108上。在该阶段，基座108上可以支持多个下层基板11。
准备分别填充有第一原料气G1和第二原料气G3的第一原料气汽缸101和第二原料气汽缸103。此外，向源舟107供应金属原料。第一原料气G1、第二原料气G3和金属原料是用于待生长的Ⅲ族氮化物半导体晶体12的原料。当待生长的Ⅲ族氮化物半导体晶体12是氮化镓时，例如氨(NH3)气、氯化氢(HCl)气体和镓(Ga)可以分别用作第一原料气、第二原料气和供应到源舟107的金属原料。此外，准备填充有四氟化硅气体的掺杂气汽缸102。
然后，将源舟107加热。通过来自第二气体引入导管106的第二原料气G3与在源舟107的原料反应来产生反应气体G7。来自第一气体引入导管104的第一原料气G1、掺杂气体G2和反应气体G7被输送(供应)，以到达下层基板11的表面进行反应。在该阶段，可以采用载气将这些气体携带到下层基板11。惰性气体比如氮(N2)气、氢(H2)气和氩(Ar)气可以用作载气。
根据HVPE，依靠加热器109将反应管110的内部加热至使Ⅲ族氮化物半导体晶体12以合适速率生长的温度。生长Ⅲ族氮化物半导体晶体12的温度优选为至少900℃且不大于1300℃，更优选为至少1050℃且不大于1200℃。在Ⅲ族氮化物半导体晶体12在900℃以上的温度生长的情况下，能够防止Ⅲ族氮化物半导体晶体12产生缺陷。此外，能够抑制与生长的平面取向不同的平面取向的发展(例如，在c面情况下的凹陷等)。即，结晶度良好的Ⅲ族氮化物半导体晶体12能相对于生长的平面取向稳定地生长。在1050℃以上的温度生长Ⅲ族氮化物半导体晶体12的情况下，能够赋予更良好的结晶度。在1300℃以下的温度生长Ⅲ族氮化物半导体晶体12的情况下，由于能够抑制生长的Ⅲ族氮化物半导体晶体12的分解，因此能够抑制结晶度的恶化。在1200℃以下的温度生长Ⅲ族氮化物半导体晶体12的情况下，能够进一步抑制结晶度的恶化。
在Ⅲ族氮化物半导体晶体12的生长中，四氟化硅气体的分压优选为至少2.0×10-7atm且不大于1.0×10-5atm。在四氟化硅的分压为2.0×10-7atm的情况下，作为n型掺杂物的硅能够被充分地带入Ⅲ族氮化物半导体晶体12中。在四氟化硅的分压不大于1.0×10-5atm的情况下，由于能够进一步抑制SixNy(氮化硅)型化合物的产生，因此能够以更高的可控性来掺杂硅。考虑到掺杂到Ⅲ族氮化物半导体晶体12的硅的浓度，四氟化硅气体的分压不大于1.0×10-5atm。反应管110中原料气体、载气、掺杂气体等中的每个对应的分压(整体)之和是1atm。四氟化硅气体的浓度与分压成正比。
通过调节第一原料气G1的流速、第二原料气G3的流速或源舟107中原料的量，能够适当地改变待生长的Ⅲ族氮化物半导体晶体的厚度。优选生长Ⅲ族氮化物半导体晶体12使得其厚度D12例如为至少100μm且不大于1100μm。依靠HVPE的高晶体生长速率，能够通过控制生长时间来生长厚度大的Ⅲ族氮化物半导体晶体12。在厚度D12为至少100μm的情况下，能够容易地生长能异乎寻常地用作各种半导体器件基板的Ⅲ族氮化物半导体晶体12。通过将厚度D12设置为不大于1100μm，经由将在后面描述的去除至少下层基板11的步骤(步骤S3)，能够得到具有上述厚度D10的Ⅲ族氮化物半导体晶体基板10。
在生长步骤(步骤S2)中，掺杂气体被供应到下层基板11，使得Ⅲ族氮化物半导体晶体12中硅的浓度优选为至少5×1016cm-3且不大于5×1020cm-3，更优选为至少3×1018cm-3且不大于5×1019cm-3。在硅浓度为至少5×1016cm-3的情况下，通过调节掺杂气G2的浓度，能够容易地控制Ⅲ族氮化物半导体晶体12中带入的硅的浓度。在硅浓度为至少3×1018cm-3的情况下，能够更容易地控制Ⅲ族氮化物半导体晶体12中带入的硅的浓度。在硅浓度不大于5×1020cm-3的情况下，能够抑制在生长期间Ⅲ族氮化物半导体晶体12产生凹陷或缺陷以及产生裂缝。在硅浓度不大于5×1019cm-3的情况下，能够抑制Ⅲ族氮化物半导体晶体12产生凹陷或缺陷以及产生裂缝。
在生长步骤(步骤S2)中，生长Ⅲ族氮化物半导体晶体12，使得电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，优选为至少1×10-3Ω·cm且不大于1×10-2Ω·cm，更优选为至少1×10-3Ω·cm且不大于8×10-3Ω·cm。在电阻率为至少1×10-4Ω·cm的情况下，不需要高浓度地掺杂硅。因此，由于带入杂质而使Ⅲ族氮化物半导体晶体12变脆的事件能被抑制。结果，能够生长Ⅲ族氮化物半导体晶体12，该晶体具有被抑制的凹陷或缺陷以及裂缝的产生。在电阻率为至少1×10-3Ω·cm的情况下，能够在进一步抑制凹陷、缺陷和裂缝产生的情况下，生长Ⅲ族氮化物半导体晶体12。在电阻率不大于0.1Ω·cm的情况下，能够生长能方便地用于电子器件或发光器件的Ⅲ族氮化物半导体晶体12。在电阻率不大于1×10-2Ω·cm的情况下，能够生长方便地被选择用于电子器件或发光器件特别是功率器件的Ⅲ族氮化物半导体晶体12。在电阻率不大于8×10-3Ω·cm的情况下，能够生长更方便地被选择用于电子器件或发光器件特别是功率器件的Ⅲ族氮化物半导体晶体12。
另外，生长Ⅲ族氮化物半导体晶体12，使得沿直径方向的电阻率分布为至少-30％且不大于30％，优选为至少-20％且不大于20％，更优选为至少-17％且不大于17％。-30％～30％的范围的优点在于，对于制造半导体器件，能够生长沿直径方向的性能变化被抑制并且产率提高的Ⅲ族氮化物半导体晶体12。-20％～20％的范围的优点在于，当制造半导体器件时，能够抑制性能的变化并提高产率。-17％～17％的范围的优点在于，当制造半导体器件时，能够进一步抑制性能的变化并进一步提高产率。
生长Ⅲ族氮化物半导体晶体12，使得沿厚度方向的电阻率分布为至少-16％且不大于16％，优选为至少-10％且不大于10％，更优选为至少-9％且不大于9％。-16％～16％的范围的优点在于，生长Ⅲ族氮化物半导体晶体12，使得当用于制造半导体器件时，沿着厚度方向的性能的变化能够被抑制并且提高了产率。-10％～10％的范围的优点在于，生长Ⅲ族氮化物半导体晶体12，使得当用于制造半导体器件时，沿厚度方向的性能变化能够被抑制并且提高了产率。-9％～9％的范围的优点在于，生长Ⅲ族氮化物半导体晶体12，使得当用于制造半导体器件时，性能的变化能够被进一步抑制并且进一步提高了产率。
优选在生长步骤(步骤S2)中，Ⅲ族氮化物半导体晶体12是AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)晶体，优选地为氮化镓晶体。因此，能够生长非常有效的Ⅲ族氮化物半导体晶体12。
在生长步骤(步骤S2)中，掺杂气体被供应到下层基板11，使得Ⅲ族氮化物半导体晶体12中的氧的浓度不大于5×1016cm-3。虽然在本实施方式中没有采用含氧气体作为掺杂气体，但是反应管110中的氧将带入生长的Ⅲ族氮化物半导体晶体12中。虽然氧是n型掺杂物，与硅相同，但带入c面的效率低。具体来说，引入效率根据平面取向而不同。已知氧作为n型掺杂物具有差的可控性。通过将氧的引入降低到不大于5×1016cm-3的浓度，更优选降低到不大于2×1016cm-3的浓度，能够稳定地控制Ⅲ族氮化物半导体晶体12的电阻率。虽然氧浓度优选尽可能地低，但考虑到SIMS分析检测的最低可测水平，下限是5×1015cm-3以上。
在生长步骤(步骤S2)中，生长Ⅲ族氮化物半导体晶体12，使得Ⅲ族氮化物半导体晶体12的位错密度优选不大于1×107cm-2，更优选不大于1×106cm-2。不大于1×107cm-2的位错密度的优点在于，当在电子器件中使用时，能够改进电性能，当在光学器件中采用时，能够改进光学性能。能够得到更良好性能的Ⅲ族氮化物半导体晶体12。在位错密度不大于1×106cm-2的情况下，能够进一步改进半导体器件的使用性能。虽然位错密度优选尽可能地低，但是下限是例如至少1×103cm-2。在位错密度为至少1×103cm-2的情况下，能够以低成本制造Ⅲ族氮化物半导体晶体12。
在生长步骤(步骤S2)中，生长Ⅲ族氮化物半导体晶体12，使得Ⅲ族氮化物半导体晶体12的主面相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个优选处于至少-5度且不大于5度的角度。在主面上可另外生长结晶度良好的Ⅲ族氮化物半导体晶体。因此，其在电子器件和发光器件中的使用使得能分别提高电性能和光学性能。能够得到性能更良好的半导体器件。
在生长步骤(步骤S2)中，生长Ⅲ族氮化物半导体晶体12，使得X射线衍射摇摆曲线的半峰全宽优选为至少10弧秒且不大于500弧秒，更优选为至少20弧秒且不大于100弧秒。不大于500弧秒的值的优点在于，由于结晶度良好的Ⅲ族氮化物半导体晶体能够进一步生长在Ⅲ族氮化物半导体晶体12上，因此得到性能更良好的半导体器件。在值不大于100弧秒的情况下，可在其上另外生长结晶度更良好的Ⅲ族氮化物半导体晶体。在值为至少10弧秒的情况下，由于能够容易地生长Ⅲ族氮化物半导体晶体12，因此能降低成本。在值为至少20弧秒的情况下，能够进一步降低成本。
然后，停止加热器109的加热，将源舟107、Ⅲ族氮化物半导体晶体12和下层基板11的温度降低至近似室温。接着，将下层基板11和Ⅲ族氮化物半导体晶体12从反应管10中取出。
因此，能在图4所示的下层基板11上生长Ⅲ族氮化物半导体晶体12。
参照图6，将至少下层基板11去除，从而制造出厚度D10为至少100μm的由Ⅲ族氮化物半导体晶体12构成的Ⅲ族氮化物半导体晶体基板10(步骤S3)。
在Ⅲ族氮化物半导体晶体12和下层基板11之间的界面相邻处，结晶度通常不是良好的。因此，优选地，通过进一步去除Ⅲ族氮化物半导体晶体12结晶度不良好的区域，来制造Ⅲ族氮化物半导体晶体基板10。由此制造出具有主面10a和与主面10a相对的面10b的Ⅲ族氮化物半导体晶体基板10，如图6所示。
去除方法包括例如切割、磨削等方法。切割表示依靠切割器或线锯从Ⅲ族氮化物半导体晶体12机械地划分(切割)至少下层基板11，所述切割器具有金刚石电解沉积砂轮的外周刃。磨削表示通过具有金刚石磨石的磨削设备机械地磨削掉至少下层基板11。
将从Ⅲ族氮化物半导体晶体12去除的面不限于与下层基板11的表面平行的面。例如，可以切割相对于表面具有任意倾斜的面。要注意的是，主面10a优选相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个具有至少-5度且不大于5度的角度。
Ⅲ族氮化物半导体晶体基板10的主面10a和相对面10b还可经受抛光或表面处理。抛光方法或表面处理方法没有特别限制，可以采用任意方法。
通过执行上述的步骤(步骤S1～S3)，可以制造如图1和图2所示的Ⅲ族氮化物半导体晶体基板10。即，得到一种Ⅲ族氮化物半导体晶体基板10，该Ⅲ族氮化物半导体晶体基板10具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布。
第一变形例
下文中，将参照图7和图8来描述根据本实施方式第一变形例的Ⅲ族氮化物半导体晶体基板的制造方法。
如图7所示，本变形例的Ⅲ族氮化物半导体晶体基板的生长方法与上述第一实施方式的方法基本类似，不同之处在于在生长步骤(步骤S2)生长两层Ⅲ族氮化物半导体晶体。
具体来说，如图7所示，通过气相生长设置在下层基板11上的Ⅲ族氮化物半导体晶体12是第一Ⅲ族氮化物半导体晶体12a，所述Ⅲ族氮化物半导体晶体12通过利用四氟化硅气体作为掺杂气体用硅掺杂。然后，第二Ⅲ族氮化物半导体晶体12b以类似方法生长在第一Ⅲ族氮化物半导体晶体12a上，所述第二Ⅲ族氮化物半导体晶体12b通过利用四氟化硅气体作为掺杂气体用硅掺杂。因此，存在制造出的下层基板11、在下层基板11上的第一Ⅲ族氮化物半导体晶体12a以及在第一Ⅲ族氮化物半导体晶体12a上的第二Ⅲ族氮化物半导体晶体12b。
然后，如图8所示，去除至少下层基板11，从而制造出厚度D10为至少100μm的Ⅲ族氮化物半导体晶体基板，所述基板由第一Ⅲ族氮化物半导体晶体12a和第二Ⅲ族氮化物半导体晶体12b中的至少一个构成。在本变形例中，通过去除第一Ⅲ族氮化物半导体晶体12a和一部分的第二Ⅲ族氮化物半导体晶体12b，制造出由第二Ⅲ族氮化物半导体晶体12b构成的Ⅲ族氮化物半导体晶体基板。在该情况下，通过将第一Ⅲ族氮化物半导体晶体12a作为用于在晶格常数方面与下层基板11相匹配的缓冲层，并在第一Ⅲ族氮化物半导体晶体12a上生长结晶度更良好的第二Ⅲ族氮化物半导体晶体12b，能够得到结晶度更良好的Ⅲ族氮化物半导体晶体基板10。
第二变形例
下文中，将参照图9来描述根据本实施方式第二变形例的Ⅲ族氮化物半导体晶体基板的制造方法。
如图9所示，本变形例的Ⅲ族氮化物半导体晶体基板的制造方法与第一变形例中Ⅲ族氮化物半导体晶体基板的制造方法基本类似，不同之处在于在去除至少下层基板的步骤(步骤S3)中通过去除第一Ⅲ族氮化物半导体晶体12a的一部分，来制造包括第一Ⅲ族氮化物半导体晶体12a和第二Ⅲ族氮化物半导体晶体12b的Ⅲ族氮化物半导体晶体基板10。
在本变形例的Ⅲ族氮化物半导体晶体基板10中，两层Ⅲ族氮化物半导体晶体12a和12b可以有相同的组成或不同的组成。另外，本发明Ⅲ族氮化物半导体晶体的生长方法不特别限于生长一层或两层Ⅲ族氮化物半导体晶体的方法。可以生长三层以上的Ⅲ族氮化物半导体晶体。
如上所述，本实施方式及其变形例的Ⅲ族氮化物半导体晶体基板10具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布。
在本实施方式及其变形例中，在要防止掺杂气体的分解和抑制其本身与别的气体反应的条件下，在用硅掺杂的Ⅲ族氮化物半导体晶体12的生长中，使用四氟化硅气体作为掺杂气体。四氟化硅气体的特征在于，与其它用于掺杂硅的掺杂气体相比，该气体本身不容易分解，并且不容易与别的气体比如用于Ⅲ族氮化物半导体晶体的原料气体和载气反应。特别要注意的是，在室温左右的温度，硅烷、乙硅烷、氯代硅烷、二氯硅烷、单氯硅烷和四氯硅烷会与作为氮(N)原料的氨气反应，而即使上升到1200℃，四氟化硅气体也不与氨气发生反应。因此，能够抑制四氟化硅气体在到达下层基板11之前分解从而附着到下层基板11之外的区域和/或由四氟化硅中硅的反应导致SixNy(氮化硅)型化合物(x和y是任意的整数)产生的事件。因此，对作为掺杂气体的四氟化硅气体的浓度的控制使得能容易地控制用作掺杂物的硅的浓度。结果，能够以恒定水平调节带入Ⅲ族氮化物半导体晶体12中的硅的量。因此，能够容易地控制Ⅲ族氮化物半导体晶体12的电阻率。
由于能够容易地控制四氟化硅气体中硅的量，所以不需要以高速率将四氟化硅气体供应到下层基板11。因此，由于通过以用于生长晶体的合适速率来供应掺杂气体能够生长第一Ⅲ族氮化物半导体晶体12，所以掺杂气体能够均匀地供应到下层基板11。由此，能够防止待生长的Ⅲ族氮化物半导体晶体12的电阻率面内分布的恶化。
本实施方式及其变形例的Ⅲ族氮化物半导体晶体基板10基于这样的Ⅲ族氮化物半导体晶体12，该Ⅲ族氮化物半导体晶体12具有通过容易地控制电阻率而降低的电阻率以及被防止的电阻率面内分布的恶化。依靠不大于0.1Ω·cm的电阻率，Ⅲ族氮化物半导体晶体基板10方便地选作性能比如低ON-电阻和高击穿电压改进的电子器件和发光器件中采用的n型基板。由于电阻率为至少1×10-4Ω·cm，因此不需要以高浓度掺杂硅。由此能抑制在生长Ⅲ族氮化物半导体晶体期间凹陷或缺陷以及裂缝的产生。在Ⅲ族氮化物半导体晶体基板沿直径方向的电阻率分布为至少-30％且不大于30％并且沿厚度方向的电阻率分布为至少-16％且不大于16％的情况下，当利用Ⅲ族氮化物半导体晶体基板制造半导体器件时，能够抑制性能的变化。由此能够提高产率。
第二实施方式
根据本发明第二实施方式的Ⅲ族氮化物半导体晶体基板与图1和图2所示的第一实施方式的Ⅲ族氮化物半导体晶体基板10类似。第二实施方式的Ⅲ族氮化物半导体晶体基板的制造方法与第一实施方式的Ⅲ族氮化物半导体晶体基板的制造方法不同。
具体来说，本实施方式的制造方法与第一实施方式的制造方法的不同之处在于，四氯化硅气体用作掺杂气体来生长Ⅲ族氮化物半导体晶体。
详细地，通过气相生长在下层基板11上生长Ⅲ族氮化物半导体晶体12(步骤S2)，该Ⅲ族氮化物半导体晶体12通过利用四氯化硅气体作为掺杂气体用硅掺杂。在本实施方式中，单独采用四氯化硅气体作为掺杂气体。下文中将详细描述与第一实施方式不同的要素。
在掺杂气体是四氯化硅气体的情况下，Ⅲ族氮化物半导体晶体12的生长速率为至少200μm/h且不大于2000μm/h，优选为至少300μm/h且不大于600μm/h。在Ⅲ族氮化物半导体晶体12的生长速率为至少200μm/h的情况下，即便是在Ⅲ族氮化物半导体晶体12的生长面形成SixNy层，由于Ⅲ族氮化物半导体晶体12的生长速率比SixNy层的生长速率高得多，该Ⅲ族氮化物半导体晶体12的生长使得将该微量的SixNy填埋。因而，能够抑制形成的SixNy层的影响。因此，通过调节四氯化硅气体的浓度，有助于控制作为掺杂物的硅的浓度。结果，能以恒定的水平调节带入的硅的浓度。因此，能够容易地控制Ⅲ族氮化物半导体晶体12的电阻率。在Ⅲ族氮化物半导体晶体12的生长速率为至少300μm/h的情况下，能够更容易地控制Ⅲ族氮化物半导体晶体12的电阻率。在Ⅲ族氮化物半导体晶体12的生长速率不大于2000μm/h的情况下，待生长的Ⅲ族氮化物半导体晶体12结晶度的恶化得以抑制。在Ⅲ族氮化物半导体晶体12的生长速率不大于600μm/h的情况下，能够进一步抑制Ⅲ族氮化物半导体晶体12结晶度的恶化。
在生长Ⅲ族氮化物半导体晶体12的期间，四氯化硅气体的分压优选为至少1×10-6atm且不大于2×10-4atm。在四氯化硅气体的分压为至少1×10-6atm的情况下，作为n型掺杂物的硅能够充分被带入Ⅲ族氮化物半导体晶体12。在四氯化硅气体的分压不大于2×10-4atm的情况下，由于能够进一步抑制SixNy(氮化硅)型化合物的产生，因此能以更良好的结晶度来掺杂硅。考虑到在Ⅲ族氮化物半导体晶体12内硅的浓度，四氯化硅的分压不大于1.0×10-5atm。在反应管110中的各种气体比如原料气体、载气和掺杂气体的各自分压(整体)的总和为1atm。四氯化硅的浓度与分压成正比。
供应掺杂气体G2的速率优选为至少100cm/min且不大于1000cm/min，更优选为至少250cm/min且不大于500cm/min。通过将速率设置在这个范围内，供应的掺杂气体G2浓度分布的变化能够被抑制。
由此，Ⅲ族氮化物半导体晶体12能够生长在图4所示的下层基板11上。利用该Ⅲ族氮化物半导体晶体12，以与第一实施方式类似的方式来制造Ⅲ族氮化物半导体晶体基板。由此，得到了一种Ⅲ族氮化物半导体晶体基板，该Ⅲ族氮化物半导体晶体基板具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布。
在Ⅲ族氮化物半导体晶体12的生长方法和Ⅲ族氮化物半导体晶体基板的制造方法中剩余的要素与第一实施方式的Ⅲ族氮化物半导体晶体12的生长方法和Ⅲ族氮化物半导体晶体基板10的制造方法中的要素类似。相同的要素以相同的符号标记，将不再对其进行描述。
本实施方式的制造方法不仅可应用于第一实施方式还可应用于第一实施方式的变形例。
在图6和图7所示的第一实施方式的第一变形例中的Ⅲ族氮化物半导体晶体12的生长方法中，第一Ⅲ族氮化物半导体晶体12a优选具有不大于1×1017cm-3的相对低的硅浓度，第二Ⅲ族氮化物半导体晶体12b具有超过1×1017cm-3的相对高的硅浓度。在这种情况下，能得到第二Ⅲ族氮化物半导体晶体12b，该Ⅲ族氮化物半导体晶体12b由于SixNy膜形成而导致的生长抑制被防止。
[变形例]
图10所示的HVPE设备100b具有与上述的HVPE设备100a基本类似的构造，前提是掺杂气体引入导管105具有较小的直径，且掺杂气体引入导管105和第二气体引入导管106在出口侧彼此互连。
HVPE设备100b的特征在于，由于掺杂气体引入导管105的直径较小，所以掺杂气体G2的流速增大。设置掺杂气体引入导管105的直径以实现能维持良好电阻率面内分布的掺杂气体G2流速。
通过掺杂气体引入导管105和第二气体引入导管106之间相连，延迟了掺杂气体G2和第一原料气G1之间接触的时间。HVPE设备100b的特征在于，缩短了掺杂气体G2与第一原料气G1在区域A接触的持续时间。在第二原料气G3与掺杂气体G2具有低反应性且第一原料气G1与掺杂气体G2具有高反应性的情况下，能够抑制掺杂气体G2与第一原料气G1的反应。因此，能提高供应的硅的浓度的可控性。因此，优选利用图10中的HVPE设备100b来生长Ⅲ族氮化物半导体晶体12。在采用四氯化硅作为掺杂气体的情况下，方便地选择图10中的HVPE设备100b。
在Ⅲ族氮化物半导体晶体12于HVPE设备100b中生长的情况下，掺杂气体G2的供应速率优选为至少250cm/min。在该情况下，当HVPE设备100b中的区域A达到800℃以上的高温时，能够抑制区域A处掺杂气体G2的热分解。
本变形例的该制造方法不仅能应用到第二实施方式，而且能应用到第一实施方式及其变形例。
在本实施方式及其变形例中，采用四氯化硅气体作为掺杂气体，并且当掺杂硅时，在掺杂气体的分解被防止且与别的气体反应的影响减少的条件下，在用硅掺杂的Ⅲ族氮化物半导体晶体12的生长中，构成Ⅲ族氮化物半导体晶体基板10的Ⅲ族氮化物半导体晶体12的生长速率被设置为至少200μm/h且不大于2000μm/h。四氯化硅气体的特征在于，与用于掺杂硅的其它气体比如硅烷、乙硅烷、三氯硅烷、二氯硅烷和单氯硅烷相比，该气体本身不容易分解。因此，能够防止四氯化硅在到达下层基板11之前分解从而附着到下层基板11之外的位置的事件。
Ⅲ族氮化物半导体晶体12的生长速率被设置为例如至少200μm/h，即使在四氯化硅气体与另一气体比如Ⅲ族氮化物半导体晶体的第一原料气G1和/或载气反应而产生SixNy层的情况下也如此。因此，即便在Ⅲ族氮化物半导体晶体12的生长面形成微量的SixNy层，由于Ⅲ族氮化物半导体晶体12的生长速率比SixNy层的生长速率高得多，因而Ⅲ族氮化物半导体晶体12将横向生长使得将微量的SixNy层填埋。由于能够抑制SixNy层形成的影响，因此通过调节四氯化硅气体的浓度，有助于控制作为掺杂物的硅的浓度。结果，能够以恒定水平来调节带入的硅的浓度。因此，能容易地控制Ⅲ族氮化物半导体晶体的电阻率。
由于能够容易地控制四氯化硅气体中硅的浓度，所以不需要以高速率向下层基板11供应四氯化硅气体。因此，通过以合适的速率提供四氯化硅气体，能够生长Ⅲ族氮化物半导体晶体12，且能够将四氯化硅气体作为掺杂气体均匀地供应到下层基板。由此，能够防止待生长的Ⅲ族氮化物半导体晶体12电阻率面内分布的恶化。
由此，本实施方式的Ⅲ族氮化物半导体晶体基板基于一种Ⅲ族氮化物半导体晶体，该Ⅲ族氮化物半导体晶体具有通过容易地控制电阻率而降低的电阻率，且防止了电阻率面内分布的恶化。因此，能够得到一种Ⅲ族氮化物半导体晶体基板10，该Ⅲ族氮化物半导体晶体基板10具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布。
第三实施方式
将参照图11来描述根据第三实施方式的Ⅲ族氮化物半导体晶体。
如图11所示，本实施方式的Ⅲ族氮化物半导体晶体基板20a与图1所示第一实施方式的Ⅲ族氮化物半导体晶体基板10基本上类似，前提是厚度D20a为至少100μm且不大于1000μm。
Ⅲ族氮化物半导体晶体基板20a的厚度D20a为至少100μm且不大于1000μm，优选为至少60μm且不大于300μm。在厚度D20a为至少100μm的情况下，能够得到操作期间裂缝的产生被防止的Ⅲ族氮化物半导体晶体基板20a。在厚度D20a为至少60μm的情况下，得到了具有裂缝的产生进一步被防止的Ⅲ族氮化物半导体晶体基板20a。在厚度D20a为不大于1000μm的情况下，基板能方便地用于半导体器件。此外，能够降低每一个Ⅲ族氮化物半导体晶体基板20a的制造成本。在厚度D20a为不大于300μm的情况下，能够进一步降低每一个Ⅲ族氮化物半导体晶体基板20a的制造成本。
如这里所使用的，“沿厚度方向的电阻率分布”表示通过下述方法测量的值。具体来说，在室温下通过四探针方法，在对应任意厚度处的总共2个点中的每处测量电阻率，这2个点即主表面10a附近的一个点和与主面10a相对的面10b附近的一个点。计算这2个电阻率值的平均值。关于这2个点处的电阻率值，由(最大值-平均值)/平均值定义的值当作沿直径方向电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿直径方向电阻率分布的下限。
下文中，将参照图12来描述根据本实施方式的Ⅲ族氮化物半导体晶体基板的制造方法。
如图12所示，根据上述第一实施方式的Ⅲ族氮化物半导体晶体12的生长方法(步骤S1、S2)来生长Ⅲ族氮化物半导体晶体12。然后，与第一实施方式一样，去除至少下层基板11(步骤S3)。由此制造出第一实施方式的Ⅲ族氮化物半导体晶体基板10。
然后，沿厚度方向切割Ⅲ族氮化物半导体晶体12，从而制造出由具有至少100μm且不大于1000μm厚度的Ⅲ族氮化物半导体晶体12构成的多个Ⅲ族氮化物半导体晶体基板20a～20m(步骤S4)。
如图13所示，Ⅲ族氮化物半导体晶体基板10被处理成多个具有期望厚度的Ⅲ族氮化物半导体晶体基板20a～20m。切割方法没有特殊限制，可以使用具有金刚石电解沉积砂轮的外周刃的切割器、线锯等。
变形例
本变形例的Ⅲ族氮化物半导体晶体基板的制造方法与第三实施方式的Ⅲ族氮化物半导体晶体基板的制造方法基本类似，条件是步骤的次序不同，如图14所示。
具体来说，通过与第一实施方式类似的方式执行Ⅲ族氮化物半导体晶体基板的生长方法，在下层基板11上生长Ⅲ族氮化物半导体晶体12。然后，通过沿厚度方向切割Ⅲ族氮化物半导体晶体12，制造出由Ⅲ族氮化物半导体晶体12构成的多个Ⅲ族氮化物半导体晶体基板20a～20m，该Ⅲ族氮化物半导体晶体12具有至少100μm且不大于1000μm的厚度(步骤S4)。结果，从Ⅲ族氮化物半导体晶体12去除至少下层基板11(步骤S3)。即，在去除下层基板11之前切割Ⅲ族氮化物半导体晶体基板20a～20m。
关于Ⅲ族氮化物半导体晶体基板20a的构造和制造方法的剩余要素与第一实施方式Ⅲ族氮化物半导体晶体基板10的那些类似。相同的要素以相同的标号标记，且不再对其重复描述。
本实施方式和变形例不仅可以应用于第一实施方式，而且可以应用到第一实施方式的变形例和第二实施方式及其变形例。
通过上述Ⅲ族氮化物半导体晶体基板20a的制造方法得到的根据本实施方式及其变形例的Ⅲ族氮化物半导体晶体基板20a，具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布。
由此，本实施方式及其变形例的Ⅲ族氮化物半导体晶体基板20a，是在对包含硅作为杂质的Ⅲ族氮化物半导体晶体基板20a掺杂硅的过程中，在掺杂气体的分解被抑制并且与另一气体的反应被抑制、以及反应的影响减小的条件下制造的。由此，能够得到Ⅲ族氮化物半导体晶体基板20a～20m，该Ⅲ族氮化物半导体晶体基板20a～20m具有通过容易地控制电阻率而降低的电阻率且抑制了电阻率面内分布的恶化。
虽然上述范围已经被引用于第一实施方式及其第一和第二变形例、第二实施方式及其变形例中的Ⅲ族氮化物半导体晶体基板10和20a的厚度D10、D20a和直径R，但是本发明的Ⅲ族氮化物半导体晶体基板10的厚度没有特别限制。此外，本发明不特别限于第一实施方式及其第一和第二变形例、第二实施方式及其变形例中描述的Ⅲ族氮化物半导体晶体基板10的制造方法。
用于沿厚度方向的电阻率分布测量的样品位点的数量，在Ⅲ族氮化物半导体晶体12或Ⅲ族氮化物半导体晶体基板10的厚度为至少2mm的情况下对应于5个点，在Ⅲ族氮化物半导体晶体12的厚度为小于2mm的情况下对应于2个点。
第四实施方式
参照图15，本实施方式的半导体器件肖特基势垒二极管(SBD)包括第三实施方式的Ⅲ族氮化物半导体晶体基板20a、作为外延层的迁移(drift)层31、肖特基电极32和欧姆电极33。
迁移层31形成在Ⅲ族氮化物半导体晶体基板20a上。肖特基电极32形成在迁移层31上。欧姆电极33形成在与迁移层31设置在与提供Ⅲ族氮化物半导体晶体基板20a的面相对的面上。
虽然描述本实施方式为肖特基势垒二极管且其包括第三实施方式的Ⅲ族氮化物半导体晶体基板20a，但是肖特基势垒二极管也可包括第一实施方式或第二实施方式的Ⅲ族氮化物半导体晶体基板10。
虽然在本实施方式中肖特基势垒二极管被当作半导体器件的实施例，但是本发明不特别限制于此。例如，可列举出光学器件比如发光二极管和激光二极管，电子器件比如肖特基势垒二极管、整流器、双极性晶体管、场效应晶体管、HEMT(高电子迁移率晶体管)，半导体传感器比如温度传感器、压力传感器、辐射传感器和可见-紫外光电探测器，以及SAW(声表面波器件)、变频器、共鸣器、振荡器、MEMS部件和压电陶瓷驱动器。
如上所述，作为本实施方式的半导体器件的实施例的肖特基势垒二极管30包括第三实施方式的Ⅲ族氮化物半导体晶体基板20a。第一实施方式至第三实施方式及其变形例的Ⅲ族氮化物半导体晶体基板10和20a～20m可具有降低的电阻率且防止了电阻率面内分布的恶化。由于使用了抑制了电阻率面内分布的Ⅲ族氮化物半导体晶体基板10和20a～20m，因此能够抑制性能的变化。由此能够提高产率。此外，由于使用了具有低电阻率的Ⅲ族氮化物半导体晶体基板10和20a～20m，因此能够改进性能比如低ON-电阻和高击穿电压。
实施例1
在本实施例中，研究了本发明的Ⅲ族氮化物半导体晶体基板的制造条件。具体来说，根据第三实施方式来制造样品1～18的Ⅲ族氮化物半导体晶体基板。测量电阻率、沿直径方向和厚度方向的电阻率分布以及硅浓度。另外，观察表面状态。
[样品1～18]
首先，准备下层基板11，该下层基板11由直径为105mm厚度为400μm的氮化镓形成(步骤S1)。下层基板11的主面对应于(0001)面。
然后，利用下述表1所示的掺杂气体，通过作为气相生长的HVPE，在下层基板11上生长氮化镓晶体作为用硅掺杂的Ⅲ族氮化物半导体晶体(步骤S2)。
在步骤S2中，利用图5中的HVPE设备100a来生长氮化镓晶体。分别准备氨气和氯化氢气体作为第一原料气G1和第二原料气G3。准备表1中所述的气体作为掺杂气体G2。准备纯度为至少99.999％的氢气作为载气。载气从第一气体引入导管104、第二气体引入导管106和掺杂气体引入导管105中的每个引入到反应管110内。加热器109的温度上升为1100℃。随后，镓被供应到源舟107，并将源舟107加热。
通过第二气体引入导管106供应的氯化氢气体与源舟107上的镓反应产生的GaCl(氯化镓)气体作为反应气体G7，如Ga+HCl→GaCl+1/2H2所示。
接着，由第一气体引入导管104供应的作为第一原料气G1的氨气与氯化镓气体被一起用载气输送，到达待生长氮化镓晶体的下层基板11的表面，在表面引起GaCl+NH3→GaN+HCl+H2的反应。
用于生长氮化镓晶体的条件如表1所列，包括氮化镓晶体的生长速率、供应掺杂气体的流速和分压。由此生长出由氮化镓晶体形成的Ⅲ族氮化物半导体晶体12，所述氮化镓晶体具有105mm的直径和10mm的厚度。
随后，从作为Ⅲ族氮化物半导体晶体12的氮化镓晶体去除下层基板(步骤S3)。沿厚度方向切割晶体(步骤S4)。接着，应用操作步骤比如磨削、抛光、干蚀刻等来去除变质层。由此，得到十三个由直径为100mm厚度为400μm的氮化镓晶体形成的Ⅲ族氮化物半导体晶体基板。在这十三个Ⅲ族氮化物半导体晶体基板中，沿厚度方向位于中间的Ⅲ族氮化物半导体晶体基板(图13中的Ⅲ族氮化物半导体晶体基板20g)被当作样品1～18的Ⅲ族氮化物半导体晶体基板。
[测量方法]
通过下述方法，对样品1～18的氮化镓晶体基板测量电阻率、沿直径方向的电阻率分布、沿厚度方向的电阻率分布和硅浓度。结果如表1所示。
样品1～18的Ⅲ族氮化物半导体晶体基板的表面被镜面抛光，通过干蚀刻去除由抛光导致的任何损伤层。然后，在室温下通过四探针方法，在总共9个点的每一处测量电阻率，即，沿着给定直径的5个点和沿着与给定直径正交的直径的4个点，所述5个点包括在中心附近的一个点、在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)，所述4个点包括在两端每一端附近的两个点以及中心与每一端之间各自的中点(两个点)。取这9个点的平均值作为电阻率。由(最大值-平均值)/平均值定义的值当作沿直径方向的电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿直径方向的电阻率分布的下限。在表1中，“<±22”表示从-22％到22％的范围。
沿厚度方向的电阻率分布是通过下述方法来测量的值。与上述方法一样，Ⅲ族氮化物半导体晶体基板的顶面和底面经受表面抛光和干蚀刻。在室温下通过四探针方法，在总共2个点中的每处测量电阻率，这2个点即在主面附近的一个点和在与主面相对的面的附近的一个点。计算这2个电阻率值的平均值。关于这2点的电阻率值，由(最大值-平均值)/平均值定义的值当作沿厚度方向的电阻率分布的上限，由(最小值-平均值)/平均值定义的值当作沿厚度方向的电阻率分布的下限。在表1中，“<±13”表示从-13％到13％的范围。
硅浓度的测量基于作为测量电阻率用的9点测量的样品。将样品切割成5mm的正方形。用SIMS来测量切割测量样品的硅浓度。取其平均来作为硅浓度的平均值。
通过Nomarski显微镜来观察样品1～18的氮化镓晶体基板的主面的表面状态。
Figure A200810177769D00391
[测量结果]
从表1理解的是，基于利用四氟化硅气体作为掺杂气体生长出的氮化镓晶体样品1～5的氮化镓晶体基板，具有至少1×10-4Ω·cm且不大于0.1Ω·cm的低电阻率、至少-17％且不大于17％的沿直径方向的电阻率分布的低变化、至少-9％且不大于9％的沿厚度方向的电阻率分布的低变化以及至少5×1016cm-3且不大于5×1020cm-3的高的硅浓度。
利用四氯化硅气体作为掺杂气体、具有以至少200μm/h且不大于2000μm/h的生长速率生长的氮化镓晶体的样品6～12的氮化镓晶体基板，表现出至少1.0×10-4Ω·cm且不大于0.1Ω·cm的低电阻率、至少-27％且不大于27％的沿直径方向的电阻率分布的低变化、至少-16％且不大于16％的沿厚度方向的电阻率分布的低变化以及至少5×1016cm-3且不大于5×1020cm-3的高的硅浓度。
用于制造样品1～12氮化镓晶体基板的氮化镓晶体具有平坦的表面，在生长表面上几乎观察不到不平坦。氮化镓晶体表现出没有凹陷的产生，并且是单晶。
相反，基于利用二氯硅烷作为掺杂气体的样品13～16表现出超过0.1Ω·cm的高电阻率。
基于逻辑，由于样品13的氮化镓生长速率以及掺杂气体的分压和流速与样品2的相同，因此在样品13和样品2之间，生长出的氮化镓晶体中的电阻率和硅浓度应该相同。然而，基于利用二氯硅烷作为掺杂气体的样品13在氮化镓晶体基板中，表现出比样品2更高的电阻率和比样品2更低的硅浓度。因此，从这些结果可以理解，当使用二氯硅烷作为掺杂气体时，由于二氯硅烷的分解以及与另一气体的反应，导致硅掺杂物不能充分地带入生长的氮化镓晶体。
基于类似的逻辑，由于在样品14和样品10之间氮化镓晶体的生长速率以及掺杂气体的分压和流速类似，因此，生长的氮化镓晶体中的电阻率和硅浓度应该相同。然而，基于利用二氯硅烷作为掺杂气体的样品14表现出比样品10高三个以上数量级的电阻率以及比样品10低的硅浓度。
基于利用二氯硅烷作为掺杂气体的样品16，所述掺杂气体的流速增至1500cm/min以降低电阻率，导致具有恶化的供应掺杂气体的浓度分布，尽管其电阻率被降低到了0.013Ω·cm。因此，样品16沿直径方向和厚度方向都表现出大的电阻率分布。面内电阻率的变化很大。
样品17基于利用四氯化硅作为掺杂气体对应于100μm/h的生长速率，由于SixNy的生长速率比氮化镓的生长更显著，因此样品17具有生长的SixNy。在生长表面出现不平坦。也产生了凹陷。使晶体为多晶，表现出异常生长。因此，不能测量出电阻率、硅浓度和电阻率分布。
样品18基于利用四氯化硅作为掺杂气体对应于3000μm/h的生长速率，由于氮化镓的生长速率太高，因此样品18在表面具有不平坦。也产生了凹陷。使晶体为多晶，表现出异常生长。因此，不能测量电阻率、硅浓度和电阻率分布。
在将四氟化硅气体用作掺杂气体的情况下，或在四氯化硅气体用作掺杂气体并且生长速率被设置为至少200μm/h且不大于2000μm/h的情况下，对于本实施例，能够容易地控制电阻率，并能够防止电阻率面内分布的恶化。由此，确认能够得到一种Ⅲ族氮化物半导体晶体基板，该Ⅲ族氮化物半导体晶体基板具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布。
虽然在本实施例中，将氮化镓晶体作为Ⅲ族氮化物半导体晶体生长，但是确认基于其他类型的Ⅲ族氮化物半导体晶体(包括B(硼)、Al(铝)、Ga(镓)、In(铟)和Tl(铊)的Ⅲ族元素中的至少一种元素的Ⅲ族氮化物半导体晶体)也能够得到相似的结果。
实施例2
在本实施例中研究了提高半导体器件的性能和产率的效果，所述半导体器件利用本发明的Ⅲ族氮化物半导体晶体基板制造。具体来说，利用样品1～5和样品13～16的Ⅲ族氮化物半导体晶体基板，来制造样品19～27的肖特基势垒二极管，所述肖特基势垒二极管如结合第四实施方式描述的图15所示。测量出基板薄层电阻、特性ON-电阻和产率。
[样品19～27]
首先，准备样品1～5和样品13～16的Ⅲ族氮化物半导体晶体基板20a。基于MOCVD，利用三甲基镓(TMGa)作为Ⅲ族原料、氨气(NH3)作为V族原料和硅烷(SiH4)作为掺杂气体，在每个Ⅲ族氮化物半导体晶体基板20a上，形成厚度为5μm的n型GaN层作为迁移层31。迁移层31的载流子浓度为5×1015cm-3。
随后，采用具有盐酸和去离子水以比率1:1混合的盐酸溶液，将上面具有Ⅲ族氮化物半导体晶体基板20a和迁移层31的外延晶片在室温下漂洗一分钟。
接着，在Ⅲ族氮化物半导体晶体基板20a的后侧形成欧姆电极33。具体来说，在与Ⅲ族氮化物半导体晶体基板20a的迁移层31形成的一侧相对的面，用有机溶液漂洗外延晶片。随后，通过EB(电子束)蒸发在后侧依次顺序层叠20nm的Ti(钛)、100nm的Al、20nm的Ti和300nm的Au(金)。如上所述沉积层叠的金属膜之后，在600℃下，合金化作用一分钟。因而，在平面布局形成直径为700μm的圆形欧姆电极33。
然后，在迁移层31上形成肖特基电极32。具体来说，通过电阻加热蒸发，沉积500nmAu形成的膜，从而制造出肖特基电极32。
通过执行上述步骤，基于样品1～5和样品13～16各自的一个Ⅲ族氮化物半导体晶体基板，制造出三十六个样品19～27的肖特基势垒二极管。一个肖特基势垒二极管具有1mm正方形的平坦构造且具有400μm的厚度。控制肖特基势垒二极管的参数使得能够在半导体器件中得到特性ON-电阻和击穿电压之间的最佳折衷。
[测量方法]
测量样品19～27的肖特基势垒二极管的基板薄层电阻，特性ON-电阻，基板薄层电阻对特性ON-电阻的比率，特性ON-电阻的面内分布，基板之间的特性ON-电阻分布，以及产率。结果在下面的表2中示出。
具体来说，通过四探针法来测量Ⅲ族氮化物半导体晶体基板的电阻率，以通过下面的等式得到基板薄层电阻。
基板薄层电阻(mΩ·cm2)＝电阻率×厚度
另外，通过下面的等式来表示特性ON-电阻。
特性ON-电阻(mΩ·cm2)＝基板薄层电阻+迁移薄层电阻+电极薄层电阻迁移薄层电阻
通过肖特基势垒二极管I-V(电流-电压)性能来测量特性ON-电阻。通过四探针测量预先测量基板薄层电阻。通过TLM(传输线模式)方法来测量电极薄层电阻。因此，也得到迁移薄层电阻。如这里所使用的，0.2(mΩ·cm2)作为迁移薄层电阻，0.05(mΩ·cm2)作为电极薄层电阻。
通过用表面薄层电阻除以特性ON-电阻的值(％)来得到基板薄层电阻对特性ON-电阻的比率。
通过肖特基势垒二极管面内产生的每个I-V性能，测量特性ON-电阻的面内分布。
由每个基板面内分布的平均值，测量基板之间的特性ON-电阻分布。
关于36个肖特基势垒二极管的制造，通过具有特性ON-电阻目标值10％以内的性能的基板的比率(％)，得到产率。
(测量结果)
从表2可以理解，与基于对比例的Ⅲ族氮化物半导体晶体基板制造的肖特基势垒二极管相比，基于本发明的Ⅲ族氮化物半导体晶体基板制造的样品19～23的肖特基势垒二极管表现出不大于4.25Ω·cm2的低特性ON-电阻。
随着所采用的Ⅲ族氮化物半导体晶体基板电阻率的降低，特性ON-电阻以及基板薄层电阻对特性ON-电阻的比率也变低。因此可以理解，通过降低Ⅲ族氮化物半导体晶体基板的电阻率，能够降低特性ON-电阻，且电阻率分布对半导体器件性能的影响变小。
与样品24～27相比，样品19～23的肖特基势垒二极管表现出低的特性ON-电阻的面内分布和低的基板之间的特性ON-电阻分布。因此，表现出至少92％的高产率。
具体来说，采用样品4的Ⅲ族氮化物半导体晶体基板的样品22以及采用样品5的Ⅲ族氮化物半导体晶体基板的样品23具有大幅降低到不大于0.29Ω·cm2的特性ON-电阻，该样品4表现出1×10-3Ω·cm的电阻率、至少-17％且不大于17％的沿直径方向的电阻率分布和至少-8％且不大于8％的沿厚度方向的电阻率分布，该样品5表现出1×10-3Ω·cm的电阻率、至少-17％且不大于17％的沿直径方向的电阻率分布和至少-9％且不大于9％的沿厚度方向的电阻率分布。能够将产率提高至100％这么高。
相反，利用具有超过0.1Ω·cm较高电阻率的样品13～15的Ⅲ族氮化物半导体晶体基板制造的样品24～26肖特基势垒二极管，表现出极高的特性ON-电阻。
此外，利用样品16制造的样品27的肖特基势垒二极管表现出极差的产率，该样品16具有在-30％～30％范围之外的沿直径方向的电阻率分布和在-16％～16％范围之外的沿厚度方向的电阻率分布。
根据本实施例可以确认，利用具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布的Ⅲ族氮化物半导体晶体基板制造的半导体器件，表现出具有变化被抑制的低特性ON-电阻，并且提高了产率。
实施例3
研究了利用本发明的Ⅲ族氮化物半导体晶体基板制造的半导体器件改进性能的效果。具体来说，测量实施例2制造的样品20～23的肖特基势垒二极管的ON-电阻和击穿电压。
测量样品20～23的击穿电压。具体来说，施加反向电压，测量电流和电压性能。将伴随反向电压的增加而导致的漏电流的增加值当作反向电压。图16示出了结果。
在图16中，纵坐标表示特性ON-电阻(单位：Ω·cm2)，横坐标表示击穿电压(单位：V)。在图16中，GaN-极限、SiC-极限和Si-极限表示作为每种材料电流标准的理论阈值。具体来说，如图17所示，在其它电阻部件比如基板电阻和电极电阻相对于迁移层的迁移电阻低得能够被忽略的情况下，由于ON-电阻将是理论阈值，因此对应的ON-电阻被当作各自的理论阈值(例如，(11)M.Razeghi和M.Henini，Optoelectronic Device：Ⅲ-Nitrides(光电器件：Ⅲ族氮化物)(Elsevir，牛津，2004)，12章)。
(测量结果)
如图16所示，本实施例中利用样品2～5的Ⅲ族氮化物半导体晶体基板制造的肖特基势垒二极管表现出低的特性ON-电阻并保持600V的高击穿电压。
根据本实施例，能确认利用具有至少1×10-4Ω·cm且不大于0.1Ω·cm的电阻率、至少-30％且不大于30％的沿直径方向的电阻率分布以及至少-16％且不大于16％的沿厚度方向的电阻率分布的Ⅲ族氮化物半导体晶体基板制造的肖特基势垒二极管，能够具有改进的性能比如低的特性ON-电阻和高的击穿电压。
虽然已经详细描述和示出了本发明，但是应该清楚地理解，其仅仅是以示例或实例的方式，并不被用于限制附随的权利要求所解释的本发明的范围。

Claims (13)

1.一种Ⅲ族氮化物半导体晶体基板，其具有至少25mm且不大于160mm的直径，其中，
电阻率为至少1×10-4Ω·cm且不大于0.1Ω·cm，
沿直径方向的电阻率分布为至少-30％且不大于30％，
沿厚度方向的电阻率分布为至少-16％且不大于16％。
2.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其中，
所述沿直径方向的电阻率分布为至少-20％且不大于20％，
所述沿厚度方向的电阻率分布为至少-10％且不大于10％。
3.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其具有至少2mm且不大于160mm的厚度。
4.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其具有至少100μm且不大于1000μm的厚度。
5.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其中所述电阻率为至少1×10-3Ω·cm且不大于8×10-3Ω·cm。
6.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其中硅的浓度为至少5×1016cm-3且不大于5×1020cm-3。
7.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其中硅的浓度为至少3×1018cm-3且不大于5×1019cm-3。
8.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其中位错密度不大于1×107cm-2。
9.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其中主面相对于(0001)面、(1-100)面、(11-20)面和(11-22)面中的任一个具有至少-5度且不大于5度的角度。
10.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其中，X射线衍射摇摆曲线的半峰全宽为至少10弧秒且不大于500弧秒。
11.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其由AlxInyGa(1-x-y)N(0≤x≤1，0≤y≤1，x+y≤1)晶体形成。
12.根据权利要求1所述的Ⅲ族氮化物半导体晶体基板，其由氮化镓晶体形成。
13.一种半导体器件，其包括：
权利要求1中限定的Ⅲ族氮化物半导体晶体基板，
在所述Ⅲ族氮化物半导体晶体基板上形成的外延层。
CN2008101777695A 2007-11-20 2008-11-20 Ⅲ族氮化物半导体晶体基板和半导体器件 Expired - Fee Related CN101442030B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007300460 2007-11-20
JP2007300460A JP5018423B2 (ja) 2007-11-20 2007-11-20 Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP2007-300460 2007-11-20

Publications (2)

Publication Number Publication Date
CN101442030A true CN101442030A (zh) 2009-05-27
CN101442030B CN101442030B (zh) 2012-08-08

Family

ID=40456253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101777695A Expired - Fee Related CN101442030B (zh) 2007-11-20 2008-11-20 Ⅲ族氮化物半导体晶体基板和半导体器件

Country Status (7)

Country Link
US (2) US8698282B2 (zh)
EP (1) EP2065491B1 (zh)
JP (1) JP5018423B2 (zh)
KR (1) KR101444954B1 (zh)
CN (1) CN101442030B (zh)
RU (1) RU2008145802A (zh)
TW (1) TWI429797B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103361735A (zh) * 2012-03-26 2013-10-23 北京通美晶体技术有限公司 一种iiia-va族半导体单晶衬底及其制备方法
CN105121693A (zh) * 2013-03-14 2015-12-02 应用材料公司 用于GaN基光电与电子器件的控氧PVD AlN缓冲部
CN105408528A (zh) * 2013-03-27 2016-03-16 北京通美晶体技术有限公司 半导体衬底中的可控氧浓度
CN105658848A (zh) * 2013-10-15 2016-06-08 株式会社德山 n型氮化铝单晶基板以及垂直型氮化物半导体器件
CN108779578A (zh) * 2016-02-25 2018-11-09 日本碍子株式会社 包含多晶第13族元素氮化物的自立基板和使用该自立基板的发光元件
CN114855260A (zh) * 2017-09-21 2022-08-05 住友电气工业株式会社 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
JP5045955B2 (ja) * 2009-04-13 2012-10-10 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板
JP5251893B2 (ja) * 2010-01-21 2013-07-31 日立電線株式会社 導電性ｉｉｉ族窒化物結晶の製造方法及び導電性ｉｉｉ族窒化物基板の製造方法
JP2011199187A (ja) * 2010-03-23 2011-10-06 Hitachi Cable Ltd 窒化ガリウム系半導体ダイオード
JP2011213557A (ja) * 2010-04-01 2011-10-27 Hitachi Cable Ltd 導電性ｉｉｉ族窒化物単結晶基板の製造方法
JP2012012292A (ja) * 2010-05-31 2012-01-19 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法、および該製造方法により得られるｉｉｉ族窒化物結晶、ｉｉｉ族窒化物結晶基板
JP5921089B2 (ja) * 2011-06-01 2016-05-24 三菱電機株式会社 エピタキシャルウエハの製造方法及び半導体装置の製造方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
JP6176069B2 (ja) 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
DE102016111234B4 (de) * 2016-06-20 2018-01-25 Heraeus Noblelight Gmbh Vorrichtung für die thermische Behandlung eines Substrats sowie Trägerhorde und Substrat-Trägerelement dafür
JP6994835B2 (ja) 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
US10903389B2 (en) 2018-01-15 2021-01-26 Alliance For Sustainable Energy, Llc Hydride enhanced growth rates in hydride vapor phase epitaxy
JP7141849B2 (ja) 2018-05-16 2022-09-26 株式会社サイオクス 窒化物結晶基板および窒化物結晶基板の製造方法
TW202020940A (zh) * 2018-08-17 2020-06-01 日商三菱化學股份有限公司 n型GaN結晶、GaN晶圓、及GaN結晶、GaN晶圓和氮化物半導體裝置的製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0379770A (ja) 1989-08-19 1991-04-04 Semiconductor Energy Lab Co Ltd 窒化ホウ素の作製方法
JPH0379769A (ja) 1989-08-19 1991-04-04 Semiconductor Energy Lab Co Ltd 窒化ホウ素の作製方法
JP2623466B2 (ja) 1990-02-28 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
US6617235B2 (en) * 1995-03-30 2003-09-09 Sumitomo Chemical Company, Limited Method of manufacturing Group III-V compound semiconductor
US7578582B2 (en) * 1997-07-15 2009-08-25 Silverbrook Research Pty Ltd Inkjet nozzle chamber holding two fluids
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3279528B2 (ja) 1998-09-07 2002-04-30 日本電気株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
JP2000138168A (ja) * 1998-10-29 2000-05-16 Shin Etsu Handotai Co Ltd 半導体ウェーハ及び気相成長装置
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3659101B2 (ja) * 1999-12-13 2005-06-15 富士ゼロックス株式会社 窒化物半導体素子及びその製造方法
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
CN1291502C (zh) * 2001-03-19 2006-12-20 信越半导体株式会社 太阳能电池及其制造方法
JP4734786B2 (ja) 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
US6835947B2 (en) * 2002-01-31 2004-12-28 Hewlett-Packard Development Company, L.P. Emitter and method of making
US7494904B2 (en) * 2002-05-08 2009-02-24 Btu International, Inc. Plasma-assisted doping
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
TWI240969B (en) * 2003-06-06 2005-10-01 Sanken Electric Co Ltd Nitride semiconductor device and method for manufacturing same
JP4423011B2 (ja) * 2003-06-23 2010-03-03 日本碍子株式会社 高比抵抗ＧａＮ層を含む窒化物膜の製造方法
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP2005223243A (ja) 2004-02-09 2005-08-18 Hitachi Cable Ltd Ｉｉｉ族窒化物系半導体結晶の製造方法及びハイドライド気相成長装置
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
JP4301564B2 (ja) * 2004-04-27 2009-07-22 株式会社山寿セラミックス 圧電性酸化物単結晶の帯電抑制処理方法、および帯電抑制処理装置
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp Ｐ型シリコンウェーハおよびその熱処理方法
JP4936653B2 (ja) * 2004-08-30 2012-05-23 京セラ株式会社 サファイア基板とそれを用いた発光装置
JP2006193348A (ja) * 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
JP4529846B2 (ja) * 2005-09-06 2010-08-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP4720441B2 (ja) 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP4187175B2 (ja) 2006-03-13 2008-11-26 国立大学法人東北大学 窒化ガリウム系材料の製造方法
US7518216B2 (en) * 2006-03-20 2009-04-14 Sumitomo Electric Industries, Ltd. Gallium nitride baseplate, epitaxial substrate, and method of forming gallium nitride
CN101443488B (zh) * 2006-05-08 2013-03-27 弗赖贝格化合物原料有限公司 制备ⅲ-n体晶和自支撑ⅲ-n衬底的方法以及ⅲ-n体晶和自支撑ⅲ-n衬底
US8853065B2 (en) * 2006-05-16 2014-10-07 Cree, Inc. Methods for fabricating semiconductor devices having reduced implant contamination
US7772097B2 (en) * 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films
JP2009126723A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶の成長方法、ｉｉｉ族窒化物半導体結晶基板の製造方法およびｉｉｉ族窒化物半導体結晶基板
JP5045388B2 (ja) * 2007-11-20 2012-10-10 住友電気工業株式会社 Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103361735A (zh) * 2012-03-26 2013-10-23 北京通美晶体技术有限公司 一种iiia-va族半导体单晶衬底及其制备方法
CN105121693A (zh) * 2013-03-14 2015-12-02 应用材料公司 用于GaN基光电与电子器件的控氧PVD AlN缓冲部
US11081623B2 (en) 2013-03-14 2021-08-03 Applied Materials, Inc. Oxygen controlled PVD AlN buffer for GaN-based optoelectronic and electronic devices
US11575071B2 (en) 2013-03-14 2023-02-07 Applied Materials, Inc. Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices
CN105408528A (zh) * 2013-03-27 2016-03-16 北京通美晶体技术有限公司 半导体衬底中的可控氧浓度
CN105658848A (zh) * 2013-10-15 2016-06-08 株式会社德山 n型氮化铝单晶基板以及垂直型氮化物半导体器件
CN105658848B (zh) * 2013-10-15 2018-03-09 株式会社德山 n型氮化铝单晶基板以及垂直型氮化物半导体器件
CN108779578A (zh) * 2016-02-25 2018-11-09 日本碍子株式会社 包含多晶第13族元素氮化物的自立基板和使用该自立基板的发光元件
CN108779578B (zh) * 2016-02-25 2020-12-08 日本碍子株式会社 包含多晶第13族元素氮化物的自立基板和使用该自立基板的发光元件
CN114855260A (zh) * 2017-09-21 2022-08-05 住友电气工业株式会社 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
CN114855260B (zh) * 2017-09-21 2024-03-01 住友电气工业株式会社 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶

Also Published As

Publication number Publication date
EP2065491A3 (en) 2009-06-10
JP2009126722A (ja) 2009-06-11
KR20090052288A (ko) 2009-05-25
EP2065491A2 (en) 2009-06-03
TWI429797B (zh) 2014-03-11
US20100164070A1 (en) 2010-07-01
US8698282B2 (en) 2014-04-15
RU2008145802A (ru) 2010-05-27
US20090127662A1 (en) 2009-05-21
TW200946724A (en) 2009-11-16
KR101444954B1 (ko) 2014-09-26
JP5018423B2 (ja) 2012-09-05
EP2065491B1 (en) 2019-06-19
CN101442030B (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
CN101442030B (zh) Ⅲ族氮化物半导体晶体基板和半导体器件
US20210404086A1 (en) Method for growing beta-ga2o3-based single crystal film, and crystalline layered structure
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
CN101440520A (zh) 半导体晶体生长方法、半导体晶体基板及其制造方法
CN102272362B (zh) Iii族氮化物衬底、包含其的半导体设备及制造经表面处理的iii族氮化物衬底的方法
US5709745A (en) Compound semi-conductors and controlled doping thereof
KR101467579B1 (ko) Ｉｉｉ족 질화물 반도체 결정의 성장 방법, ｉｉｉ족 질화물 반도체 결정 기판의 제조 방법 및 ｉｉｉ족 질화물 반도체 결정 기판
US10199512B2 (en) High voltage withstand Ga2O3-based single crystal schottky barrier diode
EP1970946A1 (en) AlxGayIn1-x-yN CRYSTAL SUBSTRATE, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING THE SAME
US8097528B2 (en) Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
JP2008133151A (ja) 結晶成長方法、結晶基板、および半導体デバイス
CN108368641B (zh) 半导体基板、以及外延晶片及其制造方法
EP3141635A1 (en) Semiconductor substrate, epitaxial wafer, and method for manufacturing epitaxial wafer
JP6618216B2 (ja) α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
CN107316805A (zh) 碳化硅外延晶片的制造方法、碳化硅半导体装置的制造方法及碳化硅外延晶片的制造装置
Bu et al. Growth of GaN films with low oxygen concentration using Ga2O vapor and NH3
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
US20220068641A1 (en) N-co-doped semiconductor substrate.
CN113692459A (zh) GaN基板晶片和GaN基板晶片的制造方法
CN112602171A (zh) 外延基板
JP2010215501A (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
Wan Heteroepitaxy of wide band gap semiconductors on silicon substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120808

Termination date: 20171120

CF01 Termination of patent right due to non-payment of annual fee