CN113692459A - GaN基板晶片和GaN基板晶片的制造方法 - Google Patents

GaN基板晶片和GaN基板晶片的制造方法 Download PDF

Info

Publication number
CN113692459A
CN113692459A CN202080025770.5A CN202080025770A CN113692459A CN 113692459 A CN113692459 A CN 113692459A CN 202080025770 A CN202080025770 A CN 202080025770A CN 113692459 A CN113692459 A CN 113692459A
Authority
CN
China
Prior art keywords
gan
region
substrate wafer
wafer
gan substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080025770.5A
Other languages
English (en)
Other versions
CN113692459B (zh
Inventor
矶宪司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Publication of CN113692459A publication Critical patent/CN113692459A/zh
Application granted granted Critical
Publication of CN113692459B publication Critical patent/CN113692459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供GaN基板晶片及其制造方法，其可优选用于在具有通过掺杂而增加的载流子浓度的GaN基板上设有器件结构的氮化物半导体器件的制造，具有改良的生产率。一种GaN基板晶片，其是(0001)取向的GaN晶片，其具有设于N极性侧的第一区域以及设于Ga极性侧的第二区域且该第一区域与该第二区域之间夹着再生长界面，该第二区域的最小厚度为20μm以上300μm以下，该第二区域包含供体杂质总浓度比该第一区域高的区域。第二区域中，将从该GaN基板晶片的Ga极性侧的主面起特定长度以内的区域定义为主掺杂区域，可以按照至少该主掺杂区域中的供体杂质的总浓度为1×1018atoms/cm3以上的方式对该第二区域进行掺杂。

Description

GaN基板晶片和GaN基板晶片的制造方法
技术领域
本发明主要涉及GaN基板晶片及其制造方法。GaN基板晶片是由GaN(氮化镓)构成的基板晶片。基板晶片是主要在半导体器件的制造工艺中作为基板使用的晶片。
背景技术
目前在商业上生产的InGaN系激光二极管(LD)中使用的基板是具有较高的载流子浓度的GaN基板。最近积极进行了使用该GaN基板的纵向GaN功率器件的研究开发。
利用HVPE(氢化物气相外延，Hydride Vapor Phase Epitaxy)使GaN厚膜在蓝宝石晶片上生长时，若在该GaN厚膜的下部设置杂质浓度低的区域、在上部设置杂质浓度高的区域，则在将该GaN厚膜从该蓝宝石晶片剥离时，可得到在背面侧具有杂质浓度低的区域、在正面侧具有杂质浓度高的区域的GaN基板晶片(专利文献1、专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2007-70154号公报
专利文献2：日本特开2007-251178号公报
发明内容
发明所要解决的课题
在利用专利文献1或专利文献2所公开的方法制造在背面侧具有杂质浓度低的区域、在正面侧具有杂质浓度高的区域的GaN基板晶片的情况下，每制作1片GaN基板晶片，需要利用HVPE使GaN厚膜在1片蓝宝石晶片上生长。因此，专利文献1或专利文献2所公开的方法的制造效率不能说高。
用于解决课题的手段
本发明人发现，若在预先制造低杂质浓度的GaN晶片后在其上使高杂质浓度的GaN层以特定的厚度生长，则能够更高效地生产出仅在正面侧具有杂质浓度高的区域的GaN基板晶片。
本发明是基于这些构想而完成的，其实施方式包括下述内容。
[1]一种GaN基板晶片，其是(0001)取向的GaN基板晶片，其中，该GaN基板晶片具有设于N极性侧的第一区域以及设于Ga极性侧的第二区域且该第一区域与该第二区域之间夹着再生长界面，该第二区域的最小厚度为20μm以上300μm以下，该第二区域中包含供体杂质总浓度比该第一区域高的区域。
[2]如上述[1]中所述的GaN基板晶片，其中，上述供体杂质总浓度比第一区域高的区域中的至少一部分区域的载流子浓度为1×1018cm-3以上。
[3]如上述[1]或[2]中所述的GaN基板晶片，其中，上述GaN基板晶片满足下述(1)～(3)中的任一条件。
(1)具有50mm以上55mm以下的直径和250μm以上450μm以下的厚度。
(2)具有100mm以上105mm以下的直径和350μm以上750μm以下的厚度。
(3)具有150mm以上155mm以下的直径和450μm以上800μm以下的厚度。
[4]如上述[1]～[3]中任一项所述的GaN基板晶片，其中，上述第二区域具有供体杂质总浓度为1×1018atoms/cm3以上的主掺杂区域。
[5]如上述[4]中所述的GaN基板晶片，其中，在上述第二区域中，从GaN极性侧的主面起特定长度以内的区域为上述主掺杂区域，并且该特定长度为1μm以上。
[6]如上述[5]中所述的GaN基板晶片，其中，上述第二区域的最小厚度为上述特定长度的1.2倍以下。
[7]如上述[4]～[6]中任一项所述的GaN基板晶片，其中，在上述主掺杂区域，供体杂质总浓度沿c轴方向的变动为中位数的±25％的范围内。
[8]如上述[1]～[7]中任一项所述的GaN基板晶片，其中，在上述第二区域以最高浓度含有的杂质为Si或Ge。
[9]如[4]～[7]中任一项所述的GaN基板晶片，其中，在上述主掺杂区域以最高浓度含有的杂质为Si或Ge。
[10]如上述[4]～[9]中任一项所述的GaN基板晶片，其中，在上述主掺杂区域，除Si以外的供体杂质的总浓度为Si浓度的10％以下。
[11]如上述[4]～[10]中任一项所述的GaN基板晶片，其中，在上述主掺杂区域，Ge浓度为1×1018atoms/cm3以上，并且Si浓度为4×1017atoms/cm3以上。
[12]如上述[1]～[11]中任一项所述的GaN基板晶片，其中，上述第一区域和第二区域中的至少任一区域的杂质浓度满足选自下述(a)～(c)中的一个以上的条件。
(a)Si浓度为5×1016atoms/cm3以上。
(b)O浓度为3×1016atoms/cm3以下。
(c)H浓度为1×1017atoms/cm3以下。
[13]如上述[1]～[12]中任一项所述的GaN基板晶片，其中，在上述第一区域，Si浓度小于1×1018atoms/cm3。
[14]如上述[1]～[13]中任一项所述的GaN基板晶片，其中，上述再生长界面为粗面。
[15]如上述[1]～[14]中任一项所述的GaN基板晶片，其中，Ga极性侧的主面的位错密度为上述再生长界面附近中的上述第一区域的位错密度的0.5倍以上且小于2倍。
[16]如上述[1]～[15]中任一项所述的GaN基板晶片，其中，Ga极性侧的主面为平坦面。
[17]一种外延晶片，其具有上述[1]～[16]中任一项所述的GaN基板晶片、以及在该GaN基板晶片的Ga极性面上外延生长的氮化物半导体层。
[18]一种外延晶片的制造方法，其具有下述步骤：准备上述[1]～[16]中任一项所述的GaN基板晶片的步骤；以及在该GaN基板晶片的Ga极性面上使氮化物半导体层生长而得到外延晶片的步骤。
[19]一种半导体器件的制造方法，其具有下述步骤：准备上述[1]～[16]中任一项所述的GaN基板晶片的步骤；在该GaN基板晶片的Ga极性面上使氮化物半导体层生长而得到外延晶片的步骤；以及除去上述GaN基板晶片的上述第一区域的至少一部分的步骤。
[20]一种GaN基板晶片的制造方法，其具有下述步骤：第二步骤，利用HVPE使(0001)取向的第二GaN厚膜在基板上生长，之后通过将该第二GaN厚膜切片而得到第二c面GaN晶片；以及第三步骤，在该第二c面GaN晶片上利用HVPE使(0001)取向的厚度500μm以下的GaN膜生长；并且该GaN膜具有供体杂质的总浓度高于该第二c面GaN晶片的区域。
[21]一种GaN基板晶片制造方法，其是制造具有设于N极性侧的第一区域以及设于Ga极性侧的第二区域且该第一区域与该第二区域之间夹着再生长界面的GaN基板晶片的方法，其中，该方法具有下述步骤：
(i)第一步骤，利用HVPE使由未特意掺杂的GaN构成的(0001)取向的第一GaN厚膜在晶种晶片上生长，之后由该第一GaN厚膜得到至少1片第一c面GaN晶片，
(ii)第二步骤，利用HVPE使由未特意掺杂的GaN构成的(0001)取向的第二GaN厚膜在该第一c面GaN晶片上生长，之后通过将该第二GaN厚膜切片而得到第二c面GaN晶片，以及
(iii)第三步骤，利用HVPE使(0001)取向的厚度500μm以下的GaN膜在该第二c面GaN晶片上生长，并且
该GaN膜具有供体杂质的总浓度高于该第二c面GaN晶片的区域。
[22]如上述[20]或[21]中所述的GaN基板晶片的制造方法，其中，供体杂质的总浓度高于上述第二c面GaN晶片的区域中的至少一部分区域的载流子浓度为1×1018cm-3以上。
[23]如上述[20]～[22]中任一项所述的GaN基板晶片的制造方法，其中，上述GaN基板晶片满足下述(1)～(3)中的任一条件。
(1)具有50mm以上55mm以下的直径和250μm以上450μm以下的厚度。
(2)具有100mm以上105mm以下的直径和350μm以上750μm以下的厚度。
(3)具有150mm以上155mm以下的直径和450μm以上800μm以下的厚度。
[24]如上述[20]～[23]中任一项所述的GaN基板晶片的制造方法，其中，上述GaN膜具有从该GaN膜的上表面起c轴方向的区域长度为1μm以上、且区域内的供体杂质的总浓度为1×1018atoms/cm3以上的特定掺杂区域。
[25]如上述[24]中所述的GaN基板晶片的制造方法，其中，上述特定掺杂区域的c轴方向的区域长度为20μm以上。
[26]如上述[24]或[25]中所述的GaN基板晶片的制造方法，其中，在上述特定掺杂区域内，供体杂质的总浓度沿c轴方向的变动为中位数±25％以内。
[27]如上述[24]～[26]中任一项所述的GaN基板晶片的制造方法，其中，上述GaN膜在上述特定掺杂区域与上述第二c面GaN晶片之间具有厚度50μm以下的中间区域。
[28]如上述[24]～[27]中任一项所述的GaN基板晶片的制造方法，其中，上述特定掺杂区域以最高浓度含有的杂质为Si或Ge。
[29]如上述[24]～[28]中任一项所述的GaN基板晶片的制造方法，其中，在上述特定掺杂区域中，除Si以外的供体的总浓度为Si浓度的10％以下。
[30]如上述[24]～[29]中任一项所述的GaN基板晶片的制造方法，其中，在上述特定掺杂区域中，Ge浓度为1×1018atoms/cm3以上，并且Si浓度为4×1017atoms/cm3以上。
[31]如上述[20]～[30]中任一项所述的GaN基板晶片的制造方法，其中，在上述第三步骤后具有使上述GaN膜薄化的薄化步骤。
[32]如上述[31]中所述的GaN基板晶片的制造方法，其中，上述薄化步骤前后的上述GaN膜的厚度差为200μm以下。
[33]如上述[20]～[32]中任一项所述的GaN基板晶片的制造方法，其中，上述GaN基板晶片与上述第二c面GaN晶片的偏切方位不同。
[34]如上述[20]～[33]中任一项所述的GaN基板晶片的制造方法，其中，在上述第二步骤与上述第三步骤之间具有将由该第二步骤得到的上述第二c面GaN晶片的Ga极性面进行平坦化的平坦化步骤、进一步通过蚀刻进行粗化的粗化步骤。
[35]
如[31]～[34]中任一项所述的GaN基板晶片的制造方法，其中，在上述薄化步骤中，不进行切片加工而将上述GaN膜进行薄化。
发明的效果
根据本发明，能够提供具有高载流子浓度、高性能的GaN基板晶片。另外，根据本发明，能够提供高效地制造具有高载流子浓度的GaN基板晶片的方法。因此，其可优选用于在具有高载流子浓度的GaN基板上设置器件结构而成的氮化物半导体器件的制造。
附图说明
图1是示出实施方式的GaN基板晶片的立体图。
图2是示出实施方式的GaN基板晶片的截面图。
图3是示出实施方式的GaN基板晶片的截面图。
图4是用于说明使用实施方式的GaN基板晶片的氮化物半导体器件的制造步骤的工艺截面图。
图5是用于说明实施方式的GaN基板晶片制造方法的工艺截面图。
图6是用于说明实施方式的GaN基板晶片制造方法的工艺截面图。
图7是用于说明实施方式的GaN基板晶片制造方法的工艺截面图。
图8是示出HVPE装置的基本构成的示意图。
图9是示出由实施例制作的GaN基板晶片的载流子浓度的图。
具体实施方式
以下对本发明的实施方式进行详细说明。以下记载的构成要素的说明为本发明的实施方式的一例(代表例)，只要不超出其要点，本发明并不限定于这些内容。
本发明中，在表达为“X～Y”(X、Y为任意数字)的情况下，若无特殊声明，则包括“X以上Y以下”的含义，并且包括“优选大于X”和“优选小于Y”的含义。
1.GaN基板晶片
本发明的一个实施方式涉及GaN基板晶片。
实施方式的GaN基板晶片为(0001)取向的GaN晶片，含有设于N极性侧的第一区域以及设于Ga极性侧的第二区域且该第一区域与该第二区域之间夹着再生长界面。该第二区域的最小厚度为20μm以上300μm以下。该第二区域中包含供体杂质的总浓度比该第一区域高的区域。需要说明的是，本说明书中的“杂质”是指GaN基板中含有的Ga元素和N元素以外的成分。
该区域中的至少一部分区域的载流子浓度可以为1×1018cm-3以上、进而为2×1018cm-3以上、进而为3×1018cm-3以上、进而为4×1018cm-3以上、进而为6×1018cm-3以上、进而为8×1018cm-3以上。需要说明的是，在本说明书中提及载流子浓度时，只要不特别声明，是指室温下的载流子浓度。
(0001)取向的GaN晶片是具有(0001)晶面、即具有与c面平行或大致平行的主面(大面积面)的GaN晶片，也被称为c面GaN晶片。
图1和图2中示出了实施方式的GaN基板晶片的一例。图1为立体图，图2为截面图。
图1和图2所示的GaN基板晶片100是仅由GaN结晶构成的自立基板晶片，其2个主面中的一者为N极性面101，另一者为Ga极性面102。
N极性面101与Ga极性面102相互平行。
GaN基板晶片100为(0001)取向，Ga极性面102相对于(0001)晶面的倾斜为10度以下(包括0度)。该倾斜可以为0.2度以上。另外，该倾斜优选为5度以下、更优选为2.5度以下。该倾斜可以为1.5度以下、也可以为1度以下。
GaN基板晶片100的直径通常为45mm以上，也可以为95mm以上、或者145mm以上。代表性地为50～55mm(约2英寸)、100～105mm(约4英寸)、150～155mm(约6英寸)等。
GaN基板晶片100的厚度的优选范围根据直径变化。
GaN基板晶片100的直径为约2英寸时，厚度优选为250μm以上、更优选为300μm以上、进一步优选为350μm以上，并且优选为450μm以下、更优选为400μm以下。
GaN基板晶片100的直径为约4英寸时，厚度优选为350μm以上、更优选为400μm以上，并且优选为750μm以下、更优选为650μm以下、进一步优选为600μm以下。
GaN基板晶片100的直径为约6英寸时，厚度优选为450μm以上、更优选为550μm以上，并且优选为800μm以下、更优选为700μm以下。
如上所述，GaN基板晶片100通常为圆盘状，但在变形例中，主面的形状也可以为正方形、长方形、六边形、八边形、椭圆形等，亦可为不规则形状。在这样的变形例的情况下，也可将上述的直径改称为“作为在主面上穿过重心的直线的最短长度”。
GaN基板晶片100的N极性面101为“背面”，可对其进行镜面精加工，也可以进行粗面或消光精加工。
GaN基板晶片100的Ga极性面102为“正面”，GaN基板晶片100在用于氮化物半导体器件的制造时，通常在Ga极性面102上使氮化物半导体层外延生长。
Ga极性面102可以为保持结晶生长后的状态(as-grown)的表面，但优选为经研磨、CMP(化学机械研磨，Chemical Mechanical Polishing)、蚀刻等加工而进行了平坦化的表面(平坦面)。利用原子力显微镜(AFM)测定的Ga极性面102的均方根(RMS)粗糙度在测定范围2μm×2μm中优选小于5nm、更优选小于2nm、进一步优选小于1nm，也可以小于0.5nm。Ga极性面102也可以为通过切削形成的面，但优选为未经切削而仅实施了研磨、CMP、蚀刻等平坦化的面。
GaN基板晶片100中，在其2个主面之间具有再生长界面103，其以夹着再生长界面103的方式在N极性侧具有第一区域110、在Ga极性侧具有第二区域120。“再生长界面”是指GaN结晶在任意基板上生长时所产生的边界面，其存在例如可以通过对GaN基板晶片的截面进行扫描电子显微镜阴极发光观察或荧光显微镜观察来确认。
再生长界面103优选与Ga极性面102平行，但并非必须如此。再生长界面103相对于Ga极性面102倾斜时，通常第二区域120的厚度在倾斜方向的一端最小，在另一端最大。第二区域120的该一端中的厚度与该另一端的厚度之差优选不超过200μm。
在使用了GaN基板晶片100的氮化物半导体器件的制造过程中，预计最终会除去第一区域110。即，在使用GaN基板晶片100制造的氮化物半导体器件芯片中，预计不包含来自第一区域110的部分。若为这样的使用方式，则对于形成第一区域110的GaN结晶的电学特性没有特别的要求事项。
形成第一区域110的GaN结晶通常利用HVPE生长，因此关于其杂质浓度，满足选自下述(a)～(c)中的一个以上的条件。本说明书中的HVPE是指氢化物气相外延法(HydrideVapor Phase Epitaxy)。
(a)Si浓度为5×1016atoms/cm3以上。
(b)O浓度为3×1016atoms/cm3以下。
(c)H浓度为1×1017atoms/cm3以下。
优选的是，由于形成第一区域110的GaN结晶未进行特意掺杂，因此其Si浓度小于1×1018atoms/cm3。
在利用HVPE生长的未特意掺杂的GaN中，可以使Si浓度为5×1017atoms/cm3以下、O浓度为2×1017atoms/cm3以下、H浓度为5×1016atoms/cm3以下、Si、O和H以外的各杂质的浓度为5×1015atoms/cm3以下。另外，“特意掺杂”是指在使GaN结晶生长的过程中，将对象元素作为原料进行添加。
第二区域120通常利用HVPE在第一区域110上生长。在第一区域110与第二区域120之间存在再生长界面103的原因是由于第一区域110的生长步骤与第二区域120的生长步骤不连续。
第二区域120的最小厚度至少为20μm、优选为40μm以上、更优选为50μm以上，也可以为100μm以上。其理由是由于，在使用GaN基板晶片100的氮化物半导体器件芯片的制造过程中，在从基板晶片100除去第一区域110后，余下的第二区域120可发挥出作为支撑该半导体器件芯片的结构的基板的功能。最小厚度是指厚度最小的部位的厚度。
第二区域120的最小厚度的上限为300μm。
在Ga极性面102与再生长界面103平行、第二区域120的厚度一样时，第二区域120的厚度在全部的部位可视为最小厚度。
第二区域120中，将从GaN基板晶片100的Ga极性面102起处于特定长度L以内的区域定义为主掺杂区域120a。第二区域120按照在至少主掺杂区域120a中供体杂质的总浓度为1×1018atoms/cm3以上的方式进行掺杂。供体杂质的总浓度是将全部种类的供体杂质的浓度相加而得到的浓度。
特定长度L通常至少为1μm，可以为5μm以上、10μm以上、20μm以上、25μm以上、50μm以上、75μm以上、100μm以上、150μm以上、200μm以上等。
主掺杂区域120a的至少一部分中的供体杂质的总浓度优选为2×1018atoms/cm3以上、更优选为3×1018atoms/cm3以上，也可以为4×1018atoms/cm3以上、6×1018atoms/cm3以上、8×1018atoms/cm3以上等。
主掺杂区域120a的至少一部分、优选整体的载流子浓度高于第一区域110。
在优选实施方式中，在使用GaN基板晶片100的半导体器件芯片的制造过程中，按照下述方式确定特定长度L：从GaN基板晶片100除去第一区域110，此外还部分地除去第二区域120，使主掺杂区域120a露出，此时仅由主掺杂区域120a构成的GaN基板仍可支撑该半导体器件芯片的结构。该实施方式中，特定长度L至少为20μm、优选为40μm以上、更优选为50μm以上，也可以为100μm以上。
该优选实施方式中，第二区域120的最小厚度t120优选为特定长度L的1.2倍以下。
该优选实施方式中，优选在主掺杂区域120a内，载流子浓度沿c轴方向的变动小。因此，主掺杂区域120a内的供体杂质的总浓度沿c轴方向的变动基于中位数优选为±25％以内、更优选为±20％以内、进一步优选为±15％以内、进而更优选为±10％以内。
为了避免因过度掺杂所致的结晶品质的明显降低，包括主掺杂区域120a在内的第二区域120中的供体杂质的总浓度可为5×1019atoms/cm3以下、进而可为2×1019atoms/cm3以下。
为了提高载流子浓度而添加至第二区域120中的掺杂剂为供体杂质的理由在于，GaN中，供体通常比受体显示出更高的活化率。活化率是被掺杂的GaN中的载流子浓度相对于掺杂剂浓度的比例。
第二区域120可以含有的供体杂质有Si(硅)、Ge(锗)等14族元素、以及O(氧)、S(硫)等16族元素。
在第二区域120或主掺杂区域120a中以最高浓度含有的供体杂质优选为Si或Ge，这主要是基于如下2个原因。
第一，Si和Ge与O一起为显示出高活化率的供体杂质。
第二，为了得到以高浓度掺杂有O的GaN，需要进行小面生长，与之相对，以高浓度掺杂有Si或Ge的GaN可以通过c面生长而得到。
小面生长是使(0001)取向的GaN膜按照生长表面布满凹坑的方式进行生长的技法。作为对照，使该GaN膜按照生长表面平坦的方式生长的方法为c面生长。
由于穿透位错具有集中在凹坑底的性质，因此在利用小面生长来形成第二区域120的情况下，Ga极性面102中的穿透位错密度的均匀性降低。但是，氮化物半导体器件的制造者偏好穿透位错密度的均匀性高的GaN基板晶片。
从基板晶片100的生产率的方面出发，利用小面生长来形成第二区域120也是不利的。其原因在于，与c面生长的GaN膜相比，小面生长的GaN膜中，为了将表面平坦化而需要更多的加工时间。
在一例中，在主掺杂区域120a中，通过使除Si以外的供体杂质的总浓度为Si浓度的10％以下、进而为5％以下、进而为1％以下，能够通过Si浓度的调节来控制该区域中的载流子浓度。
作为优选方式，将主掺杂区域120a利用Ge掺杂、其浓度为1×1018atoms/cm3以上时，该区域的Si浓度优选为4×1017atoms/cm3以上。
第二区域120通常利用HVPE生长，因此关于其杂质浓度，满足选自下述(a’)～(c’)中的一个以上的条件。需要说明的是，第二区域120的条件可与上述第一区域110的条件独立，即相互可以为相同的条件、也可以为不同的条件。
(a’)Si浓度为5×1016atoms/cm3以上。
(b’)O浓度为3×1016atoms/cm3以下。
(c’)H浓度为1×1017atoms/cm3以下。
在一例中，如图3所示，第一区域110与第二区域120之间的再生长界面103可以为粗面。例如，在使第二区域120生长前，在通过蚀刻将第一区域110的表面进行粗面化时，再生长界面103可形成粗面。将与再生长界面103垂直地从第一区域110朝向第二区域120的方向作为高度方向，将该再生长界面中的最高点与最低点之间的高低差作为该再生长界面的粗糙度r时，该粗糙度r例如可为0.3μm以上12μm以下。
GaN基板晶片100的Ga极性面102中的位错密度可以为再生长界面103附近中的第一区域110的位错密度的0.5倍以上且小于2倍、2倍以上且小于5倍、或者5倍以上且小于10倍。作为用于使Ga极性面102的位错密度为上述范围内的方法，可以举出使再生长界面103为粗面的方法。“再生长界面103附近”是指从再生长界面103向Ga极性面102侧到1μm的区域。再生长界面103为粗面的情况下，以该再生长界面的最高点为基准。
此外，尽管在图1～3中未示出，但GaN基板晶片100的边缘也可以进行倒角。另外，基板晶片100可以根据需要实施表示结晶方位的定位平边或切口、用于容易识别正面和背面的指示平边等各种标记。
使用GaN基板晶片100制造的半导体器件实质上为氮化物半导体器件。氮化物半导体器件是由氮化物半导体形成器件结构的主要部分的半导体器件。
氮化物半导体也被称为氮化物系III-V族化合物半导体、III族氮化物系化合物半导体、GaN系半导体等，除了包含GaN以外，还包含GaN的镓的一部分或全部被其他的周期表第13族元素(B、Al、In等)取代而成的化合物。
可使用GaN基板晶片100制造的氮化物半导体器件的种类没有限定，作为一例，可以举出激光二极管(LD)、发光二极管(LED)等发光器件、以及整流器、双极性晶体管、场效应晶体管、高电子迁移率晶体管(HEMT)等电子器件。
在使用GaN基板晶片100制造氮化物半导体器件时，在如图4(a)所示准备GaN基板晶片100后，在该Ga极性面102上如图4(b)所示利用有机金属气相生长法(MOVPE)使例如至少包含n型氮化物半导体层310和p型氮化物半导体层320的外延膜300生长，由此形成外延晶片。
在实施了可包括蚀刻加工、离子注入、电极形成、保护膜形成等的半导体工艺后，外延晶片经切割而成为氮化物半导体器件芯片，但为了在切割前使外延晶片薄化，通常如图4(c)所示利用磨削、蚀刻等方法除去GaN基板晶片100的第一区域110。
该薄化加工也可以按照在外延晶片的外周部残留环状的厚部的方式来进行。即，可以仅在外延晶片的除外周部以外的部分除去GaN基板晶片100的第一区域110。
图4(c)中，按照主掺杂区域120a在薄化后的外延晶片的N极性面侧露出的方式从GaN基板晶片100也部分地除去第二区域120，仅残留主掺杂区域120a。可以在露出的主掺杂区域120a的表面形成电极后对外延晶片300进行切割。
2.GaN基板晶片的制造方法
接着对作为本发明的另一实施方式的GaN基板晶片的制造方法进行说明。以下记载的制造方法是作为上述本发明的一个实施方式的制造GaN基板晶片的一个优选方式。另外，通过以下记载的GaN基板晶片的制造方法得到的GaN基板晶片的优选方式可以举出上述的GaN基板晶片。
实施方式的上述GaN基板晶片100优选可使用以下说明的方法来制造。该方法适用于以夹着再生长界面的方式具有N极性侧和Ga极性侧的GaN基板晶片的制造，具有下述步骤。
(ii’)第二步骤，使(0001)取向的第二GaN厚膜利用HVPE在基板上生长后，通过将该第二GaN厚膜切片而得到第二c面GaN晶片；以及
(iii’)第三步骤，在该第二c面GaN晶片上利用HVPE使(0001)取向的厚度500μm以下的GaN膜生长；该GaN膜设有供体杂质的总浓度高于该第二c面GaN晶片的区域。
进而，作为上述第二步骤中的制造基板的步骤，优选为包括第一步骤在内的以下步骤。因此，下述第一步骤为任选的。
(i)第一步骤，利用HVPE使由未特意掺杂的GaN构成的(0001)取向的第一GaN厚膜在晶种晶片上生长，并且对该第一GaN厚膜进行加工，得到至少1片第一c面GaN晶片。
(ii)第二步骤，利用HVPE使由未特意掺杂的GaN构成的(0001)取向的第二GaN厚膜在由第一步骤得到的第一c面GaN晶片上生长，并且由该第二GaN厚膜切出第二c面GaN晶片。
(iii)第三步骤，利用HVPE使(0001)取向的厚度500μm以下的GaN膜在由第二步骤得到的第二c面GaN晶片上生长，得到层积结构体。但是，该GaN膜的至少一部分按照供体杂质的总浓度高于第二c面GaN晶片的方式进行掺杂。
本说明书中的“晶片上”与“晶片的表面”含义相同。
以下对上述第一步骤至第三步骤更详细地进行说明。
第一步骤中，准备图5(a)所示的晶种晶片1，之后在其上如图5(b)所示利用HVPE使由未特意掺杂的GaN构成的(0001)取向的第一GaN厚膜2生长。进而如图5(c)所示通过对第一GaN厚膜2进行加工而得到至少1片第一c面GaN晶片3。
晶种晶片1的一例为c面蓝宝石晶片，优选可以在主面设置剥离层。例如，可以在c面蓝宝石晶片上利用MOVPE隔着低温缓冲层使厚度为数百nm的GaN层生长，进一步在该GaN层上利用真空蒸镀形成厚度为数十纳米的Ti(钛)层，之后在80％的H2(氢气)和20％的NH3(氨)的混合气体中在例如1060℃下进行30分钟退火，由此形成带剥离层的c面蓝宝石晶片。
晶种晶片1也可以为利用其他步骤制造的c面GaN晶片。
第一GaN厚膜2生长成下述程度的厚度：通过对该第一GaN厚膜2加工而能够制作出至少1片自立的c面GaN晶片。在优选的示例中，使第一GaN厚膜2生长成数mm以上的厚度，从其中切出至少2片的第一c面GaN晶片3。
图6(a)为示出由第一步骤制作的第一c面GaN晶片3中的一片的截面图。但是，第一c面GaN晶片3并不限于通过第一步骤得到。
第二步骤中，如图6(b)所示，在第一c面GaN晶片3的Ga极性面上利用HVPE使由未特意掺杂的GaN构成的(0001)取向的第二GaN厚膜4生长，接着如图6(c)所示从该第二GaN厚膜4切出第二c面GaN晶片5。第二GaN厚膜4生长成通过对该第二GaN厚膜4加工而能够制作出至少1片第二c面GaN晶片5的程度的厚度。在优选的示例中，使第二GaN厚膜4生长成数mm以上的厚度，从其中切出至少2片第二c面GaN晶片5。
如图7(a)的截面图所示，第二c面GaN晶片5具有相互平行的N极性面和Ga极性面作为主面。
在制造实施方式的上述GaN基板晶片100的情况下，在第二步骤中从第二GaN厚膜4切出第二c面GaN晶片5时，优选使第二GaN晶片5中的Ga极性面相对于(0001)晶面的倾斜角度(偏切角)和倾斜方向(偏切方向)与GaN基板晶片100应具有的偏切角和偏切方向相同，但并非必须如此。
GaN基板晶片100应具有的偏切方位根据使用GaN基板晶片100的半导体器件的制造者的要求而各不相同，但在与之相应地准备具有各种偏切方位的第二c面GaN晶片5时，可能会带来GaN基板晶片100的生产效率的降低。还需要注意可根据第二c面GaN晶片5的偏切方位来改变在下述第三步骤中利用HVPE使GaN膜6在第二c面GaN晶片5上生长时的最佳条件。
第二c面GaN晶片5的初期厚度t5i可以比在氮化物半导体器件的制造中使用的GaN基板晶片通常具有的厚度薄。其原因在于，与需要经历包括多个步骤的半导体工艺的GaN基板晶片不同，第二c面GaN晶片5只要在截至下述第三步骤之前不发生破损即可。
例如，第二c面GaN晶片5的直径为约2英寸时，其初期厚度t5i优选为300μm以下，可以为250μm以下、进而为200μm以下。
通过减小第二c面GaN晶片5的初期厚度t5i，可增加从第二GaN厚膜4切割得到的第二c面GaN晶片5的片数。
在第三步骤中，如图7(b)所示，在第二c面GaN晶片5的Ga极性面上利用HVPE使(0001)取向的厚度500μm以下的GaN膜6生长，得到层积结构体。此时，在第二c面GaN晶片5与GaN膜6之间形成再生长界面。
通常，第二c面GaN晶片5的Ga极性面在生长GaN膜6前适宜地使用磨削、研磨、CMP等技法而加工成平坦状(平坦化步骤)。
在一例中，可以将第二c面GaN晶片5的Ga极性面平坦化后，进一步利用蚀刻加工成粗面(粗化步骤)，之后使GaN膜6生长。
第二c面GaN晶片5的位错密度为106cm-2的前半段以下时，即使将该Ga极性面粗化，在其上生长的GaN膜6的位错密度也不会显著降低。当然，GaN膜6的位错密度与第二c面GaN晶片5为同等程度以上，具体地说，为第二c面GaN晶片5的Ga极性面的位错密度的0.5倍以上且小于2倍、或者为比此更高的值。
将第二c面GaN晶片5的Ga极性面粗化时的优点在于通过GaN膜6的生长形成的层积结构体不容易破裂，裂纹发生频率可低于未将该Ga极性面粗化时的十分之一。
在蚀刻气体使用HCl(氯化氢)时，能够在不使用蚀刻掩模的情况下将GaN的Ga极性面粗化。若在GaN膜6的生长中使用的HVPE装置设置蚀刻用的HCl供给管线，则能够在该HVPE装置的反应器内在GaN膜6即将生长前将第二c面GaN晶片5的Ga极性面粗化。
蚀刻气体使用HCl时的优选蚀刻条件如下。
HCl分压例如为0.002～0.05atm。
H2分压例如为0.2～0.8atm。
NH3分压例如为0.01～0.05atm。通过流通NH3，将GaN的Ga极性面更均匀地粗化。
蚀刻温度例如为900～1050℃。
蚀刻时间例如为1～60分钟。
将蚀刻后的第二c面GaN晶片的Ga极性面的粗糙度定义为最高点与最低点之间的高低差时，该粗糙度例如可以为0.3～12μm。
在使用HCl的蚀刻中，在将蚀刻时间以外的条件固定时，第二c面GaN晶片的Ga极性面的粗糙度随着蚀刻时间趋于增大。
奇妙的是，在将Ga极性面按照粗糙度为0.6～12μm的方式利用HCl蚀刻时，在其上生长的GaN膜6的位错密度比第二c面GaN晶片5的位错密度高数倍至最大10倍的程度。因此，在也考虑制造效率时，蚀刻气体使用HCl时的蚀刻时间优选按照Ga极性面的粗糙度不大于0.5μm的方式进行设定。
例如，在HCl分压0.01～0.02atm、H2分压0.05～0.08atm、NH3分压0.01～0.03atm、温度970～1000℃的条件下对第二c面GaN晶片5的Ga极性面进行蚀刻时的优选蚀刻时间为5分钟以下。
在一例中，可以将第二c面GaN晶片5的Ga极性面利用光刻技法形成图案化的蚀刻掩模，之后通过干式蚀刻制成粗面。点阵图案和网格图案是蚀刻掩模的合适图案的代表例。干式蚀刻可以为蚀刻气体使用Cl2(氯气)或含氯化合物的RIE(反应性离子蚀刻)。
在GaN膜6中设有按照供体杂质的总浓度高于第二c面GaN晶片5的方式进行了掺杂的部分。该部分的至少一部分中的载流子浓度可以为1×1018cm-3以上、进而为2×1018cm-3以上、进而为3×1018cm-3以上、进而为4×1018cm-3以上、进而为6×1018cm-3以上、进而为8×1018cm-3以上。优选使用的供体杂质为Si和Ge。
在优选例中，可以在GaN膜6设置特定掺杂区域6a。特定掺杂区域6a为下述区域：其上端([0001]侧的一端)为GaN膜6的上表面，c轴方向的区域长度优选为1μm以上，并且区域内的供体杂质的总浓度为1×1018atoms/cm3以上。换言之，该区域长度是指供体杂质的总浓度为1×1018atoms/cm3以上的区域的厚度(厚度方向的高度)。
特定掺杂区域6a的c轴方向的区域长度可以为5μm以上、10μm以上、20μm以上、25μm以上、50μm以上、75μm以上、100μm以上、150μm以上、200μm以上等。
特定掺杂区域6a的供体杂质的总浓度优选为2×1018atoms/cm3以上、更优选为3×1018atoms/cm3以上，也可以为4×1018atoms/cm3以上、6×1018atoms/cm3以上、8×1018atoms/cm3以上等。
特定掺杂区域6a的至少一部分、优选整体中的载流子浓度高于第二c面GaN晶片5。
优选实施方式中，可使设于GaN膜6的特定掺杂区域6a的c轴方向的区域长度为20μm以上、50μm以上、100μm以上等，以使得能够在所要制造的GaN基板晶片的Ga极性侧以20μm以上、50μm以上、100μm以上等的厚度设置具有充分的载流子浓度的区域。
该优选实施方式中，优选在特定掺杂区域6a内载流子浓度沿c轴方向无变动。因此，特定掺杂区域6a内的供体杂质的总浓度沿c轴方向的变动基于中位数优选为±25％以内、更优选为±20％以内、进一步优选为±15％以内、进而更优选为±10％以内。
GaN膜6可以在特定掺杂区域6a与第二c面GaN晶片5之间具有中间区域6b。中间区域6b中，关于掺杂也没有任何限制。例如，中间区域6b可以仅一部分进行特意掺杂。此处的中间区域相当于GaN膜6中的不属于特定掺杂区域6a的区域。即，中间区域的供体杂质的总浓度小于1×1018atoms/cm3。
在一例中，可以将与添加到特定掺杂区域6a的掺杂剂相同种类的掺杂剂至少部分地添加到中间区域6b，进而可以使该掺杂剂的浓度在中间区域6b内随着接近特定掺杂区域6a而连续地或阶段性地增加。
中间区域6b的厚度按照特定掺杂区域6a与中间区域6b合在一起的GaN膜6的厚度不超过500μm的方式进行设定即可，优选为50μm以下、更优选为40μm以下、进一步优选为20μm以下，可以为10μm以下。
在一例中，在特定掺杂区域6a中，通过使除Si以外的供体杂质的总浓度为Si浓度的10％以下、进而为5％以下、进而为1％以下，可通过Si浓度的调节来控制该区域中的载流子浓度。
特定掺杂区域6a利用Ge掺杂、其浓度为1×1018atoms/cm3以上时，该区域中的Si浓度优选为4×1017atoms/cm3以上。
为了避免因过度掺杂所致的结晶品质的显著降低，GaN膜6中的供体杂质的总浓度的最大值可以为5×1019atoms/cm3以下、进而为2×1019atoms/cm3以下、进而为1×1019atoms/cm3以下。
在制造实施方式的上述GaN基板晶片100的情况下，GaN膜6的生长厚度t6g可考虑该GaN基板晶片的第二区域120的设计厚度在20μm至500μm之间进行设定。
GaN膜6的生长厚度t6g可以与所要制造的GaN基板晶片中的第二区域120的设计厚度相同，优选大于该设计厚度。这是由于这样能够在后续的薄化步骤中进行GaN膜6表面的平坦化加工。这种情况下，GaN膜6的生长厚度t6g比该第二区域120的设计厚度优选大50μm以上、更优选大100μm以上，并且优选不会超过该设计厚度200μm以上。换言之，优选薄化步骤前后的GaN膜6的厚度差为200μm以下。
GaN膜6的生长厚度t6g比第二区域120的设计厚度大50μm以上时，在后续的薄化步骤中，GaN膜6的厚度减少50μm以上。换言之，薄化步骤前后的GaN膜6的厚度差为50μm以上。
由于生长厚度t6g不超过500μm，因此GaN膜6能够在较短时间内形成，因此不用担心作为副产物的NH4Cl(氯化铵)堵塞HVPE装置的排气系统，能够一次性在多个第二c面GaN晶片5上生长GaN膜6。由此，能够使第三步骤中的生产能力非常高。
进而，形成GaN膜6所需要的时间短还能够有助于削减HVPE反应器的清洗和维护的相关成本。其原因在于，在HVPE反应器中，1次生长步骤所需要的时间短则劣化的进行缓慢，可延长使用寿命。
在第三步骤后，根据需要，如图7(c)所示，进行使第三步骤中得到的层积结构体薄化的薄化步骤。
图7(c)中，第二c面GaN晶片5的厚度从初期厚度t5i减小到最终厚度t5f，并且GaN膜6的厚度从生长厚度t6g减小到最终厚度t6f，但在薄化步骤中，也可以仅对第二c面GaN晶片5和GaN膜6中的任一者进行加工。
在制造实施方式的上述GaN基板晶片100的情况下，在薄化步骤中，将第二c面GaN晶片5和GaN膜6的厚度减小至与该GaN基板晶片中的第一区域110和第二区域120的设计厚度分别一致。
薄化步骤中的第二c面GaN晶片5和/或GaN膜6的加工中使用的技法可以从磨削、磨光、CMP、干式蚀刻、湿式蚀刻等中适宜地选择。
在所要制造的GaN基板晶片100的偏切方位与第二c面GaN晶片5的偏切方位相同时，作为面方位的基准，可以使用所要加工的层积结构体的N极性面、即第二c面GaN晶片5的背面。
在所要制造的GaN基板晶片100的偏切方位与第二c面GaN晶片5的偏切方位不同时、即偏切角与偏切方向的至少任一者不同时，利用X射线衍射装置确认所要加工的层积结构体的晶体取向。
通过使用以上说明的制造方法，能够成品率良好地生产出实施方式的GaN基板晶片100。
其原因在于上述制造方法中不存在利用HVPE使特意掺杂的GaN厚膜生长至mm数量级的厚度的步骤、以及将这样生长的GaN厚膜进行切片加工的步骤。
在第一步骤和第二步骤中，可以利用HVPE使GaN厚膜生长成mm数量级的厚度，但由这些步骤生长出的第一GaN厚膜2和第二GaN厚膜4由于未进行特意掺杂，因此在生长中不容易产生形态异常或裂纹，并且切片中破裂的频率也低。
另一方面，第三步骤中生长的GaN膜6进行了特意掺杂，但GaN膜6的生长厚度只不过为500μm以下，因此在生长中不容易产生形态异常或裂纹。而且GaN膜6不需要切片加工。即，上述薄化步骤中不需要实施切片加工。特别优选第三步骤中形成的GaN膜6在不进行切片加工的情况下经历薄化步骤。
此外，根据以上说明的制造方法，能够减小GaN基板晶片100的主面内的偏切角的偏差。
其原因在于，在未进行特意掺杂的第一c面GaN晶片3上，未进行特意掺杂而同质外延生长的第二GaN厚膜4的翘曲能够极小，因此在从该第二GaN厚膜4切出的第二c面GaN晶片5中，可使偏切角的偏差变得极小。在第三步骤中GaN膜6在第二c面GaN晶片5上的层积所致的翘曲的变化小，这是由于GaN膜6的生长厚度小、为500μm以下。
下面参照图8对于在利用上述方法制造GaN基板晶片100时可在第一步骤～第三步骤中使用的HVPE装置进行说明。
图8所示的HVPE装置10具备热壁式反应器11、配置在该反应器内的镓积存部12和基座13、以及配置在该反应器的外部的第一加热器14和第二加热器15。第一加热器14和第二加热器15分别以环状包围反应器11。
反应器11为石英管腔室。反应器11内具有主要利用第一加热器14加热的第一区Z1、以及主要利用第二加热器15加热的第二区Z2。排气管PE与第二区Z2侧的反应器端连接。
配置在第一区Z1的镓积存部12为具有气体入口和气体出口的石英容器。
配置在第二区Z2的基座13例如由石墨形成。可以任选设置使基座13旋转的机构。
为了利用HVPE装置10使GaN生长，将晶种置于基座13上，之后利用第一加热器14和第二加热器15对反应器11内进行加热，同时使利用载气稀释的NH3(氨)通过氨导入管P1供给至第二区Z2，并且使利用载气稀释的HCl(氯化氢)通过氯化氢导入管P2供给至镓积存部12。该HCl与镓积存部12中的金属镓反应，所生成的GaCl(氯化镓)通过氯化镓导入管P3被运送到第二区Z2。
在第二区Z2中NH3与GaCl发生反应，所生成的GaN在置于基座13上的晶种上结晶化。
在将生长的GaN进行掺杂时，将利用载气稀释的掺杂气体通过掺杂剂导入管P4导向反应器11内的第二区Z2。
氨导入管P1、氯化氢导入管P2、氯化镓导入管P3和掺杂剂导入管P4中，配置于反应器11内的部分利用石英形成。
分别对NH3、HCl和掺杂气体进行稀释的载气优选使用H2(氢气)、N2(氮气)或者H2与N2的混合气体。
使用HVPE装置10使GaN生长时的优选条件如下。
镓积存部的温度例如为500～1000℃、优选为700℃以上，并且优选为900℃以下。
基座温度例如为900～1100℃、优选为930℃以上、更优选为950℃以上，并且优选为1050℃以下、更优选为1020℃以下。
反应器内的NH3分压与GaCl分压之比即V/III比例如为1～20、优选为2以上、更优选为3以上，并且优选为10以下。
V/III比过大或过小均是GaN的生长表面的形态劣化的原因。生长表面的形态劣化可能成为结晶品质降低的原因。
某一种杂质向GaN结晶中的掺入效率高度依赖于生长表面的晶体取向。在生长表面的形态不佳的条件下生长的GaN结晶的内部，该杂质的浓度的均匀性降低。这是由于在形态差的生长表面存在各种方位的小面。
向GaN结晶中的掺入效率根据生长表面的晶体取向而不同的杂质的代表例为O(氧)，但本发明人发现，Ge(锗)也具有同样的倾向。如下文所述，在第三步骤中将GaN膜6进行Ge掺杂时，不过度降低载气中的H2的摩尔比为佳与该情况相关。
另外，使用过低的V/III比时，会使所生长的GaN结晶的氮空孔浓度增加。氮空孔对于GaN结晶或使用其的GaN基板、或者在该GaN基板上形成的氮化物半导体器件所带来的影响目前尚未明确，可以认为由于是点缺陷，因此应尽可能降低浓度。
GaN的生长速率可以将反应器内的NH3分压与GaCl分压的乘积作为参数来进行控制。该速率例如为20～200μm/h，特别是在第三步骤中使GaN膜6生长时，优选为120μm/h以下、更优选为100μm/h以下、进一步优选为80μm/h以下。这是由于，若生长速率过高，则所生长的GaN的表面形态会劣化。
在第三步骤中对GaN膜6进行特意掺杂时，为了防止生长表面的形态劣化，优选从供给开始起用时数分钟至数十分钟将掺杂气体的供给速率缓慢地增加至规定值。
出于同样的理由，掺杂气体的供给优选在GaN膜6生长了至少几微米的时刻开始。
用于Si掺杂的掺杂气体可以优选使用SiH4(硅烷)、SiH3Cl(一氯硅烷)、SiH2Cls(二氯硅烷)、SiHCl3(三氯硅烷)或SiCl4(四氯硅烷)。
用于Ge掺杂的掺杂气体可以优选使用GeH4(锗烷)、GeH3Cl(一氯锗烷)、GeH2Cls(二氯锗烷)、GeHCl3(三氯锗烷)或GeCl4(四氯锗烷)。
载气中的H2的摩尔比会对生长的GaN的杂质浓度带来影响。此处所说的载气中的H2的摩尔比基于从反应器外向反应器内以载气的形式供给的各种气体的流量而计算出。
在从利用HVPE在蓝宝石基板上生长的GaN结晶切出的c面GaN晶片的Ga极性面上采用相同的V/III比以大致相同的生长速率利用HVPE使Si或Ge掺杂GaN生长，调查Si或Ge掺杂GaN的杂质浓度如何根据载气中的H2的摩尔比发生变化，将结果示于下表1。
[表1]
表1
Figure BDA0003284609210000211
由表1可知，载气仅为N2时，Si掺杂GaN的O浓度为Si浓度的10％以下。由于Si以外的供体实质上仅为O，因此其相当于除Si以外的供体的总浓度为Si浓度的10％以下。若提高载气中的H2的摩尔比，则Si掺杂GaN的O浓度进一步降低，该摩尔比为0.7时，其小于Si浓度的1％。
另一方面，在Ge掺杂GaN中，在载气中的H2的摩尔比为0(零)时，与该摩尔比为0.7相比，Ge浓度高10倍以上，并且Ge浓度相对于Si浓度之比也进一步增高。因此，乍看之下似乎优选载气中的H2的摩尔比低。
但是，本发明人已确认，在载气中的H2的摩尔比为0时和为0.7时，前者的O浓度高1个数量级，由此可知，在使用前者的条件时，GaN的生长表面形态差、Ge浓度高的原因基于此。在载气中的H2的摩尔比过低的条件下，Ge浓度的均匀性低的GaN结晶生长。
因此，在使Ge掺杂GaN生长时，优选使载气中的H2的摩尔比为0.3～0.7左右，这样生长出的Ge掺杂GaN中，Ge浓度为1×1018atoms/cm3以上时，Si浓度为4×1017atoms/cm3以上。
在利用Si和Ge中的任一者进行掺杂时，在提高载气中的H2的摩尔比时，利用HVPE生长的GaN的O浓度均趋于降低，可以为2×1016atoms/cm3以下、进而为1×1016atoms/cm3以下。这是由于生长中的表面形态得到了改善。
使用HVPE装置10生长的GaN中，即使在未进行特意掺杂时，也能够以可利用SIMS检测的浓度含有O和Si。Si源是反应器和反应器内的配管中使用的石英(SiO2)，O源是该石英与残留或侵入反应器内的水分中的任一者或两者。
图8中包含省略图示的部件，配置在反应器11内的部件中，除了石英和碳以外，还可以使用由SiC(碳化硅)、SiNx(氮化硅)、BN(氮化硼)、氧化铝、W(钨)、Mo(钼)等形成的部件。如此，使用HVPE装置10生长的GaN中，只要未进行特意掺杂，则除Si、O和H以外的各杂质的浓度能够为5×1015atoms/cm3以下。
实施例
以下示出实施例更具体地说明本发明。但是，本发明并不限于这些实施例，可以在不脱离本发明的技术思想的范围内进行各种应用。
[实施例]
<第二c面GaN晶片的制作(第二步骤)>
首先将GaN晶种设置于HVPE装置的基座上。作为GaN晶种，使用利用MOCVD(有机金属化学气相沉积法)制作的蓝宝石上的GaN模板基板，使c面侧为生长面。
接着，一边将N2、H2和NH3按照各自的分压为0.67atm、0.31atm和0.02atm的方式供给到反应器内，一边通过设于反应器外侧的加热器将反应器内进行加热。
在基座温度达到1000℃后，将基座温度保持一定，使GaN生长。将镓积存部的温度设定于900℃。生长时供给至反应器内的载气中，69摩尔％为H2，其余为N2。
将GaCl和NH3按照各自的分压为7.9×10-3atm和0.024atm的方式供给到反应器内，使不含有供体杂质的第二GaN厚膜生长至约2.5mm的厚度。由厚度和生长时间计算出的第二GaN厚膜的生长速率为约40μm/h。
接着，将该GaN厚膜与c面平行地切割，得到晶片，之后对于该晶片的Ga极性面实施基于磨削的平坦化及其后的CMP精加工。通过蚀刻除去该晶片的N极性面侧的切片损伤。进一步对晶片进行切割，由此制作厚度350μm的不含有供体杂质的第二c面GaN晶片。
需要说明的是，若通过延长生长时间而使第二GaN厚膜的厚度增厚，则能够得到2片以上的第二c面GaN晶片。
<GaN基板晶片的制作(第三步骤)>
以上述第二c面GaN晶片作为晶种、以c面侧作为生长面置于HVPE装置的基座上。
接着，一边将N2、H2和NH3按照各自的分压为0.25atm、0.73atm和0.02atm的方式供给到反应器内，一边通过设于反应器外侧的加热器将反应器内进行加热。
在基座温度达到1000℃后，将基座温度保持一定，使GaN生长。将镓积存部的温度设定于900℃。生长时供给至反应器内的载气中，73摩尔％为H2、其余为N2。
在生长刚开始后的1分钟，作为粗面化，将HCl和NH3按照各自的分压为1.7×10- 2atm和0.024atm的方式供给到反应器内，不特意供给掺杂气体。
在粗面化之后的60分钟，将GaCl和NH3按照各自的分压为7.9×10-3atm和0.024atm的方式供给到反应器内，不特意供给掺杂气体。
生长开始61分钟后，开始向反应器内供给SiH2Cl2。用时5分钟使SiH2Cl2的供给速率缓慢地增加。
在SiH2Cl2的供给速率达到规定值后，将GaCl、NH3和SiH2Cl2按照各自的分压为7.9×10-3atm、0.024atm和1.9×10-8atm的方式供给到反应器内，使掺杂了Si作为供体杂质的GaN膜生长至约0.4mm的厚度。对于GaN膜的面不进行切割而进行研磨，由此进行精加工，得到直径约60mm的Si掺杂GaN基板晶片。
由厚度和生长时间计算出的Si掺杂GaN膜的生长速率为约40μm/h。
通过上述制造方法得到的GaN基板晶片是具有再生长界面并在N极性侧具有第一区域、在Ga极性侧具有第二区域的2层基板，Ga极性侧即GaN膜的载流子浓度为4.0×1018cm-3。如图9所示，Ga极性侧在整个面上的载流子浓度为1.0×1018cm-3以上，若除去端部，则大致稳定在4.0×1018cm-3。另外，未观察到裂纹的产生和表面粗糙。
[参考例]
在上述实施例中，将掺杂有Si的GaN膜的生长时间延长至约6倍，由此使GaN膜的厚度为约2.5mm。所得到的GaN基板晶片(2层基板)中，确认到了异常生长部的产生。此处所说的异常生长部是指在基板面内的几个部分中，分散地观察到了因SiNx引起的深坑。
以上采用实施方式对本发明进行了具体说明，但各实施方式以示例的方式提出，并不限定本发明的范围。本说明书所记载的各实施方式可以在不脱离发明宗旨的范围内进行各种变形，并且在可实施的范围内，可与由其他实施方式说明的特征进行组合。
符号的说明
1 晶种晶片
2 第一GaN厚膜
3 第一c面GaN晶片
4 第二GaN厚膜
5 第二c面GaN晶片
6 GaN膜
6a 特定掺杂区域
6b 中间区域
10 HVPE装置
11 反应器
12 镓积存部
13 基座
14 第一加热器
15 第二加热器
100 GaN基板晶片
101 N极性面
102 Ga极性面
103 再生长界面
110 第一区域
120 第二区域
120a 主掺杂区域
200 外延膜
210 n型氮化物半导体层
220 p型氮化物半导体层
L 特定长度

Claims (35)

1.一种GaN基板晶片，其是(0001)取向的GaN基板晶片，其中，该GaN基板晶片具有设于N极性侧的第一区域以及设于Ga极性侧的第二区域且该第一区域与该第二区域之间夹着再生长界面，该第二区域的最小厚度为20μm以上300μm以下，该第二区域中包含供体杂质总浓度比该第一区域高的区域。
2.如权利要求1所述的GaN基板晶片，其中，供体杂质总浓度比所述第一区域高的区域中的至少一部分区域的载流子浓度为1×1018cm-3以上。
3.如权利要求1或2所述的GaN基板晶片，其中，所述GaN基板晶片满足选自下述(1)～(3)中的任一条件：
(1)具有50mm以上55mm以下的直径和250μm以上450μm以下的厚度；
(2)具有100mm以上105mm以下的直径和350μm以上750μm以下的厚度；
(3)具有150mm以上155mm以下的直径和450μm以上800μm以下的厚度。
4.如权利要求1～3中任一项所述的GaN基板晶片，其中，所述第二区域具有供体杂质总浓度为1×1018atoms/cm3以上的主掺杂区域。
5.如权利要求4所述的GaN基板晶片，其中，在所述第二区域中，从GaN极性侧的主面起特定长度以内的区域为所述主掺杂区域，并且该特定长度为1μm以上。
6.如权利要求5所述的GaN基板晶片，其中，所述第二区域的最小厚度为所述特定长度的1.2倍以下。
7.如权利要求4～6中任一项所述的GaN基板晶片，其中，在所述主掺杂区域，供体杂质总浓度沿c轴方向的变动为中位数的±25％的范围内。
8.如权利要求1～7中任一项所述的GaN基板晶片，其中，在所述第二区域以最高浓度含有的杂质为Si或Ge。
9.如权利要求4～7中任一项所述的GaN基板晶片，其中，在所述主掺杂区域以最高浓度含有的杂质为Si或Ge。
10.如权利要求4～9中任一项所述的GaN基板晶片，其中，在所述主掺杂区域，除Si以外的供体杂质的总浓度为Si浓度的10％以下。
11.如权利要求4～10中任一项所述的GaN基板晶片，其中，在所述主掺杂区域，Ge浓度为1×1018atoms/cm3以上，并且Si浓度为4×1017atoms/cm3以上。
12.如权利要求1～11中任一项所述的GaN基板晶片，其中，所述第一区域和第二区域中的至少任一区域的杂质浓度满足选自下述(a)～(c)中的一个以上的条件：
(a)Si浓度为5×1016atoms/cm3以上；
(b)O浓度为3×1016atoms/cm3以下；
(c)H浓度为1×1017atoms/cm3以下。
13.如权利要求1～12中任一项所述的GaN基板晶片，其中，在所述第一区域，Si浓度小于1×1018atoms/cm3。
14.如权利要求1～13中任一项所述的GaN基板晶片，其中，所述再生长界面为粗面。
15.如权利要求1～14中任一项所述的GaN基板晶片，其中，Ga极性侧的主面的位错密度为所述再生长界面附近中的所述第一区域的位错密度的0.5倍以上且小于2倍。
16.如权利要求1～15中任一项所述的GaN基板晶片，其中，Ga极性侧的主面为平坦面。
17.一种外延晶片，其具有权利要求1～16中任一项所述的GaN基板晶片、以及在该GaN基板晶片的Ga极性面上外延生长的氮化物半导体层。
18.一种外延晶片的制造方法，其具有下述步骤：准备权利要求1～16中任一项所述的GaN基板晶片的步骤；以及在该GaN基板晶片的Ga极性面上生长氮化物半导体层而得到外延晶片的步骤。
19.一种半导体器件的制造方法，其具有下述步骤：准备权利要求1～16中任一项所述的GaN基板晶片的步骤；在该GaN基板晶片的Ga极性面上生长氮化物半导体层而得到外延晶片的步骤；以及除去所述GaN基板晶片的所述第一区域的至少一部分的步骤。
20.一种GaN基板晶片的制造方法，其具有下述步骤：
第二步骤，利用HVPE在基板上生长(0001)取向的第二GaN厚膜，之后通过将该第二GaN厚膜切片而得到第二c面GaN晶片，以及
第三步骤，利用HVPE在该第二c面GaN晶片上生长(0001)取向的厚度500μm以下的GaN膜，并且
该GaN膜具有供体杂质的总浓度高于该第二c面GaN晶片的区域。
21.一种GaN基板晶片的制造方法，其是制造具有设于N极性侧的第一区域以及设于Ga极性侧的第二区域且该第一区域与该第二区域之间夹着再生长界面的GaN基板晶片的方法，其中，该方法具有下述步骤：
(i)第一步骤，利用HVPE在晶种晶片上生长由未特意掺杂的GaN构成的(0001)取向的第一GaN厚膜，之后由该第一GaN厚膜得到至少1片第一c面GaN晶片，
(ii)第二步骤，利用HVPE在该第一c面GaN晶片上生长由未特意掺杂的GaN构成的(0001)取向的第二GaN厚膜，之后通过将该第二GaN厚膜切片而得到第二c面GaN晶片，以及
(iii)第三步骤，利用HVPE在该第二c面GaN晶片上生长(0001)取向的厚度500μm以下的GaN膜，并且
该GaN膜具有供体杂质的总浓度高于该第二c面GaN晶片的区域。
22.如权利要求20或21所述的GaN基板晶片的制造方法，其中，供体杂质的总浓度高于所述第二c面GaN晶片的区域中的至少一部分区域的载流子浓度为1×1018cm-3以上。
23.如权利要求20～22中任一项所述的GaN基板晶片的制造方法，其中，所述GaN基板晶片满足选自下述(1)～(3)中的任一条件：
(1)具有50mm以上55mm以下的直径和250μm以上450μm以下的厚度；
(2)具有100mm以上105mm以下的直径和350μm以上750μm以下的厚度；
(3)具有150mm以上155mm以下的直径和450μm以上800μm以下的厚度。
24.如权利要求20～23中任一项所述的GaN基板晶片的制造方法，其中，所述GaN膜具有从该GaN膜的上表面起c轴方向的区域长度为1μm以上、且区域内的供体杂质的总浓度为1×1018atoms/cm3以上的特定掺杂区域。
25.如权利要求24所述的GaN基板晶片的制造方法，其中，所述特定掺杂区域的c轴方向的区域长度为20μm以上。
26.如权利要求24或25所述的GaN基板晶片的制造方法，其中，在所述特定掺杂区域内，供体杂质的总浓度沿c轴方向的变动为中位数±25％以内。
27.如权利要求24～26中任一项所述的GaN基板晶片的制造方法，其中，所述GaN膜在所述特定掺杂区域与所述第二c面GaN晶片之间具有厚度50μm以下的中间区域。
28.如权利要求24～27中任一项所述的GaN基板晶片的制造方法，其中，所述特定掺杂区域以最高浓度含有的杂质为Si或Ge。
29.如权利要求24～28中任一项所述的GaN基板晶片的制造方法，其中，在所述特定掺杂区域中，除Si以外的供体的总浓度为Si浓度的10％以下。
30.如权利要求24～29中任一项所述的GaN基板晶片的制造方法，其中，在所述特定掺杂区域中，Ge浓度为1×1018atoms/cm3以上，并且Si浓度为4×1017atoms/cm3以上。
31.如权利要求20～30中任一项所述的GaN基板晶片的制造方法，其具有在所述第三步骤后使所述GaN膜薄化的薄化步骤。
32.如权利要求31所述的GaN基板晶片的制造方法，其中，所述薄化步骤前后的所述GaN膜的厚度差为200μm以下。
33.如权利要求20～32中任一项所述的GaN基板晶片的制造方法，其中，所述GaN基板晶片与所述第二c面GaN晶片的偏切方位不同。
34.如权利要求20～33中任一项所述的GaN基板晶片的制造方法，其中，在所述第二步骤与所述第三步骤之间具有将由该第二步骤得到的所述第二c面GaN晶片的Ga极性面进行平坦化的平坦化步骤、进一步通过蚀刻进行粗化的粗化步骤。
35.如权利要求31～34中任一项所述的GaN基板晶片的制造方法，其中，在所述薄化中，不进行切片加工而将所述GaN膜进行薄化。
CN202080025770.5A 2019-03-29 2020-03-25 GaN基板晶片和GaN基板晶片的制造方法 Active CN113692459B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2019066016 2019-03-29
JP2019-066016 2019-03-29
JP2019095873 2019-05-22
JP2019-095873 2019-05-22
JP2019-109206 2019-06-12
JP2019109206 2019-06-12
PCT/JP2020/013298 WO2020203541A1 (ja) 2019-03-29 2020-03-25 ＧａＮ基板ウエハおよびＧａＮ基板ウエハの製造方法

Publications (2)

Publication Number Publication Date
CN113692459A true CN113692459A (zh) 2021-11-23
CN113692459B CN113692459B (zh) 2024-07-09

Family

ID=

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2003249463A (ja) * 2002-12-24 2003-09-05 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
US20070051969A1 (en) * 2005-09-06 2007-03-08 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate and method of making same
JP2008277841A (ja) * 2003-08-28 2008-11-13 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP2013155085A (ja) * 2012-01-30 2013-08-15 Jx Nippon Mining & Metals Corp 窒化ガリウム系化合物半導体層の製造方法、発光デバイスの製造方法
JP2015214441A (ja) * 2014-05-09 2015-12-03 古河機械金属株式会社 自立基板の製造方法および自立基板
JP2017024927A (ja) * 2015-07-17 2017-02-02 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2018154523A (ja) * 2017-03-17 2018-10-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板
JP2019004047A (ja) * 2017-06-15 2019-01-10 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2003249463A (ja) * 2002-12-24 2003-09-05 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法
JP2008277841A (ja) * 2003-08-28 2008-11-13 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
US20070051969A1 (en) * 2005-09-06 2007-03-08 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate and method of making same
JP2007070154A (ja) * 2005-09-06 2007-03-22 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2013155085A (ja) * 2012-01-30 2013-08-15 Jx Nippon Mining & Metals Corp 窒化ガリウム系化合物半導体層の製造方法、発光デバイスの製造方法
JP2015214441A (ja) * 2014-05-09 2015-12-03 古河機械金属株式会社 自立基板の製造方法および自立基板
JP2017024927A (ja) * 2015-07-17 2017-02-02 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2018154523A (ja) * 2017-03-17 2018-10-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板
JP2019004047A (ja) * 2017-06-15 2019-01-10 株式会社サイオクス 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法、窒化物半導体自立基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2020203541A1 (zh) 2020-10-08
KR20210144729A (ko) 2021-11-30
EP3951025A4 (en) 2022-06-01
TW202104685A (zh) 2021-02-01
WO2020203541A1 (ja) 2020-10-08
EP3951025A1 (en) 2022-02-09
US20220010455A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
TWI520377B (zh) ＧａＮ基板及發光裝置
JP4714192B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
KR101753936B1 (ko) ＧａＮ 결정 자립 기판 및 그 제조 방법
CN101440520A (zh) 半导体晶体生长方法、半导体晶体基板及其制造方法
JP2009126722A (ja) Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP2008297175A (ja) ＧａＮ結晶の成長方法およびＧａＮ結晶基板
JP5045388B2 (ja) Ｉｉｉ族窒化物半導体結晶の成長方法およびｉｉｉ族窒化物半導体結晶基板の製造方法
US20130264606A1 (en) Group iii nitride semiconductor substrate and method for producing the same, and semiconductor light-emitting device and method for producing the same
JP6669157B2 (ja) Ｃ面ＧａＮ基板
US20220010455A1 (en) GaN SUBSTRATE WAFER AND METHOD FOR MANUFACTURING GaN SUBSTRATE WAFER
CN113692459B (zh) GaN基板晶片和GaN基板晶片的制造方法
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
US20220084820A1 (en) Gan substrate wafer and production method for same
US20220084819A1 (en) Gan substrate wafer and method for manufacturing same
JP5110117B2 (ja) 窒化ガリウム結晶の成長方法、窒化ガリウム結晶基板、エピウエハの製造方法およびエピウエハ
WO2024135744A1 (ja) ＧａＮ基板
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant