CN113423876B - 砷化镓单晶基板 - Google Patents

砷化镓单晶基板 Download PDF

Info

Publication number
CN113423876B
CN113423876B CN201980091920.XA CN201980091920A CN113423876B CN 113423876 B CN113423876 B CN 113423876B CN 201980091920 A CN201980091920 A CN 201980091920A CN 113423876 B CN113423876 B CN 113423876B
Authority
CN
China
Prior art keywords
single crystal
crystal substrate
gallium arsenide
main surface
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980091920.XA
Other languages
English (en)
Other versions
CN113423876A (zh
Inventor
福永宽
森下昌纪
森分达也
桥尾克司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN113423876A publication Critical patent/CN113423876A/zh
Application granted granted Critical
Publication of CN113423876B publication Critical patent/CN113423876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/42—Gallium arsenide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B27/00—Single-crystal growth under a protective fluid
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/003—Heating or cooling of the melt or the crystallised material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/006—Controlling or regulating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种砷化镓单晶基板，具有圆形主面，其中，所述砷化镓单晶基板在将所述主面的直径表示为D、并且测定了通过将所述砷化镓单晶基板在500℃的熔融氢氧化钾中浸渍10分钟而形成在所述主面上的蚀坑的个数的情况下，以所述主面的中心为中心具有0.2D长度的直径的第一圆区域中的所述蚀坑的个数C1为0以上且10以下。

Description

砷化镓单晶基板
技术领域
本公开内容涉及砷化镓单晶基板。
背景技术
砷化镓单晶基板广泛用作各种半导体器件的材料。对于砷化镓单晶基板，从提高器件特性的观点考虑，要求降低位错密度。日本特开平06-298588号公报(专利文献1)中报告了通过使被称为连通细管的部件应用于能够实施立式晶舟法(以下也记为“VB法”)的单晶生长装置，从而形成外径φ6.5mm的砷化镓单晶作为完全无位错晶体。在此，位错密度的高低的评价是通过如下方式进行的：通过使用熔融氢氧化钾腐蚀砷化镓单晶基板的主面，从而形成作为腐蚀孔的蚀坑，测定该蚀坑在上述主面内的密度。
现有技术文献
专利文献
专利文献1：日本特开平06-298588号公报
发明内容
本公开内容涉及的砷化镓单晶基板为具有圆形主面的砷化镓单晶基板，其中，所述砷化镓单晶基板在将所述主面的直径表示为D、并且测定了通过将所述砷化镓单晶基板在500℃的熔融氢氧化钾中浸渍10分钟而形成在所述主面上的蚀坑的个数的情况下，以所述主面的中心为中心具有0.2D长度的直径的第一圆区域中的所述蚀坑的个数C1为0以上且10以下。
附图说明
[图1]图1为表示本公开内容涉及的砷化镓单晶基板的主面的一例的俯视图。
[图2]图2为对砷化镓单晶基板具有偏角的情况进行说明的截面说明图。
[图3]图3为表示用于制造本公开内容涉及的砷化镓单晶基板的制造工序的概略的流程图。
[图4]图4为表示制造本公开内容涉及的砷化镓单晶基板的单晶生长装置的一例的示意截面图。
具体实施方式
[本公开内容所要解决的问题]
可知上述专利文献1中公开的技术是不现实的。这是因为，使上述连通细管应用于能够实施VB法的单晶生长装置的情况下，在上述单晶生长装置中使砷化镓单晶生长本身变得极其困难。因此，尚未实现充分降低位错密度从而满足上述要求的砷化镓单晶基板，从而迫切需要其的开发。
鉴于上述情况，本公开内容的目的在于通过在砷化镓单晶的制造过程中，抑制晶种与接触该晶种的原料熔融液的界面处发生的位错，从而提供一种位错密度降低的砷化镓单晶基板。
[本公开内容的效果]
如上所述，通过在砷化镓单晶的制造过程中，抑制晶种与接触该晶种的原料熔融液的界面处发生的位错，从而能够提供一种位错密度降低的砷化镓单晶基板。
[实施方式的概要]
本发明人为了解决上述问题反复进行了深入研究，从而完成了本公开内容。具体而言，在使用VB法使砷化镓单晶生长的情况下，着眼于严格控制晶种与接触该晶种的原料熔融液的界面处的温度。由此想到了在砷化镓单晶中存在的位错中，抑制在上述界面处发生的位错而得的砷化镓单晶基板。进一步发现了上述的基于温度控制的位错抑制方法可以与基板的大小无关地应用。因此，本公开内容实现了一种位错密度降低、并且也能够满足大型化要求的砷化镓单晶基板。
首先，对本公开内容的实施方式的概要进行说明。在本说明书的结晶学方面的记载中，分别将个别取向表示为[]，将集合取向表示为<>，将个别面表示为()，将集合面表示为{}。另外，结晶学上的指数为负通常通过将“-(横杠)”标注在数字之上来表示，但在本说明书中，在数字前标注负号。
首先，列出本公开内容的实施方式进行说明。
[1]本公开内容的一个方式涉及的砷化镓单晶基板具有圆形主面，其中，所述砷化镓单晶基板在将所述主面的直径表示为D、并且测定了通过将所述砷化镓单晶基板在500℃的熔融氢氧化钾中浸渍10分钟而形成在所述主面上的蚀坑的个数的情况下，以所述主面的中心为中心具有0.2D长度的直径的第一圆区域中的所述蚀坑的个数C1为0以上且10以下。具备这样的特征的砷化镓单晶基板能够降低位错密度。
[2]在上述的砷化镓单晶基板中，优选所述第一圆区域中的所述蚀坑的个数C1为0以上且5以下。由此，能够提供位错密度进一步降低的砷化镓单晶基板。
[3]在上述的砷化镓单晶基板中，优选以所述主面的中心为中心具有0.5D长度的直径的第二圆区域中的所述蚀坑的个数C2与所述第一圆区域中的所述蚀坑的个数C1之差C2-C1为0以上且5以下。由此，能够提供位错密度充分降低的砷化镓单晶基板。
[4]在上述砷化镓单晶基板中，优选表示所述主面每1cm2中的所述蚀坑的个数的蚀坑密度为0以上且1000以下。由此，能够提供在主面的整个面上位错密度降低的砷化镓单晶基板。
[5]在上述砷化镓单晶基板中，优选所述D为75mm以上且205mm以下。如后所述，在本公开内容中，能够应用具有75mm以上且205mm以下的长度作为砷化镓单晶基板的主面的直径的大型基板。由此，对于具有75mm以上且205mm以下直径的大型砷化镓单晶基板，能够降低位错密度。
[6]在上述砷化镓单晶基板中，优选所述主面为{100}面。由此，上述主面成为电特性和光学特性优异的面。因此，在本公开内容中，在具有电特性和光学特性优异的面作为主面的砷化镓单晶基板中，能够降低位错密度。
[7]在上述砷化镓单晶基板中，优选所述主面为相对于{100}面具有大于0°且15°以下的偏角的面。在这种情况下，上述主面也成为电特性和光学特性优异的面。因此，在本公开内容中，在具有电特性和光学特性优异的面作为主面的砷化镓单晶基板中，能够降低位错密度。
[8]在上述砷化镓单晶基板中，优选所述砷化镓单晶基板的导电型为n型。如后所述，在本公开内容中，可以向砷化镓单晶基板有效地赋予n型的导电型。由此，在导电型为n型的砷化镓单晶基板中，能够降低位错密度。
[9]在上述砷化镓单晶基板中，优选所述砷化镓单晶基板含有硅，并且所述硅的原子浓度为1×1016cm-3以上且1×101９cm-3以下。由此，可以对砷化镓单晶基板有效地赋予导电型为n型的导电性。因此，在导电型为n型的砷化镓单晶基板中，能够降低位错密度。
[实施方式的详细情况]
以下，对本公开内容的实施方式(以下也称为“本实施方式”)更详细地进行说明，但是本公开内容不限于此。以下，有时参照附图进行说明，但在本说明书和附图中，对相同或对应的要素标注相同的标号，对于该要素不重复进行相同的说明。
在本说明书中，“A～B”这种形式的表述是指范围的上限下限(即A以上且B以下)，在A中没有单位的记载、仅在B中记载了单位的情况下，A的单位和B的单位相同。此外，在本说明书中用化学式表示化合物等的情况下，如果没有特别限定原子比，则包含以往公知的所有原子比，不一定只限定于化学计量范围。
[砷化镓单晶基板]
本实施方式涉及的砷化镓单晶基板(以下也称为“GaAs单晶基板”)为具有圆形主面的GaAs单晶基板。上述GaAs单晶基板在将上述主面的直径表示为D、并且测定了通过将上述GaAs单晶基板在500℃的熔融氢氧化钾中浸渍10分钟而形成在上述主面上的蚀坑的个数的情况下，以上述主面的中心为中心具有0.2D长度的直径的第一圆区域中的上述蚀坑的个数C1为0以上且10以下。
对于具有这种特征的GaAs单晶基板，在GaAs单晶的制造过程中，因晶种与接触该晶种的原料熔融液的界面处发生的位错而引起的蚀坑个数与以往相比大幅减少。从而可以提供位错密度非常降低的GaAs单晶基板。上述GaAs单晶基板优选通过如下方式得到：例如，从利用后述的制造方法得到的GaAs单晶，以其{100}面作为主面切出。以下，作为本实施方式涉及的GaAs单晶基板的一个方式，例示了通过将不具有偏角的{100}面(以下也记为“{100}just面”)作为主面切出而得到的GaAs单晶基板，并进行说明。
<主面>
本实施方式涉及的GaAs单晶基板如上所述具有圆形主面。在此，在本说明书中，表示主面形状的“圆形”除了包括几何学的圆形以外，如图1所示，还包括以下情况的形状：通过形成定向平面(以下也记为“OF”)或基准平面(index flat，以下也记为“IF”)的至少任一者，从而主面未形成几何学的圆形。此外，上述“圆形”还包括以下情况的形状：由于切出GaAs单晶基板之前的GaAs单晶的形状，使得主面未形成几何学的圆形。
在本说明书中，“主面的中心”是指，即使在由于GaAs单晶基板具有OF或IF等而使得主面未形成几何学的圆形的情况下，也不考虑上述OF或IF等，而是通过将上述主面拟制为圆而得到的该拟制圆的中心。在GaAs单晶基板中，在以(100)面为主面的情况下，OF通常设置在[0-1-1]方向上，IF通常设置在[0-11]方向上。根据该OF和IF的位置关系，可以明确构成GaAs单晶基板的单晶的晶体取向。根据OF和IF的位置关系，也可以判别基板的正面和背面。
此外，在GaAs单晶基板中，主面的“直径”如上所述用D表示。在这种情况下，“D”是指从主面的外轮廓线上的点通过上述主面的中心再次延伸至主面的外轮廓线上的点的两点间线段之中最长的线段的距离。
<蚀坑的个数>
所述GaAs单晶基板在将上述主面的直径表示为D、并且测定了通过将上述GaAs单晶基板在500℃的熔融氢氧化钾中浸渍10分钟而形成在上述主面上的蚀坑的个数的情况下，以上述主面的中心为中心具有0.2D长度的直径的第一圆区域中的上述蚀坑的个数C1为0以上且10以下。所述GaAs单晶基板在上述第一圆区域中的蚀坑的个数C1优选为0以上且5以下。上述第一圆区域中的蚀坑的个数C1最优选为0。
在本说明书中，“蚀坑”是指通过用化学品将GaAs单晶基板的表面进行处理而在表面上形成的腐蚀孔。具体而言，是指如上所述，在将GaAs单晶基板在500℃的熔融氢氧化钾中浸渍10分钟的情况下在上述主面上形成的腐蚀孔。利用后述的光学显微镜观察GaAs单晶基板的主面时，该腐蚀孔在主面上表现为白点。在本实施方式涉及的GaAs单晶基板中，以上述主面的中心为中心具有0.2D长度的直径的第一圆区域中，上述腐蚀孔(蚀坑)的个数为0以上且10以下。蚀坑在学术上与位错不同义，但在本技术领域中可以视为等同于位错。因此，能够提供主面上蚀坑的个数减少的GaAs单晶基板作为位错密度降低的GaAs单晶基板。
(第一圆区域)
第一圆区域是以GaAs单晶基板的主面的中心为中心具有0.2D长度的直径的区域。因此，第一圆区域具有与主面为同心圆的关系。第一圆区域例如在GaAs单晶基板的主面具有100mm的直径的情况下，成为以上述主面的中心为中心、由具有20mm的直径的圆包围的主面上的区域。
(蚀坑个数的计算方法)
以下，对形成在GaAs单晶基板的主面上的蚀坑个数的计算方法进行说明。首先，如上所述，将GaAs单晶基板的表面在500℃的熔融氢氧化钾中浸渍10分钟。关于浸渍的方法，可以使用以往公知的方法。接着，从上述熔融氢氧化钾中取出GaAs单晶基板，使用公知的光学显微镜(例如商品名：“ECLIPSE(注册商标)LV150N”，株式会社尼康制造)以100倍的倍率(1视野为1mm(见方)的尺寸，即1mm×1mm的尺寸)对其主面(例如{100}just面)上的第一圆区域进行观察，从而对1个视野内的蚀坑个数进行计数。在这种情况下，蚀坑的个数通过使GaAs单晶基板移动等以无重复的方式且无遗漏地设定视野，由此以整个第一圆区域为对象进行计算。在此，当一个视野内出现第一圆区域的边界(内外)的情况下，在该视野内、即使是在第一圆区域之外只要存在蚀坑，也将其进行计数。
(第二圆区域)
GaAs单晶基板的以上述主面的中心为中心具有0.5D长度的直径的第二圆区域中的上述蚀坑的个数C2与上述第一圆区域中的上述蚀坑的个数C1之差C2-C1优选为0以上且5以下。第二圆区域是以GaAs单晶基板的主面的中心为中心具有0.5D长度的直径的区域。因此，第二圆区域具有与主面和第一圆区域为同心圆的关系。第二圆区域例如在GaAs单晶基板的主面具有100mm的直径的情况下，第二圆区域成为以上述主面的中心为中心、由具有50mm的直径的圆包围的主面上的区域。
在此，“第二圆区域中的蚀坑的个数C2与第一圆区域中的蚀坑的个数C1之差C2-C1”换言之是指将以GaAs单晶基板的主面的中心为中心具有0.2D长度的直径的圆、和以上述主面的中心为中心具有0.5D长度的直径的圆所夹着的主面上的区域(以下，也称为“环形区域”)中的蚀坑个数测定的情况。即，GaAs单晶基板优选在上述环形区域中的蚀坑个数C2-C1为0以上且5以下。在这种情况下，能够提供一种GaAs单晶基板，其中在GaAs单晶的制造过程中，因晶种与接触该晶种的原料熔融液的界面处发生的位错导致的蚀坑的个数充分减少。需要说明的是，跨越第一圆区域和第二圆区域两者而存在的蚀坑被计数为第一圆区域中的蚀坑的个数C1。此外，关于第二圆区域中的上述蚀坑的个数C2，可以通过使用与第一圆区域中的蚀坑个数C1的计算方法相同的方法来求出。环形区域中的蚀坑个数C2-C1最优选为0。
<蚀坑密度：EPD>
在GaAs单晶基板中，表示上述主面每1cm2的蚀坑个数的蚀坑密度(Etch PitDensity，以下也记为“EPD”)优选为0以上且1000以下。由此，能够提供在主面的整个面上位错密度降低的GaAs单晶基板。在GaAs单晶基板中，EPD更优选为0以上且500以下，进一步优选为0以上且100以下。EPD最优选为0以上且10以下。
(EPD的计算方法)
以下，对GaAs单晶基板的EPD的计算方法进行说明。首先，使用与第一圆区域中的蚀坑的个数C1的计算方法相同的方法，利用上述光学显微镜观察GaAs单晶基板的主面，由此将1mm见方的视野内的蚀坑的个数进行计数。在这种情况下，蚀坑的个数通过使GaAs单晶基板移动等而以无重复的方式且无遗漏地设定视野，以整个主面为对象进行计算。接着，将通过以整个主面进行计算而得到的蚀坑的总数除以整个主面的面积，由此作为主面每1cm2的蚀坑的个数而计算出EPD。但是，关于从GaAs单晶基板的外缘到5mm内侧的区域，每个基板的蚀坑的个数变动大，而且通常是不作为半导体器件的材料使用的区域，因此从计算EPD的对象中排除。
<主面直径(D)>
本实施方式涉及的GaAs单晶基板的上述D优选为75mm以上且205mm以下。GaAs单晶基板的上述D更优选为100mm以上且205mm以下。GaAs单晶基板的上述D进一步优选为150mm以上且205mm以下。即，本公开内容能够在具有75mm以上且205mm以下的直径的大型GaAs单晶基板中降低位错密度。由此，能够满足GaAs单晶基板大型化的要求，因此有助于降低使用GaAs单晶基板的半导体器件的制造成本。
在此，在本说明书中，D为“75mm”或约75mm(约75～约76.5mm)的GaAs单晶基板是指3英寸的圆盘形的GaAs单晶基板。D为“100mm”或约100mm(约95～约105mm)的GaAs单晶基板是指4英寸的圆盘形的GaAs单晶基板。D为“125mm”或约125mm(约120～约130mm)的GaAs单晶基板是指5英寸的圆盘形的GaAs单晶基板。同样地，D为“150mm”或约150mm(约145～约155mm)的GaAs单晶基板是指6英寸的圆盘形GaAs单晶基板。D为“200mm”或约200mm(约195～约205mm)的GaAs单晶基板是指8英寸的圆盘形的GaAs单晶基板。上述D可以通过使用游标卡尺等以往公知的外径测定器进行测定。
<主面的偏角>
本实施方式涉及的GaAs单晶基板优选上述主面为{100}面。例如，图1所示的GaAs单晶基板的上述主面为(100)面。此外，上述GaAs单晶基板还优选如图2所示，上述主面为相对于{100}面具有大于0°且15°以下的偏角的面。在图2中，主面2为相对于{100}面倾斜了大于0°且15°以下的偏角θ的面。例如，在图2所示的GaAs单晶基板1中，用单点划线表示的面3为(100)面。
上述GaAs单晶基板在上述主面为{100}面的情况下、以及上述主面相对于{100}面具有大于0°且15°以下的偏角的情况下，GaAs单晶基板的主面均为具有电特性和光学特性优异的取向的面。由此，本实施方式在具有电特性和光学特性优异的面作为主面的GaAs单晶基板中能够降低位错密度，从而能够提高半导体器件的特性。GaAs单晶基板更优选上述主面为{100}面，或者上述主面为相对于{100}面具有大于0°且10°以下的偏角的面。GaAs单晶基板最优选上述主面为{100}面，或者上述主面为相对于{100}面具有大于0°且5°以下的偏角的面。
关于GaAs单晶基板的主面相对于{100}面的偏角，可以通过使用以往公知的单晶取向测定装置(例如商品名(型号)：“2991G2”，株式会社理学制造)进行测定。
在此，如上所述，本实施方式涉及的GaAs单晶基板优选通过从由后述的制造方法得到的GaAs单晶将不具有偏角的{100}just面作为主面切出而得到。在得到这样的GaAs单晶基板的情况下，晶种与接触该晶种的原料熔融液的界面的取向优选为{100}just面。此外，GaAs单晶的生长方向优选为<100>方向。
此外，主面为相对于{100}面具有大于0°且15°以下的偏角的面的GaAs单晶基板可以利用以往公知的方法从通过后述的制造方法得到的GaAs单晶实施倾斜切片而得到。在这种情况下，主面为相对于{100}面具有大于0°且15°以下的偏角的面的GaAs单晶基板中主面的蚀坑的个数和EPD与{100}just面为主面的GaAs单晶基板实质上相同。
<n型GaAs单晶基板>
本实施方式涉及的GaAs单晶基板优选导电型为n型。GaAs单晶基板通过向作为其原料的晶种中添加预定的杂质元素，可以得到具有n型作为导电型的GaAs单晶基板。只要能够得到具有n型作为导电型的GaAs单晶基板，向晶种中添加的上述杂质元素就没有特别限定，但从有效且简便地赋予n型的观点考虑，优选使用硅作为上述杂质元素。
即，本实施方式涉及的GaAs单晶基板优选含有硅。在这种情况下，上述硅原子浓度优选为1×1016cm-3以上且1×1019cm-3以下。上述硅原子浓度更优选为1×1018cm-3以上且1×1019cm-3以下。GaAs单晶基板中的硅浓度可以通过使用GDMS(辉光放电质谱法)进行测定。
[GaAs单晶基板的制造方法]
关于本实施方式涉及的GaAs单晶基板的制造方法，只要能够得到如上所述在上述第一圆区域中的蚀坑的个数C1为0以上且10以下的GaAs单晶基板，就没有特别限制。但是，从上述蚀坑的个数C1的减少和加工成品率等观点考虑，例如优选通过以下制造方法得到GaAs单晶基板。本发明人发现，在使用VB法使GaAs单晶生长的情况下，如后所述，通过严格控制GaAs晶种与接触该GaAs晶种的原料熔融液的界面附近的温度，能够得到蚀坑个数减少的GaAs单晶基板。
在此，本说明书中的“加工成品率”是指在制造GaAs单晶基板的一系列工序中，得到良好的GaAs单晶基板的比例。上述“良好”具体而言，是指在使GaAs单晶生长，再通过切片成所期望的厚度而得到GaAs单晶基板前体，并且将上述GaAs单晶基板前体的外周进行磨削加工的一系列工序中，GaAs单晶基板前体和GaAs单晶基板等不会发生裂纹、缺口等。
以下，参照图3～图4，作为GaAs单晶基板的制造方法，例示了采用垂直布里奇曼法、垂直温度倾斜凝固法等使用坩埚的VB法的情况并进行说明。即，基于VB法的GaAs单晶基板的制造方法如图3的流程图所示以如下顺序实施：晶种装入工序(S10)、原料装入工序(S20)、密封剂配置工序(S30)、单晶生长工序(第一生长工序(S40)、第二生长工序(S50)以及第三生长工序(S60))、切割工序(S70)以及外周磨削工序(S80)。在实施上述GaAs单晶基板的制造方法的情况下，例如可以使用图4所示的具有坩埚5的单晶生长装置7。
在单晶生长装置7中，坩埚5具有：晶种保持部51、与晶种保持部51连接的单晶生长部52。晶种保持部51为具有在与单晶生长部52连接的一侧开口、且在其相反侧形成有底壁的圆筒形空腔部的圆筒形区域。晶种保持部51能够在该空腔部中保持GaAs晶种。单晶生长部52包含圆锥部52A、直体部52B。圆锥部52A具有圆锥形的形状，且在轴向小直径侧与晶种保持部51连接。直体部52B具有中空圆筒形的形状，且与圆锥部52A的轴向大直径侧连接。单晶生长部52具有在其内部保持固体的GaAs的原料的功能。此外，单晶生长部52具有通过使加热为熔融状态而得到的该原料(以下也称为“原料熔融液”)凝固，从而使GaAs单晶生长的功能。在此，坩埚5可以采用能够耐受GaAs熔融的温度的各种材料作为其材料。例如，采用热分解氮化硼(PBN)作为坩埚5的材料是方便的。
此外，单晶生长装置7具有：保持坩埚5的坩埚保持台和配置为包围坩埚5的发热体73。坩埚保持台包含：由热导率低的材料形成的上部坩埚保持台71、由热导率比该上部坩埚保持台71高的材料形成的下部坩埚保持台72、配置在上部坩埚保持台71和下部坩埚保持台72之间的隔热材料74。在此，为了实施后述的第一生长工序(S40)，将配置在上部坩埚保持台71和下部坩埚保持台72之间的隔热材料74的位置控制为与装填在晶种保持部51中的GaAs晶种61的生长方向侧的界面在水平方向上成为相同高度。作为上部坩埚保持台71的材料，例如可以采用石英、氧化铝等。作为下部坩埚保持台72的材料，例如可以采用碳化硅。作为隔热材料74的材料，例如可以采用以氧化铝、石英等为主要成分的陶瓷纤维。单晶生长装置7通过具有这样的坩埚保持台(上部坩埚保持台71、下部坩埚保持台72和隔热材料74)，在后述的第一生长工序(S40)中，能够严格地控制GaAs晶种61与接触GaAs晶种61的原料熔融液82的界面附近的温度。以下，详细叙述GaAs单晶基板的制造方法的各工序。
<晶种装入工序(S10)>
在GaAs单晶基板的制造方法中，首先实施晶种装入工序(S10)。在晶种装入工序(S10)中，将GaAs晶种61装入坩埚5的晶种保持部51的空腔部。将GaAs晶种61装入晶种保持部51的方法可以使用以往公知的方法。
<原料装入工序(S20)>
接着，实施原料装入工序(S20)。在原料装入工序(S20)中，在单晶生长部52的圆锥部52A和直体部52B中，例如将多个由多晶GaAs构成的块状原料装入坩埚5内并使其堆积。
<密封剂配置工序(S30)>
接着，实施密封剂配置工序(S30)。在密封剂配置工序(S30)中，将VB法中以往公知的密封剂(例如由B2O3(氧化硼)构成的固体密封剂)配置在上述块状的原料上。
<单晶生长工序(S40～S60)>
接着，实施单晶生长工序。单晶生长工序包括：第一生长工序(S40)、第二生长工序(S50)以及第三生长工序(S60)，按照该顺序实施这些工序。在此，在单晶生长工序中，将在上述工序(S10)～(S30)中将GaAs晶种61、作为原料的块状GaAs、以及密封剂配置在内部而得的坩埚5装填到单晶生长装置7的坩埚保持台(上部坩埚保持台71)上。然后，向发热体73供给电流，将坩埚5加热。由此，原料上的密封剂熔融而成为液体密封剂83，并且原料GaAs熔融而成为原料熔融液82。以下，对单晶生长工序的第一生长工序(S40)、第二生长工序(S50)和第三生长工序(S60)进行详细说明。
(第一生长工序(S40))
第一生长工序(S40)是使晶种保持部51中位于与GaAs晶种61的界面处的原料和上述GaAs晶种61的一部分熔融，并且从GaAs晶种61起使GaAs单晶81生长的工序。在第一生长工序(S40)中，首先通过控制发热体73，对晶种保持部51的空腔部内的GaAs晶种61和原料实施在晶种保持部51的轴向上形成0.1～0.5℃/mm的温度梯度的操作。通过这样的操作，将位于与GaAs晶种61的界面处的原料制成原料熔融液82，并且使上述GaAs晶种61的一部分(从GaAs晶种61的原料熔融液82侧起约50体积％)熔融。具体而言，将原料和原料熔融液82所在的晶种保持部51的与单晶生长部52连接的一侧设定为高温，将其相反侧的GaAs晶种61所在的底壁侧设定为低温，从而在晶种保持部51的轴向上形成0.1～0.5℃/mm的温度梯度。更详细而言，优选将晶种保持部51的与单晶生长部52连接的一侧的最高温部的温度设定为1243～1248℃，并在晶种保持部51的轴向上形成0.1～0.5℃/mm的温度梯度，从而使其相反侧的底壁侧的最低温部的温度为1228～1233℃。
在此，在第一生长工序(S40)中在晶种保持部51的轴向上形成的温度梯度小于0.1℃/mm的情况下，难以使GaAs单晶生长，坩埚5中的GaAs具有多晶化的倾向。上述温度梯度超过0.5℃/mm的情况下，具有在GaAs单晶基板的主面的上述第一圆区域中的蚀坑个数增加而超过10个的倾向。
接着，在第一生长工序(S40)中，通过将发热体73向坩埚5的轴向上侧(单晶生长部52侧)逐渐提起，以在坩埚5的轴向上GaAs晶种61侧的温度变低、原料熔融液82侧的温度变高的方式形成温度梯度。由此，使GaAs晶种61的熔融部分和接触GaAs晶种61的原料熔融液82、以及圆锥部52A内的原料熔融液82凝固，从而能够使GaAs单晶81生长。GaAs单晶81的生长持续到例如圆锥部52A内的原料熔融液82的凝固完成为止。在第一生长工序(S40)中，提起发热体73时的发热体73的提起速度例如可以设定为1mm/小时以上且5mm/小时以下。
(第二生长工序(S50))
第二生长工序(S50)是继上述第一生长工序(S40)之后实施的工序，是使直体部52B内的原料熔融液82凝固的工序。在第二生长工序(S50)中，通过以高于第一生长工序(S40)的速度、例如2mm/小时以上的速度将发热体73向轴向上侧提起，从而使直体部52B内的原料熔融液82从晶种保持部51侧起凝固，从而能够使GaAs单晶81向液体密封剂83侧生长。
(第三生长工序(S60))
第三生长工序(S60)是继上述第二生长工序(S50)之后实施的工序，是使残留在直体部52B内的原料熔融液82的凝固完成的工序。通过实施第三生长工序(S60)，单晶生长工序结束。通过以上工序，在坩埚5内制造GaAs单晶81，然后，从坩埚5取出GaAs单晶81。
<切割工序(S70)和外周磨削工序(S80)>
切割工序(S70)是通过将从坩埚5中取出的上述GaAs单晶81切出而得到GaAs单晶基板前体的工序。此外，外周磨削工序(S80)是通过将GaAs单晶基板前体的外周进行磨削来得到具有圆形主面的GaAs单晶基板的工序。切割工序(S70)和外周磨削工序(S80)可以通过使用在利用VB法的GaAs单晶基板的制造方法中以往公知的切割方法和外周磨削方法分别实施。
(作用)
通过实施上述工序(S10)～(S80)，能够制造具有圆形主面的GaAs单晶基板。该GaAs单晶基板在将主面的直径表示为D、并且测定了通过将GaAs单晶基板在500℃的熔融氢氧化钾中浸渍10分钟而形成在上述主面上的蚀坑的个数的情况下，以上述主面的中心为中心具有0.2D长度的直径的第一圆区域中的上述蚀坑个数C1为0以上且10以下。而且，通过上述工序得到的GaAs单晶基板的加工成品率良好。
在此，在上述GaAs单晶基板的制造方法中，GaAs晶种61中的原料熔融液82侧(生长方向侧)的界面的取向优选为不具有偏角的{100}just面。此外，GaAs单晶81的生长方向优选为<100>方向。本实施方式涉及的GaAs单晶基板优选通过从GaAs单晶81中以{100}just面为主面切出而得到。此外，关于上述主面相对于{100}面具有大于0°且15°以下的偏角的GaAs单晶基板，可以通过使用以往公知的方法从以<100>方向作为生长方向的GaAs单晶实施倾斜切片而得到。
实施例
以下，列举实施例对本公开内容更详细地进行说明，但是本公开内容不限于这些实施例。在后述的各实施例和比较例中，通过使用图4所示的单晶生长装置7，使用VB法以<100>方向作为生长方向使GaAs单晶生长，得到主面的面取向为{100}面的GaAs单晶基板。在各实施例和比较例中，分别得到了200片GaAs单晶基板。
[GaAs单晶基板的制造]
<实施例1>
(晶种装入工序(S10))
通过使用以往公知的方法，将利用以往公知的方法制造的GaAs晶种61装入单晶生长装置7所具有的坩埚5的晶种保持部51的空腔部。在GaAs晶种61中添加了微量的硅(Si)作为杂质元素。
(原料装入工序(S20)和密封剂配置工序(S30))
将多个由多晶GaAs构成的块状原料装入坩埚5的圆锥部52A和直体部52B中并使其堆积。进一步将由B2O3构成的密封剂配置在上述块状原料上。本实施例中使用的坩埚5中的直体部52B的内径为86mm。
(第一生长工序(S40))
通过向发热体73供给电流将坩埚5加热，而使密封剂成为液体密封剂83，并且使位于圆锥部52A和直体部52B的原料成为原料熔融液82。进一步通过控制将晶种保持部51加热的发热体73，从而对晶种保持部51的空腔部内的GaAs晶种61和原料实施在晶种保持部51的轴向上形成0.26℃/mm的温度梯度的操作。通过这样的操作，位于与GaAs晶种61的界面处的原料成为原料熔融液82，并且熔融了上述GaAs晶种61的一部分。具体而言，将晶种保持部51的与单晶生长部52连接的一侧的最高温部的温度设定为1244.5℃，并在晶种保持部51的轴向上形成0.26℃/mm的温度梯度，从而使其相反侧的底壁侧的最低温部的温度为1231.5℃。
接着，通过将发热体73向坩埚5的轴向上侧(单晶生长部52侧)逐渐提起，使GaAs晶种61的熔融部分和接触GaAs晶种61的原料熔融液82、以及圆锥部52A内的原料熔融液82凝固。提起发热体73时的发热体73的提起速度设定为2mm/小时。
(第二生长工序(S50))
继第一生长工序(S40)之后，使直体部52B内的原料熔融液82凝固。在本工序中，将提起发热体73时的发热体73的提起速度设定为2mm/小时。
(第三生长工序(S60))
继上述第二生长工序(S50)之后，使残留在直体部52B内的原料熔融液82的凝固完成。通过以上工序，在坩埚5内制造了GaAs单晶81。之后，使用以往公知的方法从坩埚5中取出GaAs单晶81。
(切割工序(S70)和外周磨削工序(S80))
通过使用以往公知的切割方法和外周磨削方法，将从坩埚5取出的上述GaAs单晶81切出而得到GaAs单晶基板前体，进一步对GaAs单晶基板前体的外周进行磨削，制造出具有圆形主面的GaAs单晶基板。如上所述，得到了D为76mm的GaAs单晶基板作为实施例1。
<实施例2>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.25℃/mm，除此以外，通过使用与实施例1相同的方法，得到了D为76mm的GaAs单晶基板。
<实施例3>
将制造GaAs单晶的坩埚5中的直体部52B的内径设定为110mm，且在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.22℃/mm，除此以外，使用与实施例1相同的方法，得到了D为100mm的GaAs单晶基板。
<实施例4>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.18℃/mm，除此以外，使用与实施例3相同的方法，得到了D为100mm的GaAs单晶基板。
<实施例5>
将制造GaAs单晶的坩埚5中的直体部52B的内径设定为160mm，且在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.12℃/mm，除此以外，使用与实施例1相同的方法，得到了D为150mm的GaAs单晶基板。
<实施例6>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.31℃/mm，除此以外，使用与实施例5相同的方法，得到了D为150mm的GaAs单晶基板。
<实施例7>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.13℃/mm，除此以外，使用与实施例5相同的方法，得到了D为150mm的GaAs单晶基板。
<实施例8>
将制造GaAs单晶的坩埚5中的直体部52B的内径设定为212mm，且在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.35℃/mm，除此以外，使用与实施例1相同的方法，得到了D为202mm的GaAs单晶基板。
<比较例1>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.52℃/mm，除此以外，使用与实施例1相同的方法，得到了D为76mm的GaAs单晶基板。
<比较例2>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.61℃/mm，除此以外，使用与比较例1相同的方法，得到了D为76mm的GaAs单晶基板。
<比较例3>
将制造GaAs单晶的坩埚5中的直体部52B的内径设定为110mm，且在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.54℃/mm，除此以外，使用与比较例1相同的方法，得到了D为100mm的GaAs单晶基板。
<比较例4>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.58℃/mm，除此以外，使用与比较例3相同的方法，得到了D为100mm的GaAs单晶基板。
<比较例5>
将制造GaAs单晶的坩埚5中的直体部52B的内径设定为160mm，且在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.53℃/mm，除此以外，使用与比较例1相同的方法，得到了D为150mm的GaAs单晶基板。
<比较例6>
将制造GaAs单晶的坩埚5中的直体部52B的内径设定为212mm，且在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.61℃/mm，除此以外，使用与比较例1相同的方法，得到了D为202mm的GaAs单晶基板。
<比较例7>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.08℃/mm，除此以外，使用与比较例5相同的方法，得到了D为150mm的GaAs单晶基板。但是，在比较例7中，基板由GaAs的多晶构成，不能得到GaAs单晶基板。
<比较例8>
在第一生长工序(S40)中将在晶种保持部51的轴向上形成的温度梯度设定为0.05℃/mm，除此以外，使用与比较例6相同的方法，得到了D为202mm的GaAs单晶基板。但是，在比较例8中，基板由GaAs的多晶构成，不能得到GaAs单晶基板。
[GaAs单晶基板评价]
对于上述实施例1～实施例8和比较例1～比较例6的GaAs单晶基板之中的各一片，利用上述方法测定了形成在主面上的蚀坑的个数。基于该测定值，求出各实施例和比较例的第一圆区域中的蚀坑的个数C1、第二圆区域中的蚀坑的个数C2与第一圆区域中的蚀坑的个数C1之差C2-C1(环形区域中的蚀坑的个数C2-C1)、以及以整个主面作为对象的EPD。此外，对于上述实施例1～实施例8和比较例1～比较例6的GaAs单晶基板之中的另外各一片，利用上述方法测定了Si的原子浓度。结果示于表1和表2中。
此外，关于上述实施例1～实施例8和比较例1～比较例6的GaAs单晶基板，求出了因在制造中不产生裂纹、缺口等而作为良好的GaAs单晶基板得到的比例作为“加工成品率”。其结果也示于表1和表2中。表1和表2中的“加工成品率”在90％以上的情况下评价为良好，在不足90％的情况下评价为不良。
[考察]
根据上述表1和表2可知，实施例1～实施例8的GaAs单晶基板在第一圆区域中的蚀坑的个数C1为10以下，与比较例1～比较例6的GaAs单晶基板相比，主面中的蚀坑的个数减少。由此，实施例1～实施例8能够提供位错密度降低的GaAs单晶基板，因此能够有助于高质量的半导体器件的形成。特别是，实施例1～实施例8的加工成品率也良好。其中，实施例1、实施例2、实施例4、实施例5和实施例7的EPD也低，因此能够提供位错密度充分降低的GaAs单晶基板。
如上所述，对本公开内容的实施方式和实施例进行了说明，但是上述各实施方式和实施例的构成的适当组合也是最初就有的意图。
应该理解的是，本文所公开的实施方式和实施例在所有情况下都是示例性的，而不是限定性的。本方发明的范围不是由上述的实施方式和实施例表示，而是由权利要求书表示，并且旨在包括与权利要求书等同的含义和范围内的所有变更。
符号说明
1砷化镓单晶基板(GaAs单晶基板)、2主面、3面、5坩埚、7单晶生长装置、51晶种保持部、52单晶生长部、52A圆锥部、52B直体部、61GaAs晶种、71上部坩埚保持台、72下部坩埚保持台、73发热体、74隔热材料、81单晶、82原料熔融液、83液体密封剂、D直径、OF定向平面、IF基准平面、θ偏角。

Claims (7)

1.一种砷化镓单晶基板，具有圆形主面，其中，
所述砷化镓单晶基板在将所述主面的直径表示为D、并且测定了通过将所述砷化镓单晶基板在500℃的熔融氢氧化钾中浸渍10分钟而形成在所述主面上的蚀坑的个数的情况下，
以所述主面的中心为中心具有0.2D长度的直径的第一圆区域中的所述蚀坑的个数C1为0以上且10以下，
所述砷化镓单晶基板的所述D为75mm以上且205mm以下，
所述砷化镓单晶基板含有硅，并且
所述硅的原子浓度为1×1018cm-3以上且1×1019cm-3以下。
2.如权利要求1所述的砷化镓单晶基板，其中，所述砷化镓单晶基板的所述第一圆区域中的所述蚀坑的个数C1为0以上且5以下。
3.如权利要求1或2所述的砷化镓单晶基板，其中，所述砷化镓单晶基板的以所述主面的中心为中心具有0.5D长度的直径的第二圆区域中的所述蚀坑的个数C2与所述第一圆区域中的所述蚀坑的个数C1之差C2-C1为0以上且5以下。
4.如权利要求1或2所述的砷化镓单晶基板，其中，所述砷化镓单晶基板的表示所述主面每1cm2中的所述蚀坑的个数的蚀坑密度为0以上且1000以下。
5.如权利要求1或2所述的砷化镓单晶基板，其中，所述砷化镓单晶基板的所述主面为{100}面。
6.如权利要求1或2所述的砷化镓单晶基板，其中，所述砷化镓单晶基板的所述主面为相对于{100}面具有大于0°且15°以下的偏角的面。
7.如权利要求1或2所述的砷化镓单晶基板，其中，所述砷化镓单晶基板的导电型为n型。
CN201980091920.XA 2019-07-10 2019-07-10 砷化镓单晶基板 Active CN113423876B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/027270 WO2021005731A1 (ja) 2019-07-10 2019-07-10 ヒ化ガリウム単結晶基板

Publications (2)

Publication Number Publication Date
CN113423876A CN113423876A (zh) 2021-09-21
CN113423876B true CN113423876B (zh) 2023-12-22

Family

ID=73646894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980091920.XA Active CN113423876B (zh) 2019-07-10 2019-07-10 砷化镓单晶基板

Country Status (6)

Country Link
US (1) US11319646B2 (zh)
EP (1) EP3998377A4 (zh)
JP (1) JP6798637B1 (zh)
CN (1) CN113423876B (zh)
TW (1) TWI743657B (zh)
WO (1) WO2021005731A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115029783B (zh) * 2022-05-09 2023-10-03 云南鑫耀半导体材料有限公司 基于vb法与vgf法结合的砷化铟单晶生长方法
WO2024142270A1 (ja) * 2022-12-27 2024-07-04 住友電気工業株式会社 ヒ化ガリウム単結晶基板およびその製造方法
DE102023200457A1 (de) 2023-01-20 2024-07-25 Freiberger Compound Materials Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zur Herstellung von AIII-BV-Verbindungshalbleiter-Einkristallen sowie AIII-BV-Verbindungshalbleiter-Einkristall und -Wafer
WO2024171429A1 (ja) * 2023-02-17 2024-08-22 住友電気工業株式会社 半絶縁性ヒ化ガリウム単結晶基板、エピタキシャル層付基板および半絶縁性ヒ化ガリウム単結晶の製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06298588A (ja) * 1993-04-13 1994-10-25 Dowa Mining Co Ltd 縦型ボート法による化合物半導体単結晶の製造方法
JP2002255697A (ja) * 2001-02-28 2002-09-11 Hitachi Cable Ltd ガリウム砒素単結晶及びガリウム砒素ウェハ並びにガリウム砒素単結晶の製造方法
JP2004099390A (ja) * 2002-09-11 2004-04-02 Hitachi Cable Ltd 化合物半導体単結晶の製造方法及び化合物半導体単結晶
JP2004323271A (ja) * 2003-04-23 2004-11-18 Hitachi Cable Ltd Ｓｉ添加砒化ガリウム単結晶基板
JP2006232574A (ja) * 2005-02-22 2006-09-07 Sumitomo Electric Ind Ltd 化合物半導体単結晶とその製造方法
JP2008273804A (ja) * 2007-05-07 2008-11-13 Hitachi Cable Ltd 半絶縁性ＧａＡｓウエハ及びその製造方法
JP2010080937A (ja) * 2008-08-29 2010-04-08 Sumitomo Electric Ind Ltd ＡｌＧａＡｓ支持基板の製造方法、エピタキシャルウエハの製造方法、ＬＥＤの製造方法、ＡｌＧａＡｓ支持基板、エピタキシャルウエハおよびＬＥＤ
CN102272359A (zh) * 2009-01-09 2011-12-07 住友电气工业株式会社 单晶制造装置、单晶的制造方法及单晶
JP2014070014A (ja) * 2012-10-02 2014-04-21 Hitachi Metals Ltd ヒ化ガリウム基板およびヒ化ガリウム基板の製造方法
JP2015078122A (ja) * 2008-07-11 2015-04-23 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ 低い光吸収係数を有するドープされた砒化ガリウム単結晶
CN107195701A (zh) * 2017-05-12 2017-09-22 中国电子科技集团公司第五十研究所 台面式砷化镓掺硅阻挡杂质带太赫兹探测器及其制作方法
JP2019014647A (ja) * 2018-08-28 2019-01-31 住友電気工業株式会社 ヒ化ガリウム結晶体およびヒ化ガリウム結晶基板
CN112048770A (zh) * 2019-06-07 2020-12-08 弗赖贝格化合物原料有限公司 由原料的熔体制造晶体的装置的方法及由此获得的晶片

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4708399A (en) * 1998-06-23 2000-01-10 Trustees Of Boston University Crystallographic wet chemical etching of iii-nitride material
US20090098377A1 (en) * 2005-03-31 2009-04-16 Dowa Electronics Materials Co., Ltd. Si-Doped GaAs Single Crystal Ingot and Process for Producing the Same, and Si-Doped GaAs Single Crystal Wafer Produced From Si-Doped GaAs Single Crystal Ingot
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
US7566641B2 (en) * 2007-05-09 2009-07-28 Axt, Inc. Low etch pit density (EPD) semi-insulating GaAs wafers
US8361225B2 (en) * 2007-05-09 2013-01-29 Axt, Inc. Low etch pit density (EPD) semi-insulating III-V wafers
US9404197B2 (en) * 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
JP5370394B2 (ja) 2011-03-03 2013-12-18 住友電気工業株式会社 化合物半導体単結晶基板
JP5433632B2 (ja) * 2011-05-25 2014-03-05 Ｄｏｗａエレクトロニクス株式会社 ＧａＡｓ単結晶の製造方法およびＧａＡｓ単結晶ウェハ
JP6269368B2 (ja) * 2014-07-24 2018-01-31 住友電気工業株式会社 窒化ガリウム基板
US10822722B2 (en) * 2017-07-04 2020-11-03 Sumitomo Electric Industries, Ltd. Gallium arsenide crystal body and gallium arsenide crystal substrate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06298588A (ja) * 1993-04-13 1994-10-25 Dowa Mining Co Ltd 縦型ボート法による化合物半導体単結晶の製造方法
JP2002255697A (ja) * 2001-02-28 2002-09-11 Hitachi Cable Ltd ガリウム砒素単結晶及びガリウム砒素ウェハ並びにガリウム砒素単結晶の製造方法
JP2004099390A (ja) * 2002-09-11 2004-04-02 Hitachi Cable Ltd 化合物半導体単結晶の製造方法及び化合物半導体単結晶
JP2004323271A (ja) * 2003-04-23 2004-11-18 Hitachi Cable Ltd Ｓｉ添加砒化ガリウム単結晶基板
JP2006232574A (ja) * 2005-02-22 2006-09-07 Sumitomo Electric Ind Ltd 化合物半導体単結晶とその製造方法
JP2008273804A (ja) * 2007-05-07 2008-11-13 Hitachi Cable Ltd 半絶縁性ＧａＡｓウエハ及びその製造方法
JP2015078122A (ja) * 2008-07-11 2015-04-23 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ 低い光吸収係数を有するドープされた砒化ガリウム単結晶
JP2010080937A (ja) * 2008-08-29 2010-04-08 Sumitomo Electric Ind Ltd ＡｌＧａＡｓ支持基板の製造方法、エピタキシャルウエハの製造方法、ＬＥＤの製造方法、ＡｌＧａＡｓ支持基板、エピタキシャルウエハおよびＬＥＤ
CN102272359A (zh) * 2009-01-09 2011-12-07 住友电气工业株式会社 单晶制造装置、单晶的制造方法及单晶
JP2014070014A (ja) * 2012-10-02 2014-04-21 Hitachi Metals Ltd ヒ化ガリウム基板およびヒ化ガリウム基板の製造方法
CN107195701A (zh) * 2017-05-12 2017-09-22 中国电子科技集团公司第五十研究所 台面式砷化镓掺硅阻挡杂质带太赫兹探测器及其制作方法
JP2019014647A (ja) * 2018-08-28 2019-01-31 住友電気工業株式会社 ヒ化ガリウム結晶体およびヒ化ガリウム結晶基板
CN112048770A (zh) * 2019-06-07 2020-12-08 弗赖贝格化合物原料有限公司 由原料的熔体制造晶体的装置的方法及由此获得的晶片

Also Published As

Publication number Publication date
JPWO2021005731A1 (ja) 2021-09-13
JP6798637B1 (ja) 2020-12-09
EP3998377A4 (en) 2022-07-06
US11319646B2 (en) 2022-05-03
TWI743657B (zh) 2021-10-21
US20210310155A1 (en) 2021-10-07
CN113423876A (zh) 2021-09-21
WO2021005731A1 (ja) 2021-01-14
TW202102727A (zh) 2021-01-16
EP3998377A1 (en) 2022-05-18

Similar Documents

Publication Publication Date Title
CN113423876B (zh) 砷化镓单晶基板
US10087549B2 (en) Method for producing sic single crystal having low defects by solution process
JP5137670B2 (ja) 多結晶シリコンロッドの製造方法
KR102546061B1 (ko) 잔류 응력 및 전위가 없는 aiii-bv-결정 및 그것들로 제조된 기판 웨이퍼를 제조하기 위한 장치 및 방법
WO2018179567A1 (ja) 化合物半導体および化合物半導体単結晶の製造方法
KR20150044932A (ko) 도가니에서 시드들로부터 실리콘 잉곳들을 성장시키기 위한 장치 및 방법 그리고 도가니에서 사용된 시드의 제조
US20060260536A1 (en) Vessel for growing a compound semiconductor single crystal, compound semiconductor single crystal, and process for fabricating the same
JP4060106B2 (ja) 一方向凝固シリコンインゴット及びこの製造方法並びにシリコン板及び太陽電池用基板及びスパッタリング用ターゲット素材
CN115698395A (zh) GaAs晶锭及GaAs晶锭的制造方法、以及GaAs晶圆
JP4949839B2 (ja) スピネルブール、ウェハおよびそれらの製造法
JP2010064936A (ja) 半導体結晶の製造方法
JPWO2019058484A1 (ja) 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
JP2011213557A (ja) 導電性ｉｉｉ族窒化物単結晶基板の製造方法
JP2012171821A (ja) 多結晶ウェーハ及びその製造方法、並びに多結晶材料の鋳造方法
JPH03177400A (ja) 半導体材料ウェハーの製造方法
WO2024209588A1 (ja) 三酸化二ガリウム単結晶基板、三酸化二ガリウム単結晶の製造方法、および三酸化二ガリウム単結晶基板の製造方法
JP4719126B2 (ja) 炭化珪素単結晶基板の製造方法
WO2024142270A1 (ja) ヒ化ガリウム単結晶基板およびその製造方法
KR20060037251A (ko) 반도체 웨이퍼를 슬라이스하기 위한 단결정 덩어리의 제조방법
WO2024218860A1 (ja) リン化インジウム単結晶基板およびリン化インジウム単結晶の製造方法
WO2024171329A1 (ja) ベータ型三酸化二ガリウム単結晶基板、ベータ型三酸化二ガリウム単結晶の製造方法、およびベータ型三酸化二ガリウム単結晶基板の製造方法
JP4200690B2 (ja) ＧａＡｓウェハの製造方法
JP2011251892A (ja) ＩｎＰ単結晶およびその製造方法
JP2016132599A (ja) サファイア単結晶製造装置、及びサファイア単結晶の製造方法
JP5883912B2 (ja) 窒化物結晶およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant