CN103460349B - 化合物半导体衬底 - Google Patents

化合物半导体衬底 Download PDF

Info

Publication number
CN103460349B
CN103460349B CN201280014248.2A CN201280014248A CN103460349B CN 103460349 B CN103460349 B CN 103460349B CN 201280014248 A CN201280014248 A CN 201280014248A CN 103460349 B CN103460349 B CN 103460349B
Authority
CN
China
Prior art keywords
semiconductor substrate
compound semiconductor
substrate
organic substance
surfactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280014248.2A
Other languages
English (en)
Other versions
CN103460349A (zh
Inventor
宫原贤
宫原贤一
西浦隆幸
坪仓光隆
藤原新也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN201611005643.0A priority Critical patent/CN107039516B/zh
Publication of CN103460349A publication Critical patent/CN103460349A/zh
Application granted granted Critical
Publication of CN103460349B publication Critical patent/CN103460349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明的目的在于提供化合物半导体衬底及其表面处理方法，其中，即使在将处理过的衬底长时间储存之后，也不会出现电阻值异常。即使将所述化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。根据本发明的半导体衬底为如下化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖；或者如下化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm‑3以下。

Description

化合物半导体衬底
技术领域
本发明涉及清洁化合物半导体衬底的方法和化合物半导体衬底，特别地涉及清洁由例如GaAs、InP或GaP构成的III-V族化合物半导体衬底的方法。
背景技术
通常，对III-V族化合物半导体晶体、特别是例如GaAs、InP或GaP的化合物半导体单晶的衬底进行用氯类抛光剂镜面抛光该衬底的至少一个主表面的加工，随后用酸或碱清洁且最后用超纯水冲洗并干燥。
例如，专利文献1描述了如下清洁方法，其中在被抛光的GaAs衬底的表面形成天然氧化层且利用具有1ppm以下的溶解氧含量的超纯水将天然氧化层从GaAs衬底的表面溶解除去。
专利文献2陈述了使衬底的表面氧化且然后将该衬底浸渍在氨水、氢氧化钠的水溶液、磷酸、盐酸或氢氟酸中。
专利文献3描述了如下清洁方法，其中将衬底表面上的有机物质和金属除去且然后利用酸性溶液对衬底的氧化膜进行蚀刻；然后将衬底用碱性水溶液清洁，随后用超纯水清洁且然后干燥。根据该方法，可以完全除去外来物质如析出物。
现有技术文献
[专利文献]
[专利文献1]日本特开平10-079363号公报
[专利文献2]日本特开平07-211688号公报
[专利文献3]日本特开2000-340535号公报
发明内容
[技术问题]
虽然GaAs衬底具有高电子迁移率的优点，但在该衬底上的氧化膜不是像Si衬底上的SiO2膜那样的电绝缘膜。因此，当利用GaAs衬底制造电子器件时，需要在除元件操作区之外的区域具有高电阻而使得电流不流过。例如，图1示出用作移动电话用电子器件的高电子迁移率晶体管(HEMT)的示意性截面图。在该HEMT中，在具有高电阻的GaAs衬底1上形成未掺杂的高纯度外延层2，且在未掺杂的高纯度外延层2上形成电子流过的电子供给层3。电流(电子)仅旨在流动(11)通过未掺杂层2与电子供给层3之间的界面。然而，电子供给层下面的未掺杂层2具有约1μm的非常小的厚度。因此，当未掺杂层2与衬底1之间的界面或衬底1具有使得电通过的趋势时，存在认为会流动的源-漏电流越过未掺杂层2流动(12)通过未掺杂层2与衬底1之间的界面或通过衬底的情况，且结果，造成器件的电特性异常。
当通过有机金属化学气相淀积(MOCVD)等在已经通过现有清洁方法清洁的化合物半导体衬底的表面上生长外延膜而形成HEMT时，存在附着到衬底表面的杂质如Si残留在衬底与未掺杂层之间的界面处的情况，且结果，造成电特性异常。
特别地，并入到III-V族化合物半导体晶体如GaAs晶体中的Si充当n-型杂质以显著减小晶体的电阻。为了防止该现象，通常，在外延反应器中将外延生长之前的衬底在高温下保持一定的时间，从而使附着到衬底表面的杂质分解或蒸发(热清洁)。然而，这种方法可能造成如下问题：外延生长时间增加而降低设备生产率；和当衬底过度地暴露于高温时，衬底本身分解或蒸发而使得形成表面不规则且不能形成期望的外延层。
还存在如下方法，其中，为了使界面处的Si为惰性的，使碳(C)或氧(O)附着到表面。然而，该方法具有如下问题：其使用范围(条件)有限，因为当不控制Si的附着量时，在外延生长之后界面的电特性变得不稳定；且当杂质蒸发的平衡由于在外延生长反应器中在热清洁时的气氛差异而变化时，可能造成电特性异常。
本发明人研究了外延层与衬底之间的界面处的电阻减小的原因，且结果发现，当将已经清洁的衬底长时间储存时，造成许多上述电特性异常。为了评价，在将具有1×1015～2×1016/cm3的晶体中的碳浓度且具有1×107Ωcm～6×108Ωcm的电阻率的半绝缘的GaAs镜面衬底清洁之后即刻，本发明人形成1-μm未掺杂的GaAs外延膜而在外延生长之前不进行热清洁，从而容易地认定杂质对衬底表面的影响。利用在表面上使用的涡流探头对具有外延膜的该衬底测定外延膜的表面的方块电阻。结果，当使用清洁之后即刻的衬底时，方块电阻为4～80×104Ω/□。相比之下，当使用置于聚丙烯(PP)容器中、密封在氮气中、然后密封在铝涂布的塑料袋中且储存20天以上的衬底时，方块电阻减小到3～10×103Ω/□。
然后，利用磁场二次离子质谱仪(SIMS)，通过自外延膜的表面侧进行溅射对外延膜与衬底之间的界面进行元素分析。结果发现，在清洁之后即刻的衬底与已经储存20天以上的衬底之间在Si含量方面存在差异。也就是说，已经储存20天以上的衬底具有比清洁之后即刻的衬底高一个或多个数量级的Si含量。具体地，在清洁之后即刻进行外延生长的情况下界面处的Si浓度为约1×1017原子/cm3，而发现在储存20天之后进行外延生长的情况下界面处的Si浓度为约10×1017原子/cm3。这可能是电阻值异常的原因。应注意，所述Si浓度指示在SIMS分析中在外延膜与衬底之间的界面处测定的Si浓度的最大值(峰值浓度)，其中重复通过溅射在深度方向上进行特定距离的蚀刻且对各种元素进行浓度分析的处理，从而分析在从外延膜的表面至衬底的深度方向上的Si浓度。Si浓度的最大值(峰值浓度)可能变得低于实际值，因为峰形状由于外延膜表面的粗糙化或由溅射引起的粗糙化而变宽。因此，表V描述了在界面处或在界面附近检测的Si的峰值浓度以及积分浓度(薄层浓度)。在界面处或在界面附近检测的Si的积分浓度指示外延晶片的单位面积(cm2)的在界面处或在界面附近存在的Si原子的数目。因此，峰值浓度的误差可以用积分浓度补偿。
基于上述发现，本发明的目的在于提供化合物半导体衬底和所述化合物半导体衬底的表面处理方法(在下文中，可以称为“清洁方法”)，其中即使在将处理过的衬底长时间储存之后也不会出现电阻值异常。即使在将根据本发明的化合物半导体衬底长时间储存且然后在其上形成外延膜时，也不会出现电特性异常。
[解决问题的手段]
本发明人对于如何实现该目的进行了透彻的研究。结果，本发明人认为，在清洁室内的空气中Si以约0.5μg/cm3的量作为有机物质存在，这作为分子污染不可忽略；考虑到在暴露于其中悬浮有含Si有机物质(硅氧烷)的气氛的衬底和储存容器上的含Si有机物质的分子数目以及在包装以发货时通过氮气吹扫未吹扫且残留在衬底上的含Si有机物质的分子数目，难以完全防止含Si有机物质附着到化合物半导体衬底的表面上。这实际上得到了调查且难以通过改善储存气氛和包装方法而克服由Si附着引起的方块电阻的下降。如图2B中所示，硅氧烷及其他有机污染物21附着到衬底1的表面上。
通常，悬浮在清洁室内的气氛中的含Si有机物质主要是在三聚物(D3)～七聚物(D7)范围且具有约200～约800的分子量的分子。用酸或碱处理之后即刻的化合物半导体衬底具有活化的表面且悬浮在气氛中的物质非常可能附着到该表面上。特别地，关于要残留在界面处的Si，含Si有机物质可能具有适合附着到表面的结构。
因为含Si有机物质具有约200～约800的相对高的分子量，所以可能倾向于通过置换具有小质量数且在清洁之后即刻附着到表面的分子如丙酮和乙醇而附着到表面。
另外，因为含Si有机物质具有相对高的耐热性，所以在外延生长前即刻在外延反应器内进行的热清洁时，在外延生长之前在衬底表面上存在的含Si有机物质不太可能分解。由于这个原因，含Si有机物质可能倾向于残留在外延层与衬底之间的界面处。
因此，本发明人认为，可以通过在悬浮在气氛中的含Si有机物质到达表面之前形成由比含Si有机物质重、易于附着到化合物半导体衬底的表面上且可以在外延膜形成时通过加热容易地蒸发的物质构成的表面层而在所制造的HEMT中消除电特性异常的出现。本发明因此充分地制作了许多试样，且结果发现了本发明。
根据本发明的清洁化合物半导体衬底的方法包括：用例如酸或碱清洁所述衬底，然后用超纯水冲洗所述衬底，干燥所述衬底和随后将所述衬底浸渍在非离子表面活性剂中且然后干燥所述衬底的最终步骤。已经发现，在处理已经用酸或碱清洁的化合物半导体衬底的表面的情况下，使用阴离子表面活性剂提供展示亲水性的衬底表面，而使用非离子表面活性剂提供展示疏水性的衬底表面。
与阴离子表面活性剂和阳离子表面活性剂不同，非离子表面活性剂的亲水性基团不是由各自带正电或带负电的表面活性剂分子构成，而是所述亲水性基团通过与通常被称为表面活性剂分子中的亲水性基团的部分形成水分子的氢键而形成，所述部分具有碳-氧-碳键(-C-O-C-)。总之，这种非离子表面活性剂在长分子末端具有许多碳-氧键。因为附着了非离子表面活性剂的衬底展示疏水性，所以所述衬底表面和非离子表面活性剂的亲水性部分可能经由氢键结合，且由于存在许多用于氢键的连接键，所以预期比通常的附着更强的结合。
非离子表面活性剂优选具有700以上且2000以下的分子量。这种表面活性剂相对易于得到且因此在工业上有利。优选在弱酸性条件：2以上且7以下的pH下进行处理。最后，将衬底浸渍在所述表面活性剂中且然后干燥，使得如图2A中所示，在化合物半导体衬底1的表面上形成一层表面活性剂层20。
上述描述描述了采用非离子表面活性剂的实例。然而，所述处理不必限于非离子表面活性剂的使用，且使用具有700以上分子量的有机物质可以提供类似的优点。本发明提供一种化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖。
在通过根据本发明的表面处理方法提供的衬底中，覆盖表面且含有氢(H)、碳(C)和氧(O)的有机物质(表面活性剂)的层优选具有1.5nm以上且3.0nm以下的厚度。表面活性剂主要由单键构成且因此非常可能分解。因此，表面活性剂易于通过加热到100℃以上而分解并蒸发。在通过MOCVD等形成外延膜时，通常在初始阶段进行600℃～700℃下的加热且因此表面活性剂在此阶段蒸发；然而，为了抑制加热时的表面粗糙化，所述加热优选以使得温度不超过生长温度550℃的方式进行，这是优选的，因为在本发明中覆盖表面的有机物质层在生长温度550℃下容易蒸发。
在通过根据本发明的处理方法提供的衬底的表面中，在采用69Ga+作为一次离子的飞行时间二次离子质谱(TOF-SIMS)分析中具有31的质量数的阳离子(CH3O+)的相对信号强度优选为2.4×10-3以上。
在采用69Ga+作为一次离子的TOF-SIMS分析中具有73的质量数的阳离子(C3H5O2 +)的相对信号强度优选为3.2×10-4以上。
在采用69Ga+作为一次离子的TOF-SIMS分析中具有31的质量数的阳离子(CH3O+)的相对强度优选为标准清洁的化合物半导体衬底的该相对强度的2.0倍以上。
在采用69Ga+作为一次离子的TOF-SIMS分析中具有73的质量数的阳离子(C3H5O2 +)的相对强度优选为标准清洁的化合物半导体衬底的该相对强度的4.1倍以上。
在通过根据本发明的处理方法提供的衬底的表面中，在通过入射X射线能量为365eV且光电子飞离角为90°(检测在垂直于晶片表面的方向上飞离的光电子)的同步辐射X射线光电子能谱(XPS)分析中，在比C1s：285eV的峰高1.5±0.5eV的高能量侧检测到峰。
所述高能量侧的峰的积分强度优选为所述285eV附近的峰的积分强度的0.25倍以上。
通过根据本发明的处理方法提供的衬底为其至少一个主表面被镜面抛光的化合物半导体衬底，其中，在550℃的生长温度下生长而在所述生长之前未进行热清洁的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)含量，以通过SIMS深度方向分析测定的峰值浓度计，为2×1017原子/cm3以下。
[发明有利效果]
根据本发明，即使将化合物半导体衬底长时间储存且然后在其上形成外延膜，也不会出现电特性异常。
[附图说明]
[图1]图1为HEMT的说明图。
[图2A]图2A示出在化合物半导体衬底的表面上形成表面活性剂层。
[图2B]图2B示出表面污染模型。
[图3]图3示出现有表面处理方法和根据本发明的方法。
[图4]图4示出非离子表面活性剂的实例。
[图5]图5示出非离子表面活性剂的其他实例。
[图6]图6示出在具有31的质量数的阳离子(CH3O+)的相对强度与界面Si峰值浓度之间的关系。
[图7]图7示出在具有73的质量数的阳离子(C3H5O2 +)的相对强度与界面Si峰值浓度之间的关系。
[图8]图8示出同步辐射XPS光谱的实例。
[图9]图9示出在由同步辐射XPS测定计算的积分强度与界面Si浓度之间的关系。
[具体实施方式]
根据本发明的清洁化合物半导体衬底的方法包括：在最终步骤中，将所述衬底浸渍在包含含有氢(H)、碳(C)和氧(O)的有机物质(非离子表面活性剂)的溶液中且然后干燥所述衬底。在所述最终步骤之前的清洁方法可以以与现有方法相同的方式进行。典型地，如图3中所示，进行如下步骤：晶片清洁溶液(有机碱性溶液)→超纯水冲洗→晶片清洁溶液→超纯水冲洗→酸清洁→超纯水冲洗→超纯水冲洗→干燥；和最后，表面活性剂→超纯水冲洗，然后干燥。或者，可以消除中间干燥且可以进行如下步骤：晶片清洁溶液(有机碱性溶液)→超纯水冲洗→晶片清洁溶液→超纯水冲洗→酸清洁→超纯水冲洗→超纯水冲洗→表面活性剂→超纯水冲洗，然后干燥。
通过使用具有低浓度的表面活性剂水溶液，可以消除在表面活性剂处理之后的超纯水冲洗。具体地，可以进行如下步骤：晶片清洁溶液(有机碱性溶液)→超纯水冲洗→晶片清洁溶液→超纯水冲洗→酸清洁→超纯水冲洗→超纯水冲洗→表面活性剂，然后干燥。或者，可以进行如下步骤：晶片清洁溶液(有机碱性溶液)→超纯水冲洗→晶片清洁溶液→超纯水冲洗→酸清洁→超纯水冲洗→超纯水冲洗→干燥；和最后，表面活性剂，然后干燥。
所述清洁可以通过如下进行：布置包含清洁溶液、超纯水和表面活性剂的清洁槽，用所述槽依次处理化合物半导体衬底且最终通过例如使用高速旋转时的离心力进行旋转干燥而干燥所述衬底。或者，可以采用单晶片加工，其中将各衬底在水平保持的同时进行旋转，用表面活性剂和超纯水处理，且最终通过高速旋转干燥。或者，可采用分批加工，其中对衬底进行超纯水冲洗，然后从包含表面活性剂的纯水中取出并干燥。
通过各种方法对由此清洁的化合物半导体衬底的表面状态进行分析：一种方法是TOF-SIMS分析。使用由美国的物理电子公司(Physical Electronics,Inc.)制造的TOF-SIMS设备(TRIFII)来辐射作为一次离子的69Ga+并用飞行时间质谱仪检测带正电的二次离子。质量数检测范围为0.5～2000。在TOF-SIMS分析中，Ga+一次离子的辐射引起附着分子分解且检测到分解后的分子物种。因此，具有1000以上的质量数的分子物种的检测量非常少。
对相对强度进行比较，所述相对强度各自通过限定在1～1000的质量数范围内检测到的带正电的二次离子的总计数作为分母并通过限定目标质量数的计数作为分子来确定。
结果，发现在附着到表面的Si的含量低且方块电阻高的衬底中，具有31的质量数的阳离子(CH3O+)的相对信号强度为2.4×10-3以上；还发现具有73的质量数的阳离子(C3H5O2 +)的相对信号强度为3.2×10-4以上。
对已经通过现有清洁方法(标准清洁)清洁的化合物半导体衬底类似地进行TOF-SIMS分析。将这些结果与本发明进行比较。在本发明中31的质量数的相对信号强度为标准清洁产品的相对信号强度的2.0倍以上。在本发明中73的质量数的相对信号强度为标准清洁产品的相对信号强度的4.1倍以上。“标准清洁产品”可以例如为通过图3中所示的现有方法处理的衬底。或者，其可以为通过后述的实施例1中进行的标准清洁处理的衬底。
进行另一分析方法，其为采用同步辐射作为入射光的XPS分析。当在入射X射线能量为365eV且光电子飞离角为90°的条件下对横轴进行校准，使得C1s的低能量侧的峰在285eV下时，在标准清洁产品中仅检测到在所述285eV下的峰，而在根据本发明的清洁产品中还检测到在比其高1～2eV的高能量侧的另一个峰。
发现，当所述高能量侧的峰的积分强度为在所述285eV下的峰的积分强度的0.25倍以上时，Si附着含量低且方块电阻高。
代表用于表面处理且包含含有氢(H)、碳(C)和氧(O)的有机物质的溶液的非离子表面活性剂的实例包括高级醇类表面活性剂和具有700～2000的分子量的烷基酚类表面活性剂，诸如聚氧化烯烷基醚、聚氧化乙烯烷基醚和聚氧化乙烯烷基苯基醚。
非离子表面活性剂可以为脂肪酸类表面活性剂。脂肪酸类表面活性剂的实例包括蔗糖脂肪酸盐/酯、脱水山梨糖醇脂肪酸酯、聚氧化乙烯脱水山梨糖醇脂肪酸酯、聚氧化乙烯脂肪酸酯和烷醇酰胺。
非离子表面活性剂优选具有700～2000的分子量。当该分子量低时，悬浮在空气中的硅氧烷具有较高分子量且因此用具有较高分子量的硅氧烷置换所述表面活性剂的可能性增加。当分子量高时，所述表面活性剂不太可能结合到化合物半导体衬底的表面且因此不太可能形成具有期望厚度的膜。因此，最佳分子量为800～2000。
表面活性剂溶液的pH优选在弱酸性范围内。当所述溶液为强酸性时，在处理期间粒子倾向于附着到表面上。因此，所述pH优选为2～7。所述pH可以用无机酸如盐酸或硝酸，或者有机酸如柠檬酸、苹果酸或乙酸调节。
在表面活性剂中进行浸渍的时间不受特别限制，只要其为10秒以上即可。然而，长时间浸渍造成经济不利。当时间小于10秒时，所形成的表面活性剂层不具有足够大的厚度。
在550℃的生长温度下在根据本发明处理的化合物半导体衬底上生长外延膜，而在该生长之前不进行高温热清洁。在外延膜与化合物半导体衬底之间的界面处通过SIMS分析测定的硅(Si)峰值浓度为2×1017原子/cm3以下。
[实施例1]
准备GaAs衬底。各GaAs衬底通过垂直布里奇曼(VB)法(垂直船法)制造；碳掺杂量为1×1015～2×1016/cm3；晶体的氧含量为5×1016～5×1017/cm3；晶体缺陷蚀坑密度(EPD)为1000/cm2以下；所述衬底为具有1×107Ωcm～6×108Ωcm的电阻率的半绝缘衬底；且直径为4英寸。
至于衬底的面取向，使用通常用于电子器件应用中的MOCVD外延的(100)2°-偏离衬底(面取向公差：±0.5°)。根据MOCVD条件和器件性能将偏离(100)取向的衬底如(100)±0.5°衬底和(100)0.05°～2°-偏离衬底用作用于MOCVD的衬底；且根据本发明的利用非离子表面活性剂的处理可以对所述衬底中的任一种提供类似的优点。
当晶体为多晶体时，杂质沿晶粒间界集中。当在这种多晶体上形成器件时，电流可能流过晶粒间界。因此，晶体需要是单晶体。当衬底具有小于1×107Ωcm的电阻率时，在施加电压时，电流漏出具有约1μm厚度的高纯度GaAs层而到达衬底。因此，在用于HEMT的外延衬底中，衬底的电阻率同样重要且必须为1×107Ωcm以上。
另一方面，虽然异质结双极晶体管(HBT)为GaAs高速器件的一个实例，但在半绝缘衬底上形成具有约1×1018原子/cm3的浓度的n-型集电器层。因此，即使在衬底界面处存在约1×1018原子/cm3的杂质，也不会造成问题。
将GaAs衬底的表面镜面抛光且然后对所述衬底进行标准清洁。参照图4，通过使用分批清洁设备，随后将衬底在具有700～900分子量的非离子表面活性剂A、具有800～1200分子量的非离子表面活性剂B和具有800～1000分子量的非离子表面活性剂C(聚氧化烯烷基醚)的0.1～3体积%水溶液中浸渍5～120秒(处理时间)，然后用超纯水适当冲洗预定的时间(冲洗时间(秒))，且随后进行旋转干燥。将已经浸渍在表面活性剂中的衬底和未浸渍在表面活性剂中的衬底置于标准晶片托盘中，进行氮气吹扫，且然后密封并通过相同的储存方法在相同的储存场所储存在氧气和水分不能透过的清洁袋中。所使用的晶片托盘和袋不含有机Si化合物(硅氧烷)(硅氧烷释气量小于0.01μg/g)。以如下方式进行晶片托盘和袋的释气分析：将晶片托盘和袋精细地切割且然后加热到40℃，并用气相色谱-质谱联用仪(GC-MS)分析所产生的物质。
在此进行的标准清洁为在镜面抛光表面之后进行的一般清洁方法。具体地，采用以下方法：
(1)在室温(25℃)下在氢氧化四甲铵的0.5体积%水溶液中浸渍5分钟
(2)超纯水冲洗3分钟
(3)在室温(25℃)下在氢氧化四甲铵的0.5体积%水溶液中浸渍5分钟
(4)超纯水冲洗3分钟
(5)在室温(25℃)下在具有pH5的硝酸酸性水溶液中浸渍3分钟
(6)超纯水冲洗3分钟(两次)
(7)旋转干燥
或者，可以使用通常已知的其他清洁方法。
在干燥之后即刻测定表面活性剂层的厚度。表面活性剂层的厚度可以用椭圆偏光仪(RUDOLPH AUTO ELIV)测定。至于椭圆偏光仪的参数，测定光波长为632.8nm；衬底折射率为3.857；衬底消光系数为0.217；为了方便计算，将表面活性剂层的折射率固定为1.8。在具有表面活性剂层的衬底表面内，衬底的天然氧化膜层在表面活性层下面。天然氧化膜层具有约0.7nm的厚度。从精度方面来说，椭圆偏光仪很难通过测定和分析而单独确定天然氧化膜的小厚度和在天然氧化膜下面的表面活性剂层的小厚度。因此，在本发明中，将包括天然氧化膜和表面活性剂层两者的膜(层)的厚度确定为“膜厚度”。在不使用表面活性剂的情况下，表面活性剂层的膜厚度指示天然氧化膜的厚度。
在储存20天之后，将各衬底从密封袋中取出且通过MOCVD在衬底上形成外延膜。利用通用的MOCVD反应器进行该外延生长而在生长之前不进行高温热清洁以在550℃的生长温度下形成未掺杂的1-μmGaAs外延膜。然后测定各衬底的方块电阻。另外，利用SIMS测定在未掺杂的外延膜(epi-膜)和衬底之间的界面处的Si含量。将结果描述在表I中。
[表I]
如表I中所指示的，在浸渍在表面活性剂中的衬底之中，其中表面活性剂层的厚度超过1.50nm的衬底具有10.0×103Ω/□以上的高方块电阻。未浸渍在表面活性剂中的现有产品具有5.6×103Ω/□以下的低方块电阻。
利用SIMS测定在外延膜与衬底之间的界面处的Si含量。结果，在浸渍在表面活性剂中的衬底之中，其中作为膜厚度的表面活性剂层的厚度超过1.50nm的衬底具有2.0×1017原子/cm3以下的峰值浓度，其污染非常少；未浸渍在表面活性剂中的现有产品中的一些具有显著超过5×1017原子/cm3的浓度。因此，存在明显的差别。
当作为膜厚度的表面活性剂层的厚度小于1.5nm时，在外延膜与衬底之间的界面处的Si含量相对于现有产品没有显著减小且方块电阻没有变得非常高；因此没有充分提供表面活性剂层的效果。另一方面，当膜厚度为1.5nm以上时，方块电阻变得足够高。然而，当膜厚度超过3.0nm时，外延生长之前的衬底的表面具有白色混浊性或所得外延膜具有表面不规则，因为在加热到外延生长温度期间厚的表面活性剂层不太可能蒸发。因此，作为膜厚度的表面活性剂层的厚度优选为1.5nm以上且3.0nm以下；特别优选1.5nm～2.0nm，因为Si污染低且归因于由外延生长期间膜的不充分分解(蒸发)引起的界面处的碳和氧的残留的污染的可能性非常低。
表面活性剂层的厚度可以用椭圆偏光仪容易地测定，且基于该厚度，可以推定在外延生长之后界面处的Si含量。因此，可以更确实地进行衬底的品质控制。当对化合物半导体衬底进行标准清洁时，在清洁之后即刻衬底表面上的天然氧化膜保持不稳定；在过去约一周之后，氧化膜变得稳定，且在此期间，衬底表面上的膜厚度增加约0.3nm。在其中如本发明中那样形成表面活性剂层的衬底中，相对于涂布表面活性剂之后即刻的膜厚度，在过去一周之后，膜厚度也增加约0.3nm。
对以与表I中的16、17、19、20、27和28号相同的方式清洁并储存的其他衬底的表面进行TOF-SIMS分析。对于各种情况，对两个衬底进行分析。
TOF-SIMS分析对具有表II中列出的质量数的阳离子进行检测。将所检测的离子的计数描述在表II中。在本发明的产品中，将衬底的表面用图5中例示的表面活性剂覆盖。然而，在通过TOF-SIMS分析得到的结果中，没有检测到图5中所示的具有高分子量的原始离子，并且检测到了由C、H和O构成的多个有机离子。这可能是因为在测定时作为一次离子辐射的69Ga+部分地切断表面上的表面活性剂的键。
将相对强度描述在表III中，所述相对强度通过限定在1～1000的质量数范围内检测到并也包含具有低计数且未描述在表II中的离子物种的离子物种的总计数作为分母并通过限定目标离子的计数作为分子来确定。
[表II]
质量 式 27号 16号 19号 17号
24 Mg+ 139 25 23 36
40 Ca+ 1898 17 12 89
63 Cu+ 142 89 22 29
15 CH3+ 7788 17313 14114 15629
27 C2H3+ 22409 43735 48922 50042
41 C3H5+ 23502 40250 79300 42664
77 C6H5+ 1277 556 506 4531
91 C7H7+ 1074 517 290 7568
219 C15H23O+ 717 61 35 349
31 CH3O+ 4086 15621 20163 12367
45 C2H5O+ 5192 54394 84545 59906
59 C3H7O+ 2345 16886 48663 3135
73 C3H5O2+ 260 3534 13107 3500
87 C4H7O2+ 88 2342 11379 2338
101 C5H9O2+ 127 553 3719 192
115 C6H11O2+ 166 357 2474 724
387 387+ 6 25 80 10
457 457+ 7 20 87 6
545 545+ 3 17 81 6
603 603+ 0 10 41 3
607 607+ 1 9 41 2
633 633+ 1 17 57 4
18 NH4+ 24430 20511 27 22121
44 C2H6N+ 4217 1198 606 1187
46 C2H8N+ 8214 1977 339 1103
60 C3H10N+ 11634 242 291 125
75 As+ 16058 15248 6359 16879
160 GaAsO+ 1527 1015 86 893
177 GaAsO2H+ 1036 848 106 675
245 Ga2AsO2+ 267 195 24 156
261 Ga2AsO3+ 206 220 15 137
283 GaAs2O4+ 349 223 33 290
71 71Ga+ 1115706 1075931 521937 1158196
总计 总计+ 3314251 3395792 2442924 3800407
[表III]
标准化 质量 式 27号 16号 19号 17号
总计+ 24 Mg+ 4.19E-05 7.36E-06 9.41E-06 9.47E-06
总计+ 40 Ca+ 5.73E-04 5.01E-06 4.91E-06 2.34E-05
总计+ 63 Cu+ 4.28E-05 2.62E-05 9.01E-06 7.63E-06
总计+ 15 CH3+ 2.35E-03 5.10E-03 5.78E-03 4.11E-03
总计+ 27 C2H3+ 6.76E-03 1.29E-02 2.00E-02 1.32E-02
总计+ 41 C3H5+ 7.09E-03 1.19E-02 3.25E-02 1.12E-02
总计+ 77 C6H5+ 3.85E-04 1.64E-04 2.07E-04 1.19E-03
总计+ 91 C7H7+ 3.24E-04 1.52E-04 1.19E-04 1.99E-03
总计+ 219 C15H23O+ 2.16E-04 1.80E-05 1.43E-05 9.18E-05
总计+ 31 CH3O+ 1.23E-03 4.60E-03 8.25E-03 3.25E-03
总计+ 45 C2H5O+ 1.57E-03 1.60E-02 3.46E-02 1.58E-02
总计+ 59 C3H7O+ 7.08E-04 4.97E-03 1.99E-02 8.25E-04
总计+ 73 C3H5O2+ 7.84E-05 1.04E-03 5.37E-03 9.21E-04
总计+ 87 C4H7O2+ 2.66E-05 6.90E-04 4.66E-03 6.15E-04
总计+ 101 C5H9O2+ 3.83E-05 1.63E-04 1.52E-03 5.05E-05
总计+ 115 C6H11O2+ 5.01E-05 1.05E-04 1.01E-03 1.91E-04
总计+ 387 387+ 1.81E-06 7.36E-06 3.27E-05 2.63E-06
总计+ 457 457+ 2.11E-06 5.89E-06 3.56E-05 1.58E-06
总计+ 545 545+ 9.05E-07 5.01E-06 3.32E-05 1.58E-06
总计+ 603 603+ - 2.94E-06 1.68E-05 7.89E-07
总计+ 607 607+ 3.02E-07 2.65E-06 1.68E-05 5.26E-07
总计+ 633 633+ 3.02E-07 5.01E-06 2.33E-05 1.05E-06
总计+ 18 NH4+ 7.37E-03 6.04E-03 1.11E-05 5.82E-03
总计+ 44 C2H6N+ 1.27E-03 3.53E-04 2.48E-04 3.12E-04
总计+ 46 C2H8N+ 2.48E-03 5.82E-04 1.39E-04 2.90E-04
总计+ 60 C3H10N+ 3.51E-03 7.13E-05 1.19E-04 3.29E-05
总计+ 75 As+ 4.85E-03 4.49E-03 2.60E-03 4.44E-03
总计+ 160 GaAsO+ 4.61E-04 2.99E-04 3.52E-05 2.35E-04
总计+ 177 GaAsO2H+ 3.13E-04 2.50E-04 4.34E-05 1.78E-04
总计+ 245 Ga2AsO2+ 8.06E-05 5.74E-05 9.82E-06 4.10E-05
总计+ 261 Ga2AsO3+ 6.22E-05 6.48E-05 6.14E-06 3.60E-05
总计+ 283 GaAs2O4+ 1.05E-04 6.57E-05 1.35E-05 7.63E-05
总计+ 71 71Ga+ 3.37E-01 3.17E-01 2.14E-01 3.05E-01
基于TOF-SIMS分析的结果，将在由C、H和O构成的有机离子的质量数下检测的相对强度与表面Si含量(在epi-膜/衬底界面处的Si峰值浓度)之间的关系示出在图6和图7中。
表III指示在本发明的产品中含有H、C和O的有机物质的检测量大。例如，根据图6，当在31的质量数下的相对信号强度为2.4×10-3以上时，表面中的Si峰值浓度变成2×1017以下；根据图7，当在73的质量数下的相对信号强度为3.2×10-4以上时，表面中的Si峰值浓度变成2×1017以下。
在本发明的产品与标准清洁产品之间的比较指示，当在31的质量数下的相对信号强度为标准清洁产品(27号)的相对信号强度的2.0倍以上时，Si峰值浓度变成2×1017以下，且对于在73的质量数下的信号，其为4.1倍以上。在标准清洁的情况下，表面未用长链C覆盖，且因此不具有抗硅氧烷性；通过TOF-SIMS测定的在诸如31和73的质量数下的相对信号强度基本为类似的低值；且界面Si含量响应气氛中硅氧烷的变化而迅速改变。
另外，对以与16、17和27号(标准清洁产品)相同的方式清洁并储存的其他衬底进行同步辐射XPS分析。以如下方式进行分析：将九州同步光研究中心中的光束线(BL12)用作光源，入射X射线能量为365eV，通能为11.75eV且发射电子飞离角为90°。
将XPS光谱集体示出在图8中。本发明的产品在比在285eV下的C1s的峰高1～2eV的能量下具有高能量侧的峰。衬底的Si含量越低，高能量侧的峰变得越高。根据光谱，对在285eV下的峰的积分强度与高能量侧的峰的积分强度进行比较。因此，图9指示，为了使Si峰值浓度为2×1017以下，高能量侧的峰的积分强度为在285eV下的峰的积分强度的0.25倍以上。
[实施例2]
准备GaAs衬底。各GaAs衬底通过垂直梯度冷凝(VGF)法(垂直船法)制造；碳掺杂量为1×1015～2×1016/cm3；晶体的氧含量为5×1015～5×1016/cm3；晶体缺陷EPD(蚀坑密度)为500/cm2以下；所述衬底为具有1×107～1×108Ωcm的电阻率的半绝缘衬底；且直径为6英寸。至于衬底的面取向，使用(100)2°-偏离衬底(面取向公差：±0.5°)。
将GaAs衬底的表面镜面抛光。然后如实施例1中那样使用标准清洁溶液对衬底进行分批清洁并暂时干燥。然后，用单晶片加工设备对各衬底进行加工：将衬底利用通过稀释具有800～1000分子量的非离子表面活性剂(聚氧化烯烷基醚)的30体积%水溶液而制备的0.35～5体积%溶液，在200～1000rpm的转速下旋转涂布10～60秒，且然后在2000rpm的高转速下干燥35秒。
在单晶片涂布的情况下，利用非离子表面活性剂的水溶液对前表面进行涂布；当水溶液到达后表面时，可能造成后表面的混浊性。因此，将后表面用超纯水冲洗。另外，在干燥时，为了促进后表面的干燥，将氮气喷雾到后表面以促进干燥。此后，如实施例1中那样利用椭圆偏光仪测定表面活性剂层的厚度。
将衬底置于干净的PP(聚丙烯)晶片托盘中，进行氮气吹扫，且然后密封，并通过与实施例1中相同的储存方法在相同的储存场所将其储存在氧气和水分不能透过的清洁袋中。
在储存20天之后，从密封袋中取出各衬底且如实施例1中那样通过MOCVD在衬底上形成未掺杂的1-μm GaAs外延膜。在形成外延膜之后，测定各衬底的方块电阻。另外，利用SIMS测定在外延膜与衬底之间的界面处的Si含量。将结果描述在表IV中。
[表IV]
表IV指示，即使在用表面活性剂进行单晶片涂布的情况下，方块电阻也为10×103Ω/□以上的高值且在界面处的Si峰值浓度也为2×1017原子/cm3以下。在清洁之后即刻的表面活性剂层的膜厚度在一个有效数字下为1.5nm～3.0nm。
[实施例3]
准备GaAs衬底。各GaAs衬底通过VGF法(垂直船法)制造；碳掺杂量为1×1015～2×1016/cm3；所述衬底为具有1×107～5×108Ωcm的电阻率的半绝缘衬底；且直径为6英寸。至于衬底的面取向，使用(100)2°-偏离衬底(面取向公差：±0.3°)。
对GaAs衬底的表面进行加工而使其变成镜面。然后，使用标准清洁溶液对衬底进行分批清洁，且在干燥时，进行滴干。具体地，根据以下流程进行处理：晶片清洁溶液(有机碱性溶液)→超纯水冲洗→晶片清洁溶液→超纯水冲洗→酸清洁→超纯水冲洗→超纯水冲洗→滴干(表面活性剂处理)。如实施例1中那样进行利用标准清洁溶液的清洁，不同之处在于，有机碱性溶液为氢氧化四甲基铵且用0.1%盐酸进行酸清洁。
以如下方式进行滴干。将具有800～1100分子量的非离子表面活性剂(聚氧化乙烯壬基苯基醚)的30体积%水溶液稀释成0.5%溶液并使用。将干燥器的上部气氛用高纯度氮气吹扫。将化合物半导体衬底在含有上述水溶液的干燥槽中浸渍2分钟且然后以恒定速率缓慢取出并干燥。具体地，在取出干燥时，在化合物半导体衬底的表面上形成非离子表面活性剂的膜且非离子表面活性剂的亲水性基团(形成氢键的部分)与衬底表面形成氢键；因此，将非离子表面活性剂的疏水性基团布置在衬底表面上且因此衬底表面展示疏水性。因此，一将衬底从水溶液中取出而进入氮气氛中，水就从衬底表面滴下。因此，通过连续缓慢提起衬底，在衬底表面上形成表面活性剂层，同时干燥衬底表面。作为用椭圆偏光仪测定的膜厚度，在这样处理的衬底表面上的表面活性剂层具有2.0nm的厚度。
将衬底置于干净的PP(聚丙烯)晶片托盘中，进行氮气吹扫，且然后密封，并通过与实施例1中相同的储存方法在相同的储存场所将其储存在氧气和水分不能透过的清洁袋中。
在储存20天之后，将各衬底从密封袋中取出且如实施例1中那样通过MOCVD在衬底上形成外延膜。在形成外延膜之后，测定衬底的方块电阻。结果，方块电阻为9.9×104Ω/□的高值。
利用SIMS测定在外延膜与衬底之间的界面处的Si峰值浓度且发现在该界面处的Si峰值浓度为1.1×1017原子/cm3。
[实施例4]
准备GaAs衬底。各GaAs衬底通过VB法(垂直船法)制造；如实施例2中那样将衬底用碳掺杂；晶体的氧含量为1×1016～1×1017/cm3；晶体缺陷EPD(蚀坑密度)为1000/cm2以下；所述衬底为具有0.5×108～2.0×108Ωcm的电阻率的半绝缘衬底；且直径为6英寸。至于衬底的面取向，使用(100)2°-偏离衬底(面取向公差：±0.5°)。
从铸块切出GaAs衬底。实施衬底的外周面倒角。然后，用硬质抛光布对衬底进行双侧抛光，使得衬底的前表面和后表面两者都变成镜面。用硬质抛光布对在其上要形成器件的表面进一步进行镜面精抛光，使得表面具有0.10nm的表面粗糙度RMS和1.5μm的平坦度总厚度变化(TTV)。然后，如实施例1中那样使用标准清洁溶液对衬底进行分批清洁且暂时干燥。
在标准清洁之后的48小时内，通过在1000rpm的转速下旋转涂布15秒而将表面活性剂C的0.087重量%水溶液涂布到各GaAs衬底的表面，且然后在2000rpm的高转速下干燥35秒。如实施例1中那样用椭圆偏光仪测定表面活性剂层的厚度。此时，所使用的表面活性剂的未稀释溶液为以使得除C、H和O以外的杂质的量为50ng/mm3以下的方式提纯并控制的溶液。
用水平保持晶片(衬底)的单晶片旋转处理设备进行利用表面活性剂的处理；且将其中进行处理的气氛的Si浓度控制为小于0.5μg/m3。具体地，将用于除去气氛中的含硅有机物质(硅氧烷)的活性碳过滤器连接到空调系统；将未被Si污染且由氟烃树脂形成的超高效空气(ULPA)过滤器连接到其中进行涂布的处理室中；因此，尘埃浓度小于1粒子/ft3。利用安置在外周的三个点处的聚酰亚胺树脂插脚支撑晶片(衬底)而使得来自外周部分的污染最小化。
在进行表面活性剂处理的同时，将超纯水供给到后表面以防止表面活性剂到达后表面。在干燥期间，从后表面喷嘴喷出氮气以加速后表面的干燥。结果，获得具有膜的衬底，其中膜具有表V中的膜厚度；表面上的膜厚度变化小于±0.3nm；在表面上具有0.3μm以上的尺寸的外来粒子的数目为50个以下(除了距外周3mm内的区域之外的晶片整个表面，该区域充当测定装置用边缘部分)；且用全反射X射线荧光(TXRF)设备分析的表面上的重金属的量小于10×1010原子·cm2。当将表面通过标准清洁处理且然后长时间静置时，进行表面的氧化且结果，发生从清洁之后即刻的亲水性表面到疏水性表面的表面状态转变。因此，表面活性剂变得不太可能附着到表面且变得不太可能在表面上形成膜。另外，进行气氛中的Si到表面的附着。因此，表面的Si含量没有充分减小。因此，理想地在48小时内进行处理，如果有可能，则在进行标准清洁之后的24小时内进行处理。利用由Tencor Corporation制造的Surfscan6220测定表面上的外来粒子的数目。因为表面上的外来粒子在形成外延膜之后变成缺陷，所以期望使其数目最小化。因为表面上的重金属在形成外延膜之前的加热时不太可能蒸发，所以大量的重金属造成界面处的渗漏。因此，重金属的量期望为至少50×1010原子/cm2以下，如果有可能，则为10×1010原子/cm2以下。
将衬底置于干净的PP(聚丙烯)晶片托盘中，进行氮气吹扫，且然后将其密封并储存在氧气和水分不能透过的清洁袋中。至于储存容器，使用如实施例1中那样满足小于0.01μg/g的硅氧烷释气量且总释气量小于0.5μg/g的托盘。当释气量大时，造成表面污染，这可能造成膜厚度变化。
如实施例1中那样通过MOCVD在改变了在表面活性剂处理之后的储存时间的衬底上形成外延膜。对于各衬底，测定在外延膜与衬底之间的界面处的Si含量和方块电阻。将结果描述在表V中。仅进行标准清洁的现有情况具有如下趋势：储存时间越久，界面Si含量越高且方块电阻越低。相反，在进一步进行表面活性剂处理的情况下，即使储存时间变成90天的长时间，也将界面Si含量抑制为低值且将方块电阻保持在高于测定装置的测定极限的高电阻下。
[表V]
根据本发明，包含Si的杂质对衬底表面的附着量小，在杂质蒸发时造成的表面粗糙化受到抑制且界面结晶性和平坦性的劣化受到抑制，这可能导致器件特性增强。因此，根据本发明，即使进行低温清洁并形成外延膜时，也可以减小漏电流。因此，通过减少制造时间并减少充当在清洁期间消耗的原料气体的胂的消耗量，提供成本降低的重大优势。表V指示，在本发明中在外延/衬底界面处O和C的量也小。当由n型衬底制造器件使得电流从外延表面流动到衬底的后表面时，可以抑制在界面处载流子的减少且可以抑制操作电压的升高。另外，当由半绝缘衬底制造电子器件时，可以抑制背栅效应和侧栅效应且可以改善高频特性。因此，除了减小界面Si含量的效果之外，还期待通过减少其他杂质而提供的效果。
[产业实用性]
根据本发明，可以提供半绝缘的化合物半导体衬底，其中，即使在长时间储存之后，也不太可能出现电特性异常且可以在低成本下实现HEMT的外延生长。
[附图标记]
1：半绝缘GaAs衬底
2：i-GaAs层(高纯度外延层)
3：n-AlGaAs层(电子供给层)
4：源电极
5：栅电极
6：漏电极
11：正常电流流动
12：异常电流流动
20：表面活性剂
21：有机污染

Claims (13)

1.一种化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖，所述有机物质的分子量比在悬浮在气氛中的含Si有机物质的分子量重，
其中，由所述有机物质形成的覆盖膜用椭圆偏光仪测定的膜厚度为1.5nm以上且3.0nm以下。
2.根据权利要求1所述的化合物半导体衬底，其中，所述有机物质具有700以上且2000以下的分子量。
3.根据权利要求1所述的化合物半导体衬底，其中，所述有机物质为非离子表面活性剂。
4.根据权利要求2所述的化合物半导体衬底，其中，所述有机物质为非离子表面活性剂。
5.一种化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖，
其中，由所述有机物质形成的覆盖膜用椭圆偏光仪测定的膜厚度为1.5nm以上且3.0nm以下，以及
其中，在采用69Ga+作为一次离子的TOF-SIMS分析中具有31的质量数的阳离子(CH3O+)的相对信号强度为2.4×10-3以上。
6.一种化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖，
其中，由所述有机物质形成的覆盖膜用椭圆偏光仪测定的膜厚度为1.5nm以上且3.0nm以下，以及
其中，在采用69Ga+作为一次离子的TOF-SIMS分析中具有73的质量数的阳离子(C3H5O2 +)的相对信号强度为3.2×10-4以上。
7.一种化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖，
其中，由所述有机物质形成的覆盖膜用椭圆偏光仪测定的膜厚度为1.5nm以上且3.0nm以下，以及
其中，在采用69Ga+作为一次离子的TOF-SIMS分析中具有31的质量数的阳离子(CH3O+)的相对强度为标准清洁的化合物半导体衬底的该相对强度的2.0倍以上。
8.一种化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖，
其中，由所述有机物质形成的覆盖膜用椭圆偏光仪测定的膜厚度为1.5nm以上且3.0nm以下，以及
其中，在采用69Ga+作为一次离子的TOF-SIMS分析中具有73的质量数的阳离子(C3H5O2 +)的相对强度为标准清洁的化合物半导体衬底的该相对强度的4.1倍以上。
9.一种化合物半导体衬底，其至少一个主表面被镜面抛光，所述镜面抛光的表面被含有氢(H)、碳(C)和氧(O)的有机物质覆盖，
其中，由所述有机物质形成的覆盖膜用椭圆偏光仪测定的膜厚度为1.5nm以上且3.0nm以下，以及
其中，通过入射X射线能量为365eV且飞离角为90°的同步辐射XPS分析，在比C1s：285eV的峰高1.5±0.5eV的高能量侧检测到峰。
10.根据权利要求5～9中任一项所述的化合物半导体衬底，其中，所述有机物质具有700以上且2000以下的分子量。
11.根据权利要求5～9中任一项所述的化合物半导体衬底，其中，所述有机物质为非离子表面活性剂。
12.根据权利要求9所述的化合物半导体衬底，其中，所述高能量侧的峰的积分强度为所述285eV附近的峰的积分强度的0.25倍以上。
13.一种化合物半导体衬底，其至少一个主表面被镜面抛光，其中，在550℃的生长温度下生长的外延膜与所述化合物半导体衬底之间的界面处的硅(Si)峰值浓度为2×1017cm-3以下。
CN201280014248.2A 2011-05-18 2012-05-09 化合物半导体衬底 Active CN103460349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611005643.0A CN107039516B (zh) 2011-05-18 2012-05-09 化合物半导体衬底

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011110980 2011-05-18
JP2011-110980 2011-05-18
PCT/JP2012/061815 WO2012157476A1 (ja) 2011-05-18 2012-05-09 化合物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201611005643.0A Division CN107039516B (zh) 2011-05-18 2012-05-09 化合物半导体衬底

Publications (2)

Publication Number Publication Date
CN103460349A CN103460349A (zh) 2013-12-18
CN103460349B true CN103460349B (zh) 2016-11-23

Family

ID=47174341

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611005643.0A Active CN107039516B (zh) 2011-05-18 2012-05-09 化合物半导体衬底
CN201280014248.2A Active CN103460349B (zh) 2011-05-18 2012-05-09 化合物半导体衬底

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611005643.0A Active CN107039516B (zh) 2011-05-18 2012-05-09 化合物半导体衬底

Country Status (6)

Country Link
US (1) US9000567B2 (zh)
JP (5) JP6070548B2 (zh)
CN (2) CN107039516B (zh)
DE (2) DE202012013658U1 (zh)
TW (3) TWI625768B (zh)
WO (1) WO2012157476A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039516A (zh) * 2011-05-18 2017-08-11 住友电气工业株式会社 化合物半导体衬底

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6296001B2 (ja) 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN107039244B (zh) * 2017-04-14 2020-02-21 广东先导先进材料股份有限公司 半导体晶片的处理工艺
CN110234801B (zh) * 2017-05-26 2021-01-12 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
JP6394838B1 (ja) * 2017-07-04 2018-09-26 住友電気工業株式会社 ヒ化ガリウム結晶体およびヒ化ガリウム結晶基板
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
WO2019058483A1 (ja) * 2017-09-21 2019-03-28 住友電気工業株式会社 半絶縁性ヒ化ガリウム結晶基板
CN114855260B (zh) * 2017-09-21 2024-03-01 住友电气工业株式会社 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
JP6530125B1 (ja) * 2018-04-27 2019-06-12 住友化学株式会社 光学フィルム
US20210079556A1 (en) * 2018-08-07 2021-03-18 Sumitomo Electric Industries, Ltd. Gallium arsenide single crystal and gallium arsenide single crystal substrate
WO2022070969A1 (ja) * 2020-09-30 2022-04-07 株式会社フジミインコーポレーテッド 酸化ガリウム基板用洗浄剤
JP7327714B1 (ja) * 2022-09-16 2023-08-16 住友電気工業株式会社 ヒ化ガリウム単結晶基板およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126838A (ja) 1983-12-13 1985-07-06 Mitsubishi Monsanto Chem Co ひ化ガリウム単結晶ウエハの洗滌液および洗滌方法
JPH06151304A (ja) * 1992-11-13 1994-05-31 Toshiba Corp 化合物半導体ウェーハ
JP3502651B2 (ja) * 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
JPH07211688A (ja) 1993-05-17 1995-08-11 Japan Energy Corp 化合物半導体基板の製造方法
JP2861776B2 (ja) * 1993-12-28 1999-02-24 日立電線株式会社 保護膜付き半導体ウェハ
JPH1012553A (ja) * 1996-06-20 1998-01-16 Hitachi Cable Ltd 化合物半導体ウェハ及びその製造方法
JPH1079363A (ja) 1996-09-03 1998-03-24 Hitachi Cable Ltd 化合物半導体ウエハの表面処理方法
JPH11126766A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd 半導体結晶ウエハの洗浄方法
JP3456446B2 (ja) 1999-05-28 2003-10-14 日立電線株式会社 半導体結晶ウエハの洗浄方法
JP2001053011A (ja) * 1999-06-02 2001-02-23 Japan Energy Corp 化合物半導体ウエーハ及びこれを用いた半導体デバイス
JP3449474B2 (ja) * 2000-02-03 2003-09-22 日本電気株式会社 半導体基板の表面処理用組成物および表面処理方法
WO2001071789A1 (fr) * 2000-03-21 2001-09-27 Wako Pure Chemical Industries, Ltd. Agent de nettoyage de tranche de semi-conducteur et procede de nettoyage
JP3498288B2 (ja) * 2001-01-16 2004-02-16 株式会社スーパーシリコン研究所 半導体ウエハ研磨方法
JP2003100671A (ja) * 2001-09-20 2003-04-04 Hitachi Cable Ltd 半導体結晶ウェハの研磨方法及び半導体結晶ウェハ
JP2003109930A (ja) * 2001-09-28 2003-04-11 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液及び洗浄方法
JP4350364B2 (ja) * 2002-12-12 2009-10-21 昭和電工株式会社 洗浄剤組成物、半導体ウェーハの洗浄方法および製造方法
JP2004193407A (ja) * 2002-12-12 2004-07-08 Hitachi Cable Ltd 化合物半導体ウエハの洗浄方法
CN100428419C (zh) * 2004-12-08 2008-10-22 中国电子科技集团公司第四十六研究所 一种砷化镓晶片清洗方法
JP4872246B2 (ja) * 2005-06-10 2012-02-08 住友電気工業株式会社 半絶縁性ＧａＡｓ基板及びエピタキシャル基板
CN1933096B (zh) * 2005-09-14 2010-04-21 中国科学院半导体研究所 一种低温晶片直接键合方法
JP2007235036A (ja) * 2006-03-03 2007-09-13 Toshiba Ceramics Co Ltd シリコンウエハの親水化処理方法及びそれに用いる親水化処理剤
JP5276281B2 (ja) * 2007-06-01 2013-08-28 住友電気工業株式会社 ＧａＡｓ半導体基板およびその製造方法
CN101965542B (zh) * 2008-03-10 2013-03-27 旭化成电子材料株式会社 感光性聚有机硅氧烷组合物
JP5471001B2 (ja) * 2009-04-20 2014-04-16 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP5635246B2 (ja) * 2009-07-15 2014-12-03 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
WO2012157476A1 (ja) * 2011-05-18 2012-11-22 住友電気工業株式会社 化合物半導体基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039516A (zh) * 2011-05-18 2017-08-11 住友电气工业株式会社 化合物半导体衬底
CN107039516B (zh) * 2011-05-18 2020-07-10 住友电气工业株式会社 化合物半导体衬底

Also Published As

Publication number Publication date
DE202012013658U1 (de) 2019-04-30
JP7060060B2 (ja) 2022-04-26
WO2012157476A1 (ja) 2012-11-22
JP6070548B2 (ja) 2017-02-01
CN107039516A (zh) 2017-08-11
TW201729258A (zh) 2017-08-16
TWI556288B (zh) 2016-11-01
JP2016195278A (ja) 2016-11-17
JPWO2012157476A1 (ja) 2014-07-31
TW201705220A (zh) 2017-02-01
CN107039516B (zh) 2020-07-10
JP2017152748A (ja) 2017-08-31
JP2019117959A (ja) 2019-07-18
DE112012002127B4 (de) 2022-10-27
US20120292747A1 (en) 2012-11-22
TWI588876B (zh) 2017-06-21
TWI625768B (zh) 2018-06-01
CN103460349A (zh) 2013-12-18
TW201250794A (en) 2012-12-16
US9000567B2 (en) 2015-04-07
JP2021015999A (ja) 2021-02-12
DE112012002127T5 (de) 2014-02-13

Similar Documents

Publication Publication Date Title
CN103460349B (zh) 化合物半导体衬底
EP2423356B1 (en) Process for producing indium-phosphorus substrate and process for producing epitaxial wafer
US7737043B2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
TWI679733B (zh) Iii-v族化合物半導體基板及附磊晶層之iii-v族化合物半導體基板
CN101630641A (zh) Ⅲ-ⅴ族化合物半导体衬底、外延晶片及它们的制造方法
JP3218374B2 (ja) ＩｎＰ半導体表面および界面の評価方法
US20070215280A1 (en) Semiconductor surface processing
CN118355155A (zh) Iii-v族化合物半导体单晶基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant