JP2004193407A - 化合物半導体ウエハの洗浄方法 - Google Patents

化合物半導体ウエハの洗浄方法 Download PDF

Info

Publication number
JP2004193407A
JP2004193407A JP2002360761A JP2002360761A JP2004193407A JP 2004193407 A JP2004193407 A JP 2004193407A JP 2002360761 A JP2002360761 A JP 2002360761A JP 2002360761 A JP2002360761 A JP 2002360761A JP 2004193407 A JP2004193407 A JP 2004193407A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor wafer
cleaning
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002360761A
Other languages
English (en)
Inventor
Takashi Takeuchi
隆 竹内
Jiro Wada
次郎 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2002360761A priority Critical patent/JP2004193407A/ja
Publication of JP2004193407A publication Critical patent/JP2004193407A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】基板表面に付着・残留するSiを除去して、その基板上に製造される化合物半導体素子におけるソース−ドレイン電極間のリーク電流を低減できる化合物半導体ウエハの洗浄方法を提供する。
【解決手段】化合物半導体ウエハ上に化合物半導体結晶をエピタキシャル成長させる前に、化合物半導体ウエハを洗浄剤にて洗浄する化合物半導体ウエハの洗浄方法において、洗浄剤として、アンモニア水、過酸化水素水、硫酸及び純水の混合溶液を用いる。この洗浄液により、化合物半導体ウエハ表面に残留するSiが溶解除去される。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、電界効果トランジスタ(FET:Field Effect Transistor)、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)などに用いられる化合物半導体をエピタキシャル成長させる前に施される化合物半導体ウエハの洗浄方法に関するものである。
【0002】
【従来の技術】
一般に、化合物半導体結晶を用いたFETやHEMT、HBTは、シリコン半導体に比べて電子移動度が高いため、携帯電話や衛星放送受信器などの高速動作や高効率が要求される高周波機器の増幅器などに幅広く使用されている。
【0003】
化合物半導体結晶を成長する方法の一つに、有機金属気相成長(MOVPE:Metal Organic Vapor Phase Epitaxy)法がある。
【0004】
MOVPE法は、III族有機金属原料ガスとV族原料ガスとを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、その反応炉内で加熱された基板付近で原料ガスが熱分解され、基板上に化合物半導体結晶をエピタキシャル成長させる方法である。
【0005】
基板上に化合物半導体結晶をエピタキシャル成長させたエピタキシャルウェハ(以下「エピウエハ」という)の代表例として、図2にHEMT用エピウエハの断面図を示す。
【0006】
図2に示すように、HEMT用エピウエハは、半絶縁性基板1上に、高抵抗の単層以上のバッファ層2と、高純度のチャネル層3と、スペーサ層4と、自由電子を発生すると共にチャネル層3に電子を供給するキャリア供給層5と、ショットキー層6と、ソース・ドレイン電極とオーミック接合するコンタクト層7とが順次成長されて構成されている。
【0007】
バッファ層2は半絶縁性基板1上の残留不純物によるデバイス特性劣化を抑える働きがある。また、スペーサ層4は、チャネル層3を流れる自由電子がキャリア供給層5のn型不純物によって散乱されるのを防ぐ働きをもつ。
【0008】
HEMTは、キャリア供給層5に隣接したチャネル層3に二次元電子ガス(2DEG:2 Dimension Electron Gas)を形成することにより、イオン化不純物散乱を受けにくい高移動度の電子を利用する。
ところで、このHEMT用エピウエハは、半絶縁性基板1とエピタキシャル層2〜7との界面に、低抵抗の導電層が存在する。
【0009】
このようなHEMT用エピウエハを用いてHEMT等のトランジスタを製造すると、その導電層を通じてソース電極とドレイン電極との間にリーク電流が流れ、トランジスタの電気特性を悪化させる。
【0010】
この低抵抗の導電層が形成される原因は、大気中など至る所に存在しているシリコン(Si)が基板表面に付着・残留しており、このSiが成長後もエピタキシャル層−基板界面に存在してn型キャリアとなってしまうためである。
【0011】
このため、従来は、半絶縁性基板上に化合物半導体結晶を成長させる前に、有機溶剤洗浄及びアルカリ洗浄を行う方法(例えば、特許文献1参照。)や、冷却した純水で洗浄する方法(例えば、特許文献2参照。)や、ソフトアルキルベンゼン型陰イオン界面活性剤、混合溶剤、グリコールエーテル類、けい酸ナトリウムおよび水からなる洗浄剤にて洗浄する方法(例えば、特許文献3参照。)により、基板を洗浄している。
【0012】
【特許文献1】
特開平11−204471号公報(第3−4頁、図1)
【特許文献2】
特開平6−77202号公報(第2頁)
【特許文献3】
特開平10−112451号公報(第4−6頁、図1)
【0013】
【発明が解決しようとする課題】
しかしながら、従来技術は、基板上の酸化膜や有機物、純水分、ワックスなどを除去することはできるが、基板表面に付着・残留するSiは除去できず、その基板上に製造される化合物半導体素子におけるソース−ドレイン電極間のリーク電流を低減することはできなかった。
【0014】
そこで、本発明の目的は、基板表面に付着・残留するSiを除去して、その基板上に製造される化合物半導体素子におけるソース−ドレイン電極間のリーク電流を低減できる化合物半導体ウエハの洗浄方法を提供することにある。
【0015】
【課題を解決するための手段】
上記課題を解決するために請求項1の発明は、化合物半導体ウエハ上に化合物半導体結晶をエピタキシャル成長させる前に、化合物半導体ウエハを洗浄剤にて洗浄する化合物半導体ウエハの洗浄方法において、洗浄剤として、アンモニア水、過酸化水素水、硫酸及び純水の混合溶液を用いる方法である。
【0016】
請求項2の発明は、請求項1に記載の構成に加え、洗浄剤の温度を1℃〜50℃とし、かつ洗浄時間を1分間〜15分間とする方法である。
【0017】
【発明の実施の形態】
次に、本発明の実施の形態を添付図面に基づいて詳述する。
【0018】
図1は本発明が適用されるHEMTの断面構造を示す概略図である。
【0019】
図1に示すように、HEMTは、半絶縁性GaAs基板11と、この半絶縁性GaAs基板11上に形成されたエピタキシャル層20とで主に構成されており、そのエピタキシャル層20は、例えばun−GaAs層12、Al0.22GaAs層13、un−In0.16GaAs層14、un−Al0.22GaAs層15、n−Al0.22GaAs層16、un−Al0.25GaAs層17、n−GaAs層18が順次積層されて構成されている。そして、そのn−GaAs層18上にはソース電極21及びドレイン電極23が設けられていると共に、そのn−GaAs層18の一部が除去されて露出したun−Al0.25GaAs層17上にゲート電極22が設けられている。
【0020】
このようなHEMTを製造するに際しては、エピタキシャル層20を成長する前に、半絶縁性GaAs基板11を洗浄剤にて洗浄する。
【0021】
具体的には、洗浄剤として、アンモニア水(例えば29%溶液)と過酸化水素水(例えば31%溶液)と硫酸(例えば96%溶液)と超純水とを、例えばそれぞれ10:1:1:100で混合した溶液を用い、溶液温度を1℃から50℃の範囲内(例えば25℃)とし、この洗浄剤に半絶縁性GaAs基板11を1分間から15分間の範囲内(例えば10分間)浸漬させた後、純水にて1分間洗浄し、乾燥させる。
【0022】
これにより、半絶縁性GaAs基板11の表面に付着したSiが溶解され、残留Siが除去される。
【0023】
そして、この溶液処理を行った半絶縁性GaAs基板11上に、MOVPE法にてHEMT構造のエピタキシャル層20を成長させる。
【0024】
図1に示したHEMTにあっては、ガリウム(Ga)原料としてトリメチルガリウム(TMG)、アルミニウム(Al)原料としてトリメチルアルミニウム(TMA)、インジウム(In)原料としてトリメチルインジウム(TMI)、砒素(As)原料としてアルシン(AsH3 )、ドーピングの原料としてジシラン(Si26 )を用い、各層12〜18が表1に示すようなキャリア濃度及び厚さになるように成長させる。
【0025】
【表1】
Figure 2004193407
【0026】
表1中、Al0.22GaAsとは、Al0.22Ga0.78Asの略であり、Al:Ga=0.22:0.78であることを示している。また、「n−」はその結晶がn型、「un−」はその結晶が半絶縁性であることを示している。
【0027】
最後に、成長したエピタキシャル層20の表面に、ソース電極21、ゲート電極22及びドレイン電極23を設け、HEMTが製造される。
【0028】
このように、半絶縁性GaAs基板11を洗浄してSiを除去した後、エピタキシャル層20を成長することにより、製造されたHEMTは、エピタキシャル層−基板界面にn型キャリアとなるSiが存在しないので、ソース−ドレイン電極間のリーク電流が低減される。
【0029】
【実施例】
次に、本発明により処理した半絶縁性GaAs基板表面のSi濃度と、本発明により洗浄した基板より製造したHEMTのソース−ドレイン電極間のリーク電流を、従来技術と比較する。
【0030】
まず、実施例として、本発明により洗浄した半絶縁性GaAs基板よりHEMTを製造し、また比較例として、未処理の半絶縁性GaAs基板よりHEMTを製造し、これらのHEMTのゲート電極にピンチオフ電圧を印加したときのソース−ドレイン電極間のリーク電流を測定した。さらに、これら実施例と比較例のSIMS分析を実施し、エピタキシャル層−基板界面付近のSi濃度を調べた。尚、SIMS分析によるSiの検出下限は0.6〜1.0×1015atoms/ccである。それらの測定結果を表2に示す。
【0031】
【表2】
Figure 2004193407
【0032】
表2に示すように、実施例(混合溶液処理あり)のリーク電流は13μAであったのに対して、比較例(未処理)のリーク電流は217μAであった。このことから、実施例は比較例よりも良好な電気特性を得られることが分かる。
【0033】
また、実施例のエピタキシャル層−基板界面付近のSi濃度が0.7×1015atoms/ccであったのに対し、比較例のエピタキシャル層−基板界面付近のSi濃度が1.2×1017atoms/ccであった。このことから、本発明により、基板表面のSiを大幅に除去できることが分かる。
【0034】
次に、本発明の最適条件についての根拠を述べる。
【0035】
混合溶液の混合比を変えた洗浄剤を用意し、各洗浄剤を用いて洗浄した基板から製造されたHEMTのリーク電流を測定した。その測定結果を表3に示す。
【0036】
【表3】
Figure 2004193407
【0037】
表3に示すように、アンモニア水(29%溶液)、過酸化水素水(31%溶液)、硫酸(98%溶液)、超純水の混合溶液の場合、どの割合においてもソース−ドレイン電極間のリーク電流は良好な結果が得られた。また、HEMTの他の電気特性に悪影響が出ることもなく、所望の値が得られた。
【0038】
特に、混合溶液の割合は、アンモニア水を10とした場合、過酸化水素水が0.5〜4、硫酸が0.5〜4、超純水が50〜200の範囲内のときに、リーク電流が12μAから22μAの範囲内となり、処理しないものに比べて約10分の1以下となった。この値は、HEMTとして十分な電気特性が得られると思われる。
【0039】
尚、本実施の形態では、化合物半導体ウエハを基板として使用し、その上にMOVPE法によりエピタキシャル層を成長させる場合について述べたが、本発明は、化合物半導体結晶の成長法、成長品を問わず、全てのエピタキシャル成長に利用できる。
【0040】
【発明の効果】
以上要するに本発明によれば、基板表面に付着・残留するSiを除去して、その基板上に製造される化合物半導体素子におけるソース−ドレイン電極間のリーク電流を低減できる。
【図面の簡単な説明】
【図1】本発明が適用されるHEMTの断面構造を示す概略図である。
【図2】HEMT用エピウエハの断面図である。
【符号の説明】
11 半絶縁性GaAs基板
12 バッファ層(un−GaAs層)
13 バッファ層(Al0.22GaAs層)
14 チャネル層(un−In0.16GaAs層)
15 スペーサ層(un−Al0.22GaAs層)
16 キャリア層(n−Al0.22GaAs層)
17 ショットキー層(un−Al0.25GaAs層)
18 コンタクト層(n−GaAs層)
20 エピタキシャル層

Claims (2)

  1. 化合物半導体ウエハ上に化合物半導体結晶をエピタキシャル成長させる前に、上記化合物半導体ウエハを洗浄剤にて洗浄する化合物半導体ウエハの洗浄方法において、上記洗浄剤として、アンモニア水、過酸化水素水、硫酸及び純水の混合溶液を用いることを特徴とする化合物半導体ウエハの洗浄方法。
  2. 上記洗浄剤の温度を1℃〜50℃とし、かつ洗浄時間を1分間〜15分間とする請求項1に記載の化合物半導体ウエハの洗浄方法。
JP2002360761A 2002-12-12 2002-12-12 化合物半導体ウエハの洗浄方法 Pending JP2004193407A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002360761A JP2004193407A (ja) 2002-12-12 2002-12-12 化合物半導体ウエハの洗浄方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002360761A JP2004193407A (ja) 2002-12-12 2002-12-12 化合物半導体ウエハの洗浄方法

Publications (1)

Publication Number Publication Date
JP2004193407A true JP2004193407A (ja) 2004-07-08

Family

ID=32759751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002360761A Pending JP2004193407A (ja) 2002-12-12 2002-12-12 化合物半導体ウエハの洗浄方法

Country Status (1)

Country Link
JP (1) JP2004193407A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246038A (ja) * 2008-03-28 2009-10-22 Toyota Central R&D Labs Inc Iii−v族化合物半導体の結晶成長方法と結晶成長装置
JP2016195278A (ja) * 2011-05-18 2016-11-17 住友電気工業株式会社 化合物半導体基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246038A (ja) * 2008-03-28 2009-10-22 Toyota Central R&D Labs Inc Iii−v族化合物半導体の結晶成長方法と結晶成長装置
JP2016195278A (ja) * 2011-05-18 2016-11-17 住友電気工業株式会社 化合物半導体基板

Similar Documents

Publication Publication Date Title
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
US20130240901A1 (en) Nitride semiconductor device
JPH03266439A (ja) 3―5族化合物半導体ヘテロ構造基板および3―5族化合物ヘテロ構造半導体装置
JP2008147311A (ja) 電界効果トランジスタおよびその製造方法
JP2009026975A (ja) 半導体装置
CN107958939A (zh) 一种氮化鎵基异质结肖特基二极管结构
JP4908856B2 (ja) 半導体装置とその製造法
CN108447788B (zh) 增强型高电子迁移率晶体管的制备方法
JPH10223655A (ja) 電界効果トランジスタ及びその製造方法
JP2018041786A (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP4228250B2 (ja) 化合物半導体装置
CN112201689A (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JP2004193407A (ja) 化合物半導体ウエハの洗浄方法
US6429103B1 (en) MOCVD-grown emode HIGFET buffer
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
JPH02111073A (ja) 絶縁ゲート電界効果トランジスタおよびその集積回路装置
JPH11126766A (ja) 半導体結晶ウエハの洗浄方法
JP2008218785A (ja) 半導体装置の製造方法
JP2002025922A (ja) Iii−v族化合物半導体の製造方法
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP2010021233A (ja) 半導体装置およびその製造方法
US20070138507A1 (en) Method of fabricating reduced subthreshold leakage current submicron NFET's with high III/V ratio material
JP2003045815A (ja) 結晶成長炉クリーニング方法
JP3275482B2 (ja) 電界効果型トランジスタ用エピタキシャルウエハの製造方法