JP2016195278A - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP2016195278A
JP2016195278A JP2016148028A JP2016148028A JP2016195278A JP 2016195278 A JP2016195278 A JP 2016195278A JP 2016148028 A JP2016148028 A JP 2016148028A JP 2016148028 A JP2016148028 A JP 2016148028A JP 2016195278 A JP2016195278 A JP 2016195278A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor substrate
substrate
surfactant
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016148028A
Other languages
English (en)
Inventor
宮原 賢一
Kenichi Miyahara
賢一 宮原
隆幸 西浦
Takayuki Nishiura
隆幸 西浦
坪倉 光隆
Mitsutaka Tsubokura
光隆 坪倉
新也 藤原
Shinya Fujiwara
新也 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2016195278A publication Critical patent/JP2016195278A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

【課題】長期間保管しても、抵抗値異常を発生させない化合物半導体基板及びその表面処理方法を提供する。本発明の化合物半導体基板は、長期間保管した後にエピタキシャル膜を形成しても、電気特性異常が発生しない。
【解決手段】本発明の化合物半導体基板は、少なくとも1主面が鏡面研磨された化合物半導体基板であって、当該鏡面研磨面が水素(H)、炭素(C)及び酸素(O)を含む有機物で被覆された化合物半導体基板、或いは、少なくとも1主面が鏡面加工された化合物半導体基板であって、成長温度550℃で成長させたエピタキシャル膜と前記化合物半導体基板との界面のシリコン(Si)ピーク濃度が、2×1017cm−3以下である化合物半導体基板である。
【選択図】図2A

Description

本発明は、化合物半導体基板の洗浄方法及び化合物半導体基板に関する。特に、GaAs、InP、GaPなどのIII−V族化合物半導体基板の洗浄方法に関する。
GaAs、InP、GaPなどのIII−V族化合物半導体結晶、特に化合物半導体単結晶基板は、通常、少なくとも1主面に塩素系研磨剤を用いて鏡面研磨加工を施した後、酸やアルカリで洗浄し、最後に超純水でリンスされ、乾燥される。
例えば、特許文献1の洗浄方法は、GaAs基板の研磨中にその表面に自然酸化層を形成し、溶存酸素量が1ppm以下の超純水を用いてGaAs基板の表面から自然酸化層を溶解除去している。
特許文献2では、基板表面を酸化させた後、アンモニア水、水酸化ナトリウム水溶液、リン酸、塩酸、またはフッ酸に浸漬している。
また、特許文献3の洗浄方法は、基板の表面の有機物及び金属を除去する処理の後に、酸性溶液を用いて基板の酸化膜をエッチングする。この後に、アルカリ水溶液を用いて基板を洗浄した後に、基板を超純水で洗浄する。この後に、乾燥を行う。この方法によれば、析出物等の異物を完全に除去することができる。
特開平10−079363号公報 特開平07−211688号公報 特開2000−340535号公報
GaAs基板は電子移動度が高いという長所があるものの、基板の酸化膜がSi基板上のSiO膜のような絶縁膜ではないため電子デバイスを作成する場合には、素子動作部以外は電流が流れないよう高抵抗にすることが必須になる。例えば、図1に断面模式図を示す携帯電話用の電子デバイスとして用いられるHEMT(高電子移動度トランジスタ)では、高抵抗のGaAs基板1上にアンドープの高純度エピタキシャル層2を積層し、その上に電子供給層3を積層する。本来は、電流(電子)はアンドープ層2と電子供給層3との界面のみを流れる(11)が、その下層のアンドープ層2は1μm程度の厚みと非常に薄いため、アンドープ層2と基板1の界面もしくは基板1が、電気が流れやすい性質を持っていた場合、本来流れるべきソース・ドレイン間の電流はアンドープ層2を超えて、アンドープ層2と基板1との界面あるいは基板を通して流れてしまう(12)ことでデバイスの電気特性異常が生じる場合がある。
従来の洗浄方法で洗浄した化合物半導体基板の表面に、MOCVD法(有機金属化学気相成長法)等でエピタキシャル膜を成長させてHEMTを作成した場合、基板とアンドープ層との界面に、もとの基板表面に付着していたSi等の不純物が残留することで、電気特性異常となることがあった。
特に、SiはGaAs等のIII−V族化合物半導体結晶中に取り込まれると、n型不純物として作用し、結晶の電気抵抗を著しく低下させる働きがある。これを防ぐために一般にはエピタキシャル成長前に、エピタキシャル炉内で基板を一定時間高温に保つことで基板表面に付着している不純物を分解あるいは蒸散させる(サーマルクリーニング)という手法がとられるが、これによりエピタキシャル成長時間が長くなるため設備生産性が落ちる、さらには基板を高温に晒しすぎると、基板自体が分解・蒸散するため表面の凹凸を生じてしまい、良好なエピタキシャル層を形成できなくなるといった問題が生じることがあった。
また、界面のSiを不活性にするために表面に炭素(C)や酸素(O)を付着させるという手法もあるが、Siの付着量をコントロールできていないと、エピタキシャル成長後の界面の電気特性が不安定であったり、エピタキシャル成長炉内でのサーマルクリーニング時の雰囲気の違いにより、蒸散する不純物のバランスが変化したりすると、電気特性異常の原因となるため使用範囲(条件)が限定されるという問題もあった。
発明者らは、このエピタキシャル層と基板との界面の電気抵抗が低下する原因を追求した結果、基板洗浄後の保管期間が長くなると、上記電気特性異常が多く発生することを見出した。発明者らは、評価のため結晶中の炭素濃度が1×1015〜2×1016/cmでかつ、比抵抗が1×10Ωcm〜6×10Ωcmである半絶縁性GaAs鏡面基板の洗浄直後に、基板表面の不純物の影響がよくわかるようにエピタキシャル成長前のサーマルクリーニング無しに1μmのアンドープGaAsエピタキシャル膜を形成した。このエピタキシャル膜を形成した基板に対して、エピタキシャル膜の表面側から渦電流プローブを用いて表面のシート抵抗を測定した。この結果、洗浄直後の基板を用いた場合、シート抵抗値は、4〜80×10Ω/□であるのに対し、PP(ポリプロピレン)製容器に入れ、窒素封入したのちアルミニウムコーティングのポリ袋に密封して20日以上保管した基板を用いた場合は、3〜10×10Ω/□と、シート抵抗値が低下した。
そこで、磁場型2次イオン質量分析装置(SIMS)を用いて、エピタキシャル膜の表面側からスパッタを行い、エピタキシャル膜と基板との界面の元素分析を行ったところ、洗浄直後の基板と20日以上保管後の基板とでは、Siの量に差があることが判った。すなわち、20日以上保管した基板では、Siの量が洗浄直後に比べて一桁以上多くなっていた。具体的には、洗浄直後にエピタキシャル成長したものは界面のSi濃度は、1×1017atoms/cm程度であったが、20日保管後にエピタキシャル成長したものの界面のSi濃度は10×1017atoms/cm程度検出された。これが、抵抗値異常の原因であると推察された。なお、上記のSi濃度とは、SIMS分析において、スパッタによるエッチングで深さ方向に一定量掘り、そこで各種元素の濃度分析を行うという処理を繰り返すことにより、エピタキシャル膜の表面から基板までの深さ方向のSi濃度を分析した時の、エピタキシャル膜と基板との界面で検出されたSi濃度の最高値(ピーク濃度)のことである。Si濃度の最高値(ピーク濃度)は、エピタキシャル膜表面のラフネス(粗さ)やスパッタによる荒れによりピーク形状がブロードになり、本来よりも低い値になる可能性もあるため、表5にはピーク濃度とともに、界面付近で検出されたSiの積分濃度(シート濃度)も記載している。界面付近で検出されたSiの積分濃度とは、エピタキシャルウェハ単位面積(cm)当たり界面付近に存在するSi原子個数を意味している。これにより、ピーク濃度に伴う誤差を積分濃度で補うことができる。
本発明は、上記知見に基づき、長期間保管しても、抵抗値異常を発生させない化合物半導体基板と、この化合物半導体基板の表面処理方法(以下、洗浄方法という場合がある)を提供することを目的とする。本発明の化合物半導体基板は、長期間保管した後にエピタキシャル膜を形成しても、電気特性異常が発生しない。
上記課題を解決するために、発明者らは鋭意検討を重ねた結果、Siは、クリーン室内の空気中に有機物として0.5μg/m程度と分子汚染として無視できない量存在しており、このSi含有有機物(シロキサン)が浮遊する雰囲気に晒された基板および保管容器あるいは基板の出荷梱包時の窒素置換時に置換しきれずに残留したSi含有有機物の分子個数を考慮すると、化合物半導体基板の表面への付着を完全に防止することは困難であると思われた。これを実際に確認してみたが、保管雰囲気や梱包方法の見直しではSiの付着によるシート抵抗の低下を改善することは困難であった。図2Bに示すように、基板1の表面にシロキサンやその他の有機汚染21が付着している。
通常クリーン室内の雰囲気に浮遊しているSi含有有機物は主に3量体(D3)から7量体(D7)であり、分子量は200〜800くらいの分子が主である。酸あるいはアルカリで処理直後の化合物半導体基板は、表面が活性化しており雰囲気に浮遊している物質が非常に吸着しやすいものと考えられる。特に、界面に残留するSiについては、Si含有有機物の構造が表面に吸着しやすい性質を持っているものと思われる。
Si含有有機物は分子量が200〜800程度あり比較的分子量が大きいため、洗浄直後に表面に吸着しているアセトンやアルコール等の質量数の小さい分子を置換して表面に吸着しやすいものと推察される。
さらに、Si含有有機物は比較的耐熱性が高いため、エピタキシャル前に基板表面に存在した場合、エピタキシャル成長直前のエピタキシャル炉内でのサーマルクリーニング時に分解しにくく、エピタキシャル層と基板との界面に残留しやすいものと考えられた。
このため発明者らは、雰囲気に浮遊しているSi含有有機物が表面に到達する前に、Si含有有機物より重く、化合物半導体基板表面に密着しやすく、且つエピタキシャル膜を形成する際の加熱によって簡単に飛散させることができる物質により表面層を形成することができれば、HEMT製作後の電気特性異常を発生させることがなくなるのではないかと考え鋭意試作を重ねた結果、本発明を見出した。
本発明の化合物半導体基板の洗浄方法は、酸やアルカリ等による洗浄後、超純水でリンスし乾燥した後、最終工程で、非イオン系界面活性剤に浸漬した後、乾燥させることを特徴とする。酸あるいはアルカリで洗浄後に陰イオン系界面活性剤で処理した化合物半導体基板表面は親水性を示すが、非イオン系界面活性剤で処理した場合には化合物半導体基板表面は疎水性を示すことを見出した。
非イオン系界面活性剤の親水基は、陰イオン系界面活性剤や陽イオン系界面活性剤と異なり、界面活性剤1個の分子がプラスあるいはマイナスに帯電しているわけではなく、界面活性剤の分子において一般的に親水基と呼ばれている部位である炭素と酸素と炭素の結合がある部位(−C−O−C−)に、水分子が水素結合することで親水基を形成するという特徴を持つ。要するに、長い分子の一方の側に炭素と酸素の結合を多数持っていることがこれらの非イオン系界面活性剤の特徴である。基板に非イオン系界面活性剤が付着することで疎水性を示すということは、基板表面と非イオン系界面活性剤の親水基部分が水素結合しているものと考えられ、水素結合をする結合手が多いことから通常の付着より強固な結合が期待できる。
非イオン系界面活性剤の分子量は、700以上2000以下が好ましく、このような界面活性剤は、比較的容易に入手することができるので、工業的にも有効である。また、pH2以上7以下の弱酸性下で処理することが好ましい。最後に界面活性剤に浸漬してから乾燥することにより、図2Aに示すように、化合物半導体基板1の表面に界面活性剤の層20が一層形成される。
以上の説明では、非イオン系界面活性剤を用いた例を示したが、必ずしも非イオン系界面活性剤で処理されたものに限定されない。分子量が700以上の有機物であれば、同様の効果を得ることができる。すなわち本発明の化合物半導体基板は、少なくとも1主面が鏡面研磨されており、該鏡面研磨面が水素(H)、炭素(C)及び酸素(O)を含む有機物で被覆されたことを特徴とする。
本発明の表面処理方法で得られた基板は、表面に被覆された水素(H)、炭素(C)及び酸素(O)を含む有機物(界面活性剤)の層の厚みが、1.5nm以上3.0nm以下であることが好ましい。界面活性剤は、主に一重結合で形成されているため非常に分解しやすい。このため、界面活性剤は、100℃以上の加熱により簡単に分解し気散する。エピタキシャル膜を形成する時、MOCVD法等では、通常最初に600〜700℃に加熱するので、この時点で界面活性剤は気散するが、加熱時の表面荒れを防ぐには成長温度である550℃以上に加熱しない方がよい。本発明で表面に被覆された有機物層は成長温度の550℃で容易に気散する点からも好ましい。
本発明の処理方法で得られた基板の表面は、一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数31の陽イオン(CH)の信号が相対強度で2.4×10−3以上を有することが好ましい。
一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数73の陽イオン(C )信号が相対強度で3.2×10−4以上を有することが好ましい。
一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数31の陽イオン(CH)の相対強度が、標準洗浄の化合物半導体基板の該相対強度の2.0倍以上であることが好ましい。
一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数73の陽イオン(C )の相対強度が、標準洗浄の化合物半導体基板の該相対強度の4.1倍以上であることが好ましい。
本発明の処理方法で得られた基板の表面は、入射X線エネルギー365eV、光電子取り出し角度90度(ウェハ表面に対して垂直方向から光電子を取り出す)の放射光XPS分析により、C1s:285eVのピークに対して1.5±0.5eV高エネルギー側にピークが検出されることを特徴とする。
前記高エネルギー側のピークの積分強度が、前記285eV付近のピークの積分強度の0.25倍以上であることが好ましい。
本発明の処理方法で得られた基板は、少なくとも1主面が鏡面加工された化合物半導体基板であって、成長前のサーマルクリーニングなしで、成長温度550℃で成長させたエピタキシャル膜と前記化合物半導体基板との界面のシリコン(Si)量が、SIMSの深さ方向分析のピーク濃度で2×1017atoms/cm以下であることを特徴とする。
本発明によれば、長期間保管した化合物半導体基板を用いて、エピタキシャル膜を形成しても、電気特性異常が発生することがなくなる。
HEMTの説明図である。 化合物半導体基板の表面に界面活性剤の層が形成される状態を示す。 表面汚染のモデルである。 従来の表面処理工程と本発明の表面処理工程を示す。 非イオン系界面活性剤の一例を示す。 非イオン系界面活性剤の他の例を示す。 質量数31の陽イオン(CH)の相対強度と界面Siピーク濃度の関係を示す。 質量数73の陽イオン(C )の相対強度と界面Siピーク濃度の関係を示す。 放射光XPSスペクトルの一例を示す。 放射光XPS測定から算出した積分強度と界面Si濃度の関係を示す。
本発明の化合物半導体基板の洗浄方法は、最終工程で、水素(H)、炭素(C)及び酸素(O)を含む有機物を含有する溶液(非イオン系界面活性剤)に浸漬した後、乾燥させることを特徴とする。この最終工程以前の洗浄方法は、従来と同様の方法で行えばよい。典型的には、図3に示すように、ウェハ洗浄液(有機アルカリ溶液)→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→乾燥の工程後、最後に界面活性剤→超純水リンス後、乾燥する。また、中間の乾燥無しに、ウェハ洗浄液(有機アルカリ溶液)→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→界面活性剤→超純水リンス後、乾燥でもよい。
さらに低濃度の界面活性剤水溶液を用いることで界面活性剤処理後の超純水リンスをなくしてもよい。具体的には、ウェハ洗浄液(有機アルカリ溶液)→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→界面活性剤後、乾燥でもよい。あるいは、ウェハ洗浄液(有機アルカリ溶液)→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→乾燥の工程後、最後に界面活性剤後、乾燥でもよい。
洗浄方式として、洗浄液、超純水、界面活性剤の入った洗浄槽を並べておき、化合物半導体基板を順次、槽で処理を行い、最終的に高速回転時の遠心力を利用したスピン乾燥等で乾燥させる方式を取ることができる。また、基板を1枚づつ水平に保持して回転させ、界面活性剤や超純水で処理をして、最終的に高速回転で乾燥させる枚葉式とすることもできる。あるいは、バッチ式で超純水リンスを実施した後に、界面活性剤入りの純水から引き上げて乾燥させる方式とすることもできる。
以上のように洗浄した化合物半導体基板の表面状態を種々な方法で調べた。一つは、TOF−SIMS分析である。米国Physical Electronics社製TOF−SIMS装置(TRIFII)を用い、1次イオンとして69Gaを照射して、Time-of-Flight型の質量分析器でプラス電荷の2次イオンを検出した。検出質量数範囲は、0.5〜2000である。但し、TOF−SIMS分析では、Ga一次イオン照射によって付着分子の分解が生じ、分解後の分子種を検出するため、1000以上の質量数の分子種は検出量が非常に少なかった。
質量数1から1000の範囲で検出された正電荷の2次イオンのカウント数の総合計を分母にして、目的とする各質量数のカウント数を分子にして求めた相対強度を比較した。
その結果、表面に付着したSi量が少なく、シート抵抗が高抵抗なものは、質量数31の陽イオン(CH)信号の相対強度が2.4×10−3以上であることが判った。また、質量数73の陽イオン(C )信号の相対強度は3.2×10−4以上であることが判った。
また、従来の洗浄方法(標準洗浄)で洗浄した化合物半導体基板を同様にTOF−SIMS分析した結果と比較すると、質量数31の信号の相対強度は、本発明の方が標準洗浄品の2.0倍以上であった。また、質量数73の信号の相対強度は本発明の方が標準洗浄品の4.1倍以上であった。ここで言う「標準洗浄品」とは、例えば、図3の従来のプロセスとして示される工程(或いは、例えば、後述の実施例1に示される標準洗浄)に従って洗浄した基板を言う。
他の分析方法として、放射光を入射光とするXPS分析を行った。入射X線エネルギー365eV、光電子取り出し角度90度で、C1sの低エネルギー側のピークを285eVとして横軸を校正した場合、標準洗浄品は、前記285eVのピークのみが検出されたが、本発明の洗浄品の場合、1〜2eV高エネルギー側にもピークが検出された。
上記285eVのピークの積分強度に対し、前記高エネルギー側の積分強度が0.25倍以上であれば、Siの付着量が少なく、シート抵抗が高抵抗であることがわかった。
処理に用いる水素(H)、炭素(C)及び酸素(O)を含む有機物を含有する溶液の代表としての非イオン系界面活性剤は、分子量700〜2000のポリオキシアルキレンアルキルエーテル、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニールエーテルなどの高級アルコール系やアルキルフェノール系などを挙げることができる。
また、非イオン系界面活性剤として、脂肪酸系も用いることができる。脂肪酸系界面活性剤として、蔗糖脂肪酸塩エステル、ソルビタン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、ポリオキシエチレン脂肪酸エステル、アルカノールアミドなどを挙げることができる。
非イオン系界面活性剤の分子量については、700〜2000が好ましい。分子量が小さいと空気中に浮遊しているシロキサンの方が分子量で大きくなるので、分子量の大きいシロキサンに界面活性剤が置換される可能性が大きくなる。一方、分子量が大きくなると化合物半導体基板表面に結合しにくくなるため、必要な厚さの膜を形成しにくくなる。このため、分子量は、800〜2000が最適である。
界面活性剤の液のpHは、弱酸性が好ましい。酸性が強いと処理時に表面にパーティクルが付着しやすい。従って、pHは2〜7が好ましい。pHの調整は、塩酸、硝酸等の無機酸もしくは、クエン酸、リンゴ酸、酢酸等の有機酸を用いることができる。
界面活性剤への浸漬時間は、10秒以上であれば、特に限定されないが、時間が長くなれば経済的に不利になる。10秒未満では、形成される界面活性剤の層の厚みが不十分である。
本発明で処理された化合物半導体基板を成長前の高温サーマルクリーニングなしで、成長温度550℃で成長させたエピタキシャル膜と前記化合物半導体基板との界面のSIMS分析におけるシリコン(Si)ピーク濃度は、2×1017atoms/cm以下である。
GaAs基板を用意した。GaAs基板はVB法(縦型ボート法)で製造され、カーボンドープ量が1×1015〜2×1016/cm、結晶中の酸素が5×1016〜5×1017/cm、結晶欠陥EPD(Etch Pit Density)が1000/cm以下、比抵抗が1×10Ωcm〜6×10Ωcmの半絶縁性のもので、直径4インチの基板を準備した。
基板面方位は、一般的に電子デバイス用途のMOCVDエピタキシャル用として用いられる(100)2°オフ基板(面方位公差±0.5°)とした。なお、MOCVD用基板としては、(100)±0.5°基板や、(100)0.05°〜2°オフ基板など、MOCVDの条件やデバイス性能に合わせて(100)からオフした基板が用いられるが、本発明の非イオン系界面活性剤による処理は、どのような基板でも同様の効果を得ることができる。
また、結晶が多結晶の場合は、粒界に沿って不純物が集中するため、その上にデバイスを作ると粒界の部分に電流が流れる場合があるため、結晶は単結晶である必要がある。また、基板の比抵抗が1×10Ωcm未満であると、電圧をかけた場合に、約1μm厚みの高純度GaAs層を超えて電流が基板にリークしてしまうので、HEMT用のエピタキシャル基板では、基板の比抵抗も重要で1×10Ωcm以上必要である。
一方、例えばGaAsの高速デバイスでもHBT(ヘテロ接合バイポーラトランジスタ)では、半絶縁基板上に1×1018atoms/cm程度の濃度のn型コレクタ層を形成するため、基板との界面不純物は1×1018atoms/cm程度あったとしても問題にはならない。
GaAs基板の表面を鏡面研磨加工した後、標準洗浄を行った後、バッチ式の洗浄装置を用いて、図4を参照して、分子量700〜900の非イオン系界面活性剤A、分子量800〜1200の非イオン系界面活性剤B、分子量800〜1000の非イオン系界面活性剤C(ポリオキシアルキレンアルキルエーテル)の0.1〜3vol%水溶液に5〜120秒(処理時間)浸漬した後、所定時間(リンス時間(秒))適宜超純水によるリンスをした後、スピン乾燥を行った。界面活性剤に浸漬した基板と浸漬しなかった基板を通常のウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。保管方法と場所はすべて同じである。なおウェハトレー、袋は有機Si化合物(シロキサン)を含有していないもの(シロキサンのアウトガス量<0.01μg/g)を使用した。なお、ウェハトレー、袋のアウトガス分析は、それぞれを細かく裁断したのち、40℃に加熱し発生してくる物質をGC−MSで分析した。
なお、ここで行った標準洗浄とは、表面を鏡面に研磨加工した後に行う一般的な洗浄方法であり、具体的には以下の方法を用いた。
(1)テトラメチルアンモニウムハイドロオキシド0.5vol%水溶液に室温(25℃)で5分浸漬
(2)超純水リンス3分
(3)テトラメチルアンモニウムハイドロオキシド0.5vol%水溶液に室温(25℃)で5分浸漬
(4)超純水リンス3分
(5)pH5の硝酸酸性水溶液に室温(25℃)3分浸漬
(6)超純水リンス3分を2回
(7)遠心振り切り乾燥
但し、一般的に知られている他の洗浄方法を用いることもできる。
乾燥直後に、界面活性剤の層の厚みを測定した。界面活性剤の層の厚みは、エリプソメータ(RUDOLPH AUTO ELIV)で測定することができる。エリプソメータのパラメータは、測定光波長は632.8nm、基板屈折率は3.857、基板減衰率は0.217、界面活性剤の層の屈折率は計算の便宜上1.8に固定した。ただし、界面活性剤の層をつけた基板表面は、界面活性剤の層の下に、基板の自然酸化膜の層が存在する。この自然酸化膜の層は0.7nm程度あるが、エリプソメータでは精度上、薄い自然酸化膜とその上の薄い界面活性剤の層の厚さを測定・解析により分離することは非常に難しいので、本発明では自然酸化膜と界面活性剤の層の両方を合わせた状態での膜(層)の厚さを「膜厚」として算出している。界面活性剤なしの場合、界面活性剤層厚みとは、この自然酸化膜の厚みのことをさす。
20日間保管後、密封した袋から取り出して各基板にエピタキシャル膜をMOCVD法で形成した。エピタキシャル成長は汎用のMOCVD炉を用い、成長前の高温サーマルクリーニングなし、成長温度550℃でアンドープのGaAsエピタキシャル膜を1μm形成後、各基板のシート抵抗を測定した。また、SIMSを用いて、アンドープエピタキシャル膜(エピ膜)と基板との界面のSi量を測定した。これらの結果を表1に示す。
Figure 2016195278
表1から判るように、界面活性剤に浸漬したもののうち、界面活性剤の層の厚みが1.50nmを超える基板のシート抵抗は、10.0×10Ω/□以上と高抵抗であった。界面活性剤に浸漬しなかった従来品のシート抵抗は、5.6×10Ω/□以下と抵抗値が下がっていた。
SIMSを用いて、エピタキシャル膜と基板との界面のSi量を測定した結果、界面活性剤に浸漬したもののうち、界面活性剤の層の厚みが膜厚の値として1.50nmを超えるものは、ピーク濃度が2.0×1017atoms/cm以下と非常に汚染が少なかった。界面活性剤に浸漬しなかった従来品では、5×1017atoms/cmを大幅に超過するものもあり、明らかな差が見られた。
界面活性剤の層の厚みが、膜厚の値として1.5nm未満では、エピタキシャル膜と基板の界面のSi量が従来品と比べてさほど低減せず、シート抵抗値もさほど高い値を示さず界面活性剤の層の効果は少ない。一方、膜厚が1.5nm以上になれば、シート抵抗値は十分高くなるが、3.0nmを超えるとエピタキシャル成長前の基板の表面が白く曇っていたり、厚い界面活性剤の層がエピタキシャル成長温度への加熱途中では蒸散しにくくなり、エピタキシャル膜の表面に凹凸が生じた。このため、界面活性剤の層の厚みは、膜厚の値として1.5nm以上3.0nm以下が好ましい。特に、1.5nm〜2.0nmの場合は、Si汚染が少ないうえにエピタキシャル成長時での膜の分解(蒸散)不足による界面への炭素、酸素の残留による汚染の可能性が非常に少ないため好ましい。
また、界面活性剤の層の厚みは、エリプソメータで簡単に測定でき、その厚みからエピタキシャル成長後の界面のSi量を推定できるので、基板品質の管理をより確実に行うことができる。なお、化合物半導体基板の標準洗浄では洗浄直後の基板表面の自然酸化膜はまだ不安定な状態にあり、1週間程度で安定な酸化膜となり、この間に基板表面の膜厚は、0.3nm程度増加する。本発明のように、界面活性剤の層を形成した基板についても、界面活性剤塗布直後の膜厚に比べ、1週間経時変化させた後の膜厚は0.3nm程度増加する。
表1のNo.16、17、19、20、27、28と全く同じように洗浄、保管した別な基板を用いて基板表面をTOF−SIMS分析した。各基板は、2枚ずつ分析した。
TOF−SIMS分析では、表2に示すような質量数の陽イオンを検出した。検出イオンのカウント数を表2に示す。本発明品では、基板の表面に図5に例示するような界面活性剤が被覆されているが、TOF−SIMS分析の結果では、図5に示したような本来の高分子量のイオンは検出されず、CとHとOからなる複数の有機物イオンが検出された。この理由は、おそらく測定時に一次イオンとして照射した69Gaによって、表面の界面活性剤の結合が一部切れたためであると思われる。
表2に記載されていないが検出されたカウント数の小さいイオン種も含め、質量数1から1000までの全カウント数の合計を分母にして、目的とする各イオンのカウント数を分子にした相対強度を表3に示す。
Figure 2016195278
Figure 2016195278
TOF−SIMS分析の結果から、CとHとOからなる有機物イオンで検出された質量数における相対強度と表面のSi量(エピ膜/基板界面Siピーク濃度)との関係を図6と図7に示す。
表3から、本発明品は、HとCとOを含む有機物の検出量が多いことが判る。例えば、図6より表面のSiピーク濃度が2×1017以下となるのは、質量数31の信号の相対強度が2.4×10−3以上の場合である。図7より質量数73の信号の相対強度であれば、3.2×10−4以上の場合であることが判る。
また、本発明品と標準洗浄品とを比較すると、Siピーク濃度が2×1017以下となるのは、質量数31の信号の相対強度は、標準洗浄品(No.27)の2.0倍以上の場合である。質量数73の信号であれば、4.1倍以上であることが判る。なお、標準洗浄では、表面が長鎖のCで被覆されないため、対シロキサン耐力がなく、TOF−SIMSでの質量数31、73等の相対信号強度はほぼ同様な低い数値を示すが、雰囲気のシロキサンがバラツキ、それに敏感に界面Si量が変わる
更に、No.16、17、27(標準洗浄品)と同様に洗浄、保管した別な基板を用いて、放射光XPS分析を行った。光源には、九州シンクロトロン光研究センターのビームライン(BL12)を使い、入射X線エネルギーは365eV、Pass Energyは11.75eV、放出電子の取り出し角度は90°で分析を行った。
XPSスペクトルをまとめて図8に示す。本発明品は、285eVのC1sのピークより1〜2eV高エネルギー側にピークが存在することがわかる。Si量が少ない基板ほど高エネルギー側のピークが高い。これらのスペクトルから285eVのピークの積分強度と高エネルギー側のピークの積分強度を比較すると、Siピーク濃度が2×1017以下とするには、図9から高エネルギー側の積分強度が285eVのピークの積分強度の0.25倍以上であればよいことが判る。
GaAs基板を用意した。GaAs基板はVGF法(縦型ボート法)で製造され、カーボンドープ量が1×1015〜2×1016/cm、結晶中の酸素が5×1015〜5×1016/cm、結晶欠陥EPD(Etch Pit Density)が500/cm以下、比抵抗が1×10〜1×10Ωcmの半絶縁性のもので、直径6インチの基板を用意した。基板面方位は、(100)2°オフ基板(面方位公差±0.5°)を用いた。
GaAs基板の表面を鏡面研磨加工した後、実施例1と同様の標準洗浄液でバッチ式洗浄を行い、基板を一旦乾燥させた。その後、1枚ずつ、枚葉方式の装置を用い、分子量800〜1000の非イオン系界面活性剤(ポリオキシアルキレンアルキルエーテル)の30vol%の水溶液をさらに0.35〜5vol%に希釈した液を10〜60秒間、200〜1000rpmの回転速度で回転塗布した後、2000rpmの高速回転で35秒間乾燥を行った。
枚葉方式で塗布する場合、表面は非イオン系界面活性剤の水溶液を塗布するが、裏面側に回り込むと裏面の曇りの原因になるため、裏面側は超純水による洗浄を行った。さらに、乾燥時には裏面の乾燥性を向上させるため、裏面側から窒素を噴霧し乾燥を促進させた。その後、実施例1と同様にエリプソメータにて、界面活性剤の層の厚みを測定した。
これらの基板を清浄なPP(ポリプロピレン)製ウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。これらの保管方法と保管場所は実施例1と同じである。
20日間保管後、密閉した袋から取り出して各基板に実施例1と同様に、1μmのアンドープGaAsエピタキシャル膜をMOCVD法で形成した。エピタキシャル膜を形成後、各基板のシート抵抗を測定した。また、SIMSを用いて、エピタキシャル膜と基板との界面のSi量を測定した。これらの結果を表4に示す。
Figure 2016195278
表4から判るように、枚葉方式で、界面活性剤を塗布した場合でも、シート抵抗は、10×10Ω/□以上と高抵抗であり、界面のSiピーク濃度も2×1017atoms/cm以下であった。尚、洗浄直後の界面活性剤層の膜厚は有効数字1桁で、1.5nmから3.0nmであった。
GaAs基板を用意した。GaAs基板はVGF法(縦型ボート法)で製造され、カーボンドープ量が1×1015〜2×1016/cm、比抵抗が1×10〜5×10Ωcmの半絶縁性のもので、直径6インチの基板を用意した。基板面方位は、(100)2°オフ基板(面方位公差±0.3°)を用いた。
GaAs基板の表面を鏡面加工した後、標準洗浄液でバッチ式洗浄を行ったが、乾燥時に水切り乾燥を実施した。具体的には、ウェハ洗浄液(有機アルカリ溶液)→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→超純水リンス→水切り乾燥(界面活性剤処理)というフローで処理を行った。標準洗浄液での洗浄は、有機アルカリ溶液は、テトラメチルアンモニウムハイドロオキシドを用い、酸洗浄に0.1%塩酸を用いたこと以外は、実施例1と同様である。
水切り乾燥は、分子量800〜1100の非イオン系界面活性剤(ポリオキシエチレンノニルフェニルエーテル)の濃度30vol%の水溶液をさらに0.5%に希釈した液を用い、乾燥機の上部雰囲気を高純度窒素でパージした。前記水溶液を入れた乾燥槽に化合物半導体基板を2分間浸漬した後、ゆっくりと一定の速度で引き上げて乾燥させた。すなわち、引き上げ乾燥時には、化合物半導体基板の表面に非イオン系界面活性剤の膜が形成され、非イオン系界面活性剤の親水基(水素結合する部分)が基板表面と水素結合するため基板表面側には、非イオン系界面活性剤疎水基が並ぶため、基板表面が疎水性を示す。このため、基板が水溶液から窒素雰囲気中に出たとたん、基板表面から水が切れるため、そのままゆっくりと基板を引き上げていけば、基板表面に界面活性剤の層を形成されつつ基板表面の乾燥が行われる。このように処理した基板表面の界面活性剤の層の厚みはエリプソメータの膜厚として、2.0nmであった。
これらの基板を清浄なPP(ポリプロピレン)製ウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。これらの保管方法と保管場所は実施例1と同じである。
20日間保管後、密閉した袋から取り出して実施例1と同様にエピタキシャル膜をMOCVD法で形成した。エピタキシャル膜を形成後、基板のシート抵抗を測定した。その結果、シート抵抗は、9.9×10Ω/□と高抵抗であった。
SIMSを用いてエピタキシャル膜と基板との界面のSiピーク濃度を測定した結果、界面のSiピーク濃度は、1.1×1017atoms/cmであった。
GaAs基板を用意した。GaAs基板はVB法(縦型ボート法)で製造され、実施例2と同様にカーボンをドープし、結晶中の酸素が1×1016〜1×1017/cm、結晶欠陥EPD(Etch Pit Density)が1000/cm以下、比抵抗0.5×10〜2.0×10Ωcmの半絶縁性のもので、直径6インチの基板を用意した。基板面方位は、(100)2°オフ基板(面方位公差±0.5°)を用いた。
GaAs基板は、インゴットから薄片に切断し外周面取りを施した後、硬質研磨布を用い両面研磨を行い表裏の両面を鏡面加工した。さらに素子を作製する方の面を硬質研磨布で鏡面仕上げ研磨加工し、表面粗さRMS0.10nm、平坦度TTV1.5μmに仕上げた後、実施例1と同様の通常の標準洗浄液でバッチ式洗浄を行い、基板を一旦乾燥させた。
上記標準洗浄の後48時間以内に、前記界面活性剤Cの0.087wt%の水溶液をGaAs基板の表面に塗布し、1000rpmの回転数で15秒回転塗布した後、2000rpmの高速回転で35秒間乾燥を行い、実施例1と同様にエリプソメータにて、界面活性剤の層の厚みを測定した。この時、界面活性剤の原液は、C、H、O以外の不純物は50ng/mm以下に精製し管理されたものを用いた。
界面活性剤による処理は、ウェハ(基板)を水平に保持する枚葉式の回転処理装置を用い、処理をする雰囲気のSi濃度は0.5μg/m未満に管理されている。具体的には、空調系統に雰囲気中のシリコン含有有機物(シロキサン)を除去するための活性炭フィルターを取り付け且つ、塗布を行う処理室にはSi汚染のないフッ素樹脂製のULPAフィルターを取り付け、塵埃濃度は1個/ft未満となっている。ウェハ(基板)は、外周の3箇所のポリイミド樹脂製のピンで支えており、外周部からの汚染が最小限になるように配置した。
界面活性剤処理中は、裏面側より超純水が供給され、界面活性剤の裏面への回りこみ防止を行った。乾燥中は、裏面ノズルより窒素ガスを噴出し、裏面の乾燥加速を行った。これにより、表5の膜厚を持ち、且つ膜厚の面内分布が±0.3nm未満、表面の直径0.3μm以上の異物数は50個以下(測定器でのエッジ部分である外周3mmを除くウェハ全面)、TXRF(全反射蛍光X線装置)で分析した表面重金属が10×1010atoms・cm未満の膜付き基板を得ることができた。なお、標準洗浄後の放置時間が長い場合には、表面の酸化が進行し、それにより表面状態が洗浄直後の親水性表面から疎水性表面に推移するため、界面活性剤の吸着が悪くなり表面の膜を形成しにくくなるとともに雰囲気Siの表面吸着が進むため、表面のSi量が下がりきらない。したがって、標準洗浄後48時間以内、できれば24時間以内での処理が望ましい。表面異物数はTencor社製Surfscan6220で測定した。表面異物は、エピタキシャル膜形成後の欠陥になるため少ないほうが望ましい。表面の重金属はエピタキシャル膜形成前の加熱時に蒸発しにくいため重金属が多くなるとそれが原因で界面でのリークが発生する。このため重金属は少なくとも50×1010atoms/cm以下、できれば10×1010atoms/cm以下であることが望ましい。
これらの基板を清浄なPP(ポリプロピレン)製ウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。保管容器については、実施例1のシロキサンのアウトガス量<0.01μg/gとともに、トータルのアウトガス量<0.5μg/gのトレーを用いた。アウトガス量が多い場合には、表面を汚染してしまうため膜厚のばらつきの原因になる。
界面活性剤処理後の保管期間を変えた基板について、実施例1と同様にMOCVD法でエピタキシャル膜を形成し、エピタキシャル膜と基板との界面のSi量およびシート抵抗を測定した。その結果を表5に示す。従来の洗浄のみの場合では、保管期間が長くなると界面Si量が増え、シート抵抗が低下する傾向があるのに対し、界面活性剤処理を加えた場合は、保管期間が90日と長くなっても、界面Si量は低く抑えられ、シート抵抗も測定装置の測定限界を超える高抵抗を維持していることがわかった。
Figure 2016195278
本発明では、基板表面へのSiを含む不純物の付着が少ないので、この不純物が蒸発するときに生じる表面の荒れが抑えられ、界面の結晶性や平坦性の悪化が抑制されることでデバイス特性の向上に繋がっていると考えられる。したがって、本発明では、低温クリーニングでエピタキシャル膜を形成してもリーク電流を低減できるので、生産時間の短縮とクリーニング中に消費する原料ガスであるアルシンの消費量を低減させることによるコスト低下のメリットが大きい。なお、表5より本発明では、エピ/基板界面でOとCの量も低いことが判る。n型基板を用い、エピ表面から基板裏面へ電流を流すような素子を作製する場合、界面でのキャリア低減を抑制でき、動作電圧の上昇を抑えることができる。また、半絶縁性基板を使い、電子素子を作製する場合、バックゲート効果やサイトゲート効果を抑えたり、高周波特性を改善したりできる。このように、界面Si量の低減効果と共に他の不純物低減による効果も期待できる。
本発明によれば、長期間保管しても、電気特性異常が発生しにくく、HEMT用のエピタキシャル成長を低コストで供給できる半絶縁性化合物半導体基板を提供することができる。
1 半絶縁性GaAs基板
2 i−GaAs層(高純度エピタキシャル層)
3 n−AlGaAs層(電子供給層)
4 ソース電極
5 ゲート電極
6 ドレン電極
11 正常な電流の流れ
12 異常な電流の流れ
20 界面活性剤
21 有機汚染

Claims (11)

  1. 少なくとも1主面が鏡面研磨された化合物半導体基板であって、該鏡面研磨面が水素(H)、炭素(C)及び酸素(O)を含む有機物で被覆されたことを特徴とする化合物半導体基板。
  2. 前記有機物の分子量が700以上2000以下であることを特徴とする請求項1に記載の化合物半導体基板。
  3. 前記被覆された有機物のエリプソメータで測定した膜厚が、1.5nm以上3.0nm以下であることを特徴とする請求項1又は2に記載の化合物半導体基板。
  4. 前記有機物が非イオン系界面活性剤であることを特徴とする請求項1〜3のいずれか1項に記載の化合物半導体基板。
  5. 一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数31の陽イオン(CH)信号が相対強度で2.4×10−3以上を有することを特徴とする請求項1〜4のいずれか1項に記載の化合物半導体基板。
  6. 一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数73の陽イオン(C )信号が相対強度3.2×10−4以上を有することを特徴とする請求項1〜4のいずれか1項に記載の化合物半導体基板。
  7. 一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数31の陽イオン(CH)相対強度が、標準洗浄の化合物半導体基板の該相対強度の2.0倍以上であることを特徴とする請求項1〜4のいずれか1項に記載の化合物半導体基板。
  8. 一次イオンとして69Gaを用いたTOF−SIMS分析により、質量数73の陽イオン(C )相対強度が、標準洗浄の化合物半導体基板の該相対強度の4.1倍以上であることを特徴とする請求項1〜4のいずれか1項に記載の化合物半導体基板。
  9. 入射X線エネルギー365eV、取り出し角度90度の放射光XPS分析により、C1s:285eVのピークに対して1.5±0.5eV高エネルギー側にピークが検出されることを特徴とする請求項1〜4のいずれか1項に記載の化合物半導体基板。
  10. 前記高エネルギー側のピークの積分強度が、前記285eV付近のピークの積分強度の0.25倍以上であることを特徴とする請求項9に記載の化合物半導体基板。
  11. 少なくとも1主面が鏡面加工された化合物半導体基板であって、成長温度550℃で成長させたエピタキシャル膜と前記化合物半導体基板との界面のシリコン(Si)ピーク濃度が、2×1017cm−3以下であることを特徴とする化合物半導体基板。
JP2016148028A 2011-05-18 2016-07-28 化合物半導体基板 Pending JP2016195278A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011110980 2011-05-18
JP2011110980 2011-05-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013515086A Division JP6070548B2 (ja) 2011-05-18 2012-05-09 化合物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017113992A Division JP2017152748A (ja) 2011-05-18 2017-06-09 化合物半導体基板

Publications (1)

Publication Number Publication Date
JP2016195278A true JP2016195278A (ja) 2016-11-17

Family

ID=47174341

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2013515086A Active JP6070548B2 (ja) 2011-05-18 2012-05-09 化合物半導体基板
JP2016148028A Pending JP2016195278A (ja) 2011-05-18 2016-07-28 化合物半導体基板
JP2017113992A Pending JP2017152748A (ja) 2011-05-18 2017-06-09 化合物半導体基板
JP2019082594A Pending JP2019117959A (ja) 2011-05-18 2019-04-24 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板。
JP2020185610A Active JP7060060B2 (ja) 2011-05-18 2020-11-06 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013515086A Active JP6070548B2 (ja) 2011-05-18 2012-05-09 化合物半導体基板

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2017113992A Pending JP2017152748A (ja) 2011-05-18 2017-06-09 化合物半導体基板
JP2019082594A Pending JP2019117959A (ja) 2011-05-18 2019-04-24 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板。
JP2020185610A Active JP7060060B2 (ja) 2011-05-18 2020-11-06 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板

Country Status (6)

Country Link
US (1) US9000567B2 (ja)
JP (5) JP6070548B2 (ja)
CN (2) CN107039516B (ja)
DE (2) DE202012013658U1 (ja)
TW (3) TWI625768B (ja)
WO (1) WO2012157476A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157476A1 (ja) * 2011-05-18 2012-11-22 住友電気工業株式会社 化合物半導体基板
JP6296001B2 (ja) 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN107039244B (zh) * 2017-04-14 2020-02-21 广东先导先进材料股份有限公司 半导体晶片的处理工艺
CN110234801B (zh) * 2017-05-26 2021-01-12 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
JP6394838B1 (ja) * 2017-07-04 2018-09-26 住友電気工業株式会社 ヒ化ガリウム結晶体およびヒ化ガリウム結晶基板
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
WO2019058483A1 (ja) * 2017-09-21 2019-03-28 住友電気工業株式会社 半絶縁性ヒ化ガリウム結晶基板
CN114855260B (zh) * 2017-09-21 2024-03-01 住友电气工业株式会社 半绝缘性化合物半导体基板和半绝缘性化合物半导体单晶
JP6530125B1 (ja) * 2018-04-27 2019-06-12 住友化学株式会社 光学フィルム
US20210079556A1 (en) * 2018-08-07 2021-03-18 Sumitomo Electric Industries, Ltd. Gallium arsenide single crystal and gallium arsenide single crystal substrate
WO2022070969A1 (ja) * 2020-09-30 2022-04-07 株式会社フジミインコーポレーテッド 酸化ガリウム基板用洗浄剤
JP7327714B1 (ja) * 2022-09-16 2023-08-16 住友電気工業株式会社 ヒ化ガリウム単結晶基板およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151304A (ja) * 1992-11-13 1994-05-31 Toshiba Corp 化合物半導体ウェーハ
US5804877A (en) * 1993-02-08 1998-09-08 Texas Instruments Incorporated Low-resistance contact on a compound semiconductor
JPH11126766A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd 半導体結晶ウエハの洗浄方法
JP2001053011A (ja) * 1999-06-02 2001-02-23 Japan Energy Corp 化合物半導体ウエーハ及びこれを用いた半導体デバイス
JP2004193407A (ja) * 2002-12-12 2004-07-08 Hitachi Cable Ltd 化合物半導体ウエハの洗浄方法
JP2010248050A (ja) * 2009-04-20 2010-11-04 Sumitomo Electric Ind Ltd インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126838A (ja) 1983-12-13 1985-07-06 Mitsubishi Monsanto Chem Co ひ化ガリウム単結晶ウエハの洗滌液および洗滌方法
JPH07211688A (ja) 1993-05-17 1995-08-11 Japan Energy Corp 化合物半導体基板の製造方法
JP2861776B2 (ja) * 1993-12-28 1999-02-24 日立電線株式会社 保護膜付き半導体ウェハ
JPH1012553A (ja) * 1996-06-20 1998-01-16 Hitachi Cable Ltd 化合物半導体ウェハ及びその製造方法
JPH1079363A (ja) 1996-09-03 1998-03-24 Hitachi Cable Ltd 化合物半導体ウエハの表面処理方法
JP3456446B2 (ja) 1999-05-28 2003-10-14 日立電線株式会社 半導体結晶ウエハの洗浄方法
JP3449474B2 (ja) * 2000-02-03 2003-09-22 日本電気株式会社 半導体基板の表面処理用組成物および表面処理方法
WO2001071789A1 (fr) * 2000-03-21 2001-09-27 Wako Pure Chemical Industries, Ltd. Agent de nettoyage de tranche de semi-conducteur et procede de nettoyage
JP3498288B2 (ja) * 2001-01-16 2004-02-16 株式会社スーパーシリコン研究所 半導体ウエハ研磨方法
JP2003100671A (ja) * 2001-09-20 2003-04-04 Hitachi Cable Ltd 半導体結晶ウェハの研磨方法及び半導体結晶ウェハ
JP2003109930A (ja) * 2001-09-28 2003-04-11 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液及び洗浄方法
JP4350364B2 (ja) * 2002-12-12 2009-10-21 昭和電工株式会社 洗浄剤組成物、半導体ウェーハの洗浄方法および製造方法
CN100428419C (zh) * 2004-12-08 2008-10-22 中国电子科技集团公司第四十六研究所 一种砷化镓晶片清洗方法
JP4872246B2 (ja) * 2005-06-10 2012-02-08 住友電気工業株式会社 半絶縁性GaAs基板及びエピタキシャル基板
CN1933096B (zh) * 2005-09-14 2010-04-21 中国科学院半导体研究所 一种低温晶片直接键合方法
JP2007235036A (ja) * 2006-03-03 2007-09-13 Toshiba Ceramics Co Ltd シリコンウエハの親水化処理方法及びそれに用いる親水化処理剤
JP5276281B2 (ja) * 2007-06-01 2013-08-28 住友電気工業株式会社 GaAs半導体基板およびその製造方法
CN101965542B (zh) * 2008-03-10 2013-03-27 旭化成电子材料株式会社 感光性聚有机硅氧烷组合物
JP5635246B2 (ja) * 2009-07-15 2014-12-03 住友電気工業株式会社 Iii族窒化物半導体光素子及びエピタキシャル基板
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
WO2012157476A1 (ja) * 2011-05-18 2012-11-22 住友電気工業株式会社 化合物半導体基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151304A (ja) * 1992-11-13 1994-05-31 Toshiba Corp 化合物半導体ウェーハ
US5804877A (en) * 1993-02-08 1998-09-08 Texas Instruments Incorporated Low-resistance contact on a compound semiconductor
JPH11126766A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd 半導体結晶ウエハの洗浄方法
JP2001053011A (ja) * 1999-06-02 2001-02-23 Japan Energy Corp 化合物半導体ウエーハ及びこれを用いた半導体デバイス
JP2004193407A (ja) * 2002-12-12 2004-07-08 Hitachi Cable Ltd 化合物半導体ウエハの洗浄方法
JP2010248050A (ja) * 2009-04-20 2010-11-04 Sumitomo Electric Ind Ltd インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ

Also Published As

Publication number Publication date
DE202012013658U1 (de) 2019-04-30
JP7060060B2 (ja) 2022-04-26
WO2012157476A1 (ja) 2012-11-22
JP6070548B2 (ja) 2017-02-01
CN107039516A (zh) 2017-08-11
TW201729258A (zh) 2017-08-16
TWI556288B (zh) 2016-11-01
JPWO2012157476A1 (ja) 2014-07-31
TW201705220A (zh) 2017-02-01
CN107039516B (zh) 2020-07-10
CN103460349B (zh) 2016-11-23
JP2017152748A (ja) 2017-08-31
JP2019117959A (ja) 2019-07-18
DE112012002127B4 (de) 2022-10-27
US20120292747A1 (en) 2012-11-22
TWI588876B (zh) 2017-06-21
TWI625768B (zh) 2018-06-01
CN103460349A (zh) 2013-12-18
TW201250794A (en) 2012-12-16
US9000567B2 (en) 2015-04-07
JP2021015999A (ja) 2021-02-12
DE112012002127T5 (de) 2014-02-13

Similar Documents

Publication Publication Date Title
JP7060060B2 (ja) エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板
JP5471001B2 (ja) インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP6477990B1 (ja) Iii−v族化合物半導体基板およびエピタキシャル層付iii−v族化合物半導体基板
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
JP2008300747A (ja) GaAs半導体基板およびその製造方法
TWI502635B (zh) Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓
TWI753114B (zh) GaAs基板及其製造方法
JP7268461B2 (ja) ヒ化ガリウム基板、エピタキシャル基板、ヒ化ガリウム基板の製造方法およびエピタキシャル基板の製造方法
WO2023139759A1 (ja) Iii-v族化合物半導体単結晶基板およびその製造方法
JPH04237127A (ja) 酸化膜付き結晶ウェハ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171011