JP2010248050A - インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ - Google Patents

インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ Download PDF

Info

Publication number
JP2010248050A
JP2010248050A JP2009102018A JP2009102018A JP2010248050A JP 2010248050 A JP2010248050 A JP 2010248050A JP 2009102018 A JP2009102018 A JP 2009102018A JP 2009102018 A JP2009102018 A JP 2009102018A JP 2010248050 A JP2010248050 A JP 2010248050A
Authority
JP
Japan
Prior art keywords
inp substrate
concentration
inp
sulfuric acid
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009102018A
Other languages
English (en)
Other versions
JP5471001B2 (ja
Inventor
Kyoko Okita
恭子 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009102018A priority Critical patent/JP5471001B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to EP10766881.6A priority patent/EP2423356B1/en
Priority to US13/125,048 priority patent/US8487409B2/en
Priority to CN201080002962.0A priority patent/CN102187020B/zh
Priority to PCT/JP2010/050193 priority patent/WO2010122821A1/ja
Priority to TW105129857A priority patent/TW201701337A/zh
Priority to TW099101151A priority patent/TWI462165B/zh
Priority to TW103137280A priority patent/TWI556300B/zh
Publication of JP2010248050A publication Critical patent/JP2010248050A/ja
Priority to US13/717,724 priority patent/US20130109156A1/en
Application granted granted Critical
Publication of JP5471001B2 publication Critical patent/JP5471001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02392Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02461Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】電気特性の悪化を抑制するとともに、PL特性の悪化を抑制することができるInP基板の製造方法、エピタキシャルウエハの製造方法、InP基板およびエピタキシャルウエハを提供する。
【解決手段】InP基板の製造方法は、以下の工程(ステップ)を備えている。InPインゴットを準備するS1。このインゴットは、InPからなっていてもよく、Fe、S、Sn、およびZnからなる群より選ばれた少なくとも一種の物質よりなるドーパントを含んでいてもよい。次に、準備したインゴットからInP基板をスライス加工した後S2、InP基板を、研磨剤、化学研磨液などを用いて研磨しS3、InP基板を準備する。次に、研磨したInP基板を前処理するS4。前処理により、研磨剤、化学研磨液などを除去する。続いてInP基板を硫酸過水で洗浄しS5、この後、InP基板をリン酸で洗浄するS6。
【選択図】図2

Description

本発明は、インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハに関する。
インジウムリン(InP)基板は、発光する特性を持っていること、電子の移動速度が速いことなどにより、半導体レーザ、LED(Light Emitting Diode:発光ダイオード)、あるいは高速デバイスなどに広く用いられている。半導体レーザ、LEDでは、InP基板上にエピタキシャル層を形成した後にPL強度を測定することで、簡易的に発光性能を検査することができ、このPL発光強度は強い方がよい。また、高速デバイスでは、InP基板とエピタキシャル層との界面の不純物によるリークが問題になるので、界面にn型もしくはp型の不純物が少ない方が特性が安定する。
InP基板の製造方法は、たとえば特開平5−267185号公報(特許文献1)に開示されている。具体的には、インゴットをカッティングしてウエハとした後、研磨されて鏡面ウエハに形成される。この鏡面ウエハの表面は、研磨剤等の成分が残留していたり、研磨後に酸化したり、有機物が付着したり、インゴットとは異なる層(表面膜)が形成される。この表面膜を硫酸を用いてエッチング除去して、表面膜の厚みを1nm以下にしている。
また、硫酸以外の溶液を用いたInP基板の表面処理は、たとえば特開平5−166785号公報(特許文献2)、特開昭54−13500号公報(特許文献3)、特開昭62−252140号公報(特許文献4)に開示されている。特許文献2には、リン酸−過酸化水素−水の混合物あるいはフッ化水素−過酸化水素−水の混合液でInPウエハを洗浄することが開示されている。特許文献3には、過酸化水素を15体積%以下を含む硫酸でInP単結晶ウエハをエッチングすることが開示されている。特許文献4には、リン酸−過酸化水素−水の混合溶液あるいはフッ化水素−過酸化水素−水の混合溶液によりInPウエハを洗浄することが開示されている。
特開平5−267185号公報 特開平5−166785号公報 特開昭54−13500号公報 特開昭62−252140号公報
上記特許文献1では、表面膜を除去するために硫酸を用いている。このため、硫酸を用いたエッチングにより、硫黄(S)が表面に残留してしまう。表面にSが残留すると、その表面上にエピタキシャル層を形成した場合に、電気特性が悪化するという問題があった。
上記特許文献2〜4では、過酸化水素を含む溶液を用いてInP基板を洗浄している。本発明者は、鋭意研究の結果、過酸化水素を含む溶液を用いて洗浄すると、InP基板の表面に付着しているシリコン(Si)が十分に低減できないことを見い出した。Siなどの不純物がInP基板の表面に付着していると、その上にエピタキシャル層を形成した場合に、電気特性が悪化するという問題を見い出した。
また、表面膜のうち有機物が残留すると、その上にエピタキシャル層を形成した場合に、炭素(C)と酸素(O)との結合や、エピ昇温時のIn酸化物の残留により、PL特性が悪化するという問題を見い出した。
この発明は、上記のような課題を解決するためになされたものであり、本発明の目的は、電気特性の悪化を抑制するとともに、PL特性の悪化を抑制することができるInP基板の製造方法、エピタキシャルウエハの製造方法、InP基板およびエピタキシャルウエハを提供することである。
本発明のInP基板の製造方法は、以下の工程を備えている。InP基板を準備する。InP基板を硫酸過水で洗浄する。硫酸過水で洗浄する工程後に、InP基板をリン酸で洗浄する。
準備したInP基板には、Cと酸素(O)とが結合した有機膜と、In、PとOとが結合した酸化膜が形成されている。本発明のInP基板の製造方法によれば、強酸である硫酸を含む硫酸過水で洗浄することにより、有機膜および酸化膜の残留を抑制することができる。このため、PL特性の悪化を抑制することができる。さらに、この状態で、リン酸で洗浄することにより、硫酸過水中のSなどの不純物の残留を抑制することができる。このため、電気特性の悪化を抑制することができる。
上記InP基板の製造方法において好ましくは、上記リン酸水溶液で洗浄する工程では、1%以上30%以下の濃度のリン酸を用いる。
本発明者は鋭意研究の結果、リン酸水溶液の濃度を1%以上30%以下にすることにより、InP基板の表面のHaze(表面の微小荒れ)を低減できることを見い出した。このため、PL特性の悪化を抑制するとともに電気特性の悪化を抑制でき、かつ表面のHazeを低減できる。
上記InP基板の製造方法において好ましくは、上記準備する工程では、鉄(Fe)、硫黄(S)、スズ(Sn)、および亜鉛(Zn)からなる群より選ばれた少なくとも一種の物質よりなるドーパントを含むInP基板を準備する。
本発明では、上記ドーパントを含むInP基板であっても、PL特性の悪化を抑制するとともに、電気特性の悪化を抑制することができる。
本発明のエピタキシャルウエハの製造方法は、上記いずれかに記載のInP基板の製造方法によりInP基板を製造する工程と、InP基板上にエピタキシャル層を形成する工程とを備えている。
本発明のエピタキシャルウエハの製造方法によれば、有機膜および酸化膜の残留を抑制でき、かつ不純物の残留を抑制できるInPを用いている。このため、PL特性の悪化を抑制するとともに、電気特性の悪化を抑制することができるエピタキシャルウエハを製造することができる。
本発明のInP基板は、表面を有するInP基板であって、この表面において、硫酸イオン(SO4 2-)の濃度が0.6ng/cm2以下であり、かつS以外と結合しているOの濃度およびCの濃度は40atomic%以下であることを特徴とする。
本発明のInP基板によれば、表面の硫酸イオン(SO4 2-)の濃度が0.6ng/cm2以下であるので、不純物の濃度が低い。このため、本発明のInP基板上にエピタキシャル層を形成すると、電気特性の悪化を抑制することができる。また、S以外と結合しているOの濃度およびCの濃度が40atomic%以下である。これにより、表面の有機膜および酸化膜の残留が抑制されているので、本発明のInP基板上にエピタキシャル層を形成すると、PL特性の悪化を抑制することができる。
上記InP基板において好ましくは、表面において、Pの濃度に対するInの濃度の比(In/P)が1.23以下であり、かつIn酸化物が1.2atomic%以下であることを特徴とする。
In/Pが1.23以下と少ない場合、表面が安定し、不純物と結合することを抑制できる。In酸化物が1.2atomic%以下と少ない場合、InP基板上にエピタキシャル層を形成するための昇温時にIn酸化物が飛びやすくなり、清浄表面が出やすくなる。よって、表面の不純物が少なくなることから、PL特性の悪化を抑制できる。
上記InPにおいて好ましくは、Fe、S、Sn、およびZnからなる群より選ばれた少なくとも一種の物質よりなるドーパントを含む。
本発明では、上記ドーパントを含むInP基板であっても、PL特性の悪化を抑制するとともに、電気特性の悪化を抑制することができる。
本発明のエピタキシャルウエハは、上記InP基板と、このInP基板の表面上に形成されたエピタキシャル層とを備えている。
本発明のエピタキシャルウエハによれば、有機膜の残留を抑制でき、かつ不純物の残留を抑制できるInPを用いている。このため、PL特性の悪化を抑制するとともに、電気特性の悪化を抑制することができるエピタキシャルウエハを実現できる。
以上より、本発明のInP基板の製造方法、エピタキシャルウエハの製造方法、InP基板およびエピタキシャルウエハによれば、電気特性の悪化を抑制するとともに、PL特性の悪化を抑制することができる。
本発明の実施の形態1におけるInP基板を概略的に示す側面図である。 本発明の実施の形態1におけるInP基板の製造方法を示すフローチャートである。 本発明の実施の形態1におけるスライス加工したInP基板を概略的に示す側面図である。 本発明の実施の形態1における硫酸過水で洗浄した後のInP基板を概略的に示す側面図である。 本発明の実施の形態1における硫酸過水で洗浄した後のInP基板の表面状態を説明するための模式図である。 比較例におけるInP基板の表面状態を説明するための模式図である。 比較例におけるInP基板の表面状態を説明するための模式図である。 本発明の実施の形態2におけるエピタキシャルウエハを概略的に示す側面図である。 本発明の実施の形態2におけるエピタキシャルウエハの製造方法を示すフローチャートである。
以下、図面に基づいて本発明の実施の形態および実施例を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付してその説明は繰り返さない。
(実施の形態1)
図1を参照して、本実施の形態におけるInP基板10を説明する。図1に示すように、InP基板10は、表面10aを有している。
表面10aにおいて、SO4 2-の濃度は、0.6ng/cm2以下であり、好ましくは0.05ng/cm2以下である。0.6ng/cm2以下の場合、表面10aに付着している不純物であるSおよびOを低減できるので、エピタキシャル層をInP基板10上に形成したときに、電気特性の悪化を抑制できる。0.05ng/cm2以下の場合、電気特性の悪化をより抑制できる。
表面10aにおいて、S以外と結合しているOの濃度およびCの濃度は40.0atomic%以下であり、37.0atomic%以下であることが好ましい。40.0atomic%以下の場合、有機膜であるCとOとの結合および酸化膜であるIn、PとOとの結合を低減できるので、エピタキシャル層をInP基板10上に形成したときに、PL特性の悪化を抑制できる。37.0atomic%以下の場合、PL特性の悪化をより抑制できる。
ここで、上記「S以外と結合しているOの濃度およびCの濃度」とは、Cの濃度+Oの濃度−Sの濃度×4で表される式により求めることができる。表面10aにおいて、Oは、C、InおよびPと結合している場合と、Sと結合している場合がある。有機膜および酸化膜の残留の指標としては、表面10aに存在しているOのうち、S以外と結合しているOの濃度となる。つまり、Sと結合しているOは有機膜および酸化膜の残留ではなく、硫酸に由来し、電気特性の悪化に起因する。したがって、有機膜の残留の指標としては、表面10aにおいてSO4として存在しているOを除くため、上記式では、S濃度の4倍分のO濃度を除いている。
表面10aにおいて、In酸化物は、1.2atomic%以下であることが好ましく、1.0atomic%以下であることがより好ましい。In酸化物は、InP基板10上にエピタキシャル層を形成する際に除去されにくい。このため、In酸化物を1.2atomic%以下まで低減できると、PL特性を悪化を抑制することができる。1.0atomic%以下の場合、PL特性の悪化をより抑制することができる。
表面10aにおいて、Pの濃度に対するInの濃度の比(In/P)は、1.28以下であることが好ましく、1.23以下であることがより好ましい。1.28以下の場合、Pが多く存在するので、安定な面となり、表面特性が良好になる。1.23以下の場合、表面特性をより良好にできる。
上記「表面10aのSO4 2-の濃度」は、イオンクロマト法により測定される値である。また、上記「S以外と結合しているOの濃度およびCの濃度、およびIn酸化物」は、X線光電子分光分析(XPS)法により測定される値である。
InP基板10は、InPからなっていてもよく、Fe、S、Sn、およびZnからなる群より選ばれた少なくとも一種の物質よりなるドーパントを含んでいてもよい。
続いて、本実施の形態におけるInP基板10の製造方法について説明する。
まず、図2を参照して、InPインゴットを準備する(ステップS1)。このインゴットは、InPからなっていてもよく、Fe、S、Sn、およびZnからなる群より選ばれた少なくとも一種の物質よりなるドーパントを含んでいてもよい。
次に、準備したインゴットからInP基板(図3におけるInP基板11)をスライス加工する(ステップS2)。スライス加工する方法は特に限定されない。このInP基板は、スライス加工によりダメージ層を含む。
次に、スライス加工したInP基板を、研磨剤、化学研磨液などを用いて研磨する(ステップS3)。これにより、スライス加工によるダメージ層を除去できる。このステップS1〜S3により、InP基板を準備することができる。
次に、研磨したInP基板を前処理する(ステップS4)。前処理により、研磨剤、化学研磨液などを除去する。
前処理は、たとえばアルカリ性溶液で洗浄した後フッ酸で洗浄し、さらにアルカリ性溶液で洗浄する。ステップS2〜S4のいずれかの後には、図3に示すように、InP基板11の表面に、有機膜および酸化膜12が形成される。なお、有機膜は、CとOとを含み、酸化膜はIn、PとOとを含む。
次に、InP基板11を硫酸過水で洗浄する(ステップS5)。硫酸過水は、硫酸と、過酸化水素水(過水)とを含む。硫酸過水として、たとえば(硫酸:過水:水)=(10:1:1)〜(5:1:1)などの溶液を用いることができる。
このステップS5を実施すると、図4に示すように、InP基板11の表面に形成されていた有機膜および酸化膜12を低減することができる。また、InP基板11の表面に付着していたSiなども低減することができる。なお、SiはInP基板10を製造する際の雰囲気、洗浄に用いられる水などに含まれているので、InP基板11の表面に付着している。
次に、InP基板11をリン酸で洗浄する(ステップS6)。このステップS6を実施すると、InP基板11に付着しているSi、硫酸由来のSO4 2-(S、O)などを低減することができる。また、リン酸由来のPがInP基板に残留した場合でも、Pが供給されるとInP基板10の表面10aが安定な面となる。
このステップS6では、1%以上30%以下の濃度のリン酸水溶液を用いることが好ましい。これにより、表面Hazeを低減することができる。
以上の工程(ステップS1〜S6)を実施することにより、図1に示すInP基板10を製造することができる。
続いて、本実施の形態におけるInP基板10の製造方法の効果について説明する。前処理をするステップS4後、図3に示すように、表面11aには、有機膜および酸化膜12とSiなどの不純物とが付着している。
本実施の形態におけるInP基板10の製造方法では、硫酸過水で洗浄するステップS5後の表面は、図5に示すように、有機膜および酸化膜12およびSiの付着は低減されるが、硫酸過水由来のSが付着している。しかし、リン酸で洗浄するステップS6により、ステップS5で低減できなかったSiおよびステップS5で付着したSをさらに低減することができる。つまり、有機膜および酸化膜を低減でき、かつS、Siなどの不純物をさらに低減できる。有機膜および酸化膜を低減できると、PL発光強度(PL特性)の悪化を抑制できる。不純物を低減できると、電気特性の悪化を抑制できる。したがって、InP基板10を無線通信用途などに用いると、特性を向上することができる。
次に、特許文献1のように、ステップS5およびS6の代わりに、硫酸で洗浄する比較例について説明する。硫酸は硫酸過水よりも強酸であるので、図6に示すように、本実施の形態の硫酸過水で洗浄するステップS5後よりも、Siを多く除去できるが、硫酸由来のSの残留が多い。このため、不純物であるSに起因して、電気特性が悪化してしまう。
また、硫酸で洗浄した後に、リン酸で洗浄する技術が考えられる。この場合、図7に示すように、Sの一部は除去できるが、硫酸で洗浄した後に残留するSが本実施の形態の硫酸過水で洗浄した場合よりも多いため、本実施の形態と比べてSの残留が多くなる。このため、不純物であるSに起因して、電気特性が悪化してしまう。
また、上記特許文献2〜4にように、過水を含む洗浄液を用いて洗浄する場合には、Siを十分に除去できないことを本発明者は鋭意研究の結果、見い出した。このため、不純物であるSiに起因して、電気特性が悪化してしまう。
次に、ステップS5およびS6の代わりに、リン酸で洗浄する比較例について説明する。リン酸は、硫酸および硫酸過水よりも弱酸であるので、有機膜および酸化膜のエッチングが十分でない。このため、リン酸で洗浄すると、図3に示すように、有機膜および酸化膜12が残留した状態になる。このため、有機膜および酸化膜に起因して、PL特性が悪化してしまう。
以上より、本実施の形態のInP基板10の製造方法により製造されるInP基板は、有機膜および酸化膜12が低減されることから、S以外と結合しているOの濃度およびCの濃度を40atomic%以下に低減することができ、かつ不純物が低減されることからSO4 2-の濃度を0.6ng/cm2以下に低減することができる。このため、このInP基板10上にエピタキシャル層を形成すると、PL特性の悪化を抑制できるとともに、電気特性の悪化を抑制することができる。
(実施の形態2)
図8を参照して、本実施の形態におけるエピタキシャルウエハ20について説明する。図8に示すように、エピタキシャルウエハ20は、実施の形態1におけるInP基板10と、InP基板10の表面10a上に形成されたエピタキシャル層21とを備えている。エピタキシャル層21は、1層であってもよく、複数層であってもよい。
InP基板10とエピタキシャル層21との界面において、たとえば、Si濃度は1.8×1017atoms/cm3以下であり、S濃度は2×1013atoms/cm3以下である。
続いて、本実施の形態におけるエピタキシャルウエハ20の製造方法について説明する。まず、図9に示すように、実施の形態1にしたがって、InP基板10を製造する(ステップS1〜S6)。
次に、InP基板10の表面10a上にエピタキシャル層21を形成する(ステップS7)。エピタキシャル層21を形成する方法は特に限定されず、OMVPE(OrganoMetallic Vapor Phase Epitaxy:有機金属気相成長)法、HVPE(Hydride Vapor Phase Epitaxy:ハイドライド気相成長)法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法、昇華法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などを採用することができる。
なお、ステップS7では、複数の素子を形成してもよい。その場合、所定の構造のエピタキシャル層21をInP基板10の表面10a上に形成した後にInP基板10を個々の素子に分割するために、たとえばダイシングなどを行なう分割工程が実施される。
以上の工程(ステップS1〜S7)を実施することにより、図8に示すエピタキシャルウエハ20を製造することができる。
このように製造されたエピタキシャルウエハ20は、たとえばリードフレームなどに搭載される。そして、ワイヤボンディング工程などを実施することにより、上記素子を用いた半導体装置を得ることができる。
本実施の形態におけるエピタキシャルウエハ20の製造方法は、実施の形態1における有機膜および酸化膜の残留が低減され、かつ不純物の残留が低減されたInP基板10を用いている。このため、PL特性の悪化が抑制され、かつ電気特性の悪化が抑制されたエピタキシャルウエハ20を製造することができる。
このようなエピタキシャルウエハ20において、InP基板10がFe、S、Sn、およびZnからなる群より選ばれた少なくとも一種の物質よりなるドーパントを含んでいる場合には、次の効果を有する。
ドーパントがFeの場合、たとえば1×1016atoms/cc以上1×1017atoms/ccの濃度を有し、電気特性は半絶縁性である。この場合、InP基板10とエピタキシャル層21との界面において、Si、Sの濃度が高いと電気特性異常(リーク)が発生する。しかし、本実施の形態では、Si、Sの濃度を低減できるため、HEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)、HBT(Heterojunction Bipolar Transistor:ヘテロ接合バイポーラトランジスタ)などに好適に用いられる。
ドーパントがSの場合、たとえば0.5×1018atoms/cc以上8×1018atoms/ccの濃度を有し、電気特性はn型である。この場合、InP基板10とエピタキシャル層21との界面において、O、Cの濃度が高いと電気特性異常および発光強度低下が発生する。しかし、本実施の形態では、O、Cの濃度を低減できるため、レーザなどに好適に用いられる。また、Hazeを低減できる場合には、さらに発光強度を向上することができる。
ドーパントがSnの場合、たとえば1×1018atoms/cc以上6×1018atoms/ccの濃度を有し、電気特性はn型である。この場合、InP基板10とエピタキシャル層21との界面において、O、Cの濃度が高いと電気特性異常および発光強度低下が発生する。しかし、本実施の形態では、O、Cの濃度を低減できるため、レーザなどに好適に用いられる。また、Hazeを低減できる場合には、さらに発光強度を向上することができる。
ドーパントがZnの場合、たとえば3×1018atoms/cc以上8×1018atoms/ccの濃度を有し、電気特性はp型である。この場合、InP基板10とエピタキシャル層21との界面において、Si、Sの濃度が高いと電気特性異常および発光強度低下が発生する。しかし、本実施の形態では、Si、Sの濃度を低減できるため、レーザなどに好適に用いられる。また、Hazeを低減できる場合には、さらに発光強度を向上することができる。
本実施例では、硫酸過水で洗浄する工程と、リン酸で洗浄する工程とを備えることによる効果について調べた。
(本発明例1)
本発明例1のInP基板の製造方法は、基本的には実施の形態1と同様であった。具体的には、まず、InPインゴットをVB法により結晶成長した(ステップS1)。次に、インゴットをスライス加工した(ステップS2)。次に、研磨剤と酸化剤とpH調整剤とを含み、かつpHが2以上4以下の研磨液を用いて研磨をした(ステップS3)。研磨剤は、粒径が3nm以上30nm以下の粒径を有するコロイダルシリカを用いた。酸化剤は、トリクロロイソシアヌル酸を用いた。pH調整剤は、リンゴ酸を用いた。これにより、InP基板を準備した。
次に、前処理を行なった(ステップS4)。前処理は、アルカリ性溶液での洗浄、フッ酸での洗浄、アルカリ性溶液での洗浄をこの順で行なった。
次に、InP基板を硫酸過水で洗浄した(ステップS5)。この硫酸過水は、硫酸:過水:水=10:1:1であった。また、室温で洗浄した。この後、10分間の流水洗浄を行なった。
引き続き、InP基板をリン酸で洗浄した(ステップS6)。このリン酸の濃度は、30%であった。この後、10分間の流水洗浄後、遠心乾燥を実施した。なお、乾燥は、アルコールによる蒸気乾燥であってもよい。これにより、本発明例1のInP基板10を製造した。
(比較例1〜8)
比較例1〜8のInP基板の製造方法は、基本的には本発明例1と同様であったが、ステップS5およびS6の代わりに、下記の表1に記載の洗浄液を用いた。
(測定方法)
本発明例1、および比較例1〜8のInP基板について、表面の組成をXPS法により測定した。測定した装置としては、PHI Quantum2000を用いた。分析条件は、以下のようにした。X線源は、1486.6eVを有する単一波長AlKαを用いた。光電子取り出し角度は、30°とした。分析領域は、1400μm×300μmとした。チャージアップは、C1sのC−H結合を284.8eVとして補正を行なった。その結果を下記の表1に示す。
また、InP基板の表面の組成から、Pに対するInの比(In/P)を求めた。その結果を下記の表1に示す。
Figure 2010248050
(測定結果)
表1に示すように、硫酸過水で洗浄し、その後リン酸で洗浄した本発明例1のInP基板は、不純物を構成する硫酸イオンの濃度が0.6ng/cm2以下であり、かつ有機膜を構成するCと結合しているOの濃度およびCの濃度は40atomic%以下であった。このため、本発明例1のInP基板の表面は、不純物が低減され、かつ有機膜および酸化膜が低減されたことがわかった。
また、本発明例1のInP基板は、リン酸で洗浄しているため、表面の組成比(In/P)が1.28以下の安定した面であった。さらに、本発明例1のInP基板は、In酸化物を1.2%以下まで低減できた。
一方、硫酸で洗浄した比較例1、および、硫酸で洗浄した後にリン酸で洗浄した比較例8は、SO4 2-の濃度が0.6ng/cm2を超えていた。このことから、硫酸に由来したSがInP基板に多く残留することがわかった。
また、硫酸よりも弱い酸を用いた比較例2〜比較例7は、S以外と結合しているOの濃度およびCの濃度が40atomic%を超えていた。このことから、有機膜および酸化膜がInP基板に多く残留することがわかった。
以上より、本実施例によれば、硫酸過水で洗浄する工程と、リン酸で洗浄する工程とを備えることにより、硫酸を用いた場合と同程度まで有機膜の残留を低減できることができ、さらに不純物の残留を低減できることが確認できた。
また、硫酸過水で洗浄する工程と、リン酸で洗浄する工程とを備えることにより、SO4 2-の濃度が0.6ng/cm2以下であり、かつS以外と結合しているOの濃度およびCの濃度が40atomic%以下であるInP基板を実現できることがわかった。
なお、本発明例1では、InP基板のSO4 2-の濃度は0.05ng/cm2であり、かつS以外と結合しているOの濃度およびCの濃度は37atomic%である。本発明者は、SO4 2-の濃度については0.55ng/cm2程度の誤差が生じ、Cと結合しているOの濃度およびCの濃度については3atomic%程度の誤差が生じるという知見を鋭意研究の結果得ている。このため、本発明では、本発明例1で得られた値に対して安全率を考慮して、SO4 2-の濃度の閾値を0.6ng/cm2以下とし、S以外と結合しているOの濃度およびCの濃度の閾値を40atomic%以下としている。
本実施例では、硫酸過水で洗浄する工程と、リン酸で洗浄する工程とを備えるInP基板を用いてエピタキシャル層を形成することの効果について調べた。
本発明例1および比較例1〜8のInP基板上に、以下のエピタキシャル層を形成した。InP基板上に、OMVPE法により300nmの厚みを有するInP層を形成した。このInP層上に、OMVPE法により5nmの厚みを有するInGaAs層を形成した。このInGaAs層上に、OMVPE法により300nmの厚みを有するInP層を形成した。これにより、本発明例1および比較例1〜8のエピタキシャルウエハを製造した。
(測定方法)
本発明例1および比較例1〜8のエピタキシャルウエハについて、InGaAs層について、以下の条件のPL強度測定方法によりPL強度を測定した。励起光波長は532nmであった。測定波長は、1250nm以上1500nm以下であった。測定機は、ナノメトリクス社製のPLM150を用いた。その結果を下記の表2に示す。
また、本発明例1および比較例1〜8のエピタキシャルウエハについて、エピタキシャル層とInP基板との界面のSi濃度およびS濃度をSIMSにより測定した。その結果を下記の表2に示す。なお、表2において、「ND」とは検出下限値(2×1013atoms/cm3)よりも低かったため、検出されなかったことを示す。
Figure 2010248050
(測定結果)
表2に示すように、硫酸過水で洗浄し、その後リン酸で洗浄したInP基板を備えた本発明例1のエピタキシャルウエハは、PL強度が80(a.u.)以上であり、PL特性の悪化を抑制できた。さらに、本発明例1のエピタキシャルウエハは、2×1017atomic/cm3以下の低いSi濃度と、検出下限値以下の低いS濃度とを有していた。このことから、InP基板とエピタキシャル層との界面の不純物濃度を低減できたことがわかった。このため、電気特性の悪化を抑制できることがわかった。
一方、硫酸で洗浄したInP基板を用いた比較例1、および、硫酸で洗浄した後にリン酸で洗浄したInP基板を用いた比較例8は、強酸の硫酸を用いていた。このため、有機膜および酸化膜を低減できたことからPL強度の悪化を抑制でき、かつ不純物であるSi濃度は低減できた。しかし、硫酸に由来したSがInP基板とエピタキシャル層との界面に多く残留することがわかった。このことから、電気特性の悪化が生じることがわかった。
また、硫酸よりも弱酸の酸を用いたInP基板を用いた比較例2〜比較例7は、硫酸を用いなかったので、S濃度は低減できた。しかし、有機膜および酸化膜を十分に低減できなかったので、PL強度が低かった。また、不純物であるSiがInP基板とエピタキシャル層との界面に多く残留することがわかった。このことから、電気特性の悪化が生じることがわかった。
さらに、硫酸を用いて洗浄した比較例1と、硫酸と過水とを含む洗浄液で洗浄した比較例2とを比べると、過水を含むことにより界面に存在するSiを十分に除去できないことがわかった。本発明例1では、硫酸過水を用いているが、硫酸過水で十分に低減できなかったSiをリン酸でさらに低減したので、Si濃度を硫酸と同程度まで低減できた。
以上より、本実施例によれば、硫酸過水で洗浄する工程と、リン酸で洗浄する工程とを備えることにより、硫酸を用いた場合と同程度までPL強度の悪化を抑制でき、さらに電気特性の悪化を抑制できることが確認できた。
本実施例では、1%以上30%以下の濃度のリン酸で洗浄することの効果について調べた。
(本発明例2〜5)
本発明例2〜5のInP基板およびエピタキシャルウエハは、基本的には本発明例1〜5と同様に製造したが、リン酸で洗浄するステップS6において、下記の表3に記載の濃度のリン酸を用いた点において異なっていた。
(測定方法)
本発明例1〜5のInP基板の表面の有機膜の厚み、Haze、およびエピタキシャル層のHazeを測定した。有機膜の厚みは、ルドルフ社製のエリプソメータ Auto EL IVを用いて測定した。Hazeは、KLA−Tencor社製の表面検査装置Surfscan 6220を用いて測定した。これらの結果を下記の表3に示す。
Figure 2010248050
(測定結果)
表3に示すように、リン酸の濃度が1%以上30%以下の本発明例1〜3は、InP基板のHazeおよびエピタキシャルウエハのHazeが低かった。InP基板の表面粗さが小さいため、エピタキシャルウエハのモフォロジーも良くなったことがわかった。
以上より、本実施例によれば、1%以上30%以下の濃度のリン酸で洗浄することにより、InP基板およびエピタキシャルウエハの表面のHazeを低減できることがわかった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10,11 InP基板、10a,11a 表面、12 有機膜および酸化膜、20 エピタキシャルウエハ、21 エピタキシャル層。

Claims (8)

  1. インジウムリン基板を準備する工程と、
    前記インジウムリン基板を硫酸過水で洗浄する工程と、
    前記硫酸過水で洗浄する工程後に、前記インジウムリン基板をリン酸で洗浄する工程とを備えた、インジウムリン基板の製造方法。
  2. 前記リン酸で洗浄する工程では、1%以上30%以下の濃度の前記リン酸水溶液を用いる、請求項1に記載のインジウムリン基板の製造方法。
  3. 前記準備する工程では、鉄、硫黄、スズ、および亜鉛からなる群より選ばれた少なくとも一種の物質よりなるドーパントを含む前記インジウムリン基板を準備する、請求項1または2に記載のインジウムリン基板の製造方法。
  4. 請求項1〜3のいずれか1項に記載のインジウムリン基板の製造方法によりインジウムリン基板を製造する工程と、
    前記インジウムリン基板上にエピタキシャル層を形成する工程とを備えた、エピタキシャルウエハの製造方法。
  5. 表面を有するインジウムリン基板であって、
    前記表面において、硫酸イオンの濃度が0.6ng/cm2以下であり、かつ硫黄以外と結合している酸素の濃度および炭素の濃度は40atomic%以下であることを特徴とする、インジウムリン基板。
  6. 前記表面において、Pの濃度に対するInの濃度の比(In/P)が1.23以下であり、かつIn酸化物が1.2atomic%以下であることを特徴とする、請求項5に記載のインジウムリン基板。
  7. 鉄、硫黄、スズ、および亜鉛からなる群より選ばれた少なくとも一種の物質よりなるドーパントを含む、請求項5または6に記載のインジウムリン基板。
  8. 請求項5〜7のいずれか1項に記載のインジウムリン基板と、
    前記インジウムリン基板の前記表面上に形成されたエピタキシャル層とを備えた、エピタキシャルウエハ。
JP2009102018A 2009-04-20 2009-04-20 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ Active JP5471001B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2009102018A JP5471001B2 (ja) 2009-04-20 2009-04-20 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
US13/125,048 US8487409B2 (en) 2009-04-20 2010-01-12 Indium phosphide substrate manufacturing method, epitaxial wafer manufacturing method indium phosphide substrate, and epitaxial wafer
CN201080002962.0A CN102187020B (zh) 2009-04-20 2010-01-12 磷化铟基板的制造方法、外延晶片的制造方法、磷化铟基板及外延晶片
PCT/JP2010/050193 WO2010122821A1 (ja) 2009-04-20 2010-01-12 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
EP10766881.6A EP2423356B1 (en) 2009-04-20 2010-01-12 Process for producing indium-phosphorus substrate and process for producing epitaxial wafer
TW105129857A TW201701337A (zh) 2009-04-20 2010-01-15 磷化銦基板之製造方法、磊晶晶圓之製造方法、磷化銦基板及磊晶晶圓
TW099101151A TWI462165B (zh) 2009-04-20 2010-01-15 Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
TW103137280A TWI556300B (zh) 2009-04-20 2010-01-15 Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
US13/717,724 US20130109156A1 (en) 2009-04-20 2012-12-18 Indium Phosphide Substrate Manufacturing Method and Epitaxial Wafer Manufacturing Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009102018A JP5471001B2 (ja) 2009-04-20 2009-04-20 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ

Publications (2)

Publication Number Publication Date
JP2010248050A true JP2010248050A (ja) 2010-11-04
JP5471001B2 JP5471001B2 (ja) 2014-04-16

Family

ID=43010945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009102018A Active JP5471001B2 (ja) 2009-04-20 2009-04-20 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ

Country Status (6)

Country Link
US (2) US8487409B2 (ja)
EP (1) EP2423356B1 (ja)
JP (1) JP5471001B2 (ja)
CN (1) CN102187020B (ja)
TW (3) TW201701337A (ja)
WO (1) WO2010122821A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171549A (ja) * 2010-02-19 2011-09-01 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の形成方法
JP2013098441A (ja) * 2011-11-02 2013-05-20 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、及び圧電素子
JP2013098442A (ja) * 2011-11-02 2013-05-20 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、及び圧電素子
JP2016195278A (ja) * 2011-05-18 2016-11-17 住友電気工業株式会社 化合物半導体基板
US20170363406A1 (en) 2015-02-09 2017-12-21 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
JP2021022660A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP2021020843A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
JP2021022659A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP2021020844A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
US10964786B2 (en) 2017-05-26 2021-03-30 Sumitomo Electric Industries, Ltd. Group III-V compound semiconductor substrate and group III-V compound semiconductor substrate with epitaxial layer
CN113206007A (zh) * 2021-04-30 2021-08-03 中锗科技有限公司 一种磷化铟衬底的制备方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
CN103839984A (zh) * 2012-11-26 2014-06-04 北京有色金属研究总院 一种InP/高κ栅介质堆栈结构及其制备方法
CN108977888A (zh) 2013-03-26 2018-12-11 吉坤日矿日石金属株式会社 化合物半导体晶片、光电转换元件、以及iii-v族化合物半导体单晶的制造方法
US9520496B2 (en) 2014-12-30 2016-12-13 International Business Machines Corporation Charge carrier transport facilitated by strain
TWI650392B (zh) 2016-02-16 2019-02-11 美商卡博特微電子公司 Iii至v族材料拋光之方法
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Jx金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
CN112382555A (zh) * 2020-11-12 2021-02-19 广东先导先进材料股份有限公司 一种磷化铟衬底的清洗方法
CN113690128A (zh) * 2021-08-27 2021-11-23 珠海鼎泰芯源晶体有限公司 一种磷化铟晶片的清洗方法
CN113793801B (zh) * 2021-09-07 2023-06-02 广东先导微电子科技有限公司 一种磷化铟衬底晶片的清洗方法
CN113894112B (zh) * 2021-09-14 2023-05-30 先导薄膜材料有限公司 一种铟箔片表面处理方法
CN114335239A (zh) * 2021-12-06 2022-04-12 浙江光特科技有限公司 一种InP衬底清洗方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252140A (ja) * 1986-04-25 1987-11-02 Nippon Mining Co Ltd InPウエ−ハの洗浄方法
JPH05166785A (ja) * 1991-12-18 1993-07-02 Nikko Kyodo Co Ltd 半導体ウェーハの保存方法
JPH05182910A (ja) * 1991-12-26 1993-07-23 Nikko Kyodo Co Ltd 分子線エピタキシャル成長方法
JPH10242087A (ja) * 1997-02-21 1998-09-11 Shin Etsu Handotai Co Ltd ラッピング後の半導体ウエーハの洗浄方法
JP2004311726A (ja) * 2003-04-07 2004-11-04 Dowa Mining Co Ltd 単結晶インゴットの加工方法
JP2008244434A (ja) * 2007-01-29 2008-10-09 Interuniv Micro Electronica Centrum Vzw Iii−v族半導体基板からのバルク金属汚染の除去方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560B2 (ja) 1977-07-02 1985-02-12 富士通株式会社 インジウムリン単結晶の鏡面エツチング方法
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法
JP3161007B2 (ja) 1992-03-17 2001-04-25 住友電気工業株式会社 InP単結晶鏡面ウェハの製造方法
JPH10185681A (ja) * 1996-11-08 1998-07-14 Mitsuteru Kimura 熱型赤外線センサとその製造方法およびこれを用いた赤外線イメージセンサ
TW409429B (en) * 1998-04-27 2000-10-21 Nat Science Council III-V group Schoit diode structure and the process thereof
US20090072205A1 (en) * 2003-05-07 2009-03-19 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, indium phosphide single crystal and process for producing them
JP2008531997A (ja) * 2005-02-25 2008-08-14 リッディアルド,ケビン マイクロボロメータ赤外線セキュリティ・センサ
JP2007005472A (ja) 2005-06-22 2007-01-11 Sumitomo Electric Ind Ltd 基板の表面処理方法およびiii−v族化合物半導体の製造方法
KR20100039171A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 가시광-적외선 복합 센서 및 그 제조 방법
FR2966596B1 (fr) * 2010-10-26 2012-12-07 Commissariat Energie Atomique Dispositif de detection d'un rayonnement electromagnetique.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252140A (ja) * 1986-04-25 1987-11-02 Nippon Mining Co Ltd InPウエ−ハの洗浄方法
JPH05166785A (ja) * 1991-12-18 1993-07-02 Nikko Kyodo Co Ltd 半導体ウェーハの保存方法
JPH05182910A (ja) * 1991-12-26 1993-07-23 Nikko Kyodo Co Ltd 分子線エピタキシャル成長方法
JPH10242087A (ja) * 1997-02-21 1998-09-11 Shin Etsu Handotai Co Ltd ラッピング後の半導体ウエーハの洗浄方法
JP2004311726A (ja) * 2003-04-07 2004-11-04 Dowa Mining Co Ltd 単結晶インゴットの加工方法
JP2008244434A (ja) * 2007-01-29 2008-10-09 Interuniv Micro Electronica Centrum Vzw Iii−v族半導体基板からのバルク金属汚染の除去方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6013005496; 'Low Temperature Surface Cleaning of InP by Irradiation of Atomic Hydrogen' Jpn. J. Appl. Phys. Vol.32, Part2, NO.2B, 1993, pp.L287-L289 *
JPN6013005497; SINGH S, WILLIAMS R S, Van UITERT L G, SCHLIERR A, CAMLIBEL I, BONNER W A: 'Analysis of InP surface prepared by various cleaning methods' J Electrochem Soc Vol.129 No.2, 198202, Page.447-448 *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171549A (ja) * 2010-02-19 2011-09-01 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の形成方法
JP2016195278A (ja) * 2011-05-18 2016-11-17 住友電気工業株式会社 化合物半導体基板
JP2013098441A (ja) * 2011-11-02 2013-05-20 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、及び圧電素子
JP2013098442A (ja) * 2011-11-02 2013-05-20 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、及び圧電素子
US20170363406A1 (en) 2015-02-09 2017-12-21 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
US10473445B2 (en) 2015-02-09 2019-11-12 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
US10663277B2 (en) 2015-02-09 2020-05-26 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
EP4174913A1 (en) 2015-02-09 2023-05-03 Sumitomo Electric Industries, Ltd. Indium phosphorus substrate, indium phosphorus substrate inspection method, and indium phosphorus substrate manufacturing method
US10964786B2 (en) 2017-05-26 2021-03-30 Sumitomo Electric Industries, Ltd. Group III-V compound semiconductor substrate and group III-V compound semiconductor substrate with epitaxial layer
US11444161B2 (en) 2017-05-26 2022-09-13 Sumitomo Electric Industries, Ltd. Group III-V compound semiconductor substrate and group III-V compound semiconductor substrate with epitaxial layer
JP2021020843A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
JP2021020844A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板
JP2021022659A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP2021022660A (ja) * 2019-07-26 2021-02-18 Jx金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
CN113206007A (zh) * 2021-04-30 2021-08-03 中锗科技有限公司 一种磷化铟衬底的制备方法
CN113206007B (zh) * 2021-04-30 2022-02-22 中锗科技有限公司 一种磷化铟衬底的制备方法

Also Published As

Publication number Publication date
WO2010122821A1 (ja) 2010-10-28
EP2423356B1 (en) 2020-10-07
EP2423356A4 (en) 2014-06-11
US20130109156A1 (en) 2013-05-02
EP2423356A1 (en) 2012-02-29
US8487409B2 (en) 2013-07-16
TW201701337A (zh) 2017-01-01
CN102187020A (zh) 2011-09-14
TW201515075A (zh) 2015-04-16
TW201110204A (en) 2011-03-16
CN102187020B (zh) 2014-03-12
TWI556300B (zh) 2016-11-01
TWI462165B (zh) 2014-11-21
JP5471001B2 (ja) 2014-04-16
US20110193196A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP5471001B2 (ja) インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP7060060B2 (ja) エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
TWI502635B (zh) Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓
TWI622085B (zh) 化合物半導體基板及磊晶基板
JP6477990B1 (ja) Iii−v族化合物半導体基板およびエピタキシャル層付iii−v族化合物半導体基板
JP7268461B2 (ja) ヒ化ガリウム基板、エピタキシャル基板、ヒ化ガリウム基板の製造方法およびエピタキシャル基板の製造方法
JP5418922B2 (ja) 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法
JP5925848B2 (ja) リン化インジウム基板及び半導体エピタキシャルウェハ
Jiang et al. Blue-shift photoluminescence from porous InAlAs

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5471001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250