JPH05182910A - 分子線エピタキシャル成長方法 - Google Patents

分子線エピタキシャル成長方法

Info

Publication number
JPH05182910A
JPH05182910A JP35679591A JP35679591A JPH05182910A JP H05182910 A JPH05182910 A JP H05182910A JP 35679591 A JP35679591 A JP 35679591A JP 35679591 A JP35679591 A JP 35679591A JP H05182910 A JPH05182910 A JP H05182910A
Authority
JP
Japan
Prior art keywords
temperature
substrate
molecular beam
group
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35679591A
Other languages
English (en)
Inventor
Tsutomu Ozaki
勉 尾崎
Misao Takakusaki
操 高草木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eneos Corp
Original Assignee
Nippon Mining Co Ltd
Nikko Kyodo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co Ltd, Nikko Kyodo Co Ltd filed Critical Nippon Mining Co Ltd
Priority to JP35679591A priority Critical patent/JPH05182910A/ja
Publication of JPH05182910A publication Critical patent/JPH05182910A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】任意のエピタキシャル層および基板組成に対し
て清浄化温度とV族原子の分子線強度をそれぞれ最適な
条件に再現性よく設定することのできる清浄化方法を提
供する。 【構成】(a)III-V族化合物半導体からなる基板表面が
V族安定化面からIII族安定化面へと変化する温度より
も高い清浄化温度Tcの該基板上にV族分子線を照射す
る清浄工程と、(b)前記清浄化温度Tcより低い成長温度
Tgの前記基板にV族分子線とIII族分子線とを照射する
ことでIII-V族化合物半導体エピタキシャル層を成長す
る成長工程とからなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、III-V族化合物半導体
の分子線エピタキシャル(MBE)成長に関し、特に
は、エピタキシャル成長前の化合物半導体基板の清浄化
方法に関する。
【0002】
【従来の技術】III-V族化合物半導体の分子線エピタキ
シャル成長は、従来、次のような工程で行われていた。
まず、基板を高真空の成長室内の基板ホルダーに装着
し、V族元素の分子線を照射しながら基板を所定温度に
加熱することにより、基板表面の酸化膜を除去し、基板
を清浄化する。その後、所定量のIII族およびV族元素
の分子線を照射し、III-V族化合物半導体のエピタキシ
ャル層を成長する。
【0003】エピタキシャル層の特性向上のためには、
基板表面の清浄化を行う必要がある。清浄化時に基板を
加熱する温度である清浄化温度は、酸化膜を十分除去す
るためには高い方が好ましいが、高過ぎると基板表面か
らのV族原子の脱離による格子欠陥が発生しやすくな
り、エピタキシャル層の特性低下の原因となる。特に、
基板がInPなどの燐を含む場合、この傾向が顕著とな
る。逆に、清浄化温度が低過ぎる場合は酸化膜が残留
し、エピタキシャル層の特性低下を招く。
【0004】清浄化の他の要因として、清浄化時のV族
原子の分子線強度がある。清浄化温度を一定に保って
も、V族原子の分子線強度が高い場合には、表面の酸化
膜が除去されにくい。逆に、V族原子の分子線強度が低
い場合には、V族原子の脱離による格子欠陥の発生を引
き起こす。
【0005】従って、最適な清浄化を行うためには、清
浄化温度とV族原子の分子線強度をそれぞれ最適な条件
に設定することが必要となる。
【0006】
【発明が解決しようとする課題】しかしながら、任意の
エピタキシャル層および基板組成に対して清浄化温度と
V族原子の分子線強度をそれぞれ最適な条件に再現性よ
く設定することは次の理由から困難であった。
【0007】エピタキシャル層の成長条件などによ
り、清浄化時のV族原子の分子線強度が変化する。その
場合の清浄化温度の最適値をえるためには、多くの実験
が必要となり、最適値自体を設定することが困難とな
る。 清浄化温度は、通常基板の温度を熱電対などで測定し
た値とする。しかし、その測定値自体のバラツキが大き
く、再現性を高めることができない。
【0008】本発明は上記の欠点を解決したもので、本
発明の目的は、任意のエピタキシャル層および基板組成
に対して清浄化温度とV族原子の分子線強度をそれぞれ
最適な条件に再現性よく設定することのできる清浄化方
法を提供することにある。
【0009】
【課題を解決するための手段】本発明による分子線エピ
タキシャル成長方法は、(a)III-V族化合物半導体から
なる基板表面がV族安定化面からIII族安定化面へと変
化する温度よりも高い清浄化温度Tcの該基板上にV族
分子線を照射する清浄工程と、(b)前記清浄化温度Tcよ
り低い成長温度Tgの前記基板にV族分子線とIII族分子
線とを照射することでIII-V族化合物半導体エピタキシ
ャル層を成長する成長工程とを含むことを特徴とする。
【0010】III族安定化面・V族安定化面は、MBE
装置に取り付けた高速反射電子線回折装置(RHEE
D)により確認することができる。基板の温度が比較的
低温の場合には、V族安定化面となり(2×4)のRH
EEDパターンが得られる。基板の温度を昇温すると、
ある温度(パターン変化温度)以上ではIII族安定化面
となり(4×2)のRHEEDパターンが得られる。こ
のパターン変化温度以上に清浄化温度Tcを設定すれば
良い。
【0011】通常、清浄工程ごとにパターン変化温度を
測定して清浄化温度Tcを設定するが、基板温度の測定
再現性が高ければ、清浄工程ごとにパターン変化温度を
測定する必要はない。
【0012】なお、本発明はInPなどの燐(P)を含
んだ解離圧の高いIII-V族化合物半導体上に、比較的蒸
気圧の低い砒素(As)などのV族元素の分子線を照射
する清浄工程と、清浄工程で照射したV族元素を含む3
元系以上のIII-V族化合物半導体エピタキシャル層を成
長する成長工程とを含むことが望ましい。
【0013】
【作用および効果】基板の表面がV族安定化面からIII
族安定化面へと変化する温度を基準として清浄化温度T
cを定めているので、清浄化温度を効率よく決定でき、
かつ、その温度の設定を高い再現性で行うことが可能と
なる。従って、基板表面の清浄化を適切に、かつ再現性
よくできるので、成長工程で成長するエピタキシャル層
の特性が向上し、かつ安定したものとなる。
【0014】特に、InPなどの燐(P)を含んだ解離
圧の高いIII-V族化合物半導体上に、比較的蒸気圧の低
い砒素(As)などのV族元素の分子線を照射する清浄
工程では、その条件設定が難しく、本発明による清浄化
工程を用いることにより、特性の安定な3元系以上のII
I-V族化合物半導体エピタキシャル層を成長することが
可能となる。
【0015】
【実施例】以下、本発明の実施例として、InP半導体
基板上へのInGaAsエピタキシャル層のMBE成長
について詳細に説明する。
【0016】図1に示す分子線エピタキシャル成長(M
BE)装置は、高真空に排気できる成長室と、基板を導
入するための準備室、および、それぞれシャッターを備
えたAs清浄用、As成長用、In、Gaの4種の蒸発
源セル4a、b、c、dからなる。InおよびGaの蒸
発源セルを昇温し、In0.53Ga0.47Asの組成比が得
られるように調整した。V族元素であるAsの清浄化用
蒸発源セル4aは、分子線強度が0.37mPa(0.000
37Pa)となるように分子線モニターを用いて蒸発源セル
のヒータ温度を調整した。
【0017】InP単結晶からなる基板1は、LEC法
による鉄ドープの2インチ径(100)ウエハを有機洗
浄・酸エッチングしたものを用い、基板ホルダー2に取
り付けらた状態で高真空のMBE装置内に導入される。
As清浄用蒸発源セル4aのシャッター5aを開き、こ
のAs分子線を基板1の表面に照射する。同時に基板ホ
ルダー2の背面に位置する基板加熱ヒーター3により基
板1を500℃まで昇温する。基板温度は、のぞき窓6
を介して装置外にある赤外線放射温度計7により測定さ
れる。
【0018】RHEEDパターンは、RHEED電子銃
8により基板1の表面に浅い角度から電子を照射し、基
板の最表面層から反射した電子を反対側のスクリーン9
上で観察する。この状態では、(2×4)のRHEED
パターンを示し、基板1の表面がV族安定化面であるこ
とが分かる。その後、基板温度を10℃/minの昇温
速度で昇温し、スクリーン9上のパターンが(4×2)
のRHEEDパターンに変化し、基板の最表面層がIII
族安定化面へ変化したときの基板温度をパターン変化温
度として測定する。この時、パターン変化温度は524
℃であり、基板加熱ヒーター3の設定温度は680℃で
あった。
【0018】パターン変化温度から基板加熱ヒーターの
設定温度で50℃昇温し、これを基板表面の清浄化温度
とした。設定温度は730℃で、放射温度計による基板
表面温度の測定値は574℃であった。分子線強度0.
37mPaの砒素分子線を照射しながら、5分間この温
度で保持して基板表面の清浄化を行った。なお、清浄化
温度は、パターン変化温度から50℃高い温度に設定し
ているが、30℃〜70℃程度高い温度に設定すること
もできる。
【0019】その後、基板温度を500℃まで下げ、
1.5mPaのAs分子線強度が得られるように設定し
たAs成長用蒸発源セル4bのシャッター5bを開き、
シャッター5aは閉じる。InおよびGaの蒸発源セル
4c、4dのシャッター5c、5dを開いてInPに格
子整合するIn0.53Ga0.47AsからなるInGaAs
層を成長速度は1μm/hで30分間成長した。
【0020】以上の工程で作成したInGaAs層の移
動度μは、6710cm2/V・s(室温での測定)であっ
た。
【0021】また、基板表面清浄化時のAs分子線強度
を5.5mPa、および8.8mPaとし、他は上述の
実施例と同様にInGaAs層を成長した。
【0022】この場合のパターン変化温度は550℃、
557℃であり、清浄化温度はそれよりも40〜50℃
高い590℃、604℃(放射温度計により基板表面を
測定)にそれぞれ設定した。この場合のInGaAs層
の移動度μは、それぞれ6270、6120cm2/V・s
(室温での測定)であった。
【0023】以上のように、本発明によれば、清浄化時
のAs分子線強度を広範囲に変化させても、清浄化を的
確に行うことができ、優れた特性を示すInGaAs層
を成長することができる。
【0024】なお、本発明は以上の実施例に限定される
ものではなく、InP基板の代わりにGaPなどのIII-
V族化合物半導体を基板として用いることもでき、エピ
タキシャル層としてInGaAsの代わりにAlGaA
s、InGaAsPなどのIII-V族化合物半導体を成長
させることもできる。
【0025】(比較例)清浄化温度を540〜550℃
に固定して、その他の条件は実施例と同様にInGaA
s層を成長した場合を比較例として以下に述べる。
【0026】基板温度が500℃に達した後、基板加熱
ヒーターの設定温度を50℃上昇させる。As分子線強
度を0.37mPa、5.5mPaまたは8.8mPa
とした場合、基板温度を548℃、540℃、553℃
でそれぞれ5分間の基板表面の清浄化を行った。清浄化
終了後、基板温度を500℃に降温し、InGaAs層
を成長する工程は実施例と同じである。
【0027】この比較例により得られたInGaAs層
の移動度は、As分子線強度を0.37mPa、5.5
mPaまたは8.8mPaとした場合、それぞれ657
0cm2/V・s、3590cm2/V・s、4470c
2/V・sであり、再現性よく高い移動度を得ること
ができない。
【図面の簡単な説明】
【図1】本発明の実施例で用いる分子線エピタキシャル
成長装置を説明するための概念図である。
【符号の説明】
1 … 基板、 2 … 基板ホルダー、 3 … 基板加熱ヒータ、 4a… As清浄化用蒸発源セル、 4b… As成長用蒸発源セル、 4c… In用蒸発源セル、 4d… Ga用蒸発源セル、 5a〜d…シャッター、 6 … のぞき窓、 7 … 赤外線放射温度計、 8 … RHEED電子銃、 9 … スクリーン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 III-V族化合物半導体からなる基板上に
    III-V族化合物半導体を分子線エピタキシャル成長する
    方法において、 該基板表面がV族安定化面からIII族安定化面へと変化
    する温度よりも高い清浄化温度Tcの該基板上にV族分
    子線を照射する清浄工程と、 前記清浄化温度Tcより低い成長温度Tgの前記基板上に
    V族分子線とIII族分子線とを照射する成長工程とを含
    むことを特徴とする分子線エピタキシャル成長方法。
JP35679591A 1991-12-26 1991-12-26 分子線エピタキシャル成長方法 Pending JPH05182910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35679591A JPH05182910A (ja) 1991-12-26 1991-12-26 分子線エピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35679591A JPH05182910A (ja) 1991-12-26 1991-12-26 分子線エピタキシャル成長方法

Publications (1)

Publication Number Publication Date
JPH05182910A true JPH05182910A (ja) 1993-07-23

Family

ID=18450811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35679591A Pending JPH05182910A (ja) 1991-12-26 1991-12-26 分子線エピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JPH05182910A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491106A (en) * 1990-11-26 1996-02-13 Sharp Kabushiki Kaisha Method for growing a compound semiconductor and a method for producing a semiconductor laser
JP2010248050A (ja) * 2009-04-20 2010-11-04 Sumitomo Electric Ind Ltd インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5491106A (en) * 1990-11-26 1996-02-13 Sharp Kabushiki Kaisha Method for growing a compound semiconductor and a method for producing a semiconductor laser
JP2010248050A (ja) * 2009-04-20 2010-11-04 Sumitomo Electric Ind Ltd インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
US8487409B2 (en) 2009-04-20 2013-07-16 Sumitomo Electric Industries, Ltd. Indium phosphide substrate manufacturing method, epitaxial wafer manufacturing method indium phosphide substrate, and epitaxial wafer
TWI556300B (zh) * 2009-04-20 2016-11-01 Sumitomo Electric Industries Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer

Similar Documents

Publication Publication Date Title
JPH06232100A (ja) Iii−v族半導体素子の表面不純物除去方法
US4470192A (en) Method of selected area doping of compound semiconductors
JPH0794494A (ja) 化合物半導体デバイスの作製方法
JPH05182910A (ja) 分子線エピタキシャル成長方法
Cheung Epitaxial growth of Hg0. 7Cd0. 3Te by laser‐assisted deposition
JP2006253414A (ja) Si基板上への半導体薄膜形成方法及びその構造物
EP0215436B1 (en) Method of growth of thin film layer for use in a composite semiconductor
US5248376A (en) Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same
JPH0831410B2 (ja) 半導体装置の製造方法
Yanka et al. A novel technique for the MBE growth of twin-free HgCdTe
JPS6134922A (ja) 超格子半導体装置の製造方法
JPH05136056A (ja) 分子線エピタキシヤル成長方法
JPS6230317A (ja) 半導体結晶成長方法及びそれを実施する装置
Ando Recent progress in multi-wafer CBE systems
JPH0656576A (ja) 分子線エピタキシャル成長方法
De Jong et al. Modulation doping structures in silicon by molecular beam epitaxy and off-line ion implantation
JPH01160899A (ja) 化合物半導体結晶成長方法及び成長装置
JP2897107B2 (ja) 結晶成長方法
JPH06124892A (ja) GaAs酸化膜のパターニング方法
JPH04274315A (ja) 化合物半導体の成長方法
JPH0774102A (ja) 化合物半導体の製造方法
JPS61136991A (ja) 3−5族化合物半導体の分子線エピタキシヤル成長方法
JPH0138367B2 (ja)
JPH07201747A (ja) 化合物半導体層の形成方法
JPH09110594A (ja) Si基板上へのAl2O3単結晶膜のヘテロエピタキシャル成長 方法及び該方法に使用する装置