TWI556300B - Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer - Google Patents

Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer Download PDF

Info

Publication number
TWI556300B
TWI556300B TW103137280A TW103137280A TWI556300B TW I556300 B TWI556300 B TW I556300B TW 103137280 A TW103137280 A TW 103137280A TW 103137280 A TW103137280 A TW 103137280A TW I556300 B TWI556300 B TW I556300B
Authority
TW
Taiwan
Prior art keywords
concentration
inp substrate
less
indium phosphide
sulfuric acid
Prior art date
Application number
TW103137280A
Other languages
English (en)
Other versions
TW201515075A (zh
Inventor
Kyoko Okita
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201515075A publication Critical patent/TW201515075A/zh
Application granted granted Critical
Publication of TWI556300B publication Critical patent/TWI556300B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides

Description

磷化銦基板之製造方法、磊晶晶圓之製造方法、磷化銦基板及磊晶晶圓
本發明係有關於一種磷化銦基板之製造方法、磊晶晶圓之製造方法、磷化銦基板及磊晶晶圓。
磷化銦(InP)基板因具有發光之特性、及電子之遷移速度快等，而廣泛用於半導體雷射、LED(Light Emitting Diode：發光二極體)或者高速器件等。半導體雷射及LED於將磊晶層形成於InP基板上之後測定PL(photoluminescence，光致發光)強度，藉此可簡易地檢查發光性能，該PL發光強度係以強者為佳。又，高速器件由於InP基板與磊晶層之界面之雜質所引起之漏電成為問題，故界面中n型或者p型雜質較少者特性穩定。
InP基板之製造方法揭示於例如日本專利特開平5-267185號公報(專利文獻1)中。具體而言，係將晶錠切割(cutting)製成晶圓之後，進行研磨製成鏡面晶圓。該鏡面晶圓之表面，會殘存研磨劑等成分，或研磨後產生氧化，或附著有機物，而形成與晶錠不同之層(表面膜)。使用硫酸將該表面膜蝕刻去除，而使表面膜之厚度為1nm以下。
又，使用硫酸以外之溶液之InP基板之表面處理揭示於例如日本專利特開平5-166785號公報(專利文獻2)、日本專利特開昭54-13500號公報(專利文獻3)、以及日本專利特開昭62-252140號公報(專利文獻4)中。於專利文獻2中，揭示有利用磷酸-過氧化氫-水之混合物或者氟 化氫-過氧化氫-水之混合液清洗InP晶圓之情形。於專利文獻3中，揭示有利用含有15體積%以下之過氧化氫之硫酸對InP單晶晶圓進行蝕刻之情形。於專利文獻4中，揭示有藉由磷酸-過氧化氫-水之混合溶液或者氟化氫-過氧化氫-水之混合溶液，而清洗InP晶圓之情形。
先前技術文獻 專利文獻
專利文獻1：日本專利特開平5-267185號公報
專利文獻2：日本專利特開平5-166785號公報
專利文獻3：日本專利特開昭54-13500號公報
專利文獻4：日本專利特開昭62-252140號公報
上述專利文獻1中為去除表面膜而使用硫酸。故而，因使用硫酸之蝕刻，而導致硫(S)殘存於表面上。若表面上殘存S，則於該表面上形成有磊晶層之情形時，將會有電氣特性惡化之問題。
上述專利文獻2~4中使用含有過氧化氫之溶液清洗InP基板。
本發明者經銳意研究之結果發現，若使用含有過氧化氫之溶液進行清洗，則將無法充分減少附著於InP基板之表面上之矽(Si)。本發明者發現如下問題，即，若Si等雜質附著於InP基板之表面上，則於該Si等雜質上形成有磊晶層之情形時，將會導致電氣特性惡化。
又，本發明者發現如下問題，即，若表面膜中殘存有機物，則於該有機物上形成有磊晶層之情形時，會因碳(C)與氧(O)之鍵結、或磊晶升溫時In氧化物之殘存，而導致PL特性惡化。
本發明係為解決上述之課題而完成者，本發明之目的在於提供一種能夠抑制電氣特性之惡化，並且抑制PL特性之惡化的InP基板之製造方法、磊晶晶圓之製造方法、InP基板及磊晶晶圓。
本發明之InP基板之製造方法包括以下之步驟：準備InP基板；利用硫酸過氧化氫混合物清洗InP基板；及於利用硫酸過氧化氫混合物進行清洗之步驟後，利用磷酸清洗InP基板。
於所準備之InP基板上，形成C與氧(O)鍵結而成之有機膜、以及In、P及O鍵結而成之氧化膜。根據本發明之InP基板之製造方法，可藉由以含有作為強酸之硫酸之硫酸過氧化氫混合物進行清洗，而抑制有機膜以及氧化膜之殘存。因此，能夠抑制PL特性之惡化。進而，可藉由在該狀態下利用磷酸進行清洗，而抑制硫酸過氧化氫混合物中之S等雜質之殘存。因此，能夠抑制電氣特性之惡化。
於上述InP基板之製造方法中，較好的是，上述利用磷酸進行清洗之步驟中，使用1%以上且30%以下之濃度之磷酸水溶液。
本發明者經銳意研究之結果發現，可藉由使磷酸水溶液之濃度為1%以上且30%以下，而減少InP基板之表面之Haze(霧度)(表面之微小粗糙)。因此，可抑制PL特性之惡化，並且抑制電氣特性之惡化，且可減少表面之Haze。
於上述InP基板之製造方法中，較好的是，上述進行準備之步驟中，準備含有如下摻雜劑之InP基板，該摻雜劑包含選自由鐵(Fe)、硫(S)、錫(Sn)、以及鋅(Zn)所組成之群中之至少一種物質。
本發明中，即便為含有上述摻雜劑之InP基板，亦可抑制PL特性之惡化，並且抑制電氣特性之惡化。
本發明之磊晶晶圓之製造方法包括如下步驟：藉由上述任一項記載之InP基板之製造方法而製造InP基板；及於InP基板上形成磊晶層。
根據本發明之磊晶晶圓之製造方法，而使用可抑制有機膜以及氧化膜之殘存且可抑制雜質之殘存之InP。因此，可製造能夠抑制PL特性之惡化，並且抑制電氣特性之惡化的磊晶晶圓。
本發明之InP基板之特徵在於，其係具有表面之InP基板，且於該表面上，硫酸離子(SO4 2-)之濃度為0.6ng/cm2以下，且與S以外鍵結之O之濃度以及C之濃度為40原子%以下。
根據本發明之InP基板，因表面之硫酸離子(SO4 2-)之濃度為0.6ng/cm2以下，故雜質之濃度較低。因此，若於本發明之InP基板上形成磊晶層，則可抑制電氣特性之惡化。又，與S以外鍵結之O之濃度以及C之濃度為40原子%以下。藉此使表面之有機膜以及氧化膜之殘存得以抑制，因此，若於本發明之InP基板上形成磊晶層，則可抑制PL特性之惡化。
於上述InP基板中，較好的是，表面中In濃度相對P濃度之比(In/P)為1.23以下，且In氧化物為1.2原子%以下。
於In/P為1.23以下之情形時，表面穩定，且可抑制與雜質鍵結之情形。In氧化物為1.2原子%以下之情形時，於用以於InP基板上形成磊晶層之升溫時，In氧化物易於飛散，從而易於呈現清潔表面。藉此，因表面之雜質變少，故可抑制PL特性之惡化。
於上述InP中，較好的是含有如下摻雜劑，該摻雜劑係包含選自由Fe、S、Sn、以及Zn所組成之群中之至少一種物質。
本發明中，即便為含有上述摻雜劑之InP基板，亦可抑制PL特性之惡化，並且抑制電氣特性之惡化。
本發明之磊晶晶圓包括上述InP基板、及形成於該InP基板表面上之磊晶層。
根據本發明之磊晶晶圓，而使用可抑制有機膜之殘存且可抑制雜質之殘存之InP基板。因此，能夠實現可抑制PL特性之惡化，並且 抑制電氣特性之惡化之磊晶晶圓。
如上所述，根據本發明之InP基板之製造方法、磊晶晶圓之製造方法、InP基板及磊晶晶圓，可抑制電氣特性之惡化，並且抑制PL特性之惡化。
10、11‧‧‧InP基板
10a、11a‧‧‧表面
12‧‧‧有機膜以及氧化膜
20‧‧‧磊晶晶圓
21‧‧‧磊晶層
S1‧‧‧晶錠之準備
S2‧‧‧切片加工
S3‧‧‧研磨
S4‧‧‧預處理
S5‧‧‧利用硫酸過氧化氫混合物進行清洗
S6‧‧‧利用磷酸進行清洗
圖1係概略性表示本發明實施形態1中之InP基板之側視圖；圖2係表示本發明實施形態1中之InP基板之製造方法之圖表；圖3係概略性表示本發明實施形態1中之經切片加工之InP基板之側視圖；圖4係概略性表示本發明實施形態1中之利用硫酸過氧化氫混合物清洗後之InP基板之側視圖；圖5係用以對本發明實施形態1中之利用硫酸過氧化氫混合物清洗後之InP基板之表面狀態進行說明之示意圖；圖6係用以對比較例中之InP基板之表面狀態進行說明之示意圖；圖7係用以對比較例中之InP基板之表面狀態進行說明之示意圖；圖8係概略性表示本發明實施形態2中之磊晶晶圓之側視圖；及圖9係表示本發明實施形態2中之磊晶晶圓之製造方法之圖表。
以下，基於圖式，對本發明實施形態以及實施例進行說明。再者，於以下圖式中，對相同或者相當之部分，標註相同之參照符號而不重複對其之說明。
(實施形態1)
參照圖1，對本實施形態之InP基板10進行說明。如圖1所示，InP基板10具有表面10a。
於表面10a中，SO4 2-之濃度為0.6ng/cm2以下，較好的是0.05 ng/cm2以下。於SO4 2-之濃度為0.6ng/cm2以下之情形時，可減少附著於表面10a上之雜質即S以及O，因此，可於將磊晶層形成於InP基板10上時，抑制電氣特性之惡化。於SO4 2-之濃度為0.05ng/cm2以下之情形時，可進一步抑制電氣特性之惡化。
於表面10a中，與S以外鍵結之O之濃度以及C之濃度為40.0原子%以下，較好的是37.0原子%以下。當與S以外鍵結之O之濃度以及C之濃度為40.0原子%以下之情形時，可減少作為有機膜之C與O之鍵結以及作為氧化膜之In、P與O之鍵結，因此可於使磊晶層形成於InP基板10上時，抑制PL特性之惡化。當與S以外鍵結之O之濃度以及C之濃度為37.0原子%以下之情形時，可進一步抑制PL特性之惡化。
此處，上述所謂「與S以外鍵結之O之濃度以及C之濃度」係可利用由C之濃度+O之濃度-S之濃度×4所表示之式而求出。於表面10a中，O存在著與C、In以及P鍵結之情形、以及與S鍵結之情形。作為有機膜以及氧化膜之殘存之指標係為存在於表面10a上之O之中與S以外鍵結之O之濃度。亦即，與S鍵結之O並不殘存於有機膜以及氧化膜中，而是源自硫酸且導致電氣特性之惡化。因而，作為有機膜之殘存之指標，為將表面10a中以SO4存在之O去除，而於上述式中將S濃度之4倍之O濃度去除。
於表面10a中，In氧化物較好的是1.2原子%以下，更好的是1.0原子%以下。In氧化物於磊晶層形成於InP基板10上時難以去除。因此，若能將In氧化物減少至1.2原子%以下，則可抑制PL特性之惡化。於1.0原子以下之情形時，可進一步抑制PL特性之惡化。
於表面10a中，In濃度相對P濃度之比(In/P)較好的是1.28以下，更好的是1.23以下。於1.28以下之情形時，因相對較多地存在有P，故成為穩定之面，表面特性變得良好。於1.23以下之情形時，可使表面特性變得更加良好。
上述「表面10a之SO4 2-之濃度」係藉由離子層析法而測定之值。又，上述「與S以外鍵結之O之濃度以及C之濃度、以及In氧化物」係藉由X射線光電子光譜法(XPS，X-ray photoelectron spectroscopy)法而測定之值。
InP基板10可包含InP，亦可包含含有選自由Fe、S、Sn、以及Zn所組成之群中之至少一種物質的摻雜劑。
接著，對本實施形態中之InP基板10之製造方法進行說明。
首先，參照圖2，準備InP晶錠(步驟S1)。
該晶錠可包含InP，亦可包含含有選自由Fe、S、Sn、以及Zn所組成之群中之至少一種物質的摻雜劑。
繼而，自所準備之晶錠切片加工出InP基板(圖3中之InP基板11)(步驟S2)。進行切片加工之方法並無特別限定。該InP基板因切片加工而包含破壞層。
繼而，利用研磨劑、化學研磨液等，對經切片加工之InP基板進行研磨(步驟S3)。藉此便可去除切片加工所導致之破壞層。可藉由該步驟S1~S3而準備InP基板。
繼而，對經研磨之InP基板實施預處理(步驟S4)。藉由預處理而將研磨劑、化學研磨液等去除。
預處理係利用例如鹼性溶液進行清洗之後利用氫氟酸進行清洗，進而利用鹼性溶液進行清洗。於步驟S2~S4之任一步驟之後，如圖3所示，於InP基板11之表面上，形成有機膜以及氧化膜12。再者，有機膜含有C與O，氧化膜含有In、P與O。
繼而，利用硫酸過氧化氫混合物來清洗InP基板11(步驟S5)。硫酸過氧化氫混合物含有硫酸與過氧化氫水(過氧化氫)。作為硫酸過氧化氫混合物，可使用例如(硫酸：過氧化氫：水)：(10：1：1)~(5：1：1)等之溶液。
若實施該步驟S5，則如圖4所示，可減少形成於InP基板11之表面上之有機膜以及氧化膜12。又，亦可減少附著於InP基板11之表面上之Si等。再者，Si因包含於製造InP基板10時之環境氣體、及用於清洗之水等之中，故附著於InP基板11之表面上。
其次，利用磷酸清洗InP基板11(步驟S6)。若實施該步驟S6，則可減少附著於InP基板11上之Si、及源自硫酸之SO4 2-(S、O)等。又，即便源自磷酸之P殘存於InP基板上之情形時，若供給P則可使InP基板10之表面10a成為穩定面。
該步驟S6中，較好的是使用1%以上且30%以下之濃度之磷酸水溶液。藉此便可降低表面Haze。
可藉由實施以上之步驟(步驟S1~S6)，而製造圖1所示之InP基板10。
接著，對本實施形態中之InP基板10之製造方法之效果進行說明。於實施預處理之步驟S4後，如圖3所示，於表面11a上，附著有機膜以及氧化膜12與Si等雜質。
本實施形態中之InP基板10之製造方法中，利用硫酸過氧化氫混合物進行清洗之步驟S5後之表面，如圖5所示，有機膜以及氧化膜12以及Si之附著減少，但附著有源自硫酸過氧化氫混合物之S。並且，可藉由利用磷酸進行清洗之步驟S6，而進一步減少未能藉由步驟S5而減少之Si以及步驟S5中所附著之S。亦即，可減少有機膜以及氧化膜，且可進而減少S、Si等雜質。若能減少有機膜以及氧化膜，則可抑制PL發光強度(PL特性)之惡化。若能減少雜質，則可抑制電氣特性之惡化。因此，當將InP基板10用於無線通信用途等時，可使特性提昇。
繼而，如專利文獻1所揭示，就代替步驟S5以及S6，而利用硫酸進行清洗之比較例進行說明。硫酸係與硫酸過氧化氫混合物相比為強 酸，如圖6所示，與利用本實施形態之硫酸過氧化氫混合物進行清洗之步驟S5後相比，可更多去除Si，但源自硫酸之S之殘存較多。因此，會因作為雜質之S而導致電氣特性惡化。
又，考慮於利用硫酸進行清洗之後，利用磷酸進行清洗之技術。該情形時，如圖7所示，可將一部分S去除，但由於利用硫酸清洗之後而殘存之S多於利用本實施形態之硫酸過氧化氫混合物清洗後之情形，故與本實施形態相比，S之殘存變多。因此，會因作為雜質之S而導致電氣特性惡化。
又，本發明者經銳意研究之結果發現，如上述專利文獻2~4所揭示，當利用包含過氧化氫之清洗液進行清洗之情形時，無法充分去除Si。因此，會因作為雜質之Si而導致電氣特性惡化。
繼而，對代替步驟S5以及S6，而利用磷酸進行清洗之比較例進行說明。磷酸係與硫酸以及硫酸過氧化氫混合物相比為弱酸，因此，有機膜以及氧化膜之蝕刻並不充分。故而，若利用磷酸進行清洗，則如圖3所示，成為殘存著有機膜以及氧化膜12之狀態。因此，會因有機膜以及氧化膜而導致PL特性惡化。
如上所述，藉由本實施形態之InP基板10之製造方法而製造之InP基板，因有機膜以及氧化膜12減少，而可使與S以外鍵結之O之濃度以及C之濃度降低至40原子%以下，且因雜質減少而可使SO4 2-之濃度降低至0.6ng/cm2以下。因此，若於該InP基板10上形成磊晶層，則可抑制PL特性之惡化，並且可抑制電氣特性之惡化。
(實施形態2)
參照圖8，對本實施形態中之磊晶晶圓20進行說明。
如圖8所示，磊晶晶圓20包括實施形態1之InP基板10、以及形成於InP基板10之表面10a上之磊晶層21。
磊晶層21既可為1層，亦可為複數層。
於InP基板10與磊晶層21之界面中，例如Si濃度為1.8×1017atoms/cm3以下，s濃度為2×1013atoms/cm3以下。
接著，對本實施形態中之磊晶晶圓20之製造方法進行說明。首先，如圖9所示，按照實施形態1之方式，製造InP基板10(步驟S1~S6)。
繼而，於InP基板10之表面10a上形成磊晶層21(步驟S7)。形成磊晶層21之方法並無特別限定，可採用OMVPE(OrganoMetallic Vapor Phase Epitaxy：有機金屬氣相磊晶)法、HVPE(Hydride Vapor Phase Epitaxy：氫化物氣相磊晶)法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、昇華法等氣相磊晶法、助熔劑法、氮氣高壓溶液法等液相磊晶法等。
再者，步驟S7中可形成複數個元件。於該情形時，於使特定構造之磊晶層21形成於InP基板10之表面10a上之後，為將InP基板10分割為單個之元件，而實施例如進行切割等之分割步驟。
可藉由實施以上之步驟(步驟S1~S7)，而製造圖8所示之磊晶晶圓20。
以上述方式製造之磊晶晶圓20將搭載於例如導線架等。接著，可藉由實施打線接合步驟等，而獲得使用有上述元件之半導體裝置。
本實施形態中之磊晶晶圓20之製造方法，使用實施形態1中之有機膜以及氧化膜之殘存減少且雜質之殘存減少之InP基板10。因此，能夠製造可抑制PL特性之惡化且可抑制電氣特性之惡化之磊晶晶圓20。
於如此之磊晶晶圓20中，InP基板10含有包含選自由Fe、S、Sn、及Zn所組成之群中之至少一種物質之摻雜劑之情形時，將具有如下效果。
摻雜劑為Fe之情形時，其濃度為例如1×1016atoms/cc以上且 1×1017atoms/cc以下，電氣特性為半絕緣性。此時，於InP基板10與磊晶層21之界面中，若Si、S之濃度較高，則會產生電氣特性異常(漏電)。然而，本實施形態因可降低Si、S之濃度，故可較佳適用於HEMT(High Electron Mobility Transistor：高電子遷移率電晶體)、HBT(Heterojunction Bipolar Transistor：異質接面雙極性電晶體)等。
於摻雜劑為S之情形時，該濃度為例如0.5x1018atoms/cc以上且8×1018atoms/cc以下，且電氣特性為n型。該情形時，於InP基板10與磊晶層21之界面中，若O、C之濃度較高，則會產生電氣特性異常以及發光強度下降。然而，本實施形態因可降低O、C之濃度，故可較佳適用於雷射等。又，於能夠減少Haze之情形時，可進一步提昇發光強度。
於摻雜劑為Sn之情形時，該濃度為例如1×1018atoms/cc以上且6×1018atoms/cc以下，且電氣特性為n型。該情形時，於InP基板10與磊晶層21之界面中，若O、C之濃度高較高，則會產生電氣特性異常以及發光強度下降。然而，本實施形態因可降低0、C之濃度，故可較佳適用於雷射等。又，於能夠減少Haze之情形時，可進一步提昇發光強度。
於摻雜劑為Zn之情形時，該濃度為例如3×1018atoms/cc以上且8×1018atoms/cc以下，且電氣特性為p型。該情形時，於InP基板10與磊晶層21之界面中，若Si、S之濃度較高，則會產生電氣特性異常以及發光強度下降。然而，本實施形態因可降低Si、S之濃度，故可較佳適用於雷射等。又，於能夠減少Haze之情形時，可進一步提昇發光強度。
實施例1
本實施例將就包括利用硫酸過氧化氫混合物進行清洗之步驟與利用磷酸進行清洗之步驟而產生之效果進行分析。
(本發明例1)
本發明例1之InP基板之製造方法，基本上與實施形態1相同。具體而言，首先，藉由VB(Vertical Bridgman Method，垂直式布裏居曼法)法而使InP晶錠進行結晶成長(步驟S1)。其次，對晶錠進行切片加工(步驟S2)。繼而，利用包含研磨劑、氧化劑及pH值調節劑且pH值為2以上4以下之研磨液實施研磨(步驟S3)。研磨劑採用粒徑具有3nm以上30nm以下之粒徑的膠體氧化矽。氧化劑採用三氯異三聚氰酸。pH值調節劑採用蘋果酸。藉此，準備好InP基板。
繼而，實施預處理(步驟S4)。預處理係依序實施鹼性溶液之清洗、氫氟酸之清洗、及鹼性溶液之清洗。
繼而，利用硫酸過氧化氫混合物清洗InP基板(步驟S5)。該硫酸過氧化氫混合物係硫酸：過氧化氫：水=10：1：1。又，於室溫下進行清洗。其後，進行10分鐘之水流清洗。
接著，利用磷酸清洗InP基板(步驟S6)。該磷酸之濃度為30%。其後，進行10分鐘之水流清洗後，實施離心乾燥。再者，乾燥亦可為醇之蒸氣乾燥。藉此，製造出本發明例1之InP基板10。
(比較例1~8)
比較例1~8之InP基板之製造方法，基本上與本發明例1相同，但採用下述表1記載之清洗液來代替步驟S5以及S6。
(測定方法)
本發明例1及比較例1~8之InP基板係藉由XPS法來測定表面之組成。作為用以測定之裝置，採用PHI Quantum 2000。分析條件如下所述。X射線源採用具有1486.6eV之單波長AlKα。光電子掠出角為30°。分析區域為1400μm×300μm。充電係以C1s之C-H鍵為284.8eV進行修正。其結果示於下述表1中。
又，根據InP基板之表面之組成，求出In對P之比(In/P)。其結果示於下述表1中。
(測定結果)
如表1所示，利用硫酸過氧化氫混合物進行清洗然後利用磷酸進行清洗之本發明例1之InP基板中，構成雜質之硫酸離子之濃度為0.6ng/cm2以下，且與構成有機膜之C鍵結之O之濃度以及C之濃度為40原子%以下。因此可知本發明例1之InP基板之表面中，雜質減少，且有機膜以及氧化膜減少。
又，本發明例1之InP基板係藉由磷酸而清洗，故而，本發明例1之InP基板係表面之組成比(In/P)為1.28以下之穩定之面。進而，本發明例1之InP基板係In氧化物減少至1.2%以下者。
另一方面，利用硫酸進行清洗之比較例1、以及利用硫酸清洗後再利用磷酸進行清洗之比較例8中，SO4 2-之濃度超過0.6ng/cm2。由此情形可知，源自硫酸之S較多殘存於InP基板上。
又，使用弱於硫酸之酸之比較例2~比較例7中，與S以外鍵結之O之濃度以及C之濃度超過40原子%。由此情形可知，有機膜以及氧化膜較多殘存於InP基板上。
如上所述可確認，根據本實施例，可藉由包括利用硫酸過氧化氫混合物進行清洗之步驟及利用磷酸進行清洗之步驟，而使有機膜之殘存減少至與使用硫酸之情形同等之程度，且可進一步減少雜質之殘存。
又，可知藉由包括利用硫酸過氧化氫混合物進行清洗之步驟、及利用磷酸進行清洗之步驟，而可實現SO4 2-之濃度為0.6ng/cm2以下且與S以外鍵結之O之濃度以及C之濃度為40原子%以下之InP基板。
再者，本發明例1中，InP基板之SO4 2-之濃度為0.05ng/cm2，且與S以外鍵結之O之濃度以及C之濃度為37原子%。本發明者經銳意研究而獲得如下見解：SO4 2-之濃度產生0.55ng/cm2左右之誤差，與C鍵結之O之濃度以及C之濃度產生3原子%左右之誤差。因此，本發明中， 對本發明例1所得之值出於安全率考慮，而使SO4 2-之濃度之臨限值為0.6ng/cm2以下，且使與S以外鍵結之O之濃度以及C之濃度之臨限值為40原子%以下。
實施例2
本實施例係對使用包括利用硫酸過氧化氫混合物進行清洗之步驟與利用磷酸進行清洗之步驟的InP基板形成磊晶層之效果進行分析。
於本發明例1以及比較例1~8之InP基板上，形成以下之磊晶層。於InP基板上，利用OMVPE法形成具有300nm之厚度之InP層。
於該InP層上，利用OMVPE法形成具有5nm之厚度之InGaAs層。 於該InGaAs層上，利用OMVPE法形成具有300nm之厚度之InP層，藉此，製造出本發明例1以及比較例1~8之磊晶晶圓。
(測定方法)
本發明例1以及比較例1~8之磊晶晶圓中，藉由以下條件之PL強度測定方法而對InGaAs層測定PL強度。激發光波長為532nm。測定波長為1250nm以上1500nm以下。測定機使用Nanometrics公司製造之PLM150。其結果示於下述表2中。
又，利用SIMS(secondary ion mass spectrometer，次級離子質譜儀)對本發明例1以及比較例1~8之磊晶晶圓，測定磊晶層與InP基板之界面之Si濃度以及S濃度。其結果示於下述表2中。再者，表2中，「ND」表示因低於檢測下限值(2×1013atoms/cm3)而未能得以檢測的情形。
(測定結果)
如表2所示，具備利用硫酸過氧化氫混合物清洗後再利用磷酸清洗之InP基板的本發明例1之磊晶晶圓中，PL強度為80(a.u.)以上，可抑制PL特性之惡化。進而，本發明例1之磊晶晶圓，具有2×1017原子/cm3以下之低Si濃度、及檢測下限值以下之低S濃度。由此情形可知，可減少InP基板與磊晶層之界面之雜質濃度。因此，可知能夠抑制電氣特性之惡化。
另一方面，使用利用硫酸清洗之InP基板之比較例1、以及使用利用硫酸清洗後再利用磷酸清洗之InP基板之比較例8使用了強酸之硫酸。故而，因可減少有機膜以及氧化膜，而可抑制PL強度之惡化，且可降低作為雜質之Si濃度。然而，可知源自硫酸之S較多殘存於InP基板與磊晶層之界面上。由此情形可知，電氣特性產生惡化。
又，使用利用相較於硫酸為弱酸之酸之InP基板之比較例2~比較例7，因未使用硫酸，故可降低S濃度。然而，由於未能充分減少有機 膜以及氧化膜，故PL強度較低。又，可知作為雜質之Si較多殘存於InP基板與磊晶層之界面上。由此情形可知，電氣特性產生惡化。
進而，將利用硫酸進行清洗之比較例1與利用包含硫酸與過氧化氫之清洗液進行清洗之比較例2加以比較，可知因含有過氧化氫，故未能充分去除存在於界面上之Si。本發明例1雖利用硫酸過氧化氫混合物，但可利用磷酸進而減少以硫酸過氧化氫混合物所無法充分減少之Si，因此，可使Si濃度降低至與硫酸相同之程度。
如上所述可確認，根據本實施例，可藉由包括利用硫酸過氧化氫混合物進行清洗之步驟與利用磷酸進行清洗之步驟，而將PL強度之惡化抑制為與利用硫酸之情形相同之程度，進而可抑制電氣特性之惡化。
實施例3
本實施例係對利用1%以上30%以下之濃度之磷酸進行清洗之效果進行分析。
(本發明例2~5)
本發明例2~5之InP基板及磊晶晶圓，基本而言以與本發明例1相同之方式製造，而不同之處在於利用磷酸清洗之步驟S6中，使用下述表3中記載之濃度之磷酸。
(測定方法)
測定本發明例1~5之InP基板之表面之有機膜之厚度、Haze以及磊晶層之Haze。有機膜之厚度係利用Rudolph公司製造之橢圓儀Auto EL IV進行測定。Haze係利用KLA-Tencor公司製造之表面檢查裝置Surfscan 6220進行測定。其等之結果示於下述表3中。
(測定結果)
如表3所示，磷酸之濃度為1%以上且30%以下之本發明例1~3中，InP基板之Haze及磊晶晶圓之Haze較低。因InP基板之表面粗糙度較小，故可知磊晶晶圓之形態亦較良好。
由上所述可知，根據本實施例，可藉由利用1%以上且30%以下之濃度之磷酸進行清洗，而減少InP基板及磊晶晶圓之表面之Haze。
應認為今次揭示之實施形態以及實施例於所有方面均為例示而並非限制性者。本發明之範圍係藉由申請專利範圍表示而並非藉由上述實施形態表示，且意圖包含與申請專利範圍均等之意思及範圍內之所有變更。
S1‧‧‧晶錠之準備
S2‧‧‧切片加工
S3‧‧‧研磨
S4‧‧‧預處理
S5‧‧‧利用硫酸過氧化氫混合物進行清洗
S6‧‧‧利用磷酸進行清洗

Claims (8)

  1. 一種磷化銦基板，其特徵在於：具有表面者；於上述表面中，硫酸離子之濃度為0.6ng/cm2以下，與硫以外鍵結之氧的濃度以及碳的濃度為40原子%以下，且上述氧的濃度及上述碳的濃度係於以清潔液清洗上述磷化銦基板後而測定者。
  2. 如請求項1之磷化銦基板，其中於上述表面中，In濃度相對P濃度之比(In/P)為1.23以下，且In氧化物為1.2原子%以下。
  3. 如請求項1或2之磷化銦基板，其包含含有選自由鐵、硫、錫以及鋅所組成之群中之至少一種物質之摻雜劑。
  4. 一種磊晶晶圓，其包括：如請求項1至3中任一項之磷化銦基板；及形成於上述磷化銦基板之上述表面上之磊晶層。
  5. 如請求項1或2之磷化銦基板，其中上述清洗液包含硫酸過氧化氫混合物。
  6. 如請求項5之磷化銦基板，其中上述清洗液進而包含磷酸。
  7. 如請求項1或2之磷化銦基板，其中摻雜劑為Fe之情形時，為1×1016atoms/cc以上且1×1017atoms/cc以下，摻雜劑為S之情形時，為0.5×1018atoms/cc以上且8×1018atoms/cc以下，摻雜劑為Sn之情形時，為1×1018atoms/cc以上且6×1018atoms/cc以下，摻雜劑為Zn之情形時，為3×1018atoms/cc以上且8×1018atoms/cc以下。
  8. 如請求項4之磊晶晶圓，其中於InP基板與磊晶層之界面中，Si濃度為1.8×1017atoms/cm3以下，S濃度為2×1013atoms/cm3以下。
TW103137280A 2009-04-20 2010-01-15 Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer TWI556300B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009102018A JP5471001B2 (ja) 2009-04-20 2009-04-20 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ

Publications (2)

Publication Number Publication Date
TW201515075A TW201515075A (zh) 2015-04-16
TWI556300B true TWI556300B (zh) 2016-11-01

Family

ID=43010945

Family Applications (3)

Application Number Title Priority Date Filing Date
TW103137280A TWI556300B (zh) 2009-04-20 2010-01-15 Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
TW099101151A TWI462165B (zh) 2009-04-20 2010-01-15 Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
TW105129857A TW201701337A (zh) 2009-04-20 2010-01-15 磷化銦基板之製造方法、磊晶晶圓之製造方法、磷化銦基板及磊晶晶圓

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW099101151A TWI462165B (zh) 2009-04-20 2010-01-15 Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
TW105129857A TW201701337A (zh) 2009-04-20 2010-01-15 磷化銦基板之製造方法、磊晶晶圓之製造方法、磷化銦基板及磊晶晶圓

Country Status (6)

Country Link
US (2) US8487409B2 (zh)
EP (1) EP2423356B1 (zh)
JP (1) JP5471001B2 (zh)
CN (1) CN102187020B (zh)
TW (3) TWI556300B (zh)
WO (1) WO2010122821A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5483558B2 (ja) * 2010-02-19 2014-05-07 日本電信電話株式会社 半導体薄膜の形成方法
DE112012002127B4 (de) * 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats
JP2013098441A (ja) * 2011-11-02 2013-05-20 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、及び圧電素子
JP2013098442A (ja) * 2011-11-02 2013-05-20 Seiko Epson Corp 液体噴射ヘッド、液体噴射装置、及び圧電素子
CN103839984A (zh) * 2012-11-26 2014-06-04 北京有色金属研究总院 一种InP/高κ栅介质堆栈结构及其制备方法
EP3828319A1 (en) * 2013-03-26 2021-06-02 JX Nippon Mining & Metals Corp. Compound semiconductor wafer, photoelectric conversion element, and method for producing group iii-v compound semiconductor single crystals
US9520496B2 (en) 2014-12-30 2016-12-13 International Business Machines Corporation Charge carrier transport facilitated by strain
JP6296177B2 (ja) 2015-02-09 2018-03-20 住友電気工業株式会社 インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法
TWI650392B (zh) 2016-02-16 2019-02-11 美商卡博特微電子公司 Iii至v族材料拋光之方法
EP3514266A4 (en) * 2017-05-26 2022-05-11 Sumitomo Electric Industries, Ltd. GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE AND GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE WITH EPITAXIAL LAYER
JP6701418B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP6906080B2 (ja) * 2019-07-26 2021-07-21 Ｊｘ金属株式会社 リン化インジウム基板
JP6701417B1 (ja) * 2019-07-26 2020-05-27 Ｊｘ金属株式会社 リン化インジウム基板、及びリン化インジウム基板の製造方法
JP6906079B2 (ja) * 2019-07-26 2021-07-21 Ｊｘ金属株式会社 リン化インジウム基板
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法
CN112382555A (zh) * 2020-11-12 2021-02-19 广东先导先进材料股份有限公司 一种磷化铟衬底的清洗方法
CN113206007B (zh) * 2021-04-30 2022-02-22 中锗科技有限公司 一种磷化铟衬底的制备方法
CN113793801B (zh) * 2021-09-07 2023-06-02 广东先导微电子科技有限公司 一种磷化铟衬底晶片的清洗方法
CN113894112B (zh) * 2021-09-14 2023-05-30 先导薄膜材料有限公司 一种铟箔片表面处理方法
CN114335239A (zh) * 2021-12-06 2022-04-12 浙江光特科技有限公司 一种InP衬底清洗方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166785A (ja) * 1991-12-18 1993-07-02 Nikko Kyodo Co Ltd 半導体ウェーハの保存方法
JPH05182910A (ja) * 1991-12-26 1993-07-23 Nikko Kyodo Co Ltd 分子線エピタキシャル成長方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605560B2 (ja) 1977-07-02 1985-02-12 富士通株式会社 インジウムリン単結晶の鏡面エツチング方法
JPH0770474B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 化合物半導体装置の製造方法
JPS62252140A (ja) * 1986-04-25 1987-11-02 Nippon Mining Co Ltd ＩｎＰウエ−ハの洗浄方法
JP3161007B2 (ja) 1992-03-17 2001-04-25 住友電気工業株式会社 ＩｎＰ単結晶鏡面ウェハの製造方法
JPH10185681A (ja) * 1996-11-08 1998-07-14 Mitsuteru Kimura 熱型赤外線センサとその製造方法およびこれを用いた赤外線イメージセンサ
JP3305610B2 (ja) * 1997-02-21 2002-07-24 信越半導体株式会社 ラッピング後の半導体ウエーハの洗浄方法
TW409429B (en) * 1998-04-27 2000-10-21 Nat Science Council III-V group Schoit diode structure and the process thereof
JP3760187B2 (ja) * 2003-04-07 2006-03-29 同和鉱業株式会社 単結晶インゴットの加工方法
US20090072205A1 (en) * 2003-05-07 2009-03-19 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, indium phosphide single crystal and process for producing them
US7791026B2 (en) * 2005-02-25 2010-09-07 Kevin Liddiard Microbolometer infrared security sensor
JP2007005472A (ja) * 2005-06-22 2007-01-11 Sumitomo Electric Ind Ltd 基板の表面処理方法およびｉｉｉ−ｖ族化合物半導体の製造方法
EP1950326A1 (en) * 2007-01-29 2008-07-30 Interuniversitair Microelektronica Centrum Method for removal of bulk metal contamination from III-V semiconductor substrates
KR20100039171A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 가시광-적외선 복합 센서 및 그 제조 방법
FR2966596B1 (fr) * 2010-10-26 2012-12-07 Commissariat Energie Atomique Dispositif de detection d'un rayonnement electromagnetique.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166785A (ja) * 1991-12-18 1993-07-02 Nikko Kyodo Co Ltd 半導体ウェーハの保存方法
JPH05182910A (ja) * 1991-12-26 1993-07-23 Nikko Kyodo Co Ltd 分子線エピタキシャル成長方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sung, M. M., et al. "Low energy Ar+ cleaning, damage and sputtering of InP {100} surfaces." Ion Implantation Technology. Proceedings of the 11th International Conference on. IEEE, 1996. *

Also Published As

Publication number Publication date
TW201701337A (zh) 2017-01-01
US8487409B2 (en) 2013-07-16
TW201515075A (zh) 2015-04-16
TWI462165B (zh) 2014-11-21
CN102187020A (zh) 2011-09-14
JP5471001B2 (ja) 2014-04-16
EP2423356A4 (en) 2014-06-11
US20130109156A1 (en) 2013-05-02
WO2010122821A1 (ja) 2010-10-28
EP2423356B1 (en) 2020-10-07
TW201110204A (en) 2011-03-16
US20110193196A1 (en) 2011-08-11
JP2010248050A (ja) 2010-11-04
EP2423356A1 (en) 2012-02-29
CN102187020B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
TWI556300B (zh) Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
JP7060060B2 (ja) エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板
TWI520203B (zh) 化合物半導體基板之檢查方法、化合物半導體基板、化合物半導體基板之表面處理方法及化合物半導體晶體之製造方法
TWI422671B (zh) An abrasive, a method for producing a compound semiconductor, and a method for manufacturing the semiconductor device
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
TWI634624B (zh) ＧａＡｓ半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法
JP4872246B2 (ja) 半絶縁性ＧａＡｓ基板及びエピタキシャル基板
TWI502635B (zh) Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓
JP6477990B1 (ja) Ｉｉｉ−ｖ族化合物半導体基板およびエピタキシャル層付ｉｉｉ−ｖ族化合物半導体基板
JP5418922B2 (ja) 化合物半導体基板、エピタキシャル基板、化合物半導体基板の製造方法及びエピタキシャル基板の製造方法