JP2008244434A - Iii−v族半導体基板からのバルク金属汚染の除去方法 - Google Patents

Iii−v族半導体基板からのバルク金属汚染の除去方法 Download PDF

Info

Publication number
JP2008244434A
JP2008244434A JP2008015874A JP2008015874A JP2008244434A JP 2008244434 A JP2008244434 A JP 2008244434A JP 2008015874 A JP2008015874 A JP 2008015874A JP 2008015874 A JP2008015874 A JP 2008015874A JP 2008244434 A JP2008244434 A JP 2008244434A
Authority
JP
Japan
Prior art keywords
mixture
peroxide
sulfuric acid
semiconductor substrate
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008015874A
Other languages
English (en)
Inventor
Sonja Sioncke
ソーニャ・シオンケ
Mark Meuris
マルク・メーリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2008244434A publication Critical patent/JP2008244434A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00Brightening metals by chemical means
    • C23F3/04Heavy metals
    • C23F3/06Heavy metals with acidic solutions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】III−V族半導体基板からバルク金属汚染を除去するための単一工程の方法を提供する。
【解決手段】該方法は、金属汚染したIII−V族半導体基板を、体積比x:y HSO:H(xは3〜9、yは1)を有する硫酸および過酸化物の混合物の中に浸漬することを含む。本発明の実施形態に係る方法を用いてIII−V族半導体基板を処理した後、バルク金属汚染は、基板からほぼ完全に除去できるとともに、処理後の基板の表面粗さは、2μm×2μmの表面グリッドに関して0.5nmRMS未満とすることができる。本発明は、半導体デバイスを製造する更なる処理ステップを実施する前に、本発明の実施形態に係るバルク金属汚染を除去する方法を用いて、半導体デバイスを製造するための方法を提供する。
【選択図】図1

Description

本発明は、III−V族半導体基板(例えば、GaAs基板)からバルク金属(例えば、銅)の汚染を除去する方法に関する。さらに本発明は、本発明の実施形態に従って、III−V族半導体基板からバルク金属汚染を除去する該方法を用いて半導体デバイスを製造する方法に関する。
近年、高度なCMOSプロセスで用いるために、多くの材料が新たに導入されており、スケーリング(scaling)およびデバイス性能の向上を持続している。これらの材料のうち、CMOS技術の新しい基板として高電子移動度III−V族化合物がある。高性能デバイス用の基板として用いた場合、III−V族材料は、厳しい金属汚染についての半導体製造設備の仕様や条件に適合する必要がある。これらの仕様や条件に適合することは、使用するクリーニング技術やエッチング技術についての挑戦であり、特に、洗浄した基板の表面粗さに影響が出ないようにするためである。
LEC(Liquid Encapsulated Czochralsky:液体封止型チョクラルスキー法)およびVGF(vertical gradient freeze:垂直温度勾配凝固法)は、GaAs材料などのIII−V族材料の主要な成長方法のうちの2つである。これらの方法で成長したGaAs基板は、かなり頻繁に1×1018〜1×1020at/cmのオーダーで高い金属汚染レベルを示すことがある。これらの金属汚染は、Au,Ag,Pt,Cuなどの貴金属によって形成されたり、Fe,Cr,Ni,Znなどの常金属(common metal)汚染によって形成されることがある。
例として、GaAs材料中のCu汚染濃度は、特に、基板の表面からバルクへ5〜10ミクロン中に、1×1019〜1×1020at/cmの範囲に及ぶことがある。これは、バルクCu汚染として知られており、多くの場合、製造プロセスで使用する研磨スラリーから由来している。表面の化学機械プロセス工程後、Cuまたは一般には金属汚染は、室温であっても極めて急速に深く基板内に拡散する。
GaAs以外の他のIII−V族材料、例えば、GaP,GaSb,InAs,InP,InSbおよびこれらの組合せは、上述と同様な高い汚染レベルを示すことがある。
III−V族半導体基板をクリーニングするために、換言すると、金属汚染を基板から除去するためには、汚染基板の厚い層を、例えば、エッチングによって除去して、その後、金属の再付着(re-plating)が、露出した、例えば、エッチングされた基板上で生じないようにする必要がある。再付着は、CuやAuなどの貴金属が高い酸化電位を有し、III−V族半導体基板を酸化し得るために発生する現象である。その結果、クリーニング液からIII−V族半導体基板上へこれらの貴金属の再堆積、即ち、再付着が、酸化還元反応により発生し得る。この挙動は、標準的な化学性質を用いて貴金属を除去することを困難にする。
文献(J. of Crystal Growth 264, 98-103 (2004), Song et al. )は、NHOH混合物および酸・過酸化水素混合物(例えば、1:1:30 HCl:H:HOまたは1:1:30 HF:H:HO)の組合せによる、GaAs基板の湿式化学クリーニング方法を報告している。
湿式化学クリーニングの第1工程として、NHOH混合物が粒子および金属を除去するために用いられ、湿式化学クリーニングの第2工程として、酸・過酸化水素混合物が残余の金属汚染物を除去して、酸化層の成分を制御するために用いられる。この文献は、HClおよびHFと同様な高い電気陰性度を持つ酸・過酸化水素剤が、表面Cu汚染を除去し、再付着効果を防止するために必要であることを教示する。この文献では、組成1:1:50 NHOH:H:HOを持つNHOH混合物と組成1:1:30 HCl:H:HOを持つ過酸化水素混合物の組合せによって、クリーニング後の最良の結果が得られている。
しかしながら、この化学薬品の組合せを用いて処理したGaAs基板は、相変わらず12×1010at/cmのCu濃度を示す。これは高すぎるため、半導体製造設備では許容されない。
さらに、GaAs基板の厚い層を除去するために用いたHClとHF過酸化水素の濃縮混合物は、次のプロセスに適さない粗い表面を生じさせる。従って、GaAs基板からバルク金属汚染を除去するために、上記文献Song et al.によって提案されたような化学薬品の組合せの使用は、依然として、CMOSプロセスなどの他のプロセス工程の前に、追加の研磨工程と、続いてクリーニング工程とを必要とする。
本発明の目的は、III−V族半導体基板からバルク金属汚染を除去するための良好な方法、およびIII−V族半導体基板からバルク金属汚染を除去する該方法を用いて半導体デバイスを製造する方法を提供することである。
本発明の実施形態に係る方法の利点は、バルク金属汚染が皆無またはほとんど無く、良好な表面粗さを示すIII−V族半導体基板をもたらす点である。従って、本発明の実施形態に係る方法は、基板として使用可能になる前、例えば、半導体のCMOSプロセスの前に、化学機械研磨工程及び/又は更なるクリーニング工程を必要としない。こうして本発明の実施形態に係る方法の利点は、それが単一工程の方法である点であり、プロセス時間およびプロセスコストを削減するため、産業プロセスにおいて有利となる。
上記目的は、本発明に係る方法およびデバイスによって達成される。本発明の第1の態様において、III−V族半導体基板からバルク金属汚染を除去するための単一工程の方法が提供される。該方法は、汚染したIII−V族半導体基板を、硫酸および過酸化物(peroxide)からなる混合物の中に浸漬することを含み、硫酸および過酸化物からなる混合物の体積比が、x:y(xは3〜9、yは1)であることを特徴とする。過酸化物は、過酸化水素Hとすることができる。過酸化水素は、何れか適切な手段によって、例えば、Naから生成してもよい。
混合物の濃度は、x:y比率として表される。ここで、xとyは実数であり、各成分の体積割合を意味し、即ち、xは、HSOの体積割合を意味し、yは、Hの体積割合を意味する。
汚染したIII−V族基板を、本発明の実施形態に係る方法を用いて処理することによって、金属汚染は、基板からほぼ完全に除去できるとともに、処理後に得られた基板の表面粗さは、2μm×2μmの表面グリッドに関して、0.5nmRMS(Root Mean Square)未満、好ましくは、0.3nmRMS未満、最も好ましくは、0.2nmRMS未満とすることができる。
ほぼ完全に除去されるとは、本発明の実施形態に係る方法を用いて処理した後の金属汚染濃度が、可能な限り低く、好ましくは、関連した金属汚染についての検出方法及び/又は検出デバイスの検出限界未満であることを意味する。
本発明の実施形態に係る方法の利点は、本発明の実施形態に係る方法を用いて処理したIII−V族半導体基板は、基板として使用可能になる前、例えば、半導体のCMOSプロセスの前に、追加の研磨工程及び/又は更なるクリーニング工程を必要としない点である。こうして本発明の実施形態に係る方法の利点は、それが単一工程の方法である点であり、プロセス時間およびプロセスコストを削減するため、産業プロセスにおいて有利となる。
本発明の実施形態によれば、硫酸および過酸化物の混合物の体積比x:yのHSOの体積割合xは、3〜6でもよい。特に、過酸化水素の使用が好ましい。
本発明の他の実施形態によれば、硫酸および過酸化物からなる混合物の体積比は、4:1 HSO:Hでもよい。これらの実施形態によれば、65℃〜95℃の温度の無撹拌液について、1.53〜2.63μm/分のエッチングレートが得られ、45℃〜65℃の温度の撹拌液について、2.2〜3.1μm/分のエッチングレートが得られる。
本発明の実施形態によれば、該方法は、45℃〜95℃の温度を有する、硫酸および過酸化物からなる混合物中で実施してもよい。
本発明の更なる実施形態によれば、該方法は、80℃〜95℃の温度を有する、硫酸および過酸化物からなる混合物中で実施してもよい。
本発明の更なる実施形態によれば、該方法は、2〜6μm/分のエッチングレートを有する、硫酸および過酸化物からなる混合物を用いて実施してもよい。
本発明の実施形態によれば、該方法は、汚染したIII−V族半導体基板を混合物中に浸漬しているとき、硫酸および過酸化物の混合物を撹拌することをさらに含んでもよい。
本発明の他の実施形態によれば、該方法は、汚染したIII−V族半導体基板を混合物中に浸漬しているとき、硫酸および過酸化物の混合物を機械的に揺動することをさらに含んでもよい。
本発明の実施形態によれば、該方法は、硫酸および過酸化物の混合物中に、汚染したIII−V族半導体基板を浸漬する直前に、下記ステップにより硫酸および過酸化物の混合物を新たに準備することをさらに含んでもよい。
・硫酸および過酸化物をx:y(xは3〜9、yは1)の体積比で混合することによって、混合物を準備すること。
・新たに準備した混合物を撹拌しながら冷却して、均等な温度分布を得ること。
混合物を準備した後、III−V族半導体基板は、最も好ましくは、直ちに、あるいは少なくとも可能な限り早く、混合物中に浸漬してもよい。このことは、混合物の品質および特性が過酸化物の分解によって速く低下することから、重要になる。こうして可能な限り最良の結果を得るためには、本発明の実施形態に係る方法は、最も好ましくは、新たに準備した、硫酸および過酸化物からなる混合物を用いて実施してもよい。
本発明の実施形態によれば、III−V族半導体基板は、GaAs,GaP,GaSb,InAs,InP,InSbおよびこれらの組合せの何れかでもよい。
本発明の特定の実施形態によれば、III−V族半導体基板は、GaAsでもよい。
本発明の他の実施形態によれば、金属バルク汚染は、例えば、Au,Ag,Pt,Cuなどの貴金属でもよい。
本発明のさらに他の実施形態によれば、金属バルク汚染は、例えば、Fe,Ni,Znなどの常金属(common metal)の何れかでもよい。
本発明の特定の実施形態によれば、金属バルク汚染は、Cuでもよい。
本発明の第2の態様において、本発明の実施形態に係る、III−V族基板からバルク金属汚染を除去するための方法の使用が半導体プロセスにおいて提供される。
本発明の更なる態様において、半導体デバイスを製造するための方法が提供される。該方法は、
・III−V族半導体基板を用意すること、
・半導体デバイスを製造する更なる処理ステップを実施する前に、本発明の実施形態に係るバルク金属汚染を除去する方法を用いて、該III−V族半導体基板を処理すること、を含む。
本発明の特定かつ好ましい態様は、付随する独立および従属請求項に記述されている。従属請求項からの特徴は、独立請求項の特徴と組み合わせてもよく、他の従属請求項の特徴と、請求項で明示的に記述されるものだけでなく、適切に組み合わせてもよい。
当該分野においてデバイスについて一定の改良、変化、進化があるが、本概念は、実質的に新しく新規な改良を意味するものと考えられ、先の慣習からの新しい試みを含むものであり、より効率的で安定した信頼されるこの種のデバイスの提供をもたらす。
本発明の上記または他の特性、特徴および利点は、本発明の原理を例示する添付図面と関連しつつ、下記の詳細な説明から明らかとなるであろう。この説明は、発明の範囲を限定することなく、単に例として用いられる。下記で引用した参照図面は、添付図面を参照する。
本発明は、特定の実施形態に関して一定の図面を参照して説明するが、本発明はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的かつ非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本発明の実際の具体化に対応していない。
請求項で用いた用語「備える、含む(comprising)」は、列挙した手段に限定されるものと解釈すべきでなく、他の要素やステップを排除するものでない。参照したように、記述した特徴、整数、ステップまたは構成要素の存在を特定するものと解釈され、1つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在や追加を排除するものでない。「AとBとを備えるデバイス」という表現の範囲は、構成要素A,Bだけからなるデバイスに限定されるべきでない。本発明に関して、デバイスの関連した構成要素がAとBであることを意味する。
本明細書を通じて「一実施形態」または「実施形態」とは、実施形態に関連した記載した特定の特徴、構造または特性が、本発明の少なくとも1つの実施形態に含まれることを意味する。こうして本明細書を通じて種々の場所での文言「一実施形態」または「実施形態」の出現は、必ずしも同じ実施形態を参照するものではないが、そうすることもある。さらに、特定の特徴、構造または特性は、本開示から当業者に明らかなように、何れか適切な手法で1つ又はそれ以上の実施形態において組合せてもよい。
同様に、本発明の例示の実施形態の説明において、開示を簡素化し、種々の発明態様の1つ又はそれ以上の理解を助ける目的で、本発明の種々の特徴が時には単一の実施形態、その図面または説明において一緒に寄せ集められていると理解すべきである。しかしながら、この開示方法は、請求発明が、各請求項で明記されたものより多くの特徴を必要とする意図を反映したものとして解釈すべきではない。むしろ、下記請求項が反映しており、発明の態様は、単一の開示した実施形態の全ての特徴よりは少ない。こうして詳細な説明に続く請求項は、この詳細な説明中に明確に組み込まれており、各請求項は、本発明の別個の実施形態として、それ自体の上に立脚している。
さらに、ここで説明した幾つかの実施形態は、他の実施形態に含まれる特徴の幾つかを含むとともに、異なる実施形態の特徴の組合せは、当業者に理解されるように、本発明の範囲内にあり、異なる実施形態を形成することを意味する。例えば、下記請求項において、請求した実施形態の何れもが何れの組合せに使用できる。ここで提供した説明において、数多くの特定の詳細が述べられている。しかしながら、本発明の実施形態は、これらの特定の詳細なしで実用化できると理解される。他の例では、周知の方法、構造および技術は、本説明の理解を曖昧にしないために、詳細には示していない。
本発明は、例えば、GaAs,GaP,GaSb,InAs,InP,InSbなどのIII−V族基板から、例えば、貴金属汚染や常金属汚染などのバルク金属汚染を除去するための単一工程の方法を提供する。
半導体製造プロセスで有用であるには、該方法は、下記の条件を満足する必要がある。
(a)該方法は、III−V族半導体基板の汚染部分を完全に除去するには、10分未満、より好ましく5分未満の処理時間だけが必要となる高いエッチングレートで、厚い層、即ち、汚染した基板の少なくとも2μm、好ましくは、少なくとも5μm、好ましくは、少なくとも10μmであって、最大で10μm、15μm、20μm、30μmまたは50μmまでを除去すべきである(製造が容易で少ないサイクルタイム)。除去すべき層の厚さは、金属汚染物のタイプおよび基板のバルクでの拡散速度に依存する。
(b)該方法は、最も進歩したプロセス技術ノードに適合した最終的な粗さ、即ち、2μm×2μmの表面グリッドに関して、0.5nmまたはそれ以下のRMS(二乗平均平方根)として表現される表面粗さを有する滑らかな表面を得るべきである。
(c)該方法は、バルク金属汚染、特に、貴金属汚染を、再付着なしで除去すべきである。
本発明に係る方法は、汚染したIII−V族半導体基板を、硫酸および過酸化物の混合物の中に浸漬することを含む。本発明によれば、硫酸および過酸化物の混合物は、硫酸:過酸化物の体積比x:yを有し、xは3〜9、好ましくは4〜8、最も好ましくは4〜6であり、yは1である。過酸化物は、好ましくは過酸化水素である。
混合物の濃度は、x:y比率として表される。ここで、xとyは実数であり、各成分の体積割合を意味し、即ち、xは、HSOの体積割合を意味し、yは、過酸化物、例えば、Hの体積割合を意味する。
体積比x:y(xは3〜9、好ましくは4〜8、最も好ましくは4〜6であり、yは1)の硫酸および過酸化物の混合物(例えば、HSO:H)を用いた本発明の実施形態に係る方法は、研磨効果を示す。これは、III−V族半導体基板、例えば、GaAsをこのような硫酸および過酸化物の混合物の中に浸漬することは、すぐに使用できる基板表面が得られることを意味する。すぐに使用できる基板表面とは、III−V族半導体基板の表面が、初期の研磨表面、換言すると、該方法を実施する前の表面と同等か、それより優れた良好な粗さを示すことを意味する(後述する)。従って、本発明の実施形態に係る方法は、追加の研磨工程やクリーニング工程を必要としない。好ましくは、本発明の実施形態に従って硫酸および過酸化物の混合物の中に浸漬した後のIII−V族半導体基板の表面粗さは、2μm×2μmの表面グリッドに関して、0.5nmRMS未満、好ましくは、0.3nmRMS未満、最も好ましくは、0.2nmRMS未満とすることができる。
より多くのHSOをHで希釈するほど、悪い結果が得られ、換言すると、III−V族半導体基板の表面粗さの値が劣化することが示された(後述する)。よって、より多くのHSOをHで希釈するほど、本発明に係る方法は、半導体プロセスでの単一工程の方法として使用するのに適さなくなる。換言すると、HSOをHで希釈し過ぎると、例えば、半導体デバイスの更なる処理のための粗さの条件を満足する基板を得るために、追加の研磨工程が必要になる。これは、何らかの追加の工程がコストを増やすことになり、半導体プロセスにおいて有利ではない。
III−V族基板、特に、GaAs基板のエッチングを、HSO/H/HOを用いて行うことは知られている。このとき種々の組成が用いられたが、これらのうちバルク金属汚染を除去しつつ、追加の研磨工程及び/又は特殊なクリーニング工程の必要なしで、2μm×2μmの表面グリッドに関して、0.5nmRMS(Root Mean Square)未満、好ましくは、0.3nmRMS未満、最も好ましくは、0.2nmRMS未満の表面粗さを達成するのに適したものは見つかっていない。
III−V族半導体表面から金属汚染、特に、貴金属汚染を除去するのに知られた湿式化学液は、上述したように、HClおよびHFなどの高い電気陰性度を持つ酸性酸化剤を利用している。これらの電気陰性度が高いほど、金属汚染物、例えば、Cuの除去にとってより効率的になる。バルク金属汚染を除去するためには、製造が容易な時間間隔で、厚い基板層、即ち、10μmまたはそれ以上をエッチングすべきであり(上述を参照)、これは、濃縮した溶液を用いることを意味する。しかしながら、以前の実験は、濃縮したHFやHClの混合物の使用が、0.5nmRMSより大きい粗さを持つ粗いGaAs基板を生じさせることを示した。これは、先進の半導体デバイスプロセスと適合しない。
従って、バルク貴金属汚染が、硫酸過酸化物の混合物、上記の酸より低い電気陰性度の化合物によってほぼ完全に除去されることは、予想されておらず、驚くべきことである。
さらに、該方法は、研磨工程やクリーニング工程の更なる要求なしで、単一工程の処理の利点を提供する。処理後の基板表面粗さが、2μm×2μmの表面グリッドに関して、0.5nmRMS未満、好ましくは、0.3nmRMS未満、最も好ましくは、0.2nmRMS未満とすることができるからである。
よって、本発明の実施形態に係る方法を用いて、バルク金属汚染が無くまたはほぼ皆無で、良好な表面粗さを有し、半導体デバイスの更なる製造において直接使用可能なIII−V族半導体基板、例えば、GaAs基板が、単一工程で得ることができる。バルク金属汚染が無くまたはほぼ皆無とは、本発明の実施形態に係る方法を用いた処理後の金属汚染物の濃度が可能な限り低く、好ましくは、関連した金属汚染についての検出方法及び/又は検出デバイスの検出限界未満であることを意味する。良好な表面粗さとは、2μm×2μmの表面グリッドに関して、0.5nmRMS未満、好ましくは、0.3nmRMS未満、最も好ましくは、0.2nmRMS未満の表面粗さを意味する。
本発明の最も好ましい実施形態によれば、硫酸および過酸化物からなる混合物が、4:1 HSO:Hの体積比を有してもよい。これらの混合物は、III−V族基板、特にGaAs基板からバルク金属汚染を除去するのに極めて有効であり、良好な表面粗さ、即ち、混合物の温度に応じて、かつ混合物中での基板の浸漬時に混合物を撹拌したか否かに応じて、0.5nmRMS未満、好ましくは、0.3nmRMS未満、最も好ましくは、0.2nmRMS未満の表面粗さを示す表面が得られることが判った。
本発明の実施形態に係る方法は、バルク金属汚染、例えば、貴金属汚染(例えば、Au,Ag,Pt,Cu)だけでなく、Fe,Ni,Zn汚染などの他の金属汚染を、III−V族半導体基板、例えば、GaAs,GaP,GaSb,InAs,InP,InSb基板などから除去するために使用できる。
本発明の実施形態によれば、単一工程の方法は、GaAs基板などのIII−V族半導体基板を硫酸および過酸化物の混合物中に浸漬する前に、硫酸および過酸化物をx:y HSO:Hの体積比(xは3〜9、好ましくは4〜8、最も好ましくは4〜6であり、yは1である。)で混合することによって、混合物を新たに準備することと、均一な温度分布が得られるように、新たに準備した混合物を撹拌しながら冷却することとをさらに含む。
混合物を準備した後、GaAs基板などのIII−V族半導体基板は、好ましくは直ちに、あるいは少なくとも可能な限り早く、混合物中に浸漬してもよい。このことは、混合物の品質および特性が過酸化物の分解によって速く低下することから、重要になる。こうして基板に残留するバルク金属汚染および表面粗さの観点で最良の結果を得るためには、本発明の実施形態に係る方法は、最も好ましくは、新たに準備した、硫酸および過酸化物の混合物を用いて実施してもよい。
本発明に従って、バルク金属汚染、特に、バルク貴金属汚染を、GaAs基板などのIII−V族半導体基板から除去するための単一工程の方法について、非限定の例および図面を用いて詳細に説明する。
以下に参照する全ての実験は、CMK社(CMK Ltd.)(スロバキア)によって供給される、アンドープで(100)の方位を有する2インチのGaAs基板(ウエハ)において実施している。従って、本発明に係る方法の更なる説明は、GaAs基板を用いて行っている。しかしながら、これは本発明をいずれかの手法に限定するものではなく、本発明の実施形態に係る方法は、上述のような他の適当なIII−V族半導体基板にも適用できるものと理解すべきである。
受領したままのGaAsウエハの表面での金属汚染レベルは、直線的な全反射蛍光X線分析装置(TXRF)を用いて測定した。代表的なサンプルの金属汚染の初期レベルを(表1)に示す。ここから判るように、特に、Cu,Ni,Caが高い濃度値を示しているが、場合によっては高濃度のFeも起こりえる。
Cuバルク汚染についての典型的な値は、1×1012〜1×1013at/cmであるが、ある場合には、半導体材料の製造方法に依存して、1018〜1020at/cm程度に高くなり、一方、Fe,Niの濃度値は、多くの場合、1×1012at/cmを下回るであろう。
金属、特に、貴金属は、GaAs基板のバルク内部に素早く拡散し得る。Cuは、最も急速に拡散する元素の1つであり、汚染物が基板表面から約10ミクロンの深さまでの基板のバルク内に存在し得ることが観測されている。従って、全てのCu汚染物をほぼ完全に除去するには、基板の上側部分の少なくとも10ミクロンを除去すべきことになる。
本発明の実施形態によれば、金属バルク汚染をGaAs基板からほぼ完全に除去して、研磨工程やクリーニング工程を必要とせずに、良好な表面粗さを得るための単一工程の方法は、下記のステップをさらに含んでもよい。
1)硫酸および過酸化物をx:y HSO:Hの体積比(xは3〜9、好ましくは4〜8、最も好ましくは4〜6であり、yは1である。)で混合することによって、混合物を新たに準備すること。
2)均一な温度分布が得られるように、新たに準備した混合物を撹拌しながら冷却すること。
3)少なくとも1つのGaAsウエハをホルダに戴置すること。
4)少なくとも1つのGaAsウエハを持つホルダを、硫酸および過酸化物の混合物を備えた浴槽(bath)の中に浸漬すること。
5)ウエハを脱イオン水(DIW)でリンス処理し、残留する液滴を、Nガンなどを用いて乾燥すること。
硫酸および過酸化物の混合物の特性は、例えば、混合物の分解により、急速に低下することから、ウエハを処理するために使用する混合物は、新たに準備し、準備後直ちにあるいは少なくとも可能な限り早く使用して、できる限り最良の結果を得ることが最も好ましい。
新たに準備するとは、好ましくは、本発明の実施形態に係る方法を実施する必要がある直前に、硫酸および過酸化物の混合物を準備することを意味する。好ましくは、混合物は、本発明の実施形態に係る方法を実施する前の30分までに、好ましくは15分までに、より好ましくは10分までに、最も好ましくは5分までに準備して、そして混合物を使用する。
本発明の好ましい実施形態によれば、この方法の一定のパラメータ、例えば、温度、撹拌、機械的揺動について、得られる基板表面の特性への影響を決定するために、HSO:H=4:1の一定の体積比を持つ硫酸および過酸化物の混合物を使用した。
これらの実験に用いた別々のサンプルは、GAS_W01〜GAS_W14で示している。全ての異なるサンプルは、4の体積単位または体積割合のHSO(96wt%)および1の体積単位または体積割合のH(30wt%)を含む硫酸および過酸化物の混合物を用いて処理した。
硫酸および過酸化物の混合物中に浸漬した後、全てのサンプルは、オーバーフロー槽で脱イオン水(DIW)を用いてリンス処理した。リンス工程の際、クイックダンプリンス(quick dump rinse)を1分ごとに行って、硫酸塩(sulfate)をより効率的に除去した。ダンプリンスとは、1分後にウエハを脱イオン水から取り出して、そしてもう1分間だけ脱イオン水の中に素早く戻すことを意味する。これは、必要に応じて何回も繰り返してもよく、ここでの例では、3回(3分間のリンス処理)行った。
本発明の実施形態によれば、硫酸および過酸化物の混合物は、混合物中でのGaAs基板の浸漬中に撹拌してもよい。これらの実施形態によれば、撹拌は、磁気撹拌器を用いて170RPMで行ってもよい。GaAs基板の浸漬中に混合物を撹拌すると、より高いエッチングレートが得られる(表2を参照)。
他の実施形態によれば、硫酸および過酸化物の混合物は、混合物中でのGaAs基板の浸漬中に機械的に揺動してもよい。機械的揺動は、例えば、硫酸および過酸化物の混合物を備えた浴槽中で、ウエハを収納するホルダをウエハ表面と平行な方向に手動または自動で揺動させることによって行ってもよい。機械的揺動は、GaAs基板の浸漬中に混合物を撹拌する実施形態に対してより高いエッチングレートが得られる(表2を参照)。
(表2)は、使用した実験条件と、特定の実験条件下で得られた対応するエッチングレートの概要を示す。
(表2)から、4:1 HSO:Hの体積比、23℃〜95℃の温度を有する撹拌しない溶液(サンプルGAS_W01〜GAS_W07)については、これらの条件下で得られるエッチングレートは、0.39μm/分〜2.93μm/分の範囲になる。23℃と25℃で得られるエッチングレートは、例えば、実際の製造など、多数の基板から厚いGaAs層を除去すべき場合に使用するには低すぎる。これは、かなり多くの時間を要するであろう。
硫酸および過酸化物の混合物が65℃〜95℃の温度に保持された場合、エッチングレートは、室温のものより高いことが判る。よって、これらの温度が、本発明の実施形態に係る方法を用いるのに適している。より好ましくは、硫酸/過酸化物の混合物は、85℃〜95℃である。これらの場合、2.01〜2.93μm/分のエッチングレートが得られるからである。これは、例えば、半導体デバイスの実際の製造で使用するのに、実施時間を削減できるために有利である。
4:1 HSO:Hの体積比、45℃〜65℃の温度を有する撹拌した溶液(サンプルGAS_W08〜GAS_W11)については、エッチングレートは、温度に依存するが、2.2μm/分〜3.1μm/分の範囲になる。こうしたエッチングレートは、例えば、半導体デバイスの製造プロセスにおいて、GaAs基板の汚染した部分を除去するのに必要な処理時間の観点で有利であろう。しかし、このエッチングレートは、多数のサンプルについて許容時間の範囲内で、例えば、10μmの厚いGaAs層を除去するには少し低いであろう。
(表2)から、4:1 HSO:Hの体積比、80℃〜90℃の温度を有し、機械的に揺動した硫酸および過酸化物の混合物(サンプルGAS_W12〜GAS_W14)を用いると、最良の結果が得られることが判る。これらの条件下で得られるエッチングレートは、3.7μm/分〜5.3μm/分の範囲になる。これらの条件下で得られるエッチングレートは、厚い層を、即ち、GaAsまたは他のIII−V族半導体基板の10μm〜15μmのオーダーで、10分間、好ましくは5分間、より好ましくは3分間で除去するのに適している。これにより、これらの実施形態に係る方法が、処理工程時間およびコストが重要になる半導体製造において使用するのに適するようになる。
産業上は、機械的揺動は、例えば、ウエハを収納するホルダを、硫酸および過酸化物の混合物を備えた浴槽中でウエハ表面に対して平行な方向に前後に動かすことが可能なロボットアームを用いて実施することができる。
機械的条件および温度の選択に拘わらず、金属バルク汚染は、全ての場合でほぼ完全に除去することができる。
上述のように処理したサンプルについて、全反射蛍光X線分析(TXRF)測定を行った。これらの測定は、初期の金属汚染値に関係なく、サンプルGaAs基板に当初存在した全ての金属について、検出限界付近またはそれ以下の金属バルク汚染を示している。
一般には、混合物を撹拌したか、撹拌しないか、あるいは機械的に揺動したかに関係なく、硫酸および過酸化物の混合物の温度は、好ましくは45℃〜95℃、より好ましくは80℃〜95℃である。
特定の例によれば、硫酸および過酸化物の混合物の温度は、4:1の体積比で90℃の温度を有してもよい。GaAs基板は、ホルダ内に戴置して、硫酸および過酸化物の混合物の中に浸漬し、続いて2分間機械的に揺動し、オーバーフロー槽で脱イオン水を用いて3分間リンス処理し、1分ごとにクイックダンプリンスを行ってから乾燥した。その後、金属汚染レベルをTXRFを用いて測定した。
図1は、TXRF測定による、本発明の実施形態に係る硫酸および過酸化物の混合物を用いたGaAs基板の処理後の金属汚染レベル(白バー)を、金属汚染の初期値(斜線バー)と比較している。初期値とは、本発明の実施形態に係る硫酸および過酸化物を用いて処理する前のGaAsの金属バルク汚染に関する値を意味する。この図において、検出限界(DL)は、横線バーで示している。バー(白バーや斜線バー)の欠落は、本発明の実施形態に係る処理前後の特定の金属についての濃度が、検出限界(DL)よりかなり低いことを示している。値が検出限界に接近している場合、たとえ僅かに低くても(図中のNiの場合など)、測定は定量的であり、バーを図に示している。ここから判るように、Cu,Co,Cr,Niの汚染が、約5×1010 at/cmである検出限界より低くまで除去されている。
初期基板、即ち、上述のような硫酸および過酸化物の混合物を用いた処理前の基板、および本発明の実施形態に係る汚染除去処理後の基板の粗さを、原子間力顕微鏡(AFM)を用いて測定した。その結果を(表3)に整理している。
本発明の実施形態に係る単一工程の汚染除去処理(SPM(硫酸/過酸化物混合物)で示す)に曝されたGaAs基板は、初期基板に対して改善した表面品質を示している。(表3)に示すように、初期のGaAs表面は、0.243nm RMS(2μmx2μm)の粗さを有するが、本発明の実施形態に係る処理後のGaAs表面の粗さは、0.157nm RMS(2μmx2μm)である。
本発明の実施形態によれば、汚染除去処理は、例えば、アンモニウム過酸化物(ammonium peroxide)溶液(NHOH/H/HO、体積比40:4:1)を用いた研磨工程に続いてもよい。アンモニウム過酸化物を用いた処理後に達成されるGaAs基板の粗さは、元のサンプルよりごく僅かに良い。(表3)に示すように(SPM+APM(アンモニウム過酸化物混合物)で示す)、特別な研磨工程後の最終粗さは、0.144nm RMS(2μmx2μm)である。この僅かな改善は、III−V族基板を本発明の実施形態に係る単一工程で処理した場合、特別な研磨工程を該方法に追加する必要がないことを示している。
上記から、本発明の実施形態に係る単一工程のバルク汚染除去処理を用いて処理したIII−V族半導体基板の表面粗さおよび金属汚染除去性能の両方が、最も進歩した応用、例えば、半導体処理の要求に適合していると結論付けられる。
本発明の他の実施形態によれば、硫酸および過酸化物の混合物の異なる組成の効果を調査した。混合物の温度は、全ての場合で90℃であり、磁気撹拌器を用いて170RPMで撹拌した。サンプルラベルGAS_W15〜GAS_W18を体積比9:1〜5:5の異なる濃度のHSO:H混合物を用いて処理した(表2を参照)。全ての混合物は、得られるエッチングレートに応じて各サンプルにつき基板のほぼ10ミクロンが除去されるように、90℃で30秒間〜3分間の時間でテストした。エッチングレートは、H濃度が増加するにつれて増えることが判った。
体積比9:1の硫酸および過酸化物の混合物を用いたとき、2.97μm/分のエッチングレートが得られる(表2、サンプルGAS_W15を参照)。しかし、光学顕微鏡測定によると、サンプルGAS_W15は表面上に幾つかのストライプを示しており、おそらく不均一な高いエッチングレートに起因するものである。サンプルGAS_W15は、顕微鏡下では、粗さの点で許容できる表面品質を示しているが、エッチング後の不均一性が、例えば、半導体デバイスの製造プロセスで使用するには大きすぎるであろう。
(表2)からさらに判るように、7:3,6:4,5:5の体積比をそれぞれ有する混合物および9:1溶液よりも希釈したHSO溶液で処理したサンプルGAS_W16〜GAS_W18のエッチングレートは、10.15μm/分〜28.12μm/分であり、これらの値はプロセスの良好な制御を確保するには大きすぎる。従って、こうしたパラメータを持つ本発明の実施形態に係る方法は、半導体プロセスで使用するには適していない。
より希釈したHSO溶液で処理したサンプルGAS_W16〜GAS_W18は、視覚上も許容できない大きい粗さを示す。これらの3つの場合はとても高いエッチングレートのため、おそらく、これらの除去レートより高い、極めて高いレートで酸化物が形成されており、ぼやけた表面をもたらす。ウエハのぼやけた外観は、Hを用いてHSO溶液をさらに希釈することによって増加するであろう。
サンプルGAS_W16〜GAS_W18の顕微鏡検査は、表面上で大きい粗さおよび粒子状の残留物を確認している。これらの粒子状の残留物は、予定時間内で表面から除去できない処理中に形成される酸化物と関係している。
高いエッチングレート値のため、撹拌によるエッチング深さの制御はとても困難になる。
本発明の更なる実施形態によれば、処理したウエハのエッチングレートおよび形態(morphology)の両方に対する水添加の効果を調査した。(表2)に示すように、異なる体積比HSO:H:HOについて撹拌の有無とともに室温で調査した。
サンプルGAS_W19〜GAS_W22は、(表2)に示すように、異なる体積比を持つHSO:H:HOを用いて室温(23℃〜28℃)で撹拌ありと撹拌なしとで処理した。処理時間は、全ての場合で基板のほぼ10ミクロンが除去されるように、22:40:38の比を持つHSO:H:HO混合物について撹拌ありで1分30秒から、45:20:35の比を持つHSO:H:HO混合物について撹拌なしで9分までの範囲で選択した。前回のように、各実験につき3分間のDIWリンス処理を行い、1分ごとにクイックダンプリンスを行った。
視覚的には4つのウエハのうち3つが非常にぼやけた。おそらく基板上に存在する酸化物のためである。1つのウエハだけ、即ち、サンプルGAS_W21は、鏡面状の表面を有したが、多数のエッチングピットを示した。エッチングレートは、(表2)で判るように、サンプルGAS_W21の2.36μm/分からサンプルGAS_W20の8.96μm/分まで変化する値を示している。
図2は、サンプルGAS_W19〜GAS_W22の光学顕微鏡画像を示す。画像は、630μm×490μmの縮尺である。ここから判るように、全てのウエハは、極めて粗く、GAS_W20(図2(b))およびGAS_W21(図2(c))について(表4)で示すような値を有し、サンプルGAS_W14(表3)のものよりかなり大きい。
さらに、粒子状の汚染が、3つのウエハ、即ち、サンプルGAS_W19(図2(a))、GAS_W20(図2(b))、GAS_W22(図2(d))に存在している。サンプルGAS_W21(図2(c))は、視覚的には粗さが小さいが、エッチングピットの存在が認められる。
光学顕微鏡下でより良い粗さを示すサンプルだけ、即ち、GAS_W20とGAS_W21をAFMで測定した。AFM写真から抽出した粗さ値は(表4)に整理している。
しかしながら、充分厚い層がエッチングされること、換言すると、基板が硫酸/過酸化物の混合物中に浸漬される時間、混合物の温度、および混合物の体積比が、基板の、例えば、10μm〜15μmの層が除去されるようになっていることを条件として、全ての混合物は、体積比HSO:H:HOに拘わらず、ウエハから金属汚染、例えば、貴金属汚染をほぼ完全に除去している。
処理後のGaAs基板での金属汚染物の濃度は(表5)に整理している。全てのウエハは、検出できないCuレベルを有する。ウエハ上のCa汚染は、DIW浴槽から起因している。サンプルGAS_W21について得られた高いFe値およびNi値は、ウエハ取り扱いによる偶発的な局所汚染に起因している。
テストした全ての混合物は、本発明の実施形態に係る方法を用いて処理した後、良好な、即ち、低い金属汚染濃度を示しているが、サンプルGAS_W15〜GAS_W22の粗さは極めて大きく、更なるプロセスにとってはあまり適切でない。こうして硫酸および過酸化物からなる混合物への水の添加は有益でない。より大きな粗さ、粒子状の汚染物の存在及び/又はエッチングピットの形成をもたらすからである。従って、添加した水を含有する混合物は、例えば、半導体プロセスでの単一工程の汚染除去処理に適切でない。
要約すると、半導体、例えば、GaAsのウエハを、体積比x:y(xは3〜9、好ましくは4〜6であり、yは1)を持つ硫酸および過酸化物からなる混合物中に浸漬することは、検出方法及び/又は検出装置の検出限界より低い金属バルク汚染と、2μm×2μmの表面グリッドに関して、0.5nmRMS未満、好ましくは0.3nmRMS未満、最も好ましくは0.2nmRMS未満の表面粗さとを備えた半導体基板表面をもたらすことが判る。
好ましくは、硫酸/過酸化物の混合物の温度は、混合物を撹拌するか否か、あるいは機械的に揺動するか否かに依存して、45℃〜95℃、より好ましくは80℃〜95℃である。好ましくは、該方法は、2〜6μm/分のエッチングレートで実施してもよい。エッチングレートは、硫酸/過酸化物の混合物の体積比、混合物の温度、混合物を撹拌するか否か、機械的に揺動するか否かに依存する。
本発明の実施形態に係る方法は、バルク金属汚染が皆無または殆ど無く、そして追加の研磨工程を必要とすることなく、2μm×2μmの表面グリッドに関して、0.5nmRMS未満、好ましくは0.3nmRMS未満、最も好ましくは0.2nmRMS未満の表面粗さを有する半導体基板をもたらす。
バルク金属汚染が皆無または殆ど無くとは、本発明の実施形態に係る方法を用いた処理後の金属汚染物の濃度が、可能な限り低く、好ましくは、関連する金属汚染用の検出方法及び/又は検出装置の検出限界より低いことを意味する。
本発明に係るデバイスとして、好ましい実施形態、特定の構造および構成、そして材料についてここで説明したが、本発明の範囲および精神から逸脱することなく、形態および詳細での種々の変化や変更が可能であると理解すべきである。
硫酸および過酸化物の混合物を用いた基板のエッチング前後でのGaAs基板上の金属汚染レベルを示す。 硫酸過酸化物処理後のサンプルGAS_W19(図2(a))、GAS_W20(図2(b))、GAS_W21(図2(c))、GAS_W22(図2(d))の顕微鏡画像である。

Claims (16)

  1. III−V族半導体基板からバルク金属汚染を除去するための方法であって、
    汚染したIII−V族半導体基板を、硫酸および過酸化物の混合物の中に浸漬することを含み、
    硫酸および過酸化物の混合物の体積比HSO:Hが、x:yとしてxは3〜9、yは1であることを特徴とする方法。
  2. xは4〜6である請求項1記載の方法。
  3. 硫酸および過酸化物の混合物は、4:1の体積比を有する請求項1または2記載の方法。
  4. 45℃〜95℃の温度を有する、硫酸および過酸化物の混合物中で実施するようにした請求項1〜3のいずれかに記載の方法。
  5. 80℃〜95℃の温度を有する、硫酸および過酸化物の混合物中で実施するようにした請求項4記載の方法。
  6. 硫酸および過酸化物の混合物のエッチングレートは、2〜6μm/分であるようにした請求項1〜5のいずれかに記載の方法。
  7. 汚染したIII−V族半導体基板を混合物中に浸漬しているとき、硫酸および過酸化物の混合物を撹拌することをさらに含む請求項1〜6のいずれかに記載の方法。
  8. 汚染したIII−V族半導体基板を混合物中に浸漬しているとき、硫酸および過酸化物の混合物を機械的に揺動することをさらに含む請求項1〜6のいずれかに記載の方法。
  9. 硫酸および過酸化物の混合物中に、汚染したIII−V族半導体基板を浸漬する前に、硫酸および過酸化物の混合物を新たに準備するステップをさらに含み、該ステップは、
    ・硫酸および過酸化物をx:y(xは3〜9、yは1)の体積比で混合することによって、混合物を準備すること、
    ・新たに準備した混合物を撹拌しながら冷却して、均等な温度分布を得ること、を含む請求項1〜8のいずれかに記載の方法。
  10. III−V族半導体基板は、GaAs,GaP,GaSb,InAs,InP,InSbまたはこれらの組合せを含む請求項1〜9のいずれかに記載の方法。
  11. III−V族半導体基板は、GaAsを含む請求項10記載の方法。
  12. 金属バルク汚染は、Au,Ag,Pt,Cu,Fe,NiまたはZnのいずれかを含む請求項1〜11のいずれかに記載の方法。
  13. 金属バルク汚染は、Cuを含む請求項12記載の方法。
  14. 過酸化物は、過酸化水素である請求項1〜13のいずれかに記載の方法。
  15. 半導体プロセスにおいて、請求項1〜14のいずれかに記載の方法の使用。
  16. 半導体デバイスを製造するための方法であって、
    半導体デバイスを製造するための更なるステップを実施する前に、
    ・III−V族半導体基板を用意すること、
    ・請求項1〜14のいずれかに記載の方法を用いて、III−V族半導体基板を処理すること、を含む方法。
JP2008015874A 2007-01-29 2008-01-28 Iii−v族半導体基板からのバルク金属汚染の除去方法 Pending JP2008244434A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP07001836A EP1950326A1 (en) 2007-01-29 2007-01-29 Method for removal of bulk metal contamination from III-V semiconductor substrates

Publications (1)

Publication Number Publication Date
JP2008244434A true JP2008244434A (ja) 2008-10-09

Family

ID=38752489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015874A Pending JP2008244434A (ja) 2007-01-29 2008-01-28 Iii−v族半導体基板からのバルク金属汚染の除去方法

Country Status (3)

Country Link
US (1) US8288291B2 (ja)
EP (1) EP1950326A1 (ja)
JP (1) JP2008244434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122821A1 (ja) * 2009-04-20 2010-10-28 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP2022118721A (ja) * 2021-02-02 2022-08-15 Jx金属株式会社 リン化インジウム基板及び半導体エピタキシャルウエハ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8361225B2 (en) * 2007-05-09 2013-01-29 Axt, Inc. Low etch pit density (EPD) semi-insulating III-V wafers
WO2011109811A2 (en) * 2010-03-05 2011-09-09 Alta Devices, Inc. Substrate clean solution for copper contamination removal
US9318338B2 (en) 2013-08-19 2016-04-19 United Microelectronics Corporation Method for fabricating semiconductor device
CN111146080A (zh) * 2020-01-03 2020-05-12 深圳市奥伦德元器件有限公司 镓铝砷外延材料表面金属层返工的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62163330A (ja) * 1986-01-13 1987-07-20 Hitachi Cable Ltd GaAs単結晶のストリエ−シヨン観察用エツチング方法
JPH03101246A (ja) * 1989-09-14 1991-04-26 Shin Etsu Handotai Co Ltd 化合物半導体基板表面の重金属汚染評価方法
JPH04313225A (ja) * 1991-04-10 1992-11-05 Hitachi Cable Ltd ウエハの洗浄方法
JPH0582504A (ja) * 1991-09-20 1993-04-02 Furukawa Electric Co Ltd:The GaAsウエハの表面処理方法
JP2002093772A (ja) * 2000-09-11 2002-03-29 Sumitomo Electric Ind Ltd 基板の湿式エッチング方法および治具
WO2005041283A1 (ja) * 2003-10-27 2005-05-06 Sumitomo Electric Industries, Ltd. 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法
JP2006093594A (ja) * 2004-09-27 2006-04-06 Sharp Corp 発光ダイオード素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271636A (en) 1962-10-23 1966-09-06 Bell Telephone Labor Inc Gallium arsenide semiconductor diode and method
GB1233725A (ja) 1967-09-05 1971-05-26
US3600242A (en) 1968-10-03 1971-08-17 Ibm Process for forming electrically stable doped epitaxial layers
US3969164A (en) * 1974-09-16 1976-07-13 Bell Telephone Laboratories, Incorporated Native oxide technique for preparing clean substrate surfaces
FR2302592A1 (fr) * 1975-02-26 1976-09-24 Nippon Electric Co Transistor a effet de champ a barriere de schottky a double porte
US4493142A (en) 1982-05-07 1985-01-15 At&T Bell Laboratories III-V Based semiconductor devices and a process for fabrication
JPS62162327A (ja) 1985-12-23 1987-07-18 Sharp Corp 3−v族化合物半導体素子の電極形成方法
US4849376A (en) 1987-01-12 1989-07-18 Itt A Division Of Itt Corporation Gallium Arsenide Technology Center Self-aligned refractory gate process with self-limiting undercut of an implant mask
US5158616A (en) * 1988-07-22 1992-10-27 Tokyo Electron Limited Apparatus for cleaning a substrate
US5262360A (en) * 1990-12-31 1993-11-16 The Board Of Trustees Of The University Of Illinois AlGaAs native oxide
US6294145B1 (en) 1994-11-08 2001-09-25 Texas Instruments Incorporated Piranha etch preparation having long shelf life and method of making same
US6458711B1 (en) * 1997-03-20 2002-10-01 Texas Instruments Incorporated Self-aligned silicide process
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
US6171959B1 (en) 1998-01-20 2001-01-09 Motorola, Inc. Method for making a semiconductor device
JP3189892B2 (ja) * 1998-09-17 2001-07-16 日本電気株式会社 半導体基板の洗浄方法及び洗浄液
US6631022B1 (en) * 1999-05-28 2003-10-07 Sony Corporation Optical device, a fabrication method thereof, a driving method thereof and a camera system
JP3307375B2 (ja) 1999-10-04 2002-07-24 日本電気株式会社 半導体装置の製造方法
US6770526B2 (en) * 2002-11-14 2004-08-03 Infineon Technologies North America Corp. Silicon nitride island formation for increased capacitance
US7563713B2 (en) * 2005-02-23 2009-07-21 Teledyne Scientific & Imaging, Llc Semiconductor devices having plated contacts, and methods of manufacturing the same
US20060266737A1 (en) * 2005-05-27 2006-11-30 Hanestad Ronald J Process for removal of metals and alloys from a substrate
WO2007062111A1 (en) * 2005-11-23 2007-05-31 Fsi International, Inc. Process for removing material from substrates
KR100759802B1 (ko) * 2005-12-08 2007-09-20 한국전자통신연구원 매립형 봉우리 도파로 레이저 다이오드

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62163330A (ja) * 1986-01-13 1987-07-20 Hitachi Cable Ltd GaAs単結晶のストリエ−シヨン観察用エツチング方法
JPH03101246A (ja) * 1989-09-14 1991-04-26 Shin Etsu Handotai Co Ltd 化合物半導体基板表面の重金属汚染評価方法
JPH04313225A (ja) * 1991-04-10 1992-11-05 Hitachi Cable Ltd ウエハの洗浄方法
JPH0582504A (ja) * 1991-09-20 1993-04-02 Furukawa Electric Co Ltd:The GaAsウエハの表面処理方法
JP2002093772A (ja) * 2000-09-11 2002-03-29 Sumitomo Electric Ind Ltd 基板の湿式エッチング方法および治具
WO2005041283A1 (ja) * 2003-10-27 2005-05-06 Sumitomo Electric Industries, Ltd. 窒化ガリウム系半導体基板と窒化ガリウム系半導体基板の製造方法
JP2006093594A (ja) * 2004-09-27 2006-04-06 Sharp Corp 発光ダイオード素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122821A1 (ja) * 2009-04-20 2010-10-28 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP2010248050A (ja) * 2009-04-20 2010-11-04 Sumitomo Electric Ind Ltd インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
US8487409B2 (en) 2009-04-20 2013-07-16 Sumitomo Electric Industries, Ltd. Indium phosphide substrate manufacturing method, epitaxial wafer manufacturing method indium phosphide substrate, and epitaxial wafer
JP2022118721A (ja) * 2021-02-02 2022-08-15 Jx金属株式会社 リン化インジウム基板及び半導体エピタキシャルウエハ
US11926924B2 (en) 2021-02-02 2024-03-12 Jx Metals Corporation Indium phosphide substrate, semiconductor epitaxial wafer, method for producing indium phosphide single-crystal ingot and method for producing indium phosphide substrate

Also Published As

Publication number Publication date
US8288291B2 (en) 2012-10-16
US20080214013A1 (en) 2008-09-04
EP1950326A1 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
TWI600756B (zh) 利用後段化學機械拋光移除之組成物及其使用方法
EP2629319B1 (en) Process for cleaning compound semiconductor wafer
JP5097640B2 (ja) 化学機械平坦化(cmp)後の洗浄組成物
TWI585198B (zh) 半導體裝置用洗淨液及半導體裝置用基板之洗淨方法
WO2009102004A1 (ja) 洗浄剤組成物および電子デバイス用基板の洗浄方法
JP2003536258A (ja) 化学的機械的平坦化(cmp)後の清浄化組成物
WO2003065433A1 (fr) Detergent liquide pour substrat de dispositif semi-conducteur et procede de nettoyage
WO2005076332A1 (ja) 半導体デバイス用基板洗浄液及び洗浄方法
JP2003289060A (ja) 半導体デバイス用基板の洗浄液および洗浄方法
TWI524411B (zh) Iii-v族化合物半導體晶圓及其清洗方法
JP4744228B2 (ja) 半導体基板洗浄液及び半導体基板洗浄方法
JP2008244434A (ja) Iii−v族半導体基板からのバルク金属汚染の除去方法
JP2005194294A (ja) 洗浄液及び半導体装置の製造方法
JP4498726B2 (ja) 洗浄剤
WO2010125827A1 (ja) 半導体用基板の洗浄方法および酸性溶液
JPH05259140A (ja) 半導体基板の洗浄液
JP2004307725A (ja) 半導体基板洗浄液組成物
JP4817887B2 (ja) 半導体基板の洗浄方法
JP3957264B2 (ja) 半導体基板の洗浄方法
JP3957268B2 (ja) 半導体基板の洗浄方法
KR20120092589A (ko) 웨이퍼용 세정수 및 웨이퍼의 세정 방법
JP2003068696A (ja) 基板表面洗浄方法
JP3265333B2 (ja) シリコンウェーハ洗浄液及び該洗浄液を用いたシリコンウェーハの洗浄方法
JP2003088817A (ja) 基板表面洗浄方法
JP7190060B2 (ja) 半導体ウェーハ洗浄液組成物及びそれを用いた洗浄方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121017

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20121109