JP2017152748A - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP2017152748A
JP2017152748A JP2017113992A JP2017113992A JP2017152748A JP 2017152748 A JP2017152748 A JP 2017152748A JP 2017113992 A JP2017113992 A JP 2017113992A JP 2017113992 A JP2017113992 A JP 2017113992A JP 2017152748 A JP2017152748 A JP 2017152748A
Authority
JP
Japan
Prior art keywords
substrate
compound semiconductor
semiconductor substrate
surfactant
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017113992A
Other languages
English (en)
Inventor
宮原　賢一
Kenichi Miyahara
賢一 宮原
隆幸 西浦
Takayuki Nishiura
隆幸 西浦
坪倉　光隆
Mitsutaka Tsubokura
光隆 坪倉
新也 藤原
Shinya Fujiwara
新也 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JP2017152748A publication Critical patent/JP2017152748A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】長期間保管しても、抵抗値異常を発生させない化合物半導体基板及びその表面処理方法を提供する。本発明の化合物半導体基板は、長期間保管した後にエピタキシャル膜を形成しても、電気特性異常が発生しない。
【解決手段】本発明の化合物半導体基板は、少なくとも１主面が鏡面研磨された化合物半導体基板であって、当該鏡面研磨面が水素（Ｈ）、炭素（Ｃ）及び酸素（Ｏ）を含む有機物で被覆された化合物半導体基板、或いは、少なくとも１主面が鏡面加工された化合物半導体基板であって、成長温度５５０℃で成長させたエピタキシャル膜と前記化合物半導体基板との界面のシリコン（Ｓｉ）ピーク濃度が、２×１０１７ｃｍ−３以下である化合物半導体基板である。
【選択図】図２Ａ

Description

本発明は、化合物半導体基板の洗浄方法及び化合物半導体基板に関する。特に、ＧａＡｓ、ＩｎＰ、ＧａＰなどのＩＩＩ−Ｖ族化合物半導体基板の洗浄方法に関する。
ＧａＡｓ、ＩｎＰ、ＧａＰなどのＩＩＩ−Ｖ族化合物半導体結晶、特に化合物半導体単結晶基板は、通常、少なくとも１主面に塩素系研磨剤を用いて鏡面研磨加工を施した後、酸やアルカリで洗浄し、最後に超純水でリンスされ、乾燥される。
例えば、特許文献１の洗浄方法は、ＧａＡｓ基板の研磨中にその表面に自然酸化層を形成し、溶存酸素量が１ｐｐｍ以下の超純水を用いてＧａＡｓ基板の表面から自然酸化層を溶解除去している。
特許文献２では、基板表面を酸化させた後、アンモニア水、水酸化ナトリウム水溶液、リン酸、塩酸、またはフッ酸に浸漬している。
また、特許文献３の洗浄方法は、基板の表面の有機物及び金属を除去する処理の後に、酸性溶液を用いて基板の酸化膜をエッチングする。この後に、アルカリ水溶液を用いて基板を洗浄した後に、基板を超純水で洗浄する。この後に、乾燥を行う。この方法によれば、析出物等の異物を完全に除去することができる。
特開平１０−０７９３６３号公報 特開平０７−２１１６８８号公報 特開２０００−３４０５３５号公報
ＧａＡｓ基板は電子移動度が高いという長所があるものの、基板の酸化膜がＳｉ基板上のＳｉＯ２膜のような絶縁膜ではないため電子デバイスを作成する場合には、素子動作部以外は電流が流れないよう高抵抗にすることが必須になる。例えば、図１に断面模式図を示す携帯電話用の電子デバイスとして用いられるＨＥＭＴ（高電子移動度トランジスタ）では、高抵抗のＧａＡｓ基板１上にアンドープの高純度エピタキシャル層２を積層し、その上に電子供給層３を積層する。本来は、電流（電子）はアンドープ層２と電子供給層３との界面のみを流れる（１１）が、その下層のアンドープ層２は１μｍ程度の厚みと非常に薄いため、アンドープ層２と基板１の界面もしくは基板１が、電気が流れやすい性質を持っていた場合、本来流れるべきソース・ドレイン間の電流はアンドープ層２を超えて、アンドープ層２と基板１との界面あるいは基板を通して流れてしまう（１２）ことでデバイスの電気特性異常が生じる場合がある。
従来の洗浄方法で洗浄した化合物半導体基板の表面に、ＭＯＣＶＤ法（有機金属化学気相成長法）等でエピタキシャル膜を成長させてＨＥＭＴを作成した場合、基板とアンドープ層との界面に、もとの基板表面に付着していたＳｉ等の不純物が残留することで、電気特性異常となることがあった。
特に、ＳｉはＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体結晶中に取り込まれると、ｎ型不純物として作用し、結晶の電気抵抗を著しく低下させる働きがある。これを防ぐために一般にはエピタキシャル成長前に、エピタキシャル炉内で基板を一定時間高温に保つことで基板表面に付着している不純物を分解あるいは蒸散させる（サーマルクリーニング）という手法がとられるが、これによりエピタキシャル成長時間が長くなるため設備生産性が落ちる、さらには基板を高温に晒しすぎると、基板自体が分解・蒸散するため表面の凹凸を生じてしまい、良好なエピタキシャル層を形成できなくなるといった問題が生じることがあった。
また、界面のＳｉを不活性にするために表面に炭素（Ｃ）や酸素（Ｏ）を付着させるという手法もあるが、Ｓｉの付着量をコントロールできていないと、エピタキシャル成長後の界面の電気特性が不安定であったり、エピタキシャル成長炉内でのサーマルクリーニング時の雰囲気の違いにより、蒸散する不純物のバランスが変化したりすると、電気特性異常の原因となるため使用範囲（条件）が限定されるという問題もあった。
発明者らは、このエピタキシャル層と基板との界面の電気抵抗が低下する原因を追求した結果、基板洗浄後の保管期間が長くなると、上記電気特性異常が多く発生することを見出した。発明者らは、評価のため結晶中の炭素濃度が１×１０１５〜２×１０１６／ｃｍ３でかつ、比抵抗が１×１０７Ωｃｍ〜６×１０８Ωｃｍである半絶縁性ＧａＡｓ鏡面基板の洗浄直後に、基板表面の不純物の影響がよくわかるようにエピタキシャル成長前のサーマルクリーニング無しに１μｍのアンドープＧａＡｓエピタキシャル膜を形成した。このエピタキシャル膜を形成した基板に対して、エピタキシャル膜の表面側から渦電流プローブを用いて表面のシート抵抗を測定した。この結果、洗浄直後の基板を用いた場合、シート抵抗値は、４〜８０×１０４Ω／□であるのに対し、ＰＰ（ポリプロピレン）製容器に入れ、窒素封入したのちアルミニウムコーティングのポリ袋に密封して２０日以上保管した基板を用いた場合は、３〜１０×１０３Ω／□と、シート抵抗値が低下した。
そこで、磁場型２次イオン質量分析装置（ＳＩＭＳ）を用いて、エピタキシャル膜の表面側からスパッタを行い、エピタキシャル膜と基板との界面の元素分析を行ったところ、洗浄直後の基板と２０日以上保管後の基板とでは、Ｓｉの量に差があることが判った。すなわち、２０日以上保管した基板では、Ｓｉの量が洗浄直後に比べて一桁以上多くなっていた。具体的には、洗浄直後にエピタキシャル成長したものは界面のＳｉ濃度は、１×１０１７ａｔｏｍｓ／ｃｍ３程度であったが、２０日保管後にエピタキシャル成長したものの界面のＳｉ濃度は１０×１０１７ａｔｏｍｓ／ｃｍ３程度検出された。これが、抵抗値異常の原因であると推察された。なお、上記のＳｉ濃度とは、ＳＩＭＳ分析において、スパッタによるエッチングで深さ方向に一定量掘り、そこで各種元素の濃度分析を行うという処理を繰り返すことにより、エピタキシャル膜の表面から基板までの深さ方向のＳｉ濃度を分析した時の、エピタキシャル膜と基板との界面で検出されたＳｉ濃度の最高値（ピーク濃度）のことである。Ｓｉ濃度の最高値（ピーク濃度）は、エピタキシャル膜表面のラフネス（粗さ）やスパッタによる荒れによりピーク形状がブロードになり、本来よりも低い値になる可能性もあるため、表５にはピーク濃度とともに、界面付近で検出されたＳｉの積分濃度（シート濃度）も記載している。界面付近で検出されたＳｉの積分濃度とは、エピタキシャルウェハ単位面積（ｃｍ２）当たり界面付近に存在するＳｉ原子個数を意味している。これにより、ピーク濃度に伴う誤差を積分濃度で補うことができる。
本発明は、上記知見に基づき、長期間保管しても、抵抗値異常を発生させない化合物半導体基板と、この化合物半導体基板の表面処理方法（以下、洗浄方法という場合がある）を提供することを目的とする。本発明の化合物半導体基板は、長期間保管した後にエピタキシャル膜を形成しても、電気特性異常が発生しない。
上記課題を解決するために、発明者らは鋭意検討を重ねた結果、Ｓｉは、クリーン室内の空気中に有機物として０．５μｇ／ｍ３程度と分子汚染として無視できない量存在しており、このＳｉ含有有機物（シロキサン）が浮遊する雰囲気に晒された基板および保管容器あるいは基板の出荷梱包時の窒素置換時に置換しきれずに残留したＳｉ含有有機物の分子個数を考慮すると、化合物半導体基板の表面への付着を完全に防止することは困難であると思われた。これを実際に確認してみたが、保管雰囲気や梱包方法の見直しではＳｉの付着によるシート抵抗の低下を改善することは困難であった。図２Ｂに示すように、基板１の表面にシロキサンやその他の有機汚染２１が付着している。
通常クリーン室内の雰囲気に浮遊しているＳｉ含有有機物は主に３量体（Ｄ３）から７量体（Ｄ７）であり、分子量は２００〜８００くらいの分子が主である。酸あるいはアルカリで処理直後の化合物半導体基板は、表面が活性化しており雰囲気に浮遊している物質が非常に吸着しやすいものと考えられる。特に、界面に残留するＳｉについては、Ｓｉ含有有機物の構造が表面に吸着しやすい性質を持っているものと思われる。
Ｓｉ含有有機物は分子量が２００〜８００程度あり比較的分子量が大きいため、洗浄直後に表面に吸着しているアセトンやアルコール等の質量数の小さい分子を置換して表面に吸着しやすいものと推察される。
さらに、Ｓｉ含有有機物は比較的耐熱性が高いため、エピタキシャル前に基板表面に存在した場合、エピタキシャル成長直前のエピタキシャル炉内でのサーマルクリーニング時に分解しにくく、エピタキシャル層と基板との界面に残留しやすいものと考えられた。
このため発明者らは、雰囲気に浮遊しているＳｉ含有有機物が表面に到達する前に、Ｓｉ含有有機物より重く、化合物半導体基板表面に密着しやすく、且つエピタキシャル膜を形成する際の加熱によって簡単に飛散させることができる物質により表面層を形成することができれば、ＨＥＭＴ製作後の電気特性異常を発生させることがなくなるのではないかと考え鋭意試作を重ねた結果、本発明を見出した。
本発明の化合物半導体基板の洗浄方法は、酸やアルカリ等による洗浄後、超純水でリンスし乾燥した後、最終工程で、非イオン系界面活性剤に浸漬した後、乾燥させることを特徴とする。酸あるいはアルカリで洗浄後に陰イオン系界面活性剤で処理した化合物半導体基板表面は親水性を示すが、非イオン系界面活性剤で処理した場合には化合物半導体基板表面は疎水性を示すことを見出した。
非イオン系界面活性剤の親水基は、陰イオン系界面活性剤や陽イオン系界面活性剤と異なり、界面活性剤１個の分子がプラスあるいはマイナスに帯電しているわけではなく、界面活性剤の分子において一般的に親水基と呼ばれている部位である炭素と酸素と炭素の結合がある部位（−Ｃ−Ｏ−Ｃ−）に、水分子が水素結合することで親水基を形成するという特徴を持つ。要するに、長い分子の一方の側に炭素と酸素の結合を多数持っていることがこれらの非イオン系界面活性剤の特徴である。基板に非イオン系界面活性剤が付着することで疎水性を示すということは、基板表面と非イオン系界面活性剤の親水基部分が水素結合しているものと考えられ、水素結合をする結合手が多いことから通常の付着より強固な結合が期待できる。
非イオン系界面活性剤の分子量は、７００以上２０００以下が好ましく、このような界面活性剤は、比較的容易に入手することができるので、工業的にも有効である。また、ｐＨ２以上７以下の弱酸性下で処理することが好ましい。最後に界面活性剤に浸漬してから乾燥することにより、図２Ａに示すように、化合物半導体基板１の表面に界面活性剤の層２０が一層形成される。
以上の説明では、非イオン系界面活性剤を用いた例を示したが、必ずしも非イオン系界面活性剤で処理されたものに限定されない。分子量が７００以上の有機物であれば、同様の効果を得ることができる。すなわち本発明の化合物半導体基板は、少なくとも１主面が鏡面研磨されており、該鏡面研磨面が水素（Ｈ）、炭素（Ｃ）及び酸素（Ｏ）を含む有機物で被覆されたことを特徴とする。
本発明の表面処理方法で得られた基板は、表面に被覆された水素（Ｈ）、炭素（Ｃ）及び酸素（Ｏ）を含む有機物（界面活性剤）の層の厚みが、１．５ｎｍ以上３．０ｎｍ以下であることが好ましい。界面活性剤は、主に一重結合で形成されているため非常に分解しやすい。このため、界面活性剤は、１００℃以上の加熱により簡単に分解し気散する。エピタキシャル膜を形成する時、ＭＯＣＶＤ法等では、通常最初に６００〜７００℃に加熱するので、この時点で界面活性剤は気散するが、加熱時の表面荒れを防ぐには成長温度である５５０℃以上に加熱しない方がよい。本発明で表面に被覆された有機物層は成長温度の５５０℃で容易に気散する点からも好ましい。
本発明の処理方法で得られた基板の表面は、一次イオンとして６９Ｇａ＋を用いたＴＯＦ−ＳＩＭＳ分析により、質量数３１の陽イオン（ＣＨ３Ｏ＋）の信号が相対強度で２．４×１０−３以上を有することが好ましい。
一次イオンとして６９Ｇａ＋を用いたＴＯＦ−ＳＩＭＳ分析により、質量数７３の陽イオン（Ｃ３Ｈ５Ｏ２ ＋）信号が相対強度で３．２×１０−４以上を有することが好ましい。
一次イオンとして６９Ｇａ＋を用いたＴＯＦ−ＳＩＭＳ分析により、質量数３１の陽イオン（ＣＨ３Ｏ＋）の相対強度が、標準洗浄の化合物半導体基板の該相対強度の２．０倍以上であることが好ましい。
一次イオンとして６９Ｇａ＋を用いたＴＯＦ−ＳＩＭＳ分析により、質量数７３の陽イオン（Ｃ３Ｈ５Ｏ２ ＋）の相対強度が、標準洗浄の化合物半導体基板の該相対強度の４．１倍以上であることが好ましい。
本発明の処理方法で得られた基板の表面は、入射Ｘ線エネルギー３６５ｅＶ、光電子取り出し角度９０度(ウェハ表面に対して垂直方向から光電子を取り出す)の放射光ＸＰＳ分析により、Ｃ１ｓ：２８５ｅＶのピークに対して１．５±０．５ｅＶ高エネルギー側にピークが検出されることを特徴とする。
前記高エネルギー側のピークの積分強度が、前記２８５ｅＶ付近のピークの積分強度の０．２５倍以上であることが好ましい。
本発明の処理方法で得られた基板は、少なくとも１主面が鏡面加工された化合物半導体基板であって、成長前のサーマルクリーニングなしで、成長温度５５０℃で成長させたエピタキシャル膜と前記化合物半導体基板との界面のシリコン（Ｓｉ）量が、ＳＩＭＳの深さ方向分析のピーク濃度で２×１０１７ａｔｏｍｓ／ｃｍ３以下であることを特徴とする。
本発明によれば、長期間保管した化合物半導体基板を用いて、エピタキシャル膜を形成しても、電気特性異常が発生することがなくなる。
ＨＥＭＴの説明図である。 化合物半導体基板の表面に界面活性剤の層が形成される状態を示す。 表面汚染のモデルである。 従来の表面処理工程と本発明の表面処理工程を示す。 非イオン系界面活性剤の一例を示す。 非イオン系界面活性剤の他の例を示す。 質量数３１の陽イオン（ＣＨ３Ｏ＋）の相対強度と界面Ｓｉピーク濃度の関係を示す。 質量数７３の陽イオン（Ｃ３Ｈ５Ｏ２ ＋）の相対強度と界面Ｓｉピーク濃度の関係を示す。 放射光ＸＰＳスペクトルの一例を示す。 放射光ＸＰＳ測定から算出した積分強度と界面Ｓｉ濃度の関係を示す。
本発明の化合物半導体基板の洗浄方法は、最終工程で、水素（Ｈ）、炭素（Ｃ）及び酸素（Ｏ）を含む有機物を含有する溶液（非イオン系界面活性剤）に浸漬した後、乾燥させることを特徴とする。この最終工程以前の洗浄方法は、従来と同様の方法で行えばよい。典型的には、図３に示すように、ウェハ洗浄液（有機アルカリ溶液）→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→乾燥の工程後、最後に界面活性剤→超純水リンス後、乾燥する。また、中間の乾燥無しに、ウェハ洗浄液（有機アルカリ溶液）→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→界面活性剤→超純水リンス後、乾燥でもよい。
さらに低濃度の界面活性剤水溶液を用いることで界面活性剤処理後の超純水リンスをなくしてもよい。具体的には、ウェハ洗浄液（有機アルカリ溶液）→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→界面活性剤後、乾燥でもよい。あるいは、ウェハ洗浄液（有機アルカリ溶液）→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→乾燥の工程後、最後に界面活性剤後、乾燥でもよい。
洗浄方式として、洗浄液、超純水、界面活性剤の入った洗浄槽を並べておき、化合物半導体基板を順次、槽で処理を行い、最終的に高速回転時の遠心力を利用したスピン乾燥等で乾燥させる方式を取ることができる。また、基板を１枚づつ水平に保持して回転させ、界面活性剤や超純水で処理をして、最終的に高速回転で乾燥させる枚葉式とすることもできる。あるいは、バッチ式で超純水リンスを実施した後に、界面活性剤入りの純水から引き上げて乾燥させる方式とすることもできる。
以上のように洗浄した化合物半導体基板の表面状態を種々な方法で調べた。一つは、ＴＯＦ−ＳＩＭＳ分析である。米国Physical Electronics社製ＴＯＦ−ＳＩＭＳ装置（ＴＲＩＦＩＩ）を用い、１次イオンとして６９Ｇａ＋を照射して、Time-of-Flight型の質量分析器でプラス電荷の２次イオンを検出した。検出質量数範囲は、０．５〜２０００である。但し、ＴＯＦ−ＳＩＭＳ分析では、Ｇａ＋一次イオン照射によって付着分子の分解が生じ、分解後の分子種を検出するため、１０００以上の質量数の分子種は検出量が非常に少なかった。
質量数１から１０００の範囲で検出された正電荷の２次イオンのカウント数の総合計を分母にして、目的とする各質量数のカウント数を分子にして求めた相対強度を比較した。
その結果、表面に付着したＳｉ量が少なく、シート抵抗が高抵抗なものは、質量数３１の陽イオン（ＣＨ３Ｏ＋）信号の相対強度が２．４×１０−３以上であることが判った。また、質量数７３の陽イオン（Ｃ３Ｈ５Ｏ２ ＋）信号の相対強度は３．２×１０−４以上であることが判った。
また、従来の洗浄方法(標準洗浄)で洗浄した化合物半導体基板を同様にＴＯＦ−ＳＩＭＳ分析した結果と比較すると、質量数３１の信号の相対強度は、本発明の方が標準洗浄品の２．０倍以上であった。また、質量数７３の信号の相対強度は本発明の方が標準洗浄品の４．１倍以上であった。ここで言う「標準洗浄品」とは、例えば、図３の従来のプロセスとして示される工程（或いは、例えば、後述の実施例１に示される標準洗浄）に従って洗浄した基板を言う。
他の分析方法として、放射光を入射光とするＸＰＳ分析を行った。入射Ｘ線エネルギー３６５ｅＶ、光電子取り出し角度９０度で、Ｃ１ｓの低エネルギー側のピークを２８５ｅＶとして横軸を校正した場合、標準洗浄品は、前記２８５ｅＶのピークのみが検出されたが、本発明の洗浄品の場合、１〜２ｅＶ高エネルギー側にもピークが検出された。
上記２８５ｅＶのピークの積分強度に対し、前記高エネルギー側の積分強度が０．２５倍以上であれば、Ｓｉの付着量が少なく、シート抵抗が高抵抗であることがわかった。
処理に用いる水素（Ｈ）、炭素（Ｃ）及び酸素（Ｏ）を含む有機物を含有する溶液の代表としての非イオン系界面活性剤は、分子量７００〜２０００のポリオキシアルキレンアルキルエーテル、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニールエーテルなどの高級アルコール系やアルキルフェノール系などを挙げることができる。
また、非イオン系界面活性剤として、脂肪酸系も用いることができる。脂肪酸系界面活性剤として、蔗糖脂肪酸塩エステル、ソルビタン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、ポリオキシエチレン脂肪酸エステル、アルカノールアミドなどを挙げることができる。
非イオン系界面活性剤の分子量については、７００〜２０００が好ましい。分子量が小さいと空気中に浮遊しているシロキサンの方が分子量で大きくなるので、分子量の大きいシロキサンに界面活性剤が置換される可能性が大きくなる。一方、分子量が大きくなると化合物半導体基板表面に結合しにくくなるため、必要な厚さの膜を形成しにくくなる。このため、分子量は、８００〜２０００が最適である。
界面活性剤の液のｐＨは、弱酸性が好ましい。酸性が強いと処理時に表面にパーティクルが付着しやすい。従って、ｐＨは２〜７が好ましい。ｐＨの調整は、塩酸、硝酸等の無機酸もしくは、クエン酸、リンゴ酸、酢酸等の有機酸を用いることができる。
界面活性剤への浸漬時間は、１０秒以上であれば、特に限定されないが、時間が長くなれば経済的に不利になる。１０秒未満では、形成される界面活性剤の層の厚みが不十分である。
本発明で処理された化合物半導体基板を成長前の高温サーマルクリーニングなしで、成長温度５５０℃で成長させたエピタキシャル膜と前記化合物半導体基板との界面のＳＩＭＳ分析におけるシリコン（Ｓｉ）ピーク濃度は、２×１０１７ａｔｏｍｓ／ｃｍ３以下である。
ＧａＡｓ基板を用意した。ＧａＡｓ基板はＶＢ法（縦型ボート法）で製造され、カーボンドープ量が１×１０１５〜２×１０１６／ｃｍ３、結晶中の酸素が５×１０１６〜５×１０１７／ｃｍ３、結晶欠陥ＥＰＤ（Etch Pit Density）が１０００／ｃｍ２以下、比抵抗が１×１０７Ωｃｍ〜６×１０８Ωｃｍの半絶縁性のもので、直径４インチの基板を準備した。
基板面方位は、一般的に電子デバイス用途のＭＯＣＶＤエピタキシャル用として用いられる（１００）２°オフ基板（面方位公差±０．５°）とした。なお、ＭＯＣＶＤ用基板としては、（１００）±０．５°基板や、（１００）０．０５°〜２°オフ基板など、ＭＯＣＶＤの条件やデバイス性能に合わせて（１００）からオフした基板が用いられるが、本発明の非イオン系界面活性剤による処理は、どのような基板でも同様の効果を得ることができる。
また、結晶が多結晶の場合は、粒界に沿って不純物が集中するため、その上にデバイスを作ると粒界の部分に電流が流れる場合があるため、結晶は単結晶である必要がある。また、基板の比抵抗が１×１０７Ωｃｍ未満であると、電圧をかけた場合に、約１μｍ厚みの高純度ＧａＡｓ層を超えて電流が基板にリークしてしまうので、ＨＥＭＴ用のエピタキシャル基板では、基板の比抵抗も重要で１×１０７Ωｃｍ以上必要である。
一方、例えばＧａＡｓの高速デバイスでもＨＢＴ（ヘテロ接合バイポーラトランジスタ）では、半絶縁基板上に１×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度のｎ型コレクタ層を形成するため、基板との界面不純物は１×１０１８ａｔｏｍｓ／ｃｍ３程度あったとしても問題にはならない。
ＧａＡｓ基板の表面を鏡面研磨加工した後、標準洗浄を行った後、バッチ式の洗浄装置を用いて、図４を参照して、分子量７００〜９００の非イオン系界面活性剤Ａ、分子量８００〜１２００の非イオン系界面活性剤Ｂ、分子量８００〜１０００の非イオン系界面活性剤Ｃ（ポリオキシアルキレンアルキルエーテル）の０．１〜３ｖｏｌ％水溶液に５〜１２０秒（処理時間）浸漬した後、所定時間（リンス時間（秒））適宜超純水によるリンスをした後、スピン乾燥を行った。界面活性剤に浸漬した基板と浸漬しなかった基板を通常のウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。保管方法と場所はすべて同じである。なおウェハトレー、袋は有機Ｓｉ化合物（シロキサン）を含有していないもの（シロキサンのアウトガス量＜０．０１μｇ／ｇ）を使用した。なお、ウェハトレー、袋のアウトガス分析は、それぞれを細かく裁断したのち、４０℃に加熱し発生してくる物質をＧＣ−ＭＳで分析した。
なお、ここで行った標準洗浄とは、表面を鏡面に研磨加工した後に行う一般的な洗浄方法であり、具体的には以下の方法を用いた。
（１）テトラメチルアンモニウムハイドロオキシド０．５ｖｏｌ％水溶液に室温（２５℃）で５分浸漬
（２）超純水リンス３分
（３）テトラメチルアンモニウムハイドロオキシド０．５ｖｏｌ％水溶液に室温（２５℃）で５分浸漬
（４）超純水リンス３分
（５）ｐＨ５の硝酸酸性水溶液に室温（２５℃）３分浸漬
（６）超純水リンス３分を２回
（７）遠心振り切り乾燥
但し、一般的に知られている他の洗浄方法を用いることもできる。
乾燥直後に、界面活性剤の層の厚みを測定した。界面活性剤の層の厚みは、エリプソメータ（ＲＵＤＯＬＰＨ ＡＵＴＯ ＥＬＩＶ）で測定することができる。エリプソメータのパラメータは、測定光波長は６３２．８ｎｍ、基板屈折率は３．８５７、基板減衰率は０．２１７、界面活性剤の層の屈折率は計算の便宜上１．８に固定した。ただし、界面活性剤の層をつけた基板表面は、界面活性剤の層の下に、基板の自然酸化膜の層が存在する。この自然酸化膜の層は０．７ｎｍ程度あるが、エリプソメータでは精度上、薄い自然酸化膜とその上の薄い界面活性剤の層の厚さを測定・解析により分離することは非常に難しいので、本発明では自然酸化膜と界面活性剤の層の両方を合わせた状態での膜（層）の厚さを「膜厚」として算出している。界面活性剤なしの場合、界面活性剤層厚みとは、この自然酸化膜の厚みのことをさす。
２０日間保管後、密封した袋から取り出して各基板にエピタキシャル膜をＭＯＣＶＤ法で形成した。エピタキシャル成長は汎用のＭＯＣＶＤ炉を用い、成長前の高温サーマルクリーニングなし、成長温度５５０℃でアンドープのＧａＡｓエピタキシャル膜を１μｍ形成後、各基板のシート抵抗を測定した。また、ＳＩＭＳを用いて、アンドープエピタキシャル膜（エピ膜）と基板との界面のＳｉ量を測定した。これらの結果を表１に示す。
Figure 2017152748
表１から判るように、界面活性剤に浸漬したもののうち、界面活性剤の層の厚みが１．５０ｎｍを超える基板のシート抵抗は、１０．０×１０３Ω／□以上と高抵抗であった。界面活性剤に浸漬しなかった従来品のシート抵抗は、５．６×１０３Ω／□以下と抵抗値が下がっていた。
ＳＩＭＳを用いて、エピタキシャル膜と基板との界面のＳｉ量を測定した結果、界面活性剤に浸漬したもののうち、界面活性剤の層の厚みが膜厚の値として１．５０ｎｍを超えるものは、ピーク濃度が２．０×１０１７ａｔｏｍｓ／ｃｍ３以下と非常に汚染が少なかった。界面活性剤に浸漬しなかった従来品では、５×１０１７ａｔｏｍｓ／ｃｍ３を大幅に超過するものもあり、明らかな差が見られた。
界面活性剤の層の厚みが、膜厚の値として１．５ｎｍ未満では、エピタキシャル膜と基板の界面のＳｉ量が従来品と比べてさほど低減せず、シート抵抗値もさほど高い値を示さず界面活性剤の層の効果は少ない。一方、膜厚が１．５ｎｍ以上になれば、シート抵抗値は十分高くなるが、３．０ｎｍを超えるとエピタキシャル成長前の基板の表面が白く曇っていたり、厚い界面活性剤の層がエピタキシャル成長温度への加熱途中では蒸散しにくくなり、エピタキシャル膜の表面に凹凸が生じた。このため、界面活性剤の層の厚みは、膜厚の値として１．５ｎｍ以上３．０ｎｍ以下が好ましい。特に、１．５ｎｍ〜２．０ｎｍの場合は、Ｓｉ汚染が少ないうえにエピタキシャル成長時での膜の分解（蒸散)不足による界面への炭素、酸素の残留による汚染の可能性が非常に少ないため好ましい。
また、界面活性剤の層の厚みは、エリプソメータで簡単に測定でき、その厚みからエピタキシャル成長後の界面のＳｉ量を推定できるので、基板品質の管理をより確実に行うことができる。なお、化合物半導体基板の標準洗浄では洗浄直後の基板表面の自然酸化膜はまだ不安定な状態にあり、１週間程度で安定な酸化膜となり、この間に基板表面の膜厚は、０．３ｎｍ程度増加する。本発明のように、界面活性剤の層を形成した基板についても、界面活性剤塗布直後の膜厚に比べ、１週間経時変化させた後の膜厚は０．３ｎｍ程度増加する。
表１のＮｏ．１６、１７、１９、２０、２７、２８と全く同じように洗浄、保管した別な基板を用いて基板表面をＴＯＦ−ＳＩＭＳ分析した。各基板は、２枚ずつ分析した。
ＴＯＦ−ＳＩＭＳ分析では、表２に示すような質量数の陽イオンを検出した。検出イオンのカウント数を表２に示す。本発明品では、基板の表面に図５に例示するような界面活性剤が被覆されているが、ＴＯＦ−ＳＩＭＳ分析の結果では、図５に示したような本来の高分子量のイオンは検出されず、ＣとＨとＯからなる複数の有機物イオンが検出された。この理由は、おそらく測定時に一次イオンとして照射した６９Ｇａ＋によって、表面の界面活性剤の結合が一部切れたためであると思われる。
表２に記載されていないが検出されたカウント数の小さいイオン種も含め、質量数１から１０００までの全カウント数の合計を分母にして、目的とする各イオンのカウント数を分子にした相対強度を表３に示す。
Figure 2017152748
Figure 2017152748
ＴＯＦ−ＳＩＭＳ分析の結果から、ＣとＨとＯからなる有機物イオンで検出された質量数における相対強度と表面のＳｉ量（エピ膜／基板界面Ｓｉピーク濃度）との関係を図６と図７に示す。
表３から、本発明品は、ＨとＣとＯを含む有機物の検出量が多いことが判る。例えば、図６より表面のＳｉピーク濃度が２×１０１７以下となるのは、質量数３１の信号の相対強度が２．４×１０−３以上の場合である。図７より質量数７３の信号の相対強度であれば、３．２×１０−４以上の場合であることが判る。
また、本発明品と標準洗浄品とを比較すると、Ｓｉピーク濃度が２×１０１７以下となるのは、質量数３１の信号の相対強度は、標準洗浄品（Ｎｏ．２７）の２．０倍以上の場合である。質量数７３の信号であれば、４．１倍以上であることが判る。なお、標準洗浄では、表面が長鎖のＣで被覆されないため、対シロキサン耐力がなく、ＴＯＦ−ＳＩＭＳでの質量数３１、７３等の相対信号強度はほぼ同様な低い数値を示すが、雰囲気のシロキサンがバラツキ、それに敏感に界面Ｓｉ量が変わる
更に、Ｎｏ.１６、１７、２７（標準洗浄品）と同様に洗浄、保管した別な基板を用いて、放射光ＸＰＳ分析を行った。光源には、九州シンクロトロン光研究センターのビームライン（ＢＬ１２）を使い、入射Ｘ線エネルギーは３６５ｅＶ、Ｐａｓｓ Ｅｎｅｒｇｙは１１．７５ｅＶ、放出電子の取り出し角度は９０°で分析を行った。
ＸＰＳスペクトルをまとめて図８に示す。本発明品は、２８５ｅＶのＣ１ｓのピークより１〜２ｅＶ高エネルギー側にピークが存在することがわかる。Ｓｉ量が少ない基板ほど高エネルギー側のピークが高い。これらのスペクトルから２８５ｅＶのピークの積分強度と高エネルギー側のピークの積分強度を比較すると、Ｓｉピーク濃度が２×１０１７以下とするには、図９から高エネルギー側の積分強度が２８５ｅＶのピークの積分強度の０．２５倍以上であればよいことが判る。
ＧａＡｓ基板を用意した。ＧａＡｓ基板はＶＧＦ法（縦型ボート法）で製造され、カーボンドープ量が１×１０１５〜２×１０１６／ｃｍ３、結晶中の酸素が５×１０１５〜５×１０１６／ｃｍ３、結晶欠陥ＥＰＤ（Etch Pit Density）が５００／ｃｍ２以下、比抵抗が１×１０７〜１×１０８Ωｃｍの半絶縁性のもので、直径６インチの基板を用意した。基板面方位は、（１００）２°オフ基板（面方位公差±０．５°）を用いた。
ＧａＡｓ基板の表面を鏡面研磨加工した後、実施例１と同様の標準洗浄液でバッチ式洗浄を行い、基板を一旦乾燥させた。その後、１枚ずつ、枚葉方式の装置を用い、分子量８００〜１０００の非イオン系界面活性剤（ポリオキシアルキレンアルキルエーテル）の３０ｖｏｌ％の水溶液をさらに０．３５〜５ｖｏｌ％に希釈した液を１０〜６０秒間、２００〜１０００ｒｐｍの回転速度で回転塗布した後、２０００ｒｐｍの高速回転で３５秒間乾燥を行った。
枚葉方式で塗布する場合、表面は非イオン系界面活性剤の水溶液を塗布するが、裏面側に回り込むと裏面の曇りの原因になるため、裏面側は超純水による洗浄を行った。さらに、乾燥時には裏面の乾燥性を向上させるため、裏面側から窒素を噴霧し乾燥を促進させた。その後、実施例１と同様にエリプソメータにて、界面活性剤の層の厚みを測定した。
これらの基板を清浄なＰＰ（ポリプロピレン）製ウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。これらの保管方法と保管場所は実施例１と同じである。
２０日間保管後、密閉した袋から取り出して各基板に実施例１と同様に、１μｍのアンドープＧａＡｓエピタキシャル膜をＭＯＣＶＤ法で形成した。エピタキシャル膜を形成後、各基板のシート抵抗を測定した。また、ＳＩＭＳを用いて、エピタキシャル膜と基板との界面のＳｉ量を測定した。これらの結果を表４に示す。
Figure 2017152748
表４から判るように、枚葉方式で、界面活性剤を塗布した場合でも、シート抵抗は、１０×１０３Ω／□以上と高抵抗であり、界面のＳｉピーク濃度も２×１０１７ａｔｏｍｓ／ｃｍ３以下であった。尚、洗浄直後の界面活性剤層の膜厚は有効数字１桁で、１．５ｎｍから３．０ｎｍであった。
ＧａＡｓ基板を用意した。ＧａＡｓ基板はＶＧＦ法（縦型ボート法）で製造され、カーボンドープ量が１×１０１５〜２×１０１６／ｃｍ３、比抵抗が１×１０７〜５×１０８Ωｃｍの半絶縁性のもので、直径６インチの基板を用意した。基板面方位は、（１００）２°オフ基板（面方位公差±０．３°）を用いた。
ＧａＡｓ基板の表面を鏡面加工した後、標準洗浄液でバッチ式洗浄を行ったが、乾燥時に水切り乾燥を実施した。具体的には、ウェハ洗浄液（有機アルカリ溶液）→超純水リンス→ウェハ洗浄液→超純水リンス→酸洗浄→超純水リンス→超純水リンス→超純水リンス→水切り乾燥（界面活性剤処理）というフローで処理を行った。標準洗浄液での洗浄は、有機アルカリ溶液は、テトラメチルアンモニウムハイドロオキシドを用い、酸洗浄に０．１％塩酸を用いたこと以外は、実施例１と同様である。
水切り乾燥は、分子量８００〜１１００の非イオン系界面活性剤（ポリオキシエチレンノニルフェニルエーテル）の濃度３０ｖｏｌ％の水溶液をさらに０．５％に希釈した液を用い、乾燥機の上部雰囲気を高純度窒素でパージした。前記水溶液を入れた乾燥槽に化合物半導体基板を２分間浸漬した後、ゆっくりと一定の速度で引き上げて乾燥させた。すなわち、引き上げ乾燥時には、化合物半導体基板の表面に非イオン系界面活性剤の膜が形成され、非イオン系界面活性剤の親水基（水素結合する部分）が基板表面と水素結合するため基板表面側には、非イオン系界面活性剤疎水基が並ぶため、基板表面が疎水性を示す。このため、基板が水溶液から窒素雰囲気中に出たとたん、基板表面から水が切れるため、そのままゆっくりと基板を引き上げていけば、基板表面に界面活性剤の層を形成されつつ基板表面の乾燥が行われる。このように処理した基板表面の界面活性剤の層の厚みはエリプソメータの膜厚として、２．０ｎｍであった。
これらの基板を清浄なＰＰ（ポリプロピレン）製ウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。これらの保管方法と保管場所は実施例１と同じである。
２０日間保管後、密閉した袋から取り出して実施例１と同様にエピタキシャル膜をＭＯＣＶＤ法で形成した。エピタキシャル膜を形成後、基板のシート抵抗を測定した。その結果、シート抵抗は、９．９×１０４Ω／□と高抵抗であった。
ＳＩＭＳを用いてエピタキシャル膜と基板との界面のＳｉピーク濃度を測定した結果、界面のＳｉピーク濃度は、１．１×１０１７ａｔｏｍｓ／ｃｍ３であった。
ＧａＡｓ基板を用意した。ＧａＡｓ基板はＶＢ法（縦型ボート法）で製造され、実施例２と同様にカーボンをドープし、結晶中の酸素が１×１０１６〜１×１０１７／ｃｍ３、結晶欠陥ＥＰＤ（Etch Pit Density）が１０００／ｃｍ２以下、比抵抗０．５×１０８〜２．０×１０８Ωｃｍの半絶縁性のもので、直径６インチの基板を用意した。基板面方位は、（１００）２°オフ基板（面方位公差±０．５°）を用いた。
ＧａＡｓ基板は、インゴットから薄片に切断し外周面取りを施した後、硬質研磨布を用い両面研磨を行い表裏の両面を鏡面加工した。さらに素子を作製する方の面を硬質研磨布で鏡面仕上げ研磨加工し、表面粗さＲＭＳ０．１０ｎｍ、平坦度ＴＴＶ１．５μｍに仕上げた後、実施例１と同様の通常の標準洗浄液でバッチ式洗浄を行い、基板を一旦乾燥させた。
上記標準洗浄の後４８時間以内に、前記界面活性剤Ｃの０．０８７ｗｔ％の水溶液をＧａＡｓ基板の表面に塗布し、１０００ｒｐｍの回転数で１５秒回転塗布した後、２０００ｒｐｍの高速回転で３５秒間乾燥を行い、実施例１と同様にエリプソメータにて、界面活性剤の層の厚みを測定した。この時、界面活性剤の原液は、Ｃ、Ｈ、Ｏ以外の不純物は５０ｎｇ／ｍｍ３以下に精製し管理されたものを用いた。
界面活性剤による処理は、ウェハ(基板)を水平に保持する枚葉式の回転処理装置を用い、処理をする雰囲気のＳｉ濃度は０．５μｇ／ｍ３未満に管理されている。具体的には、空調系統に雰囲気中のシリコン含有有機物（シロキサン）を除去するための活性炭フィルターを取り付け且つ、塗布を行う処理室にはＳｉ汚染のないフッ素樹脂製のＵＬＰＡフィルターを取り付け、塵埃濃度は１個／ｆｔ３未満となっている。ウェハ(基板)は、外周の３箇所のポリイミド樹脂製のピンで支えており、外周部からの汚染が最小限になるように配置した。
界面活性剤処理中は、裏面側より超純水が供給され、界面活性剤の裏面への回りこみ防止を行った。乾燥中は、裏面ノズルより窒素ガスを噴出し、裏面の乾燥加速を行った。これにより、表５の膜厚を持ち、且つ膜厚の面内分布が±０．３ｎｍ未満、表面の直径０．３μｍ以上の異物数は５０個以下（測定器でのエッジ部分である外周３ｍｍを除くウェハ全面）、ＴＸＲＦ（全反射蛍光Ｘ線装置）で分析した表面重金属が１０×１０１０ａｔｏｍｓ・ｃｍ２未満の膜付き基板を得ることができた。なお、標準洗浄後の放置時間が長い場合には、表面の酸化が進行し、それにより表面状態が洗浄直後の親水性表面から疎水性表面に推移するため、界面活性剤の吸着が悪くなり表面の膜を形成しにくくなるとともに雰囲気Ｓｉの表面吸着が進むため、表面のＳｉ量が下がりきらない。したがって、標準洗浄後４８時間以内、できれば２４時間以内での処理が望ましい。表面異物数はＴｅｎｃｏｒ社製Ｓｕｒｆｓｃａｎ６２２０で測定した。表面異物は、エピタキシャル膜形成後の欠陥になるため少ないほうが望ましい。表面の重金属はエピタキシャル膜形成前の加熱時に蒸発しにくいため重金属が多くなるとそれが原因で界面でのリークが発生する。このため重金属は少なくとも５０×１０１０ａｔｏｍｓ／ｃｍ２以下、できれば１０×１０１０ａｔｏｍｓ／ｃｍ２以下であることが望ましい。
これらの基板を清浄なＰＰ（ポリプロピレン）製ウェハトレーに入れて窒素置換した後、酸素や水分を透過しない清浄な袋に入れて密封し保管した。保管容器については、実施例１のシロキサンのアウトガス量＜０．０１μｇ／ｇとともに、トータルのアウトガス量＜０．５μｇ／ｇのトレーを用いた。アウトガス量が多い場合には、表面を汚染してしまうため膜厚のばらつきの原因になる。
界面活性剤処理後の保管期間を変えた基板について、実施例１と同様にＭＯＣＶＤ法でエピタキシャル膜を形成し、エピタキシャル膜と基板との界面のＳｉ量およびシート抵抗を測定した。その結果を表５に示す。従来の洗浄のみの場合では、保管期間が長くなると界面Ｓｉ量が増え、シート抵抗が低下する傾向があるのに対し、界面活性剤処理を加えた場合は、保管期間が９０日と長くなっても、界面Ｓｉ量は低く抑えられ、シート抵抗も測定装置の測定限界を超える高抵抗を維持していることがわかった。
Figure 2017152748
本発明では、基板表面へのＳｉを含む不純物の付着が少ないので、この不純物が蒸発するときに生じる表面の荒れが抑えられ、界面の結晶性や平坦性の悪化が抑制されることでデバイス特性の向上に繋がっていると考えられる。したがって、本発明では、低温クリーニングでエピタキシャル膜を形成してもリーク電流を低減できるので、生産時間の短縮とクリーニング中に消費する原料ガスであるアルシンの消費量を低減させることによるコスト低下のメリットが大きい。なお、表５より本発明では、エピ/基板界面でＯとＣの量も低いことが判る。ｎ型基板を用い、エピ表面から基板裏面へ電流を流すような素子を作製する場合、界面でのキャリア低減を抑制でき、動作電圧の上昇を抑えることができる。また、半絶縁性基板を使い、電子素子を作製する場合、バックゲート効果やサイトゲート効果を抑えたり、高周波特性を改善したりできる。このように、界面Ｓｉ量の低減効果と共に他の不純物低減による効果も期待できる。
本発明によれば、長期間保管しても、電気特性異常が発生しにくく、ＨＥＭＴ用のエピタキシャル成長を低コストで供給できる半絶縁性化合物半導体基板を提供することができる。
１ 半絶縁性ＧａＡｓ基板
２ ｉ−ＧａＡｓ層（高純度エピタキシャル層）
３ ｎ−ＡｌＧａＡｓ層（電子供給層）
４ ソース電極
５ ゲート電極
６ ドレン電極
１１ 正常な電流の流れ
１２ 異常な電流の流れ
２０ 界面活性剤
２１ 有機汚染

Claims (2)

  1. 少なくとも１主面が鏡面研磨された化合物半導体基板であって、該鏡面研磨面が水素（Ｈ）、炭素（Ｃ）及び酸素（Ｏ）を含む有機物で被覆されており、前記有機物の分子量が７００以上２０００以下であることを特徴とする化合物半導体基板。
  2. 前記有機物が非イオン系界面活性剤であることを特徴とする請求項１に記載の化合物半導体基板。
JP2017113992A 2011-05-18 2017-06-09 化合物半導体基板 Pending JP2017152748A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011110980 2011-05-18
JP2011110980 2011-05-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016148028A Division JP2016195278A (ja) 2011-05-18 2016-07-28 化合物半導体基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019082594A Division JP2019117959A (ja) 2011-05-18 2019-04-24 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板。

Publications (1)

Publication Number Publication Date
JP2017152748A true JP2017152748A (ja) 2017-08-31

Family

ID=47174341

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2013515086A Active JP6070548B2 (ja) 2011-05-18 2012-05-09 化合物半導体基板
JP2016148028A Pending JP2016195278A (ja) 2011-05-18 2016-07-28 化合物半導体基板
JP2017113992A Pending JP2017152748A (ja) 2011-05-18 2017-06-09 化合物半導体基板
JP2019082594A Pending JP2019117959A (ja) 2011-05-18 2019-04-24 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板。
JP2020185610A Active JP7060060B2 (ja) 2011-05-18 2020-11-06 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013515086A Active JP6070548B2 (ja) 2011-05-18 2012-05-09 化合物半導体基板
JP2016148028A Pending JP2016195278A (ja) 2011-05-18 2016-07-28 化合物半導体基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019082594A Pending JP2019117959A (ja) 2011-05-18 2019-04-24 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板。
JP2020185610A Active JP7060060B2 (ja) 2011-05-18 2020-11-06 エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板

Country Status (6)

Country Link
US (1) US9000567B2 (ja)
JP (5) JP6070548B2 (ja)
CN (2) CN107039516B (ja)
DE (2) DE112012002127B4 (ja)
TW (3) TWI625768B (ja)
WO (1) WO2012157476A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012002127B4 (de) * 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN107039244B (zh) * 2017-04-14 2020-02-21 广东先导先进材料股份有限公司 半导体晶片的处理工艺
EP3514266A4 (en) * 2017-05-26 2022-05-11 Sumitomo Electric Industries, Ltd. GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE AND GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE WITH EPITAXIAL LAYER
US10822722B2 (en) * 2017-07-04 2020-11-03 Sumitomo Electric Industries, Ltd. Gallium arsenide crystal body and gallium arsenide crystal substrate
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JP6512369B1 (ja) * 2017-09-21 2019-05-15 住友電気工業株式会社 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
JP6508431B1 (ja) 2017-09-21 2019-05-08 住友電気工業株式会社 半絶縁性ヒ化ガリウム結晶基板
JP6530125B1 (ja) * 2018-04-27 2019-06-12 住友化学株式会社 光学フィルム
WO2022070969A1 (ja) * 2020-09-30 2022-04-07 株式会社フジミインコーポレーテッド 酸化ガリウム基板用洗浄剤
JP7327714B1 (ja) * 2022-09-16 2023-08-16 住友電気工業株式会社 ヒ化ガリウム単結晶基板およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126838A (ja) * 1983-12-13 1985-07-06 Mitsubishi Monsanto Chem Co ひ化ガリウム単結晶ウエハの洗滌液および洗滌方法
JP2001217215A (ja) * 2000-02-03 2001-08-10 Nec Corp 半導体基板の表面処理用組成物および表面処理方法
JP2003109930A (ja) * 2001-09-28 2003-04-11 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液及び洗浄方法
JP2004189943A (ja) * 2002-12-12 2004-07-08 Showa Denko Kk 洗浄剤組成物、半導体ウェーハの洗浄方法、製造方法および半導体ウェーハ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151304A (ja) * 1992-11-13 1994-05-31 Toshiba Corp 化合物半導体ウェーハ
JP3502651B2 (ja) * 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
JPH07211688A (ja) 1993-05-17 1995-08-11 Japan Energy Corp 化合物半導体基板の製造方法
JP2861776B2 (ja) * 1993-12-28 1999-02-24 日立電線株式会社 保護膜付き半導体ウェハ
JPH1012553A (ja) * 1996-06-20 1998-01-16 Hitachi Cable Ltd 化合物半導体ウェハ及びその製造方法
JPH1079363A (ja) 1996-09-03 1998-03-24 Hitachi Cable Ltd 化合物半導体ウエハの表面処理方法
JPH11126766A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd 半導体結晶ウエハの洗浄方法
JP3456446B2 (ja) 1999-05-28 2003-10-14 日立電線株式会社 半導体結晶ウエハの洗浄方法
JP2001053011A (ja) * 1999-06-02 2001-02-23 Japan Energy Corp 化合物半導体ウエーハ及びこれを用いた半導体デバイス
JP4821082B2 (ja) * 2000-03-21 2011-11-24 和光純薬工業株式会社 半導体基板洗浄剤及び洗浄方法
JP3498288B2 (ja) * 2001-01-16 2004-02-16 株式会社スーパーシリコン研究所 半導体ウエハ研磨方法
JP2003100671A (ja) * 2001-09-20 2003-04-04 Hitachi Cable Ltd 半導体結晶ウェハの研磨方法及び半導体結晶ウェハ
JP2004193407A (ja) * 2002-12-12 2004-07-08 Hitachi Cable Ltd 化合物半導体ウエハの洗浄方法
CN100428419C (zh) * 2004-12-08 2008-10-22 中国电子科技集团公司第四十六研究所 一种砷化镓晶片清洗方法
JP4872246B2 (ja) * 2005-06-10 2012-02-08 住友電気工業株式会社 半絶縁性ＧａＡｓ基板及びエピタキシャル基板
CN1933096B (zh) * 2005-09-14 2010-04-21 中国科学院半导体研究所 一种低温晶片直接键合方法
JP2007235036A (ja) * 2006-03-03 2007-09-13 Toshiba Ceramics Co Ltd シリコンウエハの親水化処理方法及びそれに用いる親水化処理剤
JP5276281B2 (ja) * 2007-06-01 2013-08-28 住友電気工業株式会社 ＧａＡｓ半導体基板およびその製造方法
JP5199336B2 (ja) * 2008-03-10 2013-05-15 旭化成イーマテリアルズ株式会社 感光性ポリオルガノシロキサン組成物
JP5471001B2 (ja) * 2009-04-20 2014-04-16 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP5635246B2 (ja) * 2009-07-15 2014-12-03 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板
JP4513927B1 (ja) * 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
DE112012002127B4 (de) * 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126838A (ja) * 1983-12-13 1985-07-06 Mitsubishi Monsanto Chem Co ひ化ガリウム単結晶ウエハの洗滌液および洗滌方法
JP2001217215A (ja) * 2000-02-03 2001-08-10 Nec Corp 半導体基板の表面処理用組成物および表面処理方法
JP2003109930A (ja) * 2001-09-28 2003-04-11 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液及び洗浄方法
JP2004189943A (ja) * 2002-12-12 2004-07-08 Showa Denko Kk 洗浄剤組成物、半導体ウェーハの洗浄方法、製造方法および半導体ウェーハ

Also Published As

Publication number Publication date
JP7060060B2 (ja) 2022-04-26
TWI588876B (zh) 2017-06-21
JP2021015999A (ja) 2021-02-12
US9000567B2 (en) 2015-04-07
JPWO2012157476A1 (ja) 2014-07-31
DE112012002127T5 (de) 2014-02-13
JP2019117959A (ja) 2019-07-18
CN107039516B (zh) 2020-07-10
DE112012002127B4 (de) 2022-10-27
JP6070548B2 (ja) 2017-02-01
US20120292747A1 (en) 2012-11-22
TWI556288B (zh) 2016-11-01
JP2016195278A (ja) 2016-11-17
DE202012013658U1 (de) 2019-04-30
CN103460349A (zh) 2013-12-18
CN107039516A (zh) 2017-08-11
CN103460349B (zh) 2016-11-23
TW201250794A (en) 2012-12-16
WO2012157476A1 (ja) 2012-11-22
TWI625768B (zh) 2018-06-01
TW201729258A (zh) 2017-08-16
TW201705220A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
JP7060060B2 (ja) エピタキシャル成長用の化合物半導体基板の製造方法、化合物半導体基板上のエピタキシャル成長方法および化合物半導体基板
JP5471001B2 (ja) インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP2008300747A (ja) ＧａＡｓ半導体基板およびその製造方法
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
TWI753114B (zh) GaAs基板及其製造方法
TWI502635B (zh) Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓
JP6477990B1 (ja) Ｉｉｉ−ｖ族化合物半導体基板およびエピタキシャル層付ｉｉｉ−ｖ族化合物半導体基板
JP7268461B2 (ja) ヒ化ガリウム基板、エピタキシャル基板、ヒ化ガリウム基板の製造方法およびエピタキシャル基板の製造方法
WO2023139759A1 (ja) Ｉｉｉ－ｖ族化合物半導体単結晶基板およびその製造方法
JP2013093632A (ja) ＧａＡｓ半導体基板およびその製造方法
JPH04237127A (ja) 酸化膜付き結晶ウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190903