TWI556288B - Compound semiconductor substrate - Google Patents

Compound semiconductor substrate Download PDF

Info

Publication number
TWI556288B
TWI556288B TW101117472A TW101117472A TWI556288B TW I556288 B TWI556288 B TW I556288B TW 101117472 A TW101117472 A TW 101117472A TW 101117472 A TW101117472 A TW 101117472A TW I556288 B TWI556288 B TW I556288B
Authority
TW
Taiwan
Prior art keywords
substrate
compound semiconductor
semiconductor substrate
surfactant
peak
Prior art date
Application number
TW101117472A
Other languages
English (en)
Other versions
TW201250794A (en
Inventor
Kenichi Miyahara
Takayuki Nishiura
Mitsutaka Tsubokura
Shinya Fujiwara
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201250794A publication Critical patent/TW201250794A/zh
Application granted granted Critical
Publication of TWI556288B publication Critical patent/TWI556288B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

化合物半導體基板
本發明係關於一種化合物半導體基板之洗淨方法及化合物半導體基板。本發明尤其是關於一種GaAs、InP、GaP等III-V族化合物半導體基板之洗淨方法。
GaAs、InP、GaP等III-V族化合物半導體結晶、尤其是化合物半導體單晶基板通常係使用氯系研磨劑對至少1個主面實施鏡面研磨加工，然後使用酸或鹼洗淨，最後使用超純水進行沖洗並將其乾燥。
例如，專利文獻1之洗淨方法係於GaAs基板之研磨過程中在其表面形成自然氧化層，使用溶氧量為1 ppm以下之超純水，將自然氧化層自GaAs基板之表面溶解去除。
專利文獻2中，使基板表面氧化後，將其浸漬於氨水、氫氧化鈉水溶液、磷酸、鹽酸、或氫氟酸中。
又，專利文獻3之洗淨方法係於去除基板表面之有機物及金屬之處理後，使用酸性溶液對基板之氧化膜進行蝕刻。之後，使用鹼性水溶液將基板洗淨後，使用超純水洗淨基板。然後，進行乾燥。藉由該方法，可將析出物等異物完全去除。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平10-079363號公報
[專利文獻2]日本專利特開平07-211688號公報
[專利文獻3]日本專利特開2000-340535號公報
雖然GaAs基板具有電子遷移率較高之優點，但由於基板之氧化膜並非如Si基板上之SiO2膜般之絕緣膜，因此於製作電子器件之情形時，必需使其為高電阻，以避免於元件動作部以外之部位流通電流。例如，圖1中示出剖面模式圖的用作行動電話用之電子器件的HEMT(High Electron Mobility Transistor，高電子遷移率電晶體)，係於高電阻之GaAs基板1上積層非摻雜之高純度磊晶層2，並於其上積層電子供給層3。電流(電子)原本僅於非摻雜層2與電子供給層3之界面流通(11)，但由於其下層之非摻雜層2之厚度為1 μm左右，非常薄，因此於非摻雜層2與基板1之界面或基板1具有電氣易於流通之性質之情形時，原本應流通之源極-汲極間之電流越過非摻雜層2，通過非摻雜層2與基板1之界面或基板而流通(12)，由此導致有時產生器件之電性特性異常。
於藉由先前之洗淨方法洗淨之化合物半導體基板之表面利用MOCVD法(Metal-organic Chemical Vapor Deposition，金屬有機化學氣相沈積法)等成長磊晶膜而製作HEMT之情形時，會因原來附著於基板表面之Si等雜質殘留於基板與非摻雜層之界面，而導致電性特性異常。
尤其是Si若進入至GaAs等III-V族化合物半導體結晶中，則作為n型雜質而發揮作用，具有顯著降低結晶之電 阻之功能。為預防此種情況，通常採用於磊晶成長前，在磊晶爐內將基板保持為高溫特定時間，藉此使附著於基板表面之雜質分解或蒸散(熱清洗(thermal cleaning))之方法，但由此磊晶成長時間變長，因此設備生產性下降，進而若基板於高溫下過度暴露，則有時會產生由於基板本身分解、蒸散而於表面產生凹凸，無法形成良好之磊晶層等間題。
又，為使界面之Si不活化，亦有使碳(C)或氧(O)附著於表面之方法，但若無法控制Si之附著量，則磊晶成長後之界面之電性特性會不穩定，或者因於磊晶成長爐內進行熱清洗時之環境差異，而導致蒸散之雜質之平衡發生改變，若出現以上情況，則成為電性特性異常之原因，因此亦存在使用範圍(條件)受限之問題。
本發明者等人探究該磊晶層與基板之界面之電阻的降低原因之結果發現，若洗淨基板後之保管時間變長，則較多產生上述電性特性異常。為進行評價，本發明者等人於剛將結晶中之碳濃度為1×1015~2×1016/cm3、且比電阻為1×107 Ω cm~6×108 Ω cm之半絕緣性GaAs鏡面基板洗淨後，不進行磊晶成長前之熱清洗而形成1 μm之非摻雜GaAs磊晶膜，以清楚地瞭解基板表面之雜質之影響。對該形成有磊晶膜之基板，使用渦流探針自磊晶膜之表面側測定表面之薄片電阻。其結果，使用剛清洗後之基板之情形時，薄片電阻值為4~80×104 Ω/□，與此相對，使用裝入於PP(polypropylene，聚丙烯)製容器，封入氮氣後密封於經 鋁塗佈之塑膠袋中保管20日以上的基板之情形時，薄片電阻值降低為3~10×103 Ω/□。
因此，本發明者等人使用磁場型二次離子質譜分析裝置(SIMS，secondary ion mass spectrometer)，自磊晶膜之表面側進行濺鍍，對磊晶膜與基板之界面進行元素分析，結果發現於剛洗淨後之基板與保管20日以上之後之基板之間，Si的量存在差異。即，保管20日以上之基板之Si的量與剛洗淨後相比多一位數以上。具體而言，剛洗淨後進行磊晶成長所得者之界面的Si濃度係檢測出為1×1017 atoms/cm3左右，保管20日後進行磊晶成長所得者之界面的Si濃度係檢測出為10×1017 atoms/cm3左右。推測其係電阻值異常之原因。再者，上述之所謂Si濃度，係於SIMS分析中，反覆實施藉由濺鍍進行蝕刻而於深度方向上開掘特定量，在該處進行各種元素之濃度分析的處理，藉此對自磊晶膜之表面起至基板為止的深度方向之Si濃度進行分析時，於磊晶膜與基板之界面檢測出的Si濃度之最高值(峰值濃度)。Si濃度之最高值(峰值濃度)亦存在由於磊晶膜表面之凹凸不平(粗糙不平)或由濺鍍所引起之粗糙而波峰形狀變寬，變成比原本低之值的可能性，因此於表5中與峰值濃度一起亦記載有於界面附近檢測出的Si之積分濃度(薄片濃度)。所謂於界面附近檢測出的Si之積分濃度，係指磊晶晶圓之每單位面積(cm2)內存在於界面附近的Si原子個數。藉此，可利用積分濃度補償峰值濃度之誤差。
本發明之目的在於基於上述見解，提供一種即便長時間 保管亦不會產生電阻值異常之化合物半導體基板，及該化合物半導體基板之表面處理方法(以下，有時稱作洗淨方法)。本發明之化合物半導體基板即便於長時間保管後形成磊晶膜，亦不會產生電性特性異常。
為解決上述課題，本發明者等人反覆進行銳意研究，其結果，發現Si於無塵室內之空氣中，係以有機物之形態存在0.5 μg/m3左右之作為分子污染無法忽視之量，考慮到暴露於懸浮有該含Si有機物(矽氧烷)之環境中之基板及保管容器或者於基板之出貨捆包時之氮氣置換時未完全置換而殘留之含Si有機物的分子個數，認為要完全防止Si附著於化合物半導體基板之表面較為困難。本發明者等人對此進行實際確認，發現重新研究保管環境或捆包方法難以改善因Si之附著所致之薄片電阻之降低。如圖2B所示，基板1之表面附著有矽氧烷或其他有機污染21。
通常懸浮於無塵室內之環境中的含Si有機物主要為三聚物(D3)至七聚物(D7)，係以分子量為200~800左右之分子為主。認為剛以酸或鹼處理後之化合物半導體基板之表面活化，懸浮在環境中之物質非常容易吸附。尤其是關於殘留於界面之Si，認為含Si有機物之結構具有易於吸附於表面之性質。
由於含Si有機物之分子量為200~800左右，分子量相對較大，因此推測其容易將剛洗淨後吸附於表面之丙酮或乙醇等質量數較小之分子置換而吸附於表面。
進而，由於含Si有機物相對耐熱性較高，因此認為，於在磊晶成長前含Si有機物存在於基板表面之情形時，其難以於在即將進行磊晶成長前於磊晶爐內進行熱清洗時分解，容易殘留於磊晶層與基板之界面。
因此，本發明者等人考慮，若可於懸浮於環境中之含Si有機物到達至表面之前，藉由較含Si有機物重、容易密接於化合物半導體基板表面、且藉由形成磊晶膜時之加熱可簡便地使之飛散之物質形成表面層，是否可避免產生HEMT製作後之電性特性異常，並反覆努力進行試製，結果發現本發明。
本發明之化合物半導體基板之洗淨方法之特徵在於：利用酸或鹼等洗淨後，用超純水進行沖洗並乾燥，其後在最終步驟中，於非離子系界面活性劑中浸漬之後加以乾燥。本發明者等人發現，利用酸或鹼洗淨後以陰離子系界面活性劑處理後的化合物半導體基板表面表現出親水性，然以非離子系界面活性劑處理之情形時，化合物半導體基板表面表現出疏水性。
非離子系界面活性劑之親水基與陰離子系界面活性劑或陽離子系界面活性劑不同，並非一個界面活性劑之分子帶有正電或負電，而是具有如下特徵：於界面活性劑之分子中通常稱作親水基之部位即具有碳、氧與碳之鍵之部位(-C-O-C-)，水分子藉由氫鍵結從而形成親水基。總而言之，在長分子之一側具有多個碳與氧之鍵係該等非離子系界面活性劑之特徵。可認為藉由於基板上附著非離子系界 面活性劑而表現出疏水性，係由於基板表面與非離子系界面活性劑之親水基部分藉由氫鍵結，由於進行氫鍵結之鍵結鍵較多，因此可期待較通常之附著牢固之結合。
非離子系界面活性劑之分子量較佳為700以上2000以下，由於此種界面活性劑可相對容易地獲得，因此於工業上亦有效。又，較佳為於pH值為2以上7以下之弱酸性條件下進行處理。藉由最後於界面活性劑中浸漬之後加以乾燥，則如圖2A所示般，於化合物半導體基板1之表面形成一層界面活性劑之層20。
以上之說明中，係揭示使用非離子系界面活性劑之例，但並不一定限定於使用非離子系界面活性劑進行處理。只要為分子量700以上之有機物，則可獲得相同之效果。即，本發明之化合物半導體基板之特徵在於：至少1個主面經鏡面研磨，且該鏡面研磨面由含有氫(H)、碳(C)及氧(O)之有機物被覆。
利用本發明之表面處理方法所得之基板較佳為被覆於表面的含有氫(H)、碳(C)及氧(O)之有機物(界面活性劑)之層的厚度為1.5 nm以上3.0 nm以下。由於界面活性劑主要由單鍵所形成，因此非常容易分解。因此，界面活性劑可藉由100℃以上之加熱而簡便地分解並成為氣體而消散。形成磊晶膜時，於MOCVD法等中，通常最初加熱至600~700℃，因此界面活性劑在此時成為氣體而消散，但為防止加熱時之表面粗糙，以不加熱至成長溫度即550℃以上為宜。本發明中被覆於表面之有機物層就在成長溫度 550℃下容易成為氣體而消散之方面而言亦較佳。
利用本發明之處理方法所得之基板之表面較佳為藉由使用69 Ga+作為一次離子之TOF-SIMS(time-of-flight secondary ion mass spectrometry，飛行時間-二次離子質譜分析)分析測得之質量數31之陽離子(CH3O+)之訊號以相對強度計為2.4×10-3以上。
較佳為藉由使用69 Ga+作為一次離子之TOF-SIMS分析測得之質量數73之陽離子(C3H5O2 +)訊號以相對強度計為3.2×10-4以上。
較佳為藉由使用69 Ga+作為一次離子之TOF-SIMS分析測得之質量數31之陽離子(CH3O+)之相對強度為標準洗淨之化合物半導體基板之該相對強度的2.0倍以上。
較佳為藉由使用69 Ga+作為一次離子之TOF-SIMS分析測得之質量數73之陽離子(C3H5O2 +)之相對強度為標準洗淨之化合物半導體基板之該相對強度的4.1倍以上。
利用本發明之處理方法所得之基板之表面之特徵在於，藉由入射X射線能量365 eV、光電子掠出角度90度(自相對於晶圓表面垂直之方向掠出光電子)之放射光XPS(X-ray photoelectron spectroscopy，X射線光電子光譜法)分析，於相對於C1s：285 eV之波峰靠1.5±0.5 eV高能量側檢測出波峰。
較佳為上述高能量側之波峰之積分強度為上述285 eV附近之波峰之積分強度的0.25倍以上。
利用本發明之處理方法所得之基板之特徵在於：其係至 少1個主面經鏡面加工之化合物半導體基板，且於不進行成長前之熱清洗之情況下，於成長溫度550℃下成長之磊晶膜與上述化合物半導體基板之界面的矽(Si)量以SIMS之深度方向分析之峰值濃度計為2×1017 atoms/cm3以下。
根據本發明，即便使用經長時間保管之化合物半導體基板形成磊晶膜，亦不會產生電性特性異常。
本發明之化合物半導體基板之洗淨方法之特徵在於：在最終步驟中，於含有包含氫(H)、碳(C)及氧(O)之有機物的溶液(非離子系界面活性劑)中浸漬後，進行乾燥。該最終步驟之前之洗淨方法利用與先前相同之方法進行即可。典型的是如圖3所示，晶圓洗淨液(有機鹼溶液)→超純水沖洗→晶圓洗淨液→超純水沖洗→酸洗淨→超純水沖洗→超純水沖洗→乾燥之步驟後，最後界面活性劑→超純水沖洗後，進行乾燥。又，亦可不進行中間之乾燥，晶圓洗淨液(有機鹼溶液)→超純水沖洗→晶圓洗淨液→超純水沖洗→酸洗淨→超純水沖洗→超純水沖洗→界面活性劑→超純水沖洗後，進行乾燥。
進而，藉由使用低濃度之界面活性劑水溶液，亦可省去界面活性劑處理後之超純水沖洗。具體而言，亦可為晶圓洗淨液(有機鹼溶液)→超純水沖洗→晶圓洗淨液→超純水沖洗→酸洗淨→超純水沖洗→超純水沖洗→界面活性劑後，進行乾燥。或者，亦可為晶圓洗淨液(有機鹼溶液)→ 超純水沖洗→晶圓洗淨液→超純水沖洗→酸洗淨→超純水沖洗→超純水沖洗→乾燥之步驟後，最後界面活性劑後，進行乾燥。
作為洗淨方式，可採取將加入有洗淨液、超純水、界面活性劑之洗淨槽並列放置，將化合物半導體基板依序在槽中進行處理，最後藉由利用高速旋轉時之離心力的旋轉乾燥等進行乾燥的方式。又，亦可採用將每一片基板保持為水平並使之旋轉，使用界面活性劑或超純水進行處理，最後藉由高速旋轉使之乾燥的單片式。或者，亦可採用於以批次式實施超純水沖洗後，自加入有界面活性劑之純水中提起並進行乾燥之方式。
利用各種方法對藉由以上之方式洗淨的化合物半導體基板之表面狀態進行研究。其中之一為TOF-SIMS分析。使用美國Physical Electronics公司製造之TOF-SIMS裝置(TRIF II)，照射69 Ga+作為1次離子，利用飛行時間(Time-of-Flight)型之質譜分析儀對正電荷之二次離子進行檢測。檢測質量數範圍為0.5~2000。然而，於TOF-SIMS分析中，由於藉由Ga+一次離子照射而產生附著分子分解，係對分解後之分子種類進行檢測，因此質量數1000以上之分子種類的檢出量非常少。
以在質量數1至1000之範圍內檢測出之正電荷之二次離子之計數的合計為分母，目標之各質量數之計數為分子而求出相對強度，對該相對強度進行比較。
其結果，可知附著於表面之Si量較少、薄片電阻為高電 阻者中，質量數31之陽離子(CH3O+)訊號之相對強度為2.4×10-3以上。又，可知質量數73之陽離子(C3H5O2 +)訊號之相對強度為3.2×10-4以上。
又，對藉由先前之洗淨方法(標準洗淨)而洗淨之化合物半導體基板同樣地進行TOF-SIMS分析，且對結果進行比較，結果於質量數31之訊號之相對強度方面，本發明為標準洗淨製品之2.0倍以上。又，於質量數73之訊號之相對強度方面，本發明為標準洗淨製品之4.1倍以上。此處所謂之「標準洗淨製品」，係指依照例如圖3中作為先前之製程而示出之步驟(或者，例如後述之實施例1所示之標準洗淨)而洗淨之基板。
作為其他分析方法，進行將放射光作為入射光之XPS分析。於入射X射線能量365 eV、光電子掠出角度90度之條件下，將C1s之低能量側之波峰設為285 eV而校正橫軸之情形時，標準洗淨製品僅檢測出上述285 eV之波峰，於本發明之洗淨製品之情形時，於1~2 eV高能量側亦檢測出波峰。
可知，若相對於上述285 eV之波峰之積分強度，上述高能量側之波峰之積分強度為0.25倍以上，則Si之附著量較少，薄片電阻為高電阻。
作為含有表面處理所使用之包含氫(H)、碳(C)及氧(O)之有機物之溶液之代表的非離子系界面活性劑，可列舉分子量700~2000之聚氧伸烷基烷基醚、聚氧乙烯烷基醚、聚氧乙烯烷基苯醚等高級醇系或烷酚系等。
又，作為非離子系界面活性劑，亦可使用脂肪酸系。作為脂肪酸系界面活性劑，可列舉：蔗糖脂肪酸鹽/酯、山梨醇酐脂肪酸酯、聚氧乙烯山梨醇酐脂肪酸酯、聚氧乙烯脂肪酸酯、烷醇醯胺等。
非離子系界面活性劑之分子量較佳為700~2000。若分子量較小，則由於懸浮於空氣中之矽氧烷於分子量方面變大，因此界面活性劑由分子量較大之矽氧烷置換之可能性變大。另一方面，若分子量增大，則難以結合於化合物半導體基板表面，因此難以形成所需厚度之膜。因此，分子量最合適為800~2000。
界面活性劑之溶液之pH值較佳為弱酸性。若酸性較強，則於處理時微粒易附著於表面。因此，pH值較佳為2~7。調整pH值可使用鹽酸、硝酸等無機酸，或檸檬酸、蘋果酸、醋酸等有機酸。
於界面活性劑中之浸漬時間只要為10秒以上，則並無特別限定，但若時間變長，則於經濟方面不利。若未達10秒，則所形成之界面活性劑之層之厚度不充分。
於不對藉由本發明處理所得之化合物半導體基板進行成長前之高溫熱清洗之情況下，於成長溫度550℃下成長之磊晶膜與上述化合物半導體基板之界面的SIMS分析中矽(Si)峰值濃度為2×1017 atoms/cm3以下。
[實施例1]
準備GaAs基板。GaAs基板係藉由VB法(Vertical Bridgman Method，垂直型布裏奇曼法)(垂直型晶舟法)而 製造，係摻碳量為1×1015~2×1016/cm3、結晶中之氧為5×1016~5×1017/cm3、結晶缺陷EPD(Etch Pit Density，蝕刻坑密度)為1000/cm2以下、比電阻為1×107 Ω cm~6×108 Ω cm之半絕緣性者，準備直徑4英吋之基板。
關於基板面方位，係使用通常用於電子器件用途之MOCVD磊晶的(100)2°偏離基板(面方位公差±0.5°)。再者，作為MOCVD用基板，可使用(100)±0.5°基板、或(100)0.05°~2°偏離基板等根據MOCVD之條件或器件性能而自(100)偏離之基板，本發明之利用非離子系界面活性劑進行之處理無論為何種基板均可獲得同樣之效果。
又，於結晶為多晶之情形時，由於雜質沿晶界集中，因此若於其上製作器件，則存在電流於晶界部分流通之情形，因此結晶必需為單晶。又，若基板之比電阻未達1×107 Ωcm，則施加電壓時，電流越過約1 μm厚之高純度GaAs層而洩漏至基板中，因此HEMT用之磊晶基板中，基板之比電阻亦重要，必需為1×107 Ωcm以上。
另一方面，於例如即便為GaAs之高速器件的HBT(heterojunction bipolar transistor，異質接面雙極電晶體)中，由於在半絕緣基板上形成濃度1×1018 atoms/cm3左右之n型集電層，因此即便與基板之界面的雜質為1×1018 atoms/cm3左右亦不會成為問題。
對GaAs基板之表面進行鏡面研磨加工後，進行標準洗淨，其後使用批次式之洗淨裝置，參照圖4，於分子量700~900之非離子系界面活性劑A、分子量800~1200之非離 子系界面活性劑B、分子量800~1000之非離子系界面活性劑C(聚氧伸烷基烷基醚)的0.1~3 vol%水溶液中浸漬5~120秒(處理時間)後，適當地利用超純水沖洗特定時間(沖洗時間(秒))，其後進行旋轉乾燥。將於界面活性劑中浸漬後之基板與未經浸漬之基板放入至通常之晶圓托盤(wafer tray)中進行氮氣置換後，裝入至不透過氧或水分之潔淨之袋中密封而保管。保管方法與場所全部相同。再者，晶圓托盤、袋係使用不含有機Si化合物(矽氧烷)者(矽氧烷之逸氣量<0.01 μg/g)。再者，晶圓托盤、袋之逸氣分析，係分別裁剪為較細後，利用GC-MS(gas chromatograph-mass spectrometry，氣相層析-質譜法)對加熱至40℃而產生之物質進行分析。
再者，此處所進行之所謂標準洗淨，係將表面研磨加工為鏡面後進行之一般之洗淨方法，具體而言係使用以下之方法。
(1)在室溫(25℃)下於四甲基氫氧化銨0.5 vol%水溶液中浸漬5分鐘；(2)超純水沖洗3分鐘；(3)在室溫(25℃)下於四甲基氫氧化銨0.5 vol%水溶液中浸漬5分鐘；(4)超純水沖洗3分鐘；(5)在室溫(25℃)下於pH值為5之硝酸酸性水溶液中浸漬3分鐘； (6)超純水沖洗3分鐘、兩次；(7)離心甩除乾燥。
但是，亦可使用通常已知之其他洗淨方法。
乾燥後，立即測定界面活性劑之層之厚度。界面活性劑之層之厚度可利用橢圓偏光計(RUDOLPH AUTO ELIV)進行測定。橢圓偏光計之參數如下：測定光波長為632.8 nm，基板折射率為3.857，基板衰減率為0.217，為便於計算，將界面活性劑之層之折射率固定為1.8。但是，於附有界面活性劑之層之基板表面，在界面活性劑之層下存在基板之自然氧化膜之層。該自然氧化膜之層為0.7 nm左右，但橢圓偏光計就精度方面而言，要藉由對較薄之自然氧化膜與其上之較薄之界面活性劑之層之厚度進行測定、分析而將其等分離非常困難，因此本發明中係計算將自然氧化膜與界面活性劑之層兩者合併之狀態下的膜(層)之厚度作為「膜厚」。於無界面活性劑之情形時，所謂界面活性劑層之膜厚，係指該自然氧化膜之厚度。
保管20日後，自密封之袋中取出，利用MOCVD法於各基板上形成磊晶膜。磊晶成長係使用通用之MOCVD爐，不進行成長前之高溫熱清洗，於成長溫度550℃下形成1 μm之非摻雜之GaAs磊晶膜，然後對測定各基板之薄片電阻進行。又，使用SIMS，對非摻雜磊晶膜(磊晶膜)與基板之界面的Si量進行測定。將該等之結果示於表1。
由表1可知，經於界面活性劑中浸漬者之中，界面活性劑之層之厚度超過1.50 nm之基板的薄片電阻為10.0×103 Ω/□以上之高電阻。未於界面活性劑中浸漬之先前製品之薄片電阻為5.6×103 Ω/□以下，電阻值降低。
使用SIMS對磊晶膜與基板之界面的Si量進行測定，結果經於界面活性劑中浸漬者之中，界面活性劑之層之厚度以膜厚之值計超過1.50 nm者，其峰值濃度為2.0×1017 atoms/cm3以下，污染非常少。未於界面活性劑中浸漬之先前製品中，亦有大幅超過5×1017 atoms/cm3者，可觀察到明顯之差異。
界面活性劑之層之厚度以膜厚之值計未達1.5 nm時，磊晶膜與基板之界面的Si量與先前製品相比，並未減少那麼多，薄片電阻值亦未表現出那麼高之值，界面活性劑之層之效果較少。另一方面，若膜厚達到1.5 nm以上，則薄片電阻值充分提高，但若超過3.0 nm，則磊晶成長前之基板之表面白濁，或較厚之界面活性劑之層在向磊晶成長溫度加熱之過程中難以蒸散，於磊晶膜之表面產生凹凸。因此，界面活性劑之層之厚度以膜厚之值計較佳為1.5 nm以上3.0 nm以下。尤其是為1.5 nm~2.0 nm之情形時，Si污染較少，並且因磊晶成長時膜之分解(蒸散)不足導致碳、氧殘留於界面而引起污染之可能性非常小，故而較佳。
又，由於界面活性劑之層之厚度可藉由橢圓偏光計而簡 便地測定，且可根據其厚度而推算磊晶成長後之界面的Si量，因此可更確實地管理基板品質。再者，於化合物半導體基板之標準洗淨中，剛洗淨後之基板表面之自然氧化膜尚處於不穩定之狀態，經1週左右變成穩定之氧化膜，於此期間基板表面之膜厚增加0.3 nm左右。如本發明所述，即便形成有界面活性劑之層之基板，與剛塗佈界面活性劑後之膜厚相比，經時變化1週後之膜厚亦增加0.3 nm左右。
使用以與表1之No.16、17、19、20、27、28完全相同之方式進行洗淨、保管後之其他基板，對基板表面進行TOF-SIMS分析。各基板各分析兩片。
TOF-SIMS分析中，對如表2所示之質量數之陽離子進行檢測。將檢測離子之計數示於表2。本發明製品中，雖然於基板之表面被覆有如圖5所示之界面活性劑，但於TOF-SIMS分析之結果中，並未檢測出如圖5所示的原來之高分子量之離子，而檢測出包含C、H與O之複數種有機物離子。認為其原因大概在於，測定時作為一次離子而照射之69 Ga+導致表面之界面活性劑之鍵部分切斷。
將以亦包含所檢測出的雖未記載於表2中之計數較小之離子種類在內的質量數1至1000為止之全部計數之合計為分母，以目標之各離子之計數為分子的相對強度示於表3。
根據TOF-SIMS分析之結果，將以包含C、H與O之有機物離子而檢測出之質量數下的相對強度與表面之Si量(磊晶膜/基板界面之Si峰值濃度)之關係示於圖6及圖7。
由表3可知，本發明製品中含有H、C與O之有機物之檢出量較多。例如，根據圖6，表面之Si峰值濃度為2×1017以下之情形係質量數31之訊號之相對強度為2.4×10-3以上之情形。根據圖7可知，若為質量數73之訊號之相對強度，則係3.2×10-4以上之情形。
又，將本發明製品與標準洗淨製品進行比較，則可知Si峰值濃度為2×1017以下之情形，係質量數31之訊號之相對強度為標準洗淨製品(No.27)的2.0倍以上之情形。若為質量數73之訊號，則為4.1倍以上。再者，標準洗淨時，表面未經長鏈之C被覆，因此對矽氧烷不具有耐受力，雖藉由TOF-SIMS所得的質量數31、73等之相對訊號強度顯示大致相同的較低之數值，但環境中之矽氧烷變得不均勻，界面Si量對此敏感地變化。
進而，使用以與No.16、17、27(標準洗淨製品)相同之方式進行洗淨、保管後之其他基板，進行放射光XPS分析。光源係使用Kyushu Synchrotron Light Research Center之光束線(BL12)，於入射X射線能量365 eV、通能(Pass Energy)11.75 eV、釋出電子之掠出角度90°之條件下進行分析。
將XPS光譜匯總示於圖8。可知，本發明製品中，於較285 eV之C1s之波峰1~2 eV高能量側存在波峰。Si量越少之基板則高能量側之波峰越高。根據該等光譜對285 eV之波峰之積分強度與高能量側之波峰之積分強度進行比較，可知為使Si峰值濃度為2×1017以下，根據圖9，只要高能量側之波峰之積分強度為285 eV之波峰之積分強度的0.25倍以上即可。
[實施例2]
準備GaAs基板。GaAs基板係藉由VGF法(Vertical Gradient Freeze Method，垂直型梯度凝固法)(垂直型晶舟 法)而製造，係摻碳量為1×1015~2×1016/cm3、結晶中之氧為5×1015~5×1016/cm3、結晶缺陷EPD(Etch Pit Density)為500/cm2以下、比電阻為1×107~1×108 Ω cm之半絕緣性者，準備直徑6英吋之基板。關於基板面方位，使用(100)2°偏離基板(面方位公差±0.5°)。
對GaAs基板之表面進行鏡面研磨加工後，以與實施例1相同之標準洗淨液進行批次式洗淨，並暫時將基板乾燥。其後，使用單片方式之裝置，於10~60秒、轉速200~1000 rpm之條件下，對每一片基板旋轉塗佈將分子量800~1000之非離子系界面活性劑(聚氧伸烷基烷基醚)之30 vol%之水溶液進一步稀釋成為0.35~5 vol%的溶液後，以2000 rpm之高速旋轉乾燥35秒。
以單片方式進行塗佈之情形時，表面係塗佈非離子系界面活性劑之水溶液，但若繞回至背面側，則成為背面混濁之原因，因此利用超純水將背面側洗淨。進而，乾燥時為提高背面之乾燥性，自背面側將氮氣噴霧而促進乾燥。其後，以與實施例1相同之方式，使用橢圓偏光計對界面活性劑之層之厚度進行測定。
將該等基板放入至潔淨之PP(聚丙烯)製晶圓托盤中進行氮氣置換後，裝入至不透過氧或水分之潔淨之袋中密封而保管。該等之保管方法及保管場所與實施例1相同。
保管20日後，自密閉之袋中取出，以與實施例1相同之方式，利用MOCVD法於各基板上形成1 μm之非摻雜GaAs磊晶膜。形成磊晶膜後，對各基板之薄片電阻進行測定。 又，使用SIMS，對磊晶膜與基板之界面的Si量進行測定。將該等之結果示於表4。
由表4可知，藉由單片方式塗佈界面活性劑之情形時，薄片電阻亦為10×103 Ω/□以上之高電阻，界面之Si峰值濃度亦為2×1017 atoms/cm3以下。又，剛洗淨後界面活性劑層之膜厚以有效數位1位計，在1.5 nm至3.0 nm之範圍內。
[實施例3]
準備GaAs基板。GaAs基板係藉由VGF法(垂直型晶舟法)而製造，係摻碳量為1×1015~2×1016/cm3、比電阻為1×107~5×108 Ω cm之半絕緣性者，準備直徑6英吋之基板。關於基板面方位，係使用(100)2°偏離基板(面方位公差±0.3°)。
對GaAs基板之表面進行鏡面加工後，以標準洗淨液進行批次式洗淨，乾燥時實施除水乾燥。具體而言，以下述流程進行處理：晶圓洗淨液(有機鹼溶液)→超純水沖洗→晶圓洗淨液→超純水沖洗→酸洗淨→超純水沖洗→超純水沖洗→除水乾燥(界面活性劑處理)。利用標準洗淨液之洗淨時，有機鹼溶液係使用四甲基氫氧化銨，酸洗淨係使用0.1%鹽酸，除此以外與實施例1相同。
除水乾燥時，係使用將分子量800~1100之非離子系界面活性劑(聚氧乙烯壬基苯醚)之濃度30 vol%之水溶液進一步稀釋為0.5%之溶液，利用高純度氮氣將乾燥機之上部環境淨化。將化合物半導體基板於加入有上述水溶液之乾燥槽中浸漬2分鐘後，緩慢地以特定之速度提起且使之乾燥。即，提起且乾燥時，於化合物半導體基板之表面形成非離子系界面活性劑之膜，非離子系界面活性劑之親水基(氫 鍵結之部分)與基板表面藉由氫而鍵結，故而於基板表面側排列有非離子系界面活性劑疏水基，因此基板表面表現出疏水性。故而，基板自水溶液離開進入至氮氣環境中時，水立即自基板表面除去，因此若以此狀態緩慢地提起基板，則一面於基板表面形成界面活性劑之層，一面將基板表面乾燥。關於以如上方式處理所得的基板表面之界面活性劑之層的厚度，以橢圓偏光計之膜厚計為2.0 nm。
將該等基板放入至潔淨之PP(聚丙烯)製晶圓托盤中進行氮氣置換後，裝入至不透過氧或水分之潔淨之袋中密封而保管。該等之保管方法及保管場所與實施例1相同。
保管20日後，自密閉之袋中取出，以與實施例1相同之方式，利用MOCVD法形成磊晶膜。形成磊晶膜後，對基板之薄片電阻進行測定。其結果，薄片電阻為9.9×104 Ω/□之高電阻。
使用SIMS對磊晶膜與基板之界面的Si峰值濃度進行測定之結果，界面之Si峰值濃度為1.1×1017 atoms/cm3。
[實施例4]
準備GaAs基板。GaAs基板係藉由VB法(垂直型晶舟法)而製造，係與實施例2同樣地摻雜碳，結晶中之氧為1×1016~1×1017/cm3、結晶缺陷EPD(Etch Pit Density)為1000/cm2以下、比電阻為0.5×108~2.0×108 Ωcm之半絕緣性者，準備直徑6英吋之基板。關於基板面方位，係使用(100)2°偏離基板(面方位公差±0.5°)。
GaAs基板係由鑄錠(ingot)切斷為薄片並實施外周倒角 後，使用硬質研磨布進行兩面研磨，對表背兩面進行鏡面加工。進而使用硬質研磨布，對製作元件之面進行鏡面拋光研磨加工，拋光為表面粗糙度RMS為0.10 nm、平坦度TTV為1.5 μm後，以與實施例1相同之通常之標準洗淨液進行批次式洗淨，暫時將基板乾燥。
於上述標準洗淨後之48小時以內，將上述界面活性劑C之0.087 wt%之水溶液塗佈於GaAs基板之表面，以1000 rpm之轉速旋轉塗佈15秒後，以2000 rpm之高速旋轉乾燥35秒，以與實施例1相同之方式，使用橢圓偏光計對界面活性劑之層之厚度進行測定。此時，界面活性劑之原液係使用將C、H、O以外之雜質純化管理為50 ng/mm3以下者。
利用界面活性劑進行之處理，係使用將晶圓(基板)保持為水平的單片式之旋轉處理裝置，進行處理之環境之Si濃度係管理為未達0.5 μg/m3。具體而言，於空調系統中安裝用於去除環境中之含矽有機物(矽氧烷)的活性碳過濾器，且於進行塗佈之處理室中安裝無Si污染之氟樹脂製之ULPA過濾器(Ultra Low Penetration Air Filter，超低滲透率空氣過濾器)，塵粒濃度變為未達1個/ft3。晶圓(基板)係由外周的3處聚醯亞胺樹脂製之銷(pin)支持，以來自外周部之污染達到最小限度之方式而配置。
於界面活性劑處理過程中，自背面側供給超純水，防止界面活性劑繞回至背面。於乾燥過程中，自背面噴嘴噴出氮氣，加速背面之乾燥。藉此，可獲得附有下述膜之基 板，該膜具有表5之膜厚，且膜厚之面內分佈未達±0.3 nm、表面上直徑0.3 μm以上之異物數為50個以下(測定器中之邊緣部分即外周3 mm除外之整個晶圓面)，利用TXRF(Total Reflection X-ray Fluorescence Spectrometer，全反射X射線螢光光譜儀)分析所得之表面重金屬未達10×1010 atoms．cm2。再者，標準洗淨後之放置時間較長之情形時，表面產生氧化，藉此表面狀態自剛洗淨後之親水性表面轉變為疏水性表面，因此界面活性劑之吸附惡化，難以於表面形成膜，並且環境中之Si吸附於表面，故而表面之Si量不會充分降低。因此，較理想為於標準洗淨後之48小時以內、儘可能於24小時以內進行處理。表面異物數係藉由Tencor公司製造之Surfscan 6220進行測定。表面異物會成為形成磊晶膜後之缺陷，因此較少為佳。表面之重金屬於形成磊晶膜前之加熱時難以蒸發，因此若重金屬較多，則會由此導致產生界面處之洩漏。因此，較理想為重金屬為至少50×1010 atoms/cm2以下，儘可能為10×1010 atoms/cm2以下。
將該等基板放入至潔淨之PP(聚丙烯)製晶圓托盤中進行氮氣置換後，裝入至不透過氧或水分之潔淨之袋中密封而保管。關於保管容器，係使用實施例1之矽氧烷之逸氣量<0.01 μg/g，並且總逸氣量<0.5 μg/g之托盤。逸氣量較多之情形時，由於會對表面造成污染而成為膜厚不均之原因。
對界面活性劑處理後之保管時間變更之基板，以與實施 例1相同之方式，利用MOCVD法形成磊晶膜，對磊晶膜與基板之界面的Si量及薄片電阻進行測定。將其結果示於表5。可知，僅進行先前之洗淨之情形時，存在若保管時間變長則界面Si量增加、薄片電阻降低之傾向，與此相對，增加界面活性劑處理之情形時，即便保管時間為90日之較長時間，界面Si量亦抑制為較低，薄片電阻亦維持為超過測定裝置之測定極限的高電阻。
本發明中，認為由於含有Si之雜質於基板表面之附著較少，因此可抑制於該雜質蒸發時產生之表面粗糙，抑制界面之結晶性或平坦性惡化，藉此可提高器件特性。因此，本發明中，即便進行低溫清洗而形成磊晶膜，亦可減少洩漏電流，故可縮短生產時間，並降低清洗中消耗之原料氣體即胂(arsine)之消耗量，成本降低之優點較大。再者，由表5可知，本發明中，磊晶/基板界面之O與C之量亦較低。使用n型基板，製作電流自磊晶表面向基板背面流動之元件之情形時，可抑制界面之載子減少，從而可抑制動作電壓上升。又，使用半絕緣性基板製作電子元件之情形時，可抑制後柵效應(back-gating effect)或旁柵效應(side-gating effect)，改善高頻特性。如此，可期待界面Si量之 減少效果，並且亦可期待降低其他雜質之效果。
[產業上之可利用性]
根據本發明，可提供一種即便長時間保管，亦不易產生電性特性異常，可低成本地供給HEMT用之磊晶成長的半絕緣性化合物半導體基板。
1‧‧‧半絕緣性GaAs基板
2‧‧‧i-GaAs層(高純度磊晶層)
3‧‧‧n-AlGaAs層(電子供給層)
4‧‧‧源極電極
5‧‧‧閘極電極
6‧‧‧汲極電極
11‧‧‧正常之電流之流動
12‧‧‧異常之電流之流動
20‧‧‧界面活性劑
21‧‧‧有機污染
圖1係HEMT之說明圖。
圖2A表示於化合物半導體基板之表面形成有界面活性劑之層之狀態。
圖2B係表面污染之模型。
圖3表示先前之表面處理步驟與本發明之表面處理步驟。
圖4表示非離子系界面活性劑之一例。
圖5表示非離子系界面活性劑之另一例。
圖6表示質量數31之陽離子(CH3O+)之相對強度與界面Si峰值濃度之關係。
圖7表示質量數73之陽離子(C3H5O2 +)之相對強度與界面Si峰值濃度之關係。
圖8表示放射光XPS光譜之一例。
圖9表示由放射光XPS測定計算出之積分強度與界面Si濃度之關係。
1‧‧‧半絕緣性GaAs基板
20‧‧‧界面活性劑

Claims (10)

  1. 一種化合物半導體基板，其特徵在於：其係至少1個主面經鏡面研磨者，且該鏡面研磨面由含有氫(H)、碳(C)及氧(O)之有機物被覆，上述所被覆之有機物藉由橢圓偏光計所測定之膜厚為1.5nm以上3.0nm以下。
  2. 如請求項1之化合物半導體基板，其中上述有機物之分子量為700以上2000以下。
  3. 如請求項1之化合物半導體基板，其中上述有機物為非離子系界面活性劑。
  4. 如請求項1至3中任一項之化合物半導體基板，其中藉由使用69 Ga+作為一次離子之TOF-SIMS分析測得之質量數31之陽離子(CH3O+)訊號以相對強度計為2.4×10-3以上。
  5. 如請求項1至3中任一項之化合物半導體基板，其中藉由使用69 Ga+作為一次離子之TOF-SIMS分析測得之質量數73之陽離子(C3H5O2 +)訊號以相對強度計為3.2×10-4以上。
  6. 如請求項1至3中任一項之化合物半導體基板，其中藉由使用69 Ga+作為一次離子之TOF-SIMS分析測得之質量數31之陽離子(CH3O+)相對強度為標準洗淨之化合物半導體基板之該相對強度的2.0倍以上。
  7. 如請求項1至3中任一項之化合物半導體基板，其中藉由使用69 Ga+作為一次離子之TOF-SIMS分析測得之質量數73之陽離子(C3H5O2 +)相對強度為標準洗淨之化合物半導體基板之該相對強度的4.1倍以上。
  8. 如請求項1至3中任一項之化合物半導體基板，其中藉由入射X射線能量365eV、掠出角度90度之放射光XPS分析，於相對於C1s：285eV之波峰靠1.5±0.5eV高能量側檢測出波峰。
  9. 如請求項8之化合物半導體基板，其中上述高能量側之波峰之積分強度為上述285eV附近之波峰之積分強度的0.25倍以上。
  10. 一種化合物半導體基板，其特徵在於：其係至少1個主面經鏡面加工者，且於成長溫度550℃下成長之磊晶膜與上述化合物半導體基板之界面的矽(Si)峰值濃度為2×1017cm-3以下。
TW101117472A 2011-05-18 2012-05-16 Compound semiconductor substrate TWI556288B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011110980 2011-05-18

Publications (2)

Publication Number Publication Date
TW201250794A TW201250794A (en) 2012-12-16
TWI556288B true TWI556288B (zh) 2016-11-01

Family

ID=47174341

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106115883A TWI625768B (zh) 2011-05-18 2012-05-16 Compound semiconductor substrate
TW105127772A TWI588876B (zh) 2011-05-18 2012-05-16 Compound semiconductor substrate
TW101117472A TWI556288B (zh) 2011-05-18 2012-05-16 Compound semiconductor substrate

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW106115883A TWI625768B (zh) 2011-05-18 2012-05-16 Compound semiconductor substrate
TW105127772A TWI588876B (zh) 2011-05-18 2012-05-16 Compound semiconductor substrate

Country Status (6)

Country Link
US (1) US9000567B2 (zh)
JP (5) JP6070548B2 (zh)
CN (2) CN107039516B (zh)
DE (2) DE112012002127B4 (zh)
TW (3) TWI625768B (zh)
WO (1) WO2012157476A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012002127B4 (de) * 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats
JP6296001B2 (ja) * 2015-05-20 2018-03-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及び評価方法
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN107039244B (zh) * 2017-04-14 2020-02-21 广东先导先进材料股份有限公司 半导体晶片的处理工艺
EP3514266A4 (en) * 2017-05-26 2022-05-11 Sumitomo Electric Industries, Ltd. GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE AND GROUP III-V COMPOSITE SEMICONDUCTOR SUBSTRATE WITH EPITAXIAL LAYER
US10822722B2 (en) * 2017-07-04 2020-11-03 Sumitomo Electric Industries, Ltd. Gallium arsenide crystal body and gallium arsenide crystal substrate
JP6983570B2 (ja) * 2017-08-01 2021-12-17 株式会社サイオクス 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JP6512369B1 (ja) * 2017-09-21 2019-05-15 住友電気工業株式会社 半絶縁性化合物半導体基板および半絶縁性化合物半導体単結晶
JP6508431B1 (ja) 2017-09-21 2019-05-08 住友電気工業株式会社 半絶縁性ヒ化ガリウム結晶基板
JP6530125B1 (ja) * 2018-04-27 2019-06-12 住友化学株式会社 光学フィルム
WO2022070969A1 (ja) * 2020-09-30 2022-04-07 株式会社フジミインコーポレーテッド 酸化ガリウム基板用洗浄剤
JP7327714B1 (ja) * 2022-09-16 2023-08-16 住友電気工業株式会社 ヒ化ガリウム単結晶基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151304A (ja) * 1992-11-13 1994-05-31 Toshiba Corp 化合物半導体ウェーハ
JP2001053011A (ja) * 1999-06-02 2001-02-23 Japan Energy Corp 化合物半導体ウエーハ及びこれを用いた半導体デバイス
US20070207615A1 (en) * 2006-03-03 2007-09-06 Toshiba Ceramics Co., Ltd. Hydrophilicity treatment method of a silicon wafer
TW201005443A (en) * 2008-03-10 2010-02-01 Asahi Kasei Emd Corp Photosensitive polyorganosiloxane composition
TW201112312A (en) * 2009-09-30 2011-04-01 Sumitomo Electric Industries Iii nitride semiconductor substrate, epitaxial substrate, and semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126838A (ja) 1983-12-13 1985-07-06 Mitsubishi Monsanto Chem Co ひ化ガリウム単結晶ウエハの洗滌液および洗滌方法
JP3502651B2 (ja) * 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
JPH07211688A (ja) 1993-05-17 1995-08-11 Japan Energy Corp 化合物半導体基板の製造方法
JP2861776B2 (ja) * 1993-12-28 1999-02-24 日立電線株式会社 保護膜付き半導体ウェハ
JPH1012553A (ja) * 1996-06-20 1998-01-16 Hitachi Cable Ltd 化合物半導体ウェハ及びその製造方法
JPH1079363A (ja) 1996-09-03 1998-03-24 Hitachi Cable Ltd 化合物半導体ウエハの表面処理方法
JPH11126766A (ja) * 1997-10-24 1999-05-11 Hitachi Cable Ltd 半導体結晶ウエハの洗浄方法
JP3456446B2 (ja) 1999-05-28 2003-10-14 日立電線株式会社 半導体結晶ウエハの洗浄方法
JP3449474B2 (ja) * 2000-02-03 2003-09-22 日本電気株式会社 半導体基板の表面処理用組成物および表面処理方法
JP4821082B2 (ja) * 2000-03-21 2011-11-24 和光純薬工業株式会社 半導体基板洗浄剤及び洗浄方法
JP3498288B2 (ja) * 2001-01-16 2004-02-16 株式会社スーパーシリコン研究所 半導体ウエハ研磨方法
JP2003100671A (ja) * 2001-09-20 2003-04-04 Hitachi Cable Ltd 半導体結晶ウェハの研磨方法及び半導体結晶ウェハ
JP2003109930A (ja) * 2001-09-28 2003-04-11 Mitsubishi Chemicals Corp 半導体デバイス用基板の洗浄液及び洗浄方法
JP2004193407A (ja) * 2002-12-12 2004-07-08 Hitachi Cable Ltd 化合物半導体ウエハの洗浄方法
JP4350364B2 (ja) * 2002-12-12 2009-10-21 昭和電工株式会社 洗浄剤組成物、半導体ウェーハの洗浄方法および製造方法
CN100428419C (zh) * 2004-12-08 2008-10-22 中国电子科技集团公司第四十六研究所 一种砷化镓晶片清洗方法
JP4872246B2 (ja) * 2005-06-10 2012-02-08 住友電気工業株式会社 半絶縁性ＧａＡｓ基板及びエピタキシャル基板
CN1933096B (zh) * 2005-09-14 2010-04-21 中国科学院半导体研究所 一种低温晶片直接键合方法
JP5276281B2 (ja) * 2007-06-01 2013-08-28 住友電気工業株式会社 ＧａＡｓ半導体基板およびその製造方法
JP5471001B2 (ja) * 2009-04-20 2014-04-16 住友電気工業株式会社 インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
JP5635246B2 (ja) * 2009-07-15 2014-12-03 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板
DE112012002127B4 (de) * 2011-05-18 2022-10-27 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Verbindungshalbleitersubstrats

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151304A (ja) * 1992-11-13 1994-05-31 Toshiba Corp 化合物半導体ウェーハ
JP2001053011A (ja) * 1999-06-02 2001-02-23 Japan Energy Corp 化合物半導体ウエーハ及びこれを用いた半導体デバイス
US20070207615A1 (en) * 2006-03-03 2007-09-06 Toshiba Ceramics Co., Ltd. Hydrophilicity treatment method of a silicon wafer
TW201005443A (en) * 2008-03-10 2010-02-01 Asahi Kasei Emd Corp Photosensitive polyorganosiloxane composition
TW201112312A (en) * 2009-09-30 2011-04-01 Sumitomo Electric Industries Iii nitride semiconductor substrate, epitaxial substrate, and semiconductor device

Also Published As

Publication number Publication date
JP7060060B2 (ja) 2022-04-26
TWI588876B (zh) 2017-06-21
JP2021015999A (ja) 2021-02-12
JP2017152748A (ja) 2017-08-31
US9000567B2 (en) 2015-04-07
JPWO2012157476A1 (ja) 2014-07-31
DE112012002127T5 (de) 2014-02-13
JP2019117959A (ja) 2019-07-18
CN107039516B (zh) 2020-07-10
DE112012002127B4 (de) 2022-10-27
JP6070548B2 (ja) 2017-02-01
US20120292747A1 (en) 2012-11-22
JP2016195278A (ja) 2016-11-17
DE202012013658U1 (de) 2019-04-30
CN103460349A (zh) 2013-12-18
CN107039516A (zh) 2017-08-11
CN103460349B (zh) 2016-11-23
TW201250794A (en) 2012-12-16
WO2012157476A1 (ja) 2012-11-22
TWI625768B (zh) 2018-06-01
TW201729258A (zh) 2017-08-16
TW201705220A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
TWI556288B (zh) Compound semiconductor substrate
JP5471001B2 (ja) インジウムリン基板の製造方法、エピタキシャルウエハの製造方法、インジウムリン基板およびエピタキシャルウエハ
US20070207630A1 (en) Surface treatment method of compound semiconductor substrate, fabrication method of compound semiconductor, compound semiconductor substrate, and semiconductor wafer
US20210057527A1 (en) Group iii-v compound semiconductor substrate and group iii-v compound semiconductor substrate with epitaxial layer
WO2023139759A1 (ja) Ｉｉｉ－ｖ族化合物半導体単結晶基板およびその製造方法