TW201507201A - Ｌｅｄ用圖案晶圓、ｌｅｄ用磊晶晶圓及ｌｅｄ用磊晶晶圓之製造方法 - Google Patents

Ｌｅｄ用圖案晶圓、ｌｅｄ用磊晶晶圓及ｌｅｄ用磊晶晶圓之製造方法 Download PDF

Info

Publication number
TW201507201A
TW201507201A TW103118875A TW103118875A TW201507201A TW 201507201 A TW201507201 A TW 201507201A TW 103118875 A TW103118875 A TW 103118875A TW 103118875 A TW103118875 A TW 103118875A TW 201507201 A TW201507201 A TW 201507201A
Authority
TW
Taiwan
Prior art keywords
uneven structure
semiconductor layer
wafer
led
leds
Prior art date
Application number
TW103118875A
Other languages
English (en)
Other versions
TWI528585B (zh
Inventor
Jun Koike
Original Assignee
Asahi Kasei E Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei E Materials Corp filed Critical Asahi Kasei E Materials Corp
Publication of TW201507201A publication Critical patent/TW201507201A/zh
Application granted granted Critical
Publication of TWI528585B publication Critical patent/TWI528585B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Abstract

LED用圖案晶圓(10)係於主面之至少一部分具有包含實質上n次對稱之排列之凹凸結構A(20)，且凹凸結構A(20)之至少一部分係主面內之凹凸結構A(20)之排列軸A對於晶軸方向之旋轉偏移角Θ滿足0°<Θ≦(180/n)°，並且凹凸結構A(20)之凸部頂部係曲率半徑超過0之角部。於凹凸結構A(20)之上，將第1半導體層(30)、發光半導體層(40)及第2半導體層(50)以此順序積層，從而構成LED用磊晶晶圓(100)。可提供一種裂痕及內部量子效率IQE經改善之LED用圖案晶圓及LED用磊晶晶圓。

Description

LED用圖案晶圓、LED用磊晶晶圓及LED用磊晶晶圓之製造方法
本發明係關於一種LED用圖案晶圓、LED用磊晶晶圓及LED用磊晶晶圓之製造方法。
半導體發光元件晶片、例如LED晶片係一般而言藉由製造於LED用晶圓上使作為發光二極體結構之第1半導體層、發光半導體層、及第2半導體層依序積層成長而成之LED用磊晶晶圓，其後，於第2半導體層及第1半導體層之上分別形成電極，實施晶片化處理而製造。而且，將藉由自各半導體層注入之電洞與電子之再耦合而產生之發光光線擷取至LED晶片之外部，藉此，可視覺辨認LED之發光。再者，一般而言，採用可自第2半導體層上之透明電極側或LED用晶圓側擷取發光光線之結構，但亦可將LED用晶圓去除而自第1半導體層側擷取發光光線。
作為決定表示LED之效率之外部量子效率EQE(External Quantum Efficiency)之主要因素，可列舉電子注入效率EIE(Electron Injection Efficiency)、內部量子效率IQE(Internal Quantum Efficiency)及光擷取效率LEE(Light Extraction Efficiency)。其中，內部量子效率IQE係依存於因半導體結晶之晶格失配引起之錯位密度(例如，非專利文獻1)。光擷取效率LEE係藉由利用LED用圖案晶圓之凹凸結構之光散射，將半導體層內部之波導模式擾亂而得到改善(例如，專利文獻1)。進而，電子注入效率EIE可藉由降低第2半導體層與包含ITO、 ZnO、In2O3、或SnO2等氧化物之透明導電層之界面電阻而得到改善。
由以上說明之3個要素決定LED之外部量子效率EQE，但內部量子效率IQE係表示LED進行發光之效率其本身，且若於LED用圖案晶圓，成膜第1半導體層、發光半導體層及第2半導體層而製造LED用磊晶晶圓，則無法預見較大之改善。即，為了製造實現較高之外部量子效率EQE之LED，而必須至少改善內部量子效率IQE。
根據如此之背景，為較大地改善內部量子效率IQE，而提議有在LED用晶圓之表面預先設有凹凸結構之LED用圖案晶圓之在該凹凸結構上成膜半導體層而製造之LED(例如，參照非專利文獻2)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-200514號公報
[非專利文獻]
[非專利文獻1] IEEE photo. Tech. Lett.,20,13(2008)
[非專利文獻2] J. Appl. Phys.,103,014314(2008)
然而，於為了改善內部量子效率IQE而在LED用晶圓設置凹凸結構之情形時，存在半導體層之成長性不穩定，藉此，無法良好地利用半導體層進行凹凸結構之平坦化，從而於半導體層產生裂痕之類的問題。因產生如此之裂痕，而導致LED用磊晶晶圓之發光二極體特性較大地下降，並且LED晶片之缺陷率增加。
本發明係鑒於上述說明之問題點研製而成，其目的在於提供一種可將內部量子效率IQE經改善之半導體層抑制裂痕產生地成膜而成之LED用圖案晶圓、以及提供一種裂痕及內部量子效率IQE經改善之LED用磊晶晶圓及其製造方法。
本發明之LED用圖案晶圓之特徵在於：於主面之至少一部分具有包含實質上n次對稱之排列之凹凸結構A，且上述凹凸結構A之至少一部分係上述主面內之上述凹凸結構A之排列軸A對於LED用圖案晶圓晶軸方向之旋轉偏移角Θ滿足0°<Θ≦(180/n)°，並且上述凹凸結構A之凸部頂部係曲率半徑超過0之角部。
又，本發明之LED用磊晶晶圓之特徵在於：於LED用圖案晶圓之設置有上述凹凸結構A之上述主面上，將至少第1半導體層、發光半導體層及第2半導體層以此順序積層而成。
又，本發明之LED用磊晶晶圓之製造方法之特徵在於包含如下步驟：準備LED用圖案晶圓、光學檢查所準備之上述LED用圖案晶圓、以及使用經光學檢查之上述LED用圖案晶圓製造LED用磊晶晶圓。
根據本發明，利用LED用圖案晶圓之凹凸結構A將產生於半導體層之錯位分散化，且減小密度，藉此改善內部量子效率IQE。同時，可藉由將LED用圖案晶圓之晶軸與凹凸結構A之排列軸A之旋轉偏移角Θ設定為特定之範圍，而抑制在半導體層中產生之裂痕。即，可製造發光二極體特性良好之LED用磊晶晶圓。隨之，可高效率地製造外部量子效率EQE較高之LED晶片。
10、500‧‧‧LED用圖案晶圓(1)
20、601~608、720‧‧‧凹凸結構
30‧‧‧第1半導體層
31‧‧‧非摻雜第1半導體層
32‧‧‧摻雜第1半導體層
33‧‧‧緩衝層
40‧‧‧發光半導體層
50‧‧‧第2半導體層
60‧‧‧透明導電層
70‧‧‧陽極電極
80‧‧‧陰極電極
100、200、300‧‧‧LED用磊晶晶圓
400、600‧‧‧LED晶片
501‧‧‧凹凸結構G區域
502‧‧‧凹凸結構非G區域
702‧‧‧LED用晶圓
710‧‧‧LED用圖案晶圓(2)
703、705‧‧‧凸部
704、706‧‧‧凹部
841‧‧‧多邊形
A、L‧‧‧凹凸結構
AXa、AXa1、AXa2、AXa3‧‧‧排列軸
AXc、AXc1、AXc2、AXc3‧‧‧晶軸
h‧‧‧高度
Hbun‧‧‧距離
PA‧‧‧第2平均間隔
PL‧‧‧第1平均間隔
X‧‧‧局部地隆起之核成長階段之半導體層之位置
圖1A、B係用以說明由本實施形態之LED用圖案晶圓(1)之晶軸與凹凸結構A之排列軸A形成之旋轉偏移角Θ之模式圖。
圖2係表示本實施形態之LED用圖案晶圓(1)中之具有3次以上之對稱性之凹凸結構A之排列例之模式圖。
圖3係表示本實施形態之LED用圖案晶圓(1)中之具有3次以上之對稱性之凹凸結構A之排列例之模式圖。
圖4係用以說明本實施形態之LED用圖案晶圓(1)之主面內之結晶晶格之晶軸之模式圖。
圖5A、B係表示在LED用圖案晶圓(1)之表面上成膜半導體層時，於核成長階段使成膜停止時之表面觀察像之模式圖。
圖6係表示於LED用圖案晶圓(1)上使半導體層成長之情形時，旋轉偏移角Θ、與有助於半導體層成長之凹部底部之大小及進行成長之半導體層所通過之凸部之密度之關係之曲線圖。
圖7係表示於LED用圖案晶圓(1)上使半導體層成長之情形時，Duty、與有助於半導體層成長之凹部底部之大小及進行成長之半導體層所通過之凸部之密度之關係之曲線圖。
圖8係表示圖6及圖7所示之旋轉偏移角Θ與Duty之關係之曲線圖。
圖9係表示本實施形態之LED用圖案晶圓(1)之凹凸結構A之平均間隔Pave與Duty之關係之曲線圖。
圖10A係表示本實施形態之凹凸結構A之凸部頂部之剖面形狀之一例之掃描型電子顯微鏡照片，圖10B係表示圖10A之一部分之模式圖。
圖11係表示本實施形態之非摻雜第1半導體層之一例之掃描型電子顯微鏡照片。
圖12A係表示裂痕之掃描型電子顯微鏡照片，圖12B係表示圖12A之一部分之模式圖。
圖13係表示裂痕密度與搖擺曲線之半高寬(FWHM)之關係之曲線圖。
圖14係表示裂痕密度與根據藉由陰極發光(CL)評價所得之圖像求出之暗點密度之關係之曲線圖。
圖15係表示本實施形態之凹凸結構A之凸部頂部之剖面形狀之例 之掃描型電子顯微鏡照片。
圖16係表示本實施形態之LED用圖案晶圓(1)之凹凸結構A之平均間隔Pave與Duty之關係之曲線圖。
圖17係表示本實施形態之LED用圖案晶圓(1)之凹凸結構A之平均間隔Pave與Duty之關係之曲線圖。
圖18A~D係表示本實施形態之LED用圖案晶圓(1)中之凹凸結構G與非G區域之關係之說明圖。
圖19A~H係表示由本實施形態之LED用圖案晶圓(1)中之凹凸結構G區域形成之輪廓形狀之模式圖。
圖20A~F係表示自表面觀察本實施形態之LED用圖案晶圓(1)所得之狀態之俯視模式圖。
圖21A~F係表示自表面觀察本實施形態之LED用圖案晶圓(1)所得之狀態之俯視模式圖。
圖22係表示本實施形態之LED用磊晶晶圓之一例之剖面概略圖。
圖23係表示本實施形態之LED用磊晶晶圓之其他例之剖面概略圖。
圖24係表示本實施形態之LED用磊晶晶圓之其他例之剖面概略圖。
圖25係表示本實施形態之LED晶片之剖面概略圖。
圖26係表示本實施形態之LED晶片之其他例之剖面概略圖。
圖27A~C係表示本實施形態之LED用圖案晶圓(2)之一例之剖面概略圖。
圖28A~C係表示本實施形態之LED用圖案晶圓(2)之其他例之剖面概略圖。
圖29A、B係表示本實施形態之LED用圖案晶圓(2)中之凹凸結構之模式圖。
圖30A~C係表示本實施形態之LED用圖案晶圓(2)之其他例之剖面概略圖。
以下，對本發明之一實施形態(以下，簡稱為「實施形態」)詳細地進行說明。再者，本發明並非限定於以下之實施形態，而可在其主旨之範圍內進行各種變化地實施。
本實施形態之LED用圖案晶圓(1)之特徵在於：其係於主面包含具有實質上n次對稱之排列之凹凸結構A，且上述凹凸結構A之至少一部分係上述主面內之上述凹凸結構A之排列軸A對於LED用圖案晶圓(1)晶軸方向之旋轉偏移角Θ滿足0°<Θ≦(180/n)°，並且上述凹凸結構A之凸部頂部係曲率半徑超過0之角部。
根據該構成，可抑制對於在LED用圖案晶圓(1)之設置有凹凸結構A之主面上成膜而成之半導體層所產生之裂痕。同時，可將對於半導體層所產生之錯位分散化，從而降低該錯位之密度。藉此，可使使用LED用圖案晶圓(1)之LED用磊晶晶圓之內部量子效率IQE提昇，並且可使製造LED用圖案晶圓(1)時之良率提昇。進而，由於可抑制對於LED用磊晶晶圓之半導體層之裂痕，因此，可減少LED晶片之缺陷率。
首先，LED用圖案晶圓(1)之凹凸結構A之凸部頂部係曲率半徑超過0之角部。因此，當在LED用圖案晶圓(1)之凹凸結構A上成膜半導體層時，可以凹凸結構之凹部底部為基準，使半導體層進行成長。即，半導體層自凹凸結構之凹部底部優先地成長。其次，設置於LED用圖案晶圓(1)上之凹凸結構A具有實質上n次對稱之排列。因此，於著眼於在LED用圖案晶圓(1)上進行成膜之半導體層之初期成長階段之情形時，可將半導體層之成核均等地分散化，並且於核成長之不均等性中獲得平衡。此處，所謂核成長之不均等性係指半導體層因核成長 而局部地隆起。即，可將局部地隆起之核成長階段之半導體層分散化。而且，在將LED用圖案晶圓(1)之主面內之LED用圖案晶圓(1)之晶軸方向作為基準時，凹凸結構A之排列軸A以旋轉偏移角Θ在特定之範圍內偏移。藉此，可使較大地利於半導體層初期成長之凹凸結構之凹部底部之大小變大。同時，可使自半導體層之成長方向觀察時成長之半導體層所通過之凹凸結構之凸部之數量減少。根據以上情況，半導體層成長時之成長之核彼此之結合(附著)性變得良好，從而可抑制對於半導體層之裂痕。同時，於該結合時，半導體層內部之錯位之前進方向變為LED用圖案晶圓(1)之面內方向。藉此，有效地引發錯位彼此之碰撞，故內部量子效率IQE得以改善。即，可在已將裂痕抑制之狀態下獲得內部量子效率IQE經改善之半導體層，因此，可製造具有良好之發光二極體特性之LED用磊晶晶圓，隨之可有效地製造外部量子效率EQE較高之LED晶片。
於本實施形態之LED用圖案晶圓(1)中，較佳為，凹凸結構A之平均間隔Pave滿足50nm≦Pave≦1500nm。
於該情形時，內部量子效率IQE之改善效果與裂痕抑制效果均增大。首先，因平均間隔Pave滿足上述範圍，故凹凸結構A之凹部之密度提昇，因此，可使已說明之成長之半導體層彼此之結合頻度變大。即，由於半導體層中之錯位可使改變其前進方向之頻度提昇，故而錯位之減少效果變大，藉此，內部量子效率IQE有效地提昇。進而，可將較大地利於半導體層初期成長之凹凸結構之凹部底部之大小保持在特定之範圍內。藉此，良好地保持凹凸結構A之凹部底部中之半導體層之核成長。由此，凹凸結構A之排列軸A以旋轉偏移角Θ在特定之範圍內偏移而對半導體層起到之裂痕抑制效果變大。
於本實施形態之LED用圖案晶圓(1)中，當使用上述凹凸結構A之凸部底部之平均寬度(ave)與上述平均間隔Pave之比率(ave/Pave)即 Duty時，較佳為，上述旋轉偏移角Θ滿足atan(Duty/2)°≦Θ≦(180/n)°之範圍。
於該情形時，內部量子效率IQE改善之效果與對半導體層之裂痕抑制效果均變得更大。可藉由旋轉偏移角Θ滿足上述範圍，而於LED用圖案晶圓(1)之面內方向上，在與半導體層之成長方向大致垂直之方向上，較大地獲得較大地利於半導體層初期成長之凹凸結構A之凹部底部之大小，因此，半導體層之成長速度較快之面之大小變大。藉此，於著眼於成長之半導體層彼此之結合之情形時，結合之半導體層彼此之界面面積變大。進而，由於可使半導體層之成長速度較快之面所橫截之凹凸結構A之凸部之數量減少，因此，成長之半導體層彼此之結合性變得良好。根據以上情況，內部量子效率IQE進一步提昇，產生於半導體層之裂痕被有效地抑制。
於本實施形態之LED用圖案晶圓中，上述LED用圖案晶圓(1)較佳為藍寶石晶圓、矽晶圓、碳化矽晶圓或氮化鎵系晶圓。
根據該構成，由於可更有效地呈現上述內部量子效率IQE之提昇、半導體層之裂痕抑制、生產時間之縮短，因此，可良率較高且生產時間較短地獲得內部量子效率IQE高之LED晶片。
本實施形態之LED用磊晶晶圓之特徵在於：其係於上述LED用圖案晶圓(1)之設置有上述凹凸結構A之上述主面上，將至少第1半導體層、發光半導體層及第2半導體層以此順序積層而成。
根據該構成，可根據已說明之原理，製造具有裂痕被抑制且內部量子效率IQE較高之作為發光二極體結構之半導體層的LED用磊晶晶圓。
於本實施形態之LED用磊晶晶圓中，較佳為，上述LED用圖案晶圓(1)之上述發光半導體層側之表面與上述發光半導體層之上述第1半導體層側之表面之距離(Hbun)、與上述凹凸結構A之平均高度(Have) 之比率(Hbun/Have)滿足2≦Hbun/Have≦300。
根據該構成，可有效率地製造裂痕被抑制且內部量子效率IQE較高之LED用磊晶晶圓。可藉由LED用圖案晶圓(1)之主面上設置之凹凸結構A，而根據已說明之原理，提昇第1半導體層之結晶性，並且抑制裂痕。尤其，因比率(Hbun/Have)為2以上，故第1半導體層使凹凸結構A平坦化之程度提昇。藉此，可有效地使設置於第1半導體層上之發光半導體層及第2半導體層之成膜精度提昇。因此，可在裂痕已抑制之狀態下，將錯位較少之第1半導體層之作為半導體之性能反映至發光半導體層及第2半導體層，從而獲得裂痕被抑制且內部量子效率IQE較高之作為發光二極體結構之半導體層(含第1半導體層、發光半導體層及第2半導體層。以下，情況相同)。進而，因比率(Hbun/Have)為300以下，故不僅可獲得上述效果，而且可抑制LED用圖案晶圓(1)之翹曲，因此，可使LED晶片化效率提昇。根據以上情況，可藉由比率(Hbun/Have)滿足特定之範圍，而成膜裂痕被抑制且內部量子效率IQE較高之半導體層，並且可抑制將半導體層成膜而成之LED用圖案晶圓(1)之翹曲，故而，可生產效率較高地製造高效率之LED晶片。尤其，即便LED用圖案晶圓(1)之大小達到6英吋以上之直徑之情形時，亦可有效地抑制LED用磊晶晶圓之翹曲。由此，可藉由以6英吋以上之大小使用本發明之LED用圖案晶圓(1)，而使LED用圖案晶圓(1)之厚度變薄，並且有效地抑制LED用磊晶晶圓之翹曲。尤其，可藉由使LED用圖案晶圓(1)之厚度變薄，而減少LED用圖案晶圓之使用量，即，可提昇環境適應性。進而，可抑制對LED用圖案晶圓(1)之蓄熱，故而，半導體層成膜時之溫度管理變得容易。
於本實施形態之LED用磊晶晶圓中，上述第1半導體層包含自上述LED用圖案晶圓(1)側依序積層而成之非摻雜第1半導體層及摻雜第1半導體層，且上述LED用圖案晶圓(1)之上述發光半導體層側之表面與 非摻雜第1半導體層之摻雜第1半導體層側之表面之距離(Hbu)、與上述凹凸結構A之平均高度(Have)之比率(Hbu/Have)較佳為滿足1.5≦Hbu/Have≦200。
根據該構成，可有效率地製造裂痕被抑制且內部量子效率IQE較高之LED用磊晶晶圓。可藉由設置於LED用圖案晶圓(1)之主面上之凹凸結構A，而根據已說明之原理，提昇非摻雜第1半導體層之結晶性，並且抑制裂痕。尤其，因比率(Hbu/Have)為1.5以上，故非摻雜第1半導體層使凹凸結構A平坦化之程度提昇。藉此，可有效地提昇設置於非摻雜第1半導體層上之摻雜第1半導體層、發光半導體層及第2半導體層之成膜精度。因此，可在已抑制裂痕之狀態下將錯位較少之非摻雜第1半導體層之結晶性反映至摻雜第1半導體層、發光半導體層及第2半導體層，從而可一面縮短生產時間，一面獲得裂痕被抑制且內部量子效率IQE較高之LED用磊晶晶圓。進而，因比率(Hbu/Have)為200以下，故不僅可獲得上述效果，而且可抑制LED用圖案晶圓(1)之翹曲，因此，可使LED晶片化效率。根據以上情況，可藉由比率(Hbu/Have)滿足特定之範圍，而成膜裂痕被抑制且內部量子效率IQE較高之半導體層，並且可抑制將半導體層成膜而成之LED用圖案晶圓(1)之翹曲，因此，可生產效率較高地製造高效率之LED晶片。尤其，即便LED用圖案晶圓之大小達到6英吋以上之直徑之情形時，亦可有效地抑制LED用磊晶晶圓之翹曲。由此，可藉由以6英吋以上之大小使用本發明之LED用圖案晶圓(1)，而使LED用圖案晶圓(1)之厚度變薄，並且有效地抑制LED用磊晶晶圓之翹曲。尤其，可藉由使LED用圖案晶圓(1)之厚度變薄，而減少LED用圖案晶圓之使用量，即，提昇環境適應性。進而，由於可抑制熱對LED用圖案晶圓(1)之蓄積，故而，半導體層成膜時之溫度管理變得容易。
於本實施形態之LED用磊晶晶圓中，上述第1半導體層、上述發 光半導體層及上述第2半導體層可為III-V族系半導體。又，於本實施形態之LED用磊晶晶圓中，上述第1半導體層、上述發光半導體層及上述第2半導體層亦可為GaN系半導體。
本實施形態之LED用磊晶晶圓之製造方法之特徵在於包含：準備上述LED用圖案晶圓(1)之步驟、光學檢查所準備之上述LED用圖案晶圓(1)之步驟、及使用經光學檢查之上述LED用圖案晶圓(1)製造上述說明之LED用磊晶晶圓之步驟。
根據該構成，可測定凹凸結構A之排列軸A之旋轉偏移角Θ，因而，可不製造LED用磊晶晶圓而預測LED用磊晶晶圓之發光二極體特性進行篩選。因此，可使對於LED用磊晶晶圓之製造之良率提昇。
於本實施形態之LED用磊晶晶圓之製造方法中，較佳為，準備上述LED用圖案晶圓(1)之步驟以藉由使用表面上具備微細圖案之模具之轉印法，而滿足上述旋轉偏移角Θ之方式實施。
可採用轉印法以製作凹凸結構A，藉此，無需使用過大之裝置或控制機構，便可製造滿足上述說明之旋轉偏移角Θ之範圍之LED用圖案晶圓(1)。尤其，可藉由採用轉印法，而精度較高且高效率地製造難以製造之具有6英吋以上之直徑之LED用圖案晶圓(1)。
以下，對本實施形態之LED用圖案晶圓(1)、LED用磊晶晶圓、及其製造方法，以此順序詳細地進行說明。
<<LED用圖案晶圓(1)>>
本實施形態之LED用圖案晶圓係包含如下兩者：LED用圖案晶圓(1)，其係可成膜裂痕被抑制之高品質之半導體層，從而尤其使內部量子效率IQE提昇；及LED用圖案晶圓(2)，其係作為進一步之功能，而對LED用圖案晶圓(1)賦予較高之光擷取效率LEE。於以下之說明中，自LED用圖案晶圓(1)開始進行說明，且對於LED用圖案晶圓(2)之說明，主要著眼於進而附加之要素進行說明。
本實施形態之LED用圖案晶圓(1)係於表面具備凹凸結構A。凹凸結構A既可為將LED用晶圓之一主面加工而成者，亦可為另行設置於LED用晶圓之一主面上者。即，構成LED用晶圓之材料與構成凹凸結構A之材料既可相同亦可不同。此處，該凹凸結構A之特徵在於：其係具有實質上n次對稱之排列者，且凹凸結構A之排列軸A方向與LED用晶圓之面內之晶軸方向在特定範圍內偏移。將該偏移量稱作旋轉偏移角Θ。
<旋轉偏移角Θ>
首先，對旋轉偏移角Θ進行說明。再者，對於凹凸結構A之排列軸A及LED用圖案晶圓(1)之晶軸隨後進行敍述。旋轉偏移角Θ係定義為將LED用圖案晶圓(1)之晶軸作為基準時之凹凸結構A之排列軸A之最小之旋轉角度。圖1係用以說明由本實施形態之LED用圖案晶圓(1)之晶軸與凹凸結構A之排列軸A形成之旋轉偏移角Θ之模式圖。於圖1A中，出於簡化之目的，而將排列軸A(圖1A中以AXa表示)與晶軸(圖1A中以AXc表示)分別僅記載一條。如圖1A所示，當將晶軸AXc與排列軸AXa之交點作為中心點時，使晶軸AXc旋轉至與排列軸AXa重合時之最小之角度為旋轉偏移角Θ。
其次，使用圖1B，說明將晶軸及排列軸A考量複數條之情形。圖1B係為方便起見，而將晶軸(圖1B中，以AXc1、AXc2及AXc3表示)及排列軸A(圖1B中，以AXa1、AXa2及AXa3表示)均各自去除3條後描繪而成之情形。例如，圖1B係相對於具有6次對稱之晶軸之LED用晶圓，設置具有6次對稱之排列之凹凸結構A之情形。於如此之情形時，首先選出一條晶軸。例如，假設選擇晶軸AXc1。繼而，使晶軸AXc1旋轉，記錄與排列軸A重合之角度。例如，與排列軸AXa3重合時之較小角度為角度ΘA，與排列軸AXa1重合時之較小角度為角度ΘB。該等角度中最小者為旋轉偏移角Θ。再者，上述定義係即便使排 列軸A與晶軸相反亦成立。即，使排列軸A旋轉而與晶軸重合時之最小之角度亦同樣地定義為旋轉偏移角Θ。
<排列軸>
其次，對排列軸A進行說明。所謂排列軸A係指規定凹凸結構A之排列方向之軸。凹凸結構A之排列具有實質上n次對稱性。再者，本說明書中所謂之「n次對稱」係指「旋轉對稱」。因此，n為2以上之正整數。可藉由自該表面，利用例如掃描型電子顯微鏡或原子力顯微鏡觀察凹凸結構A，而確認凹凸結構A之排列。因此，排列軸A具有因(360/n)°之旋轉而相同、或與其他排列軸A重合之性質。此處，排列軸A係分別於n次對稱之n為2之情形時、與n為3以上之情形時進行定義。
首先，於2次對稱之情形時，成為相對於某一軸對稱之排列。此時，排列軸A定義為相對於該某一軸垂直之方向之軸。例如，於配置有複數個相互平行之線所得之凹凸結構A之情形時，相對於與線垂直之線段為2次對稱，因此，排列軸A成為與線平行之線段。又，於使正四方形排列或正六方形排列在一軸方向延伸所得之排列、或使正四方形排列或正六方形排列在一軸方向週期性(例如，乘以正弦波)調變所得之排列之情形時，在與該延伸方向或該調變方向垂直之方向上成為2次對稱，因此，排列軸A成為與該延伸方向或該調變方向平行之線段。又，即便使複數個線之間隔週期性(例如，乘以正弦波)調變時，亦成為2次對稱，從而與複數個線平行之方向之線段成為排列軸A。又，於使正四方形排列或正六方形排列在相互垂直之二軸方向上以在各個軸方向上不同之延伸倍率延伸所得之排列之情形時，在與任一延伸方向垂直之方向上成為2次對稱，因此，排列軸A成為與該延伸方向平行之線段。又，於使正四方形排列或正六方形排列在相互垂直之二軸方向上以在各個軸方向上不同之調變週期進行調變所得之排 列之情形時，在與任一調變方向垂直之方向上成為2次對稱，因此，排列軸A成為與該調變方向平行之線段。
另一方面，於具有3次以上之對稱性之排列之情形時，將凹凸結構A之作為凸部或凹部彼此最接近之方向之軸設為排列軸A。此處，所謂最接近之方向係指將最接近之凸部頂部之中央部彼此連結而成之線段之方向、或將最接近之凹部開口部之中央部彼此連結而成之線段之方向。圖2係表示本實施形態之LED用圖案晶圓(1)中之具有3次以上對稱性之凹凸結構A之排列例之模式圖。例如，可藉由利用掃描型電子顯微鏡或原子力顯微鏡觀察LED用圖案晶圓(1)之凹凸結構A之某一面側而獲得。圖2係表示實質上正四方形地排列凹凸結構A之情形。正四方形排列係4次對稱排列。即，於任意地設定某一軸時，使該軸藉由旋轉(360/n)°=(360/4)°而與另一對稱軸重合。此處，排列軸A係凹凸結構A之凸部或凹部之最接近方向。於圖2中，例如，與具有由記號A所表示之中心之凸部(或凹部，以下相同)最接近之凸部之中心係如圖2A中以記號a、b、c及d所示。即，與將中心A及其他中心連結而成之線段A-a、線段A-b、線段A-c及線段A-d之任一者平行之方向為排列軸AXa。
圖3係表示本實施形態之LED用圖案晶圓(1)中之具有3次以上之對稱性之凹凸結構A之排列例之模式圖。例如，可藉由利用掃描型電子顯微鏡或原子力顯微鏡觀察LED用圖案晶圓(1)之凹凸結構A之某一面側而獲得。圖3係表示實質上正六方形地排列凹凸結構A之情形。正六方形排列係6次對稱排列。即，於任意地設定某一軸時，使該軸藉由旋轉(360/n)°=(360/6)°而與另一對稱軸重合。此處，排列軸A係凹凸結構A之凸部或凹部之最接近方向。於圖3中，例如，與具有由A所表示之中心之凸部(或凹部，以下相同)最接近之凸部之中心係如圖3中以記號a、b、c、d、e及f所示。即，與將中心A及其他中心連結而 成之線段A-a、線段A-b、線段A-c、線段A-d、線段A-e及線段A-f之任一者平行之方向為排列軸AXa。
又，例如，在上述說明之4次對稱排列中，即便將相互垂直之二軸上之凸部或凹部之間隔週期性(例如乘以正弦波)調變之情形時亦成為4次對稱之排列。又，在上述說明之4次對稱排列中，當置於相對某一軸遞增(increment)60°之軸上之凸部或凹部之間隔週期性(例如乘以正弦波)變化時，成為6次對稱之排列。又，例如，在上述說明之6次對稱排列中，當將相互垂直之二軸上之凸部或凹部之間隔週期性(例如乘以正弦波)調變時，成為4次對稱之排列。又，在上述說明之6次對稱排列中，當置於相對於某一軸遞增60°之軸上之凸部或凹部之間隔週期性(例如乘以正弦波)變化時，亦成為6次對稱之排列。
如上述說明，排列軸A存在1個以上，但可藉由適用已說明之定義，而求出旋轉偏移角Θ。
<晶軸>
其次，對晶軸進行說明。晶軸係LED用圖案晶圓(1)之相對主面平行之面內之結晶晶格之晶格點之最接近之方向。圖4係用以說明本實施形態之LED用圖案晶圓(1)之主面內之結晶晶格之晶軸之模式圖。圖4係表示LED用晶圓之與主面平行之面內之結晶晶格為正六方晶格之情形，且對晶格交點部標註標記進行強調。晶軸係晶格點最接近之方向。例如，在圖4中，與由記號A所表示之交點最接近之交點係如以記號a、b、c、d、e及f所示。即，與將交點A與其他交點連結而成之線段A-a、線段A-b、線段A-c、線段A-d、線段A-e及線段A-f之任一者平行之方向為晶軸。在LED用圖案晶圓(1)之與主面平行之面內觀察所得之結晶晶格之排列可列舉例如六方形排列、四方形排列、六方形排列在某一軸方向上延伸所得之排列、四方形排列在某一軸方向上延伸所得之排列、六方形排列在相互正交之二軸各自之方向上延伸所得 之排列、及四方形排列在相互正交之二軸各自之方向上延伸所得之排列。無論何種結晶晶格排列，均可藉由適用上述定義來定義本說明書之晶軸。例如，LED用圖案晶圓(1)為單晶藍寶石，且於其主面為c面、m面、或r面之情形時，晶軸分別成為a軸、c軸或n軸。
<n次對稱之排列>
設置於LED用圖案晶圓(1)上之凹凸結構A具有實質上n次對稱之排列。因此，於著眼於在LED用圖案晶圓(1)上成膜之半導體層之初期成長階段之情形時，可將半導體層之成核均等地分散化，並且在核成長之不均等性中獲得平衡。此處，所謂核成長之不均等性係指半導體層因核成長而局部地隆起之情形。即，可將局部地隆起之核成長階段之半導體層分散化。
圖5係表示在LED用圖案晶圓(1)之表面上將半導體層成膜時，於核成長階段使成膜停止時之表面觀察像之模式圖。於圖5A及圖5B中，記號X表示局部地隆起之核成長階段之半導體層之位置。圖5A係模式性表現於本發明之實施形態之LED用圖案晶圓(1)中分散著局部地隆起之核成長階段之半導體層X之狀態。另一方面，圖5B係表示於凹凸結構A之排列之旋轉對稱性較低之LED用圖案晶圓(1)中，局部地隆起之核成長階段之半導體層X存在偏差之情形。於本發明之實施形態之LED用圖案晶圓(1)中，因凹凸結構A具有實質上n次對稱性，故局部地隆起之核成長階段之半導體層X之分散性變大。藉此，成長之半導體層產生結合(附著)之部位亦被分散。即，半導體層內部之應力集中點分散，並且錯位彼此之碰撞部位亦分散。因而，半導體層之裂痕被抑制，內部量子效率IQE有效地提昇。再者，本說明書中所謂之裂痕係指奈米級之裂痕。對於在LED用圖案晶圓(1)之凹凸結構A上成膜半導體層之情形，將觀察在刻面形成過程終止半導體層之成長之情形。此時，刻面設為具有例如以六邊形為代表之n邊形之形狀，且當 著眼於鄰接之n邊形之2個凹部時，在與n邊形之凹部之邊與邊正交之方向上產生之龜裂係本說明書中所定義之裂痕。
如已說明般，旋轉偏移角Θ係LED用圖案晶圓(1)之晶軸與凹凸結構A之排列軸A相對於LED用圖案晶圓(1)之與主面平行之面內之旋轉方向之偏移量。該旋轉偏移角Θ係滿足0°<Θ≦(180/n)°。再者，「n」係呈現n次對稱排列之凹凸結構A之旋轉對稱次數，與已說明情況一致。例如，若為6次對稱之凹凸結構A，則旋轉偏移角Θ成為超過0°且30°以下。可藉由旋轉偏移角Θ滿足上述範圍，而使較大地利於半導體層初期成長之凹凸結構A之凹部底部之大小變大。同時，可使成長速度較快之半導體層所通過之凹凸結構A之凸部之數量減少。因此，半導體層之初期成長性變得良好。而且，所形成之刻面之邊與邊對向時之邊與邊之平行度變得良好，從而裂痕得到抑制。
<旋轉偏移角Θ之更佳範圍>
旋轉偏移角Θ之更佳範圍可按照以下方式考量。首先，內部量子效率IQE之改善及裂痕之改善較為有效，從而使成長之半導體層彼此之結合頻度變大且使結合部位分散之處理較為有效。進而，若考量半導體層彼此之結合前之階段，則必須使半導體層良好地進行核成長，且亦良好地保持核成長性。可認為：為實現該等，而使半導體層之核所附著之凹凸結構A之凹部之大小變大，繼而使半導體層成長時所橫截之凹凸結構A之凸部之數量變小之處理較為有效。同時，提昇所形成之刻面之邊與邊之平行度較為重要。
圖6係表示在LED用圖案晶圓(1)上使半導體層成長之情形時，旋轉偏移角Θ與利於半導體層成長之凹部底部之大小及成長之半導體層所通過之凸部之密度之關係之曲線圖。圖6係表示對於6次對稱之凹凸結構A，計算旋轉偏移角Θ所賦予之對利於半導體層成長之凹部底部之大小(以下，亦簡稱為凹部底部之大小L)、及成長之半導體層所通 過之凸部之密度(以下，亦簡稱為凸部之密度D)之影響所得之結果。圖6之橫軸係表示旋轉偏移角Θ，左側之縱軸表示凹部底部之大小L，而且右側之縱軸表示凸部之密度D。又，黒圓圈(●)之曲線係表示對凹部底部之大小L之影響，黒方塊(■)之曲線係表示對凸部之密度D之影響。又，於圖6中，凹部底部之大小L及凸部之密度D均將旋轉偏移角Θ為0°之情形設為1而標準化。
根據圖6可知：若旋轉偏移角Θ變大，則對核之附著與該核之成長有效之凹凸結構A之凹部之大小L變大。可知：尤其在使旋轉偏移角Θ變大時存在極大點；以及即便旋轉偏移角Θ達到最大時，凹部之大小L亦大於旋轉偏移角Θ為0°時。另一方面，可知若旋轉偏移角Θ變大，則對半導體層之成長及成長之半導體層彼此之結合起到不利作用之凸部之密度D減少。可知：尤其在使旋轉偏移角Θ變大時存在極小點；以及即便旋轉偏移角Θ達到最大，凸部之密度D亦變得小於旋轉偏移角Θ為0°之情形。
根據以上情況，為有效地抑制裂痕，並且使內部量子效率IQE變大，旋轉偏移角Θ較佳為1°以上，更佳為3°以上，最佳為5°以上。於該情形時，尤其凸部之密度D較大地減少，因此，半導體層之成長性穩定化，裂痕抑制之效果變大。進而，旋轉偏移角Θ較佳為7.5°以上，更佳為10°以上，最佳為14°以上。於該情形時，可一面保持上述裂痕抑制效果，一面使對半導體層之核之附著及該核之成長有效之凹凸結構A之凹部之大小變大，因而，內部量子效率IQE亦進一步提昇。另一方面，可知：於旋轉偏移角Θ為(180/n)°之情形時，因晶軸與排列軸A之偏移量，可變化之應力之方向變換量變得極大，並且藉由n次對稱之凹凸結構A而使被緩和之應力進行向量性旋轉連接之效果達到最高，故而，應力緩和效果進而提昇，隨之，翹曲之減少變得更顯著。
若旋轉偏移角Θ進而對於凹凸結構A之凸部滿足以下之關係，則裂痕抑制效果及內部量子效率IQE提昇效果進一步變大。於使用凹凸結構A之凸部底部之平均寬度(ave)與平均間隔Pave之比率(ave/Pave)即Duty(能率)時，較佳為，旋轉偏移角Θ滿足atan(Duty/2)°≦Θ≦(180/n)°之範圍。再者，對於凸部底部之平均寬度(ave)、平均間隔(Pave)及Duty，隨後進行說明。
於該情形時，內部量子效率IQE改善之效果及對半導體層之裂痕抑制效果均變得更大。由於可藉由旋轉偏移角Θ滿足上述範圍，而於LED用圖案晶圓(1)之面內，在與半導體層之成長方向大致垂直之方向較大地獲取較大地利於半導體層初期成長之凹部底部之大小L，因此，半導體層之成長速度較快之面之大小變大。藉此，於著眼於成長之半導體層彼此之結合之情形時，結合之半導體層彼此之界面面積變大。進而，由於可使半導體層之成長速度較快之面所橫截之凹凸結構之凸部之數量減少，因此，成長之半導體層彼此之結合性變得良好。根據以上情況，內部量子效率IQE進一步提昇，半導體層中產生之裂痕得到有效抑制。
上述Duty與旋轉偏移角Θ之關係可以如下方式考量而求得。首先，對於內部量子效率IQE之改善及裂痕之改善而言，使成長之半導體層彼此之結合頻度增大且使結合部位分散之處理較為有效。進而，若考量半導體層彼此之結合前之階段，則必須使半導體層良好地進行核成長，且亦良好地保持核成長性。可認為：為實現該等，而使半導體層之核所附著之凹凸結構A之凹部之大小變大，繼而使半導體層之成長時所橫截之凹凸結構A之凸部之數量變小之處理較為有效。
圖7係表示在LED用圖案晶圓(1)上使半導體層成長之情形時，Duty與利於半導體層成長之凹部底部之大小及成長之半導體層所通過之凸部之密度之關係之曲線圖。圖7係以凹凸結構A為6次對稱之情形 為例，計算Duty所賦予之對凹部底部之大小L、及凸部之密度D之影響所得之結果。圖7之橫軸係表示Duty，左側之縱軸係表示凹部底部之大小L，而且右側之縱軸係表示凸部之密度D。又，黒圓圈(●)之曲線係表示對凹部底部之大小L之影響，黒方塊(■)之曲線係表示對凸部之密度D之影響。又，於圖7中，凹部底部之大小L及凸部之密度D係均將Duty為0、即無凹凸結構A之情形作為1而標準化。
根據圖7可知：若Duty變大，則對核之附著及該核之成長有效之凹凸結構A之凹部之大小L變大。另一方面，可知：若Duty變大，則對半導體層之成長及成長之半導體層彼此之結合起到不利作用之凸部之密度D減少。
此處，圖6與圖7係僅橫軸之參數不同，而對凹部底部之大小L之影響及對凸部之密度D之影響之行為相似。若根據該關係，求出圖6及圖7之各橫軸即旋轉偏移角Θ與Duty之關係，則求得旋轉偏移角Θ=atan(Duty/2)°。此處，如已說明般，Duty越大，則越能有效地產生半導體層之核之附著、成長、繼而結合，故以Θ≧atan(Duty/2)°賦予旋轉偏移角Θ。
即，於決定凹凸結構A之Duty之情形時，因旋轉偏移角Θ為某一固定以上之值，且(180/n)°以下之範圍，故如上述說明般，半導體層之核之附著、成長、繼而成長之半導體層彼此之結合變得進一步良好，因此，可獲得將裂痕抑制且內部量子效率IQE較高之LED用磊晶晶圓。圖8係表示圖6及圖7所示之旋轉偏移角Θ與Duty之關係之曲線圖。例如，若以凹凸結構A為6次對稱之情形為例，則圖8中以斜線表示之範圍為旋轉偏移角Θ之最佳之範圍。於圖8中，橫軸為Duty，縱軸為旋轉偏移角Θ。圖8中之曲線為atan(Duty/2)°，且在縱軸方向上相較該曲線為上面之部分係旋轉偏移角Θ之最佳之範圍。
再者，於凹凸結構A之凹部之底部之大小L變得過小之情形時， 將阻礙半導體層之成核，因此，半導體層之成長受到阻礙。凹凸結構A之凹部之底部之大小可使用平均間隔Pave及Duty表現。又，凹凸結構A之凹部之底部之大小之下限值可根據半導體層之核之大小而估算。更具體而言，關於對LED用圖案晶圓(1)之下述低溫緩衝層成膜後之RAMP過程，在該RAMP過程內再擴散之核之移動距離大約為80nm。據此，可藉由將凹部底部之大小L設定為80nm以上，而抑制附著於凸部之側面之核，從而結晶品質提昇。根據以上情況，決定Duty之上限值，算出Duty≦1-(Y/Pave)。此處，較佳為Y=50nm，最佳為Y=80nm。即，較佳為滿足相較圖9所示之曲線位於下側之Duty之範圍。圖9係表示本實施形態之LED用圖案晶圓(1)之凹凸結構A之平均間隔Pave與Duty之關係之曲線圖。於圖9中，橫軸為凹凸結構A之平均間隔Pave，縱軸為Duty。於圖9中，黒三角(▲)之曲線係式Duty≦1-(Y/Pave)之Y為50nm之較佳情形，黒菱形(◆)之曲線係Y為80nm之更佳情形。再者，關於上述說明之Duty之式，Pave之尺寸為奈米。
藉由凹凸結構A滿足圖9所示之曲線以下之範圍，而如已說明般半導體層之成核變得良好。此處，藉由滿足旋轉偏移角Θ，而核成長變得良好，成長之半導體層彼此之結合頻度變高，且將進行結合之部位分散化，因此，可獲得裂痕被抑制且內部量子效率IQE較高之半導體層。
對於以上說明之旋轉偏移角Θ之效果一即裂痕，包含實際之研究結果在內地進行更詳細之說明。首先，使用6英吋之C面藍寶石晶圓作為LED用晶圓。對該LED用晶圓之主面，採用下述奈米加工薄片法進行加工，獲得LED用圖案晶圓(1)。此處，旋轉偏移角Θ係以LED用晶圓之對於定向平面(Orientation Flat)之法線為基準，藉由使奈米加工薄片自該法線傾斜α°進行貼合而控制。換言之，α=Θ。又，貼合之精度解析力為1~2°，故就旋轉偏移角Θ而言，包含Θ±1°之誤 差。LED用圖案晶圓(1)之凹凸結構A之排列係設為正六方形排列。即，凹凸結構A係6次對稱排列。又，根據對於LED用圖案晶圓(1)之剖面之掃描型電子顯微鏡觀察，確認凹凸結構A之凸部頂部之形狀。結果示於圖10。圖10A係表示本實施形態之凹凸結構A之凸部頂部之剖面形狀之一例之掃描型電子顯微鏡照片。圖10B係表現圖10A之一部分之模式圖。根據圖10可知：於凸部頂部，並非形成平坦之台面，而以略微向上凸起之曲線彼此相交之方式，形成凸部頂部之剖面形狀。
對所製作之LED用圖案晶圓(1)，成膜10nm之低溫緩衝層。繼而，作為下述非摻雜第1半導體層，將氮化鎵成膜，形成刻面。於該刻面形成中途之狀態下自腔室取出，以掃描型電子顯微鏡觀察氮化鎵成膜面。結果示於圖11。圖11係表示本實施形態之非摻雜第1半導體層之一例之掃描型電子顯微鏡照片。圖11為2500倍之觀察像。根據圖11可知：形成有複數個刻面；及氮化鎵層之連接為無規連接。此處，將圖11之觀察像內觀察到之裂痕放大後提取之像示於圖12。圖12A係表示裂痕之掃描型電子顯微鏡照片。圖12B係表現圖12A之一部分之模式圖。根據圖12可知：於著眼於成長之氮化鎵之六邊形之開口部之情形時，在該六邊形之邊與邊所對向之位置之氮化鎵層，於與該邊垂直之方向上產生有龜裂。本說明書中之裂痕係指如此之奈米級之龜裂。
利用掃描型電子顯微鏡像測定裂痕之數量進行定量化所得之結果，隨著旋轉偏移角Θ變為0°、2°、7.5°、15°、22.5°及30°，裂痕密度變為72×109個/cm2、70×109個/cm2、57×109個/cm2、51×109個/cm2、43×109個/cm2及41×109個/cm2。即，可知裂痕密度隨著旋轉偏移角Θ變大而降低。進而，若將該減少程度進行比較，則可知在旋轉偏移角Θ超過2°之區域中，裂痕密度之降低較為顯著。可認為其原因在於： 旋轉偏移角Θ之控制為±1°左右、及所謂1~2°之略微之凹凸結構A之旋轉就氮化鎵成膜而言，亦被湮沒於其成膜控制之誤差中。
繼而，確認裂痕減少對半導體層之影響。對於已進行上述裂痕之測定之樣品，進而將非摻雜第1半導體層成膜，使氮化鎵層之表面平坦化。在該狀態下，適用平面之X線搖擺曲線法，獲得搖擺曲線，且對其之半高寬(FWHM)進行評價。將結果示於圖13。圖13係表示裂痕密度與搖擺曲線之半高寬(FWHM)之關係之曲線圖。圖13係橫軸表示裂痕密度，且縱軸為搖擺曲線之半高寬(FWHM)。根據圖13可知：隨著裂痕密度下降為102×109個/cm2、71×109個/cm2、56×109個/cm2、52×109個/cm2、44×109個/cm2、及40×109個/cm2，FWHM減少為673、671、644、630、600、及590。可知尤其在裂痕密度為70×109個/cm2以下之區域中，FWHM之數值有效地減少。即，可知隨著裂痕密度減少，尤其裂痕密度成為70×109個/cm2以下，而半導體層之結晶均等性提昇。
進而，對上述搖擺曲線之測定中使用之樣品，將n型氮化鎵層成膜作為摻雜第1半導體層。對該樣品進行陰極發光(CL)評價。此處所謂CL係指評價因照射電子束而產生之光之方法，且成為相當於自導電帶之底附近朝向價電子帶之頂部附近之躍遷之評價，故係評價結晶缺陷、載子濃度、應力、或雜質等結晶資訊之方法。將結果示於圖14。圖14係表示裂痕密度與根據藉由陰極發光(CL)評價所得之圖像求出之暗點密度之關係之曲線圖。關於圖14，橫軸表示裂痕密度，縱軸係根據藉由CL所得之圖像求出之暗點密度。根據圖14可知：隨著裂痕密度下降為102×109個/cm2、71×109個/cm2、52×109個/cm2、44×109個/cm2、及40×109個/cm2，CL暗點密度減少為5.51×108/cm2、5.52×108/cm2、4.89×108/cm2、4.44×108/cm2、及4.34×108/cm2。可知：尤其在裂痕密度為71×109個/cm2以下之區域中，CL暗點密度之數值有 效地減少。換言之，可知藉由裂痕密度成為71×109個/cm2以下，而結晶品質較大地提昇。
根據以上情況，可藉由使旋轉偏移角Θ超過0°，較佳為超過2°，而有效地降低裂痕密度。藉此，非摻雜第1半導體層之結晶均等性有效地提昇。進而，可使摻雜第1半導體層之結晶品質提昇。可認為該等結晶均等性及結晶品質之提昇係使內部量子效率IQE提昇之因素，並且亦係使半導體發光元件之長期可靠性提昇之因素，因此，推斷可藉由利用旋轉偏移角Θ控制裂痕密度，而同時地改善半導體發光元件之發光性能與長期可靠性。
再者，上述結果亦對於圖15所示之凸部頂部之形狀而言，雖然存在數值之絕對值之大小之變化，仍獲得同樣之傾向。圖15係表示本實施形態之凹凸結構A之凸部頂部之剖面形狀之例之掃描型電子顯微鏡照片。圖15所示之掃描型電子顯微鏡像係對於LED用圖案晶圓(1)之剖面之觀察像。根據圖15可知，用於研究之凸部頂部之形狀包含自透鏡狀之形狀，至凸部之曲線略微向上地彼此相交形成頂部之剖面形狀之類之形狀。據此，可藉由採用作為曲率半徑超過0之角部之凸部頂部，而呈現上述說明之旋轉偏移角Θ之效果。
已對關鍵在於凹凸結構A之凸部頂部為曲率半徑超過0之角部之情形進行了說明。此處，已提示如下情況：即便於凹凸結構A之凸部頂部存在平坦部之情形時，換言之，即便台面結構之情形時，亦可藉由與旋轉偏移角Θ之組合，而抑制台面結構之缺點。首先，所謂台面結構之缺點係指不易減少自台面上成長之半導體層造成之錯位。即，難以減少半導體層之錯位密度，從而存在內部量子效率IQE下降之傾向。此處，機制雖未明確，但可知在旋轉偏移角Θ超過10°且為(180/n)°以下之範圍中，存在可使台面造成之內部量子效率IQE之下降量變小之傾向。即，內部量子效率IQE之下降程度變小。另一方面， 於台面結構之情形時，由於對於發光光線之光散射性因凸部之較大體積而提昇，故可使光擷取效率LEE進一步提昇。其結果可知：可藉由使用包含凸部頂部之形狀為台面形狀且旋轉偏移角Θ超過10°且為(180/n)°以下之凹凸結構A之LED用圖案晶圓(1)，而製造高效率之LED。該效果在旋轉偏移角為15°以上且為(180/n)°以下之區域尤為顯著。又，作為台面之大小，已試驗20nm、50nm、100nm、300nm、及500nm之大小，可知於300nm與500nm之情形時，效率大致相同，於100nm以下之範圍內，性能進一步提昇。推斷此情況起因於將低溫緩衝層成膜後之RAMP過程中之核之再擴散距離處於80nm左右。根據以上情況，對於本說明書所謂之曲率半徑超過0之角部，提示即便包含台面之大小為100nm以下之情形在內，亦不矛盾。根據以上情況，可藉由使用凹凸結構A之凸部包含包括台面之大小為100nm以下之情形在內之曲率半徑超過0之角部，且旋轉偏移角Θ滿足超過10°且為(180/n)°以下、較佳為15°以上且(180/n)°以下之LED用圖案晶圓(1)，而容易地製造高效率之LED。
根據以上情況，可藉由控制凹凸結構A之凸部頂部之形狀與旋轉偏移角Θ，而減少對於半導體層之裂痕。而且，可使內部量子效率IQE提昇，改善半導體發光元件之發光特性。進而，可改善半導體發光元件之長期可靠性。此處，若能藉由凹凸結構A，而亦將LED之作為其他較大問題之光擷取效率LEE提昇，則可使LED之外部量子效率EQE進一步提昇。LED之光擷取效率LEE較低地停滯之原因在於，折射率較高之半導體層被折射率相對較低之介質夾住。於如此之情形時，光在折射率較高之介質中進行導波。藉由該導波，發光光線在被擷取至LED之外部之前被吸收而成為熱從而消失。即，為使光擷取效率LEE提昇，而必須干擾進行導波之發光光線之模式。此處可知：若考慮有效地干擾發光光線之前進方向，將波導模式擾亂，使光擷取效 率LEE提昇，則Duty必須大於特定之值。其可根據3維RCWA(Rigorous Coupled Wave Analysis，嚴格耦合波理論)法及2維FDTD(Finite-Difference Time-Domain，時域有限差分法)法進行計算。即，較佳為滿足Duty≧(3.47×10-8)Pave2+Z。此處，由於凹凸結構A之光繞射之模式數與繞射強度以Z為0.5、0.6、及0.65之順序增加，因此，干擾波導模式之效果變大，從而光擷取效率LEE亦提昇。即，較佳為滿足相較圖16所示之曲線位於上側之Duty之範圍。再者，關於決定用以使光擷取效率LEE進一步提昇之Duty之上述式，Pave之尺寸為奈米。
圖16係表示本實施形態之LED用圖案晶圓(1)之凹凸結構A之平均間隔Pave與Duty之關係之曲線圖。圖16係橫軸為凹凸結構A之平均間隔Pave，縱軸為Duty。在圖16中，黒三角(▲)之曲線係式Duty≧(3.47×10-8)Pave2+Z之Z為0.5之較佳情形，黒菱形(◆)之曲線係Z為0.6之更佳情形，黒圓圈(●)之曲線係Z為0.65之最佳情形。
藉由凹凸結構A滿足圖16所示之曲線以上之範圍，而如已說明般，光繞射之強度與模式數增加，光擷取效率LEE提昇。
由於如上所述凹凸結構A滿足旋轉偏移角Θ之範圍，並且滿足圖17所示之平均間隔Pave與Duty之關係，故可製造裂痕被抑制且內部量子效率IQE較高之半導體層，因而，發光之效率本身得到提昇。又，同時，有效率地發光之光係藉由經改善之光擷取效率LEE而擷取至LED之外部，故而外部量子效率EQE變大。即，可缺陷效率較低地製造外部量子效率EQE高之LED晶片。又，LED晶片內之半導體層之裂痕密度亦降低，故而壽命變長。
圖17係表示本實施形態之LED用圖案晶圓(1)之凹凸結構A之平均間隔Pave與Duty之關係之曲線圖。於圖17中，橫軸為凹凸結構A之平均間隔Pave，縱軸為Duty。於圖17中，黒三角(▲)、黒菱形(◆)及黒 圓圈(●)之曲線係根據光擷取效率LEE之提昇而決定之曲線，且由已說明之Duty≧(3.47×10-8)Pave2+Z表現之式之Z分別為0.5、0.6及0.65之情形。另一方面，星形(星號)及黒方塊(■)之曲線係根據內部量子效率IQE及裂痕之觀點而決定之曲線，且由已說明之Duty≦1-(Y/Pave)表現之式之Y分別為50nm及80nm。即，若為滿足1-(Y/Pave)≧Duty≧(3.47×10-8)Pave2+Z之範圍之凹凸結構A，則可呈現上述說明之可缺陷效率較低地製造高效率且高壽命之半導體發光元件之效果。
<凹凸結構A>
其次，對凹凸結構A進行說明。凹凸結構A之凸部係包含凸部頂部之曲率半徑超過0之角部。此處，所謂曲率半徑超過0之角部係指凹凸結構A之凸部之頂部上表面包含曲面。例如，可列舉前端捲曲之圓錐狀體、透鏡狀體、圓頂狀體、錐形體及炮彈體，且包含圖15所示之形狀。
可藉由如此般，LED用圖案晶圓(1)之凹凸結構A之凸部頂部包含曲率半徑超過0之角部，而同時地實現內部量子效率IQE之改善與裂痕之抑制。又，當於LED用圖案晶圓(1)之凹凸結構A上成膜半導體層時，可自凹凸結構A之凹部底部優先地使半導體層成長。換言之，可抑制半導體層自凹凸結構A之凸部頂部上成長。即，可備齊對於已說明之半導體層之核對凹凸結構A之凹部之附著、半導體層之核之成長、繼而成長之半導體層之結合之初期條件。
此處，可藉由凹凸結構A滿足已說明之旋轉偏移角Θ，而使半導體層優先地自凹凸結構A之凹部成長，並且可有效分散地進行成長之半導體層彼此之結合，因而，錯位減少，且可抑制裂痕。本效果因滿足使用圖8所說明之旋轉偏移角Θ與Duty之關係而變得顯著。又，因滿足使用圖9所說明之Duty與平均間隔Pave之關係而更為顯著。進而，亦可藉由滿足使用圖16所說明之平均間隔Pave與Duty之關係，而 同時地亦使光擷取效率LEE提昇。
如以上說明所述，藉由滿足旋轉偏移角Θ之範圍，並且凹凸結構A之凸部頂部包含曲率半徑超過0之角部，而可有效地使內部量子效率IQE提昇，並且抑制裂痕。
根據良好地呈現基於上述原理之效果，使內部量子效率IQE之改善與裂痕之減少均變得良好之觀點，較佳為，凹凸結構A之凸部隨著自凸部底部朝向凸部頂部而直徑變小。藉此，尤其可將自凹凸結構A之凸部之頂部附近朝向半導體層產生之應力減少。即，可將自凹凸結構A對成長之半導體層施加之應力減少，因此，可使產生於半導體層內部之殘留應力變小。藉此，對半導體層之裂痕抑制效果變大。
又，將凸部頂部與凹部底部連接之凸部側面部較佳為具有2階段以上之傾斜角度，較佳為傾斜變化之點之曲率半徑超過0，且形成曲面。於該情形時，由於可在半導體層之穩定成長面臨近凸部頂部之前，使施加於半導體層之應力具有梯度而緩和，因此，裂痕抑制之效果變得更大。
進而，凹凸結構A若包含複數個獨立之凸部與連續之凹部，則可更進一步地發揮上述效果，故而較佳。於該情形時，與凹凸結構A包含複數個獨立之凹部與連續之凸部之情形相比，可使凹部底部之大小相對地變大。即，可使已說明之半導體層自凹部底部成長之成長性變得更良好，因此，可改善內部量子效率IQE，抑制裂痕。
又，藉由於凹部底部具有平坦面，而使內部量子效率IQE提昇之效果進一步提昇。其原因在於，可良好地保持自凹凸結構A之凹部底部進行成長之半導體層之成長初期狀態，從而可進一步發揮凹凸結構A之錯位分散性之效果。
凹凸結構(A)之平均間隔Pave可根據內部量子效率IQE與光擷取效率LEE之平衡之觀點而選擇，故可無特別限定地製造具有例如200 nm、300nm、500nm、700nm、1200nm、1500nm、2500nm、及5000nm之凹凸結構A之LED用圖案晶圓(1)，且確認到上述說明之效果。若使LED之外部量子效率EQE有效地提昇之類的觀點成立，則必須使內部量子效率IQE提昇。根據該觀點，較佳為，平均間隔Pave滿足50nm≦Pave≦1500nm。因平均間隔Pave為1500nm以下，故凹凸結構A之凹部之密度提昇，故可對於已說明之成長之半導體層彼此提昇結合頻度。即，半導體層中之錯位可使改變其前進方向之頻度提昇，因此，錯位之減少效果變大，藉此，內部量子效率IQE有效地提昇。另一方面，因平均間隔Pave為50nm以上，故可確保較大地利於半導體層初期成長之凹凸結構A之凹部底部之大小。藉此，可良好地保持凹凸結構A之凹部底部中之半導體層之核成長。由此，因凹凸結構A之排列軸A以旋轉偏移角Θ在特定範圍內偏移而對於半導體層之裂痕抑制效果變大。尤其，根據良好地保持半導體層之成核性與核成長性之觀點，平均間隔Pave較佳為100nm以上，更佳為200nm以上，最佳為300nm以上。
又，根據使凹凸結構A之凹部之密度提昇，使進行成長之半導體層彼此之結合頻度提昇，並且使結合部位分散化，有效地使內部量子效率IQE提昇，將裂痕減少之觀點，平均間隔Pave較佳為1200nm以下，更佳為1000nm以下，最佳為950nm以下。再者，可藉由滿足參照圖9、圖16、圖17所說明之平均間隔Pave與Duty之關係，而呈現裂痕抑制之效果及內部量子效率IQE改善之效果，並且亦使光擷取效率LEE進而提昇。
<平均間隔(Pave)>
平均間隔Pave係於與求出以下之<<半導體發光元件>>中所說明之<凹凸結構之平均高度(Have)>時所使用之樣品大致相同之部位進行測定。或者，可對LED用圖案晶圓(1)進行測定。凹凸結構A之平 均間隔Pave係不取決於凹凸結構A之n次對稱之排列，而按照以下之定義決定。將某一凸部A1之中心與和該凸部A1最鄰接之凸部B1之中心之間之距離PA1B1定義為間隔P。平均間隔(Pave)係按照以下之定義算出。(1)選擇任意10個凸部A1、A2、...A10。(2)測定凸部AM與和凸部AM(1≦M≦10)最鄰接之凸部(BM)之間隔PAMBM。(3)對於凸部A1~凸部A10，亦與(2)同樣地測定間隔P。(4)將間隔PA1B1~PA10B10之相加平均值定義為平均間隔(Pave)。再者，上述定義並不取決於凹凸結構A之n次對稱性。即，無論複數個凸部被連續之凹部隔離之情形，或者複數個柵狀體被複數個柵狀體隔離之線與間隙結構，抑或是正n方形排列在一軸或二軸方向上延伸而成之排列，均為相同。再者，於複數個凹部被連續之凸部隔開而成之結構之情形時，可藉由將上述凸部之中心另視作凹部開口部之中心，而定義平均間隔(Pave)。又，於柵狀體之長度極長，無法利用掃描型電子顯微鏡或原子力顯微鏡觀察來觀察其端部之情形時，或者不存在端部之情形時，將該等觀察像內之凸部之中心用作上述凸部之中心。
<凸部之底部之平均寬度(ave)>
平均寬度ave係於與求出以下之<<半導體發光元件>>中所說明之<凹凸結構之平均高度(Have)>時所使用之樣品大致相同之部位進行測定。或者，可對LED用圖案晶圓(1)進行測定。凹凸結構A之平均寬度ave係不取決於凹凸結構A之n次對稱之排列，而按照以下之定義決定。於某一凸部A1之底部之輪廓形狀中，將輪廓之外周之某一點X與輪廓之外周之另一點Y之距離XY達到最大時之距離 A1定義為凸部之底部之寬度。平均寬度(ave)係按照以下之定義算出。(1)選擇任意10個凸部A1、A2...A10。(2)對於凸部AM(1≦M≦10)，測定凸部之底部之寬度 AM。(3)對於凸部A1~凸部A10，亦與(2)同樣地測定凸部之底部之寬度。(4)將凸部之底部之寬度 A1~ A10之相加 平均值定義為平均寬度(ave)。再者，於凸部之底部之輪廓形狀之縱橫比為1.5以上之情形時，凸部之底部之寬度被定義為凸部之底部之輪廓形狀之外周之某一點X與另一點Y之最短距離。
<Duty>
Duty係定義為平均寬度(ave)與平均間隔(Pave)之比率(ave/Pave)。
<凹凸結構A之配置>
本實施形態之LED用圖案晶圓(1)係於LED用圖案晶圓(1)之表面之一部分或整面具備上述凹凸結構A。再者，凹凸結構A之更詳細之形狀、排列或製造方法或材質將於以下之<<半導體發光元件>>中進行說明。即，即便LED用圖案晶圓(1)之表面整面被上述說明之凹凸結構A所覆蓋，亦可於LED用圖案晶圓(1)之表面之一部分設置凹凸結構A。在以下之說明中，將凹凸結構A記載為凹凸結構G，將不屬於凹凸結構A之凹凸結構記載為凹凸結構B。
LED用圖案晶圓(1)係至少於一部分具有凹凸結構G。即，LED用圖案晶圓(1)之表面可被凹凸結構G覆蓋整面，或覆蓋一部分。此處，將未被凹凸結構G覆蓋之區域稱作「非G區域」。此處，非G區域係包含凹凸結構B及/或平坦部。即便於LED用圖案晶圓(1)之表面之一部分設置有非G區域之情形時，亦可在被凹凸結構G覆蓋之區域中，呈現已說明之效果，因而，可成膜裂痕被抑制且內部量子效率IQE較高之半導體層。進而，可藉由滿足參照圖16及圖17所說明之平均間隔Pave與Duty之關係，而同時地亦改善光擷取效率LEE。
(α)LED用圖案晶圓(1)之表面上所設置之凹凸結構G係於使用平均間隔Pave時，若至少設置於具有10Pave×10Pave之面積之區域內，則可發揮上述說明之效果，故而較佳。即，對於LED用圖案晶圓(1)，至少在10Pave×10Pave之區域內設置凹凸結構G即可。即，例如於使 用掃描型電子顯微鏡或原子力顯微鏡，觀察LED用圖案晶圓(1)之表面之情形時，具有10Pave×10Pave之面積之區域內包含凹凸結構G即可。尤其，較佳為，藉由將具有10Pave×10Pave之面積之區域內充滿之凹凸結構G之總和，而滿足以下說明之凹凸結構G之比例或大小。 即，具有10Pave×10Pave之面積之範圍內可包含凹凸結構G，且將如此之範圍設置複數個。尤其，因滿足20Pave×20Pave以上、更佳為25Pave×25Pave以上，凹凸結構G對半導體層之核附著、核成長、繼而成長之半導體層之結合之效果變得更為顯著，故而較佳。亦於該情形時，較佳為，藉由凹凸結構G之總和，而滿足以下說明之凹凸結構G之比例或大小。進而，因具有50Pave×50Pave以上、更佳為75Pave×7Pave以上之面積之區域包含凹凸結構G，而亦於與被凹凸結構G覆蓋之區域鄰接之非G區域中，半導體層之核之附著、核成長、繼而成長之半導體層之結合變得良好，從而呈現裂痕之抑制與內部量子效率IQE之改善效果，故而較佳。本效果係隨著達到100Pave×100Pave以上、150Pave×150Pave以上、繼而450Pave×450Pave以上，而得到進一步發揮。亦於該等情形時，較佳為，藉由凹凸結構G之總和，而滿足以下說明之凹凸結構G之比例或大小。
(β)於被凹凸結構G覆蓋之區域之中設置非G區域之情形時，非G區域之比例較佳為相對凹凸結構G為1/5以下。藉此，可發揮凹凸結構G之效果。根據進一步發揮同樣之效果之觀點，上述比例更佳為1/10以下，更佳為1/25以下，最佳為1/50以下。再者，可藉由滿足1/100以下，而使裂痕之抑制與內部量子效率IQE之改善效果進一步提昇。尤其，可藉由滿足1/500以下、更佳為1/1000以下，而使自LED內部發出之發光光線之均等性提昇，故而較佳。根據同樣之觀點，較佳為1/10000以下，較佳為1/100000以下，較佳為1/1000000以下。再者， 下限值並無特別限定，但該下限值越小，換言之越漸近0，則凹凸結構G之效果變得更為顯著，故而較佳。
(γ)凹凸結構G相對於LED用圖案晶圓(1)之表面之比例係取決於LED晶片之外形及其大小，但若為0.002%以上，則在凹凸結構G中，可發揮已說明之效果，故而較佳。尤其，藉由LED用圖案晶圓(1)具備0.02%以上、更佳為0.2%以上之凹凸結構G，而使半導體層內之錯位之分散性提昇，因此，內部量子效率IQE之均等性提昇。進而，由於成長之半導體層之結合部位之分散性提昇，故而裂痕之抑制效果變大。進而，可藉由LED用圖案晶圓(1)包含2.3%以上、更佳為10%以上之凹凸結構G，而進一步發揮上述效果。又，於該凹凸結構G之比例為20%以上之情形時，在LED用圖案晶圓(1)上進行成膜之半導體層之面內均等性提昇，故內部量子效率IQE之改善程度在LED用圖案晶圓(1)之面內均等化，因此，獲得高效率之LED晶片之產率提昇。根據進一步發揮本效果之觀點，凹凸結構G較佳為被包含30%以上，更佳為被包含40%以上，最佳為被包含50%以上。又，於包含60%以上之凹凸結構G之情形時，凹凸結構G對非G區域之效果之傳播性提昇。即，由於將凹凸結構G對於半導體層之核之附著、核成長、繼而成長之半導體層之結合之效果傳播至非G區域，因此，非G區域之內部量子效率IQE之提昇程度變大，並且裂痕改善之效果亦變大。根據進一步發揮上述效果之觀點，凹凸結構G較佳為被包含70%以上，更佳為被包含80%以上，最佳為被包含90%以上。再者，於包含98%以上之凹凸結構G之情形時，換言之LED用圖案晶圓(1)之表面被凹凸結構G大致填滿之情形時，半導體層之成長性在LED用圖案晶圓(1)之面內變得均等，故而促進內部量子效率IQE之提昇程度之均等化。即，自LED用磊晶晶圓所製造之複數個LED晶片之特性分佈曲線變得更陡峭。
(δ)包含於LED用圖案晶圓(1)之表面之凹凸結構G較佳為 0.0025×10-6m2以上。藉由滿足該範圍，而使LED晶片之發光輸出變大。此情況亦取決於LED晶片之大小與外形，但可根據在LED晶片內導波之發光光線與凹凸結構G之碰撞機率進行判斷。又，於滿足該範圍之情形時，在凹凸結構G上進行成膜之半導體層之初期成長性變得良好。即，由於可藉由凹凸結構G而使半導體層之成核與核成長之速度下降，因此，錯位減少，內部量子效率IQE提昇。根據進一步發揮上述效果之觀點，包含於LED用圖案晶圓(1)之表面上之凹凸結構G較佳為0.01×10-6m2以上，更佳為0.04×10-6m2以上，最佳為0.09×10-6m2以上。進而，因該凹凸結構G為0.9×10-6m2以上，故在LED用圖案晶圓(1)上進行成膜之半導體層之面內均等性提昇，因此，裂痕被抑制之比例變大，從而獲得半導體發光元件之產率提昇。根據進一步發揮上述效果之觀點，該凹凸結構G更佳為9×10-6m2以上，最佳為90×10-6m2以上。再者，因該凹凸結構G為900×10-6m2以上、更佳為1.8×10-3m2以上，而凹凸結構G對非G區域之效果之傳播性提昇。即，由於將可使凹凸結構G對半導體層之核之附著、核之成長、繼而成長之半導體層之結合變得適度之效果傳播至非G區域，因此，非G區域之內部量子效率IQE之提昇程度及裂痕之減少程度亦變大。尤其，因該凹凸結構G為3.6×10-3m2以上、更佳為7.5×10-3m2以上，而即便使用LED用圖案晶圓(1)之外緣部，亦可獲得良好之LED。亦可藉由在LED用圖案晶圓(1)之表面上設置一個以上之滿足以上說明之凹凸結構G之大小之凹凸結構G，而獲得可高產率地製造高效率之LED晶片之LED用基板。再者，亦可將滿足上述說明之凹凸結構G之大小之凹凸結構G設置複數個。於該情形時，至少1個凹凸結構G滿足上述大小。尤其，相對於凹凸結構G之個數，較佳為50%以上滿足上述大小之範圍，更佳為100%滿足上述大小之範圍。
凹凸結構G與非G區域之配置關係若滿足上述內容，則並無特別 限定，但例如列舉以下之關係。凹凸結構G與非G區域之配置關係於考量凹凸結構G與非G區域之情形時，可列舉以下說明之配置。再者，凹凸結構G係滿足上述說明之α、β、γ、δ之一個以上之凹凸結構G之集合、即凹凸結構G區域。又，如圖18所示，於凹凸結構G區域501內設置非G區域502之情形時，非G區域502若滿足上述β中說明之比例，則其形狀、規則性或非規則性並無限定。圖18係表示本實施形態之LED用圖案晶圓(1)中之凹凸結構G與非G區域之關係之說明圖。 於圖18A及圖18B中，在凹凸結構G區域501之中，配置有複數個輪廓無規則之非G區域502。於圖18C中，在凹凸結構G區域501之中，設置有晶格狀之非G區域502。又，於圖18D中，在凹凸結構G區域501之中，形成有複數個大致圓形之非G區域502。
由凹凸結構G區域501形成之輪廓形狀並無特別限定。即，凹凸結構G區域501與非G區域502之界面形狀並無限定。因此，例如，凹凸結構G區域501與非G區域502之界面形狀可列舉n邊形(n≧3)、非n邊形(n≧3)、或晶格狀、線狀等。n邊形既可為正n邊形，亦可為非正n邊形。
圖19係表示本實施形態之LED用圖案晶圓(1)中之由凹凸結構G區域形成之輪廓形狀之模式圖。例如，若以四邊形為代表，則可列舉正四邊形(正方形)、長方形、平行四邊形、梯形、又、該等四邊形之對向之邊之1組以上不平行之形狀。進而，在n邊形(n≧3)中，於n為4以上之情形時，包含圖19A至圖19D所示之形狀。圖19A為四邊形，圖19B為六邊形，圖19C為8邊形，圖19D為12邊形。非n邊形係包含曲率半徑超過0之角部之結構，例如圓、橢圓、上述說明之上述n邊形之角帶弧度之形狀(上述n邊形之角之曲率半徑超過0之形狀)、或包括帶弧度之角(曲率半徑超過0之部位)之上述說明之n邊形(n≧3)。因此，例如，包含圖19E至圖19H中所例示之形狀。再者，非G區域之輪廓形狀 可採用上述說明之凹凸結構G之集合之輪廓形狀中所列舉之形狀。
首先，列舉凹凸結構G區域501被非G區域502包圍或夾住之狀態。圖20係表示自表面觀察本實施形態之LED用圖案晶圓(1)所得之狀態之俯視模式圖。圖20A至圖20F係表示凹凸結構G區域501被非G區域502包圍而成之狀態。如圖20A所示，可於LED用圖案晶圓(1)500之表面設置凹凸結構G區域501，且於該凹凸結構G區域501之外側包含非G區域502。該凹凸結構G區域501較佳為滿足上述說明之比率。又，該凹凸結構G區域501較佳為滿足已說明之大小。如圖20B或圖20C所示，於LED用圖案晶圓(1)500之表面，可相互隔開地配置複數個凹凸結構G區域501，且，凹凸結構G區域501彼此之間、及凹凸結構G區域501之外側充滿非G區域502。於該情形時，較佳為，相對於凹凸結構G之合計面積，滿足上述說明之比率。又，較佳為至少1個凹凸結構G滿足已說明之大小，更佳為所有之凹凸結構G滿足已說明之大小。又，於設置複數個凹凸結構G之情形時，凹凸結構G區域501既可如圖20C所示規則地配置，亦可如圖20D所示非規則地配置。作為規則性配置，可列舉四方形排列、六方形排列、該等排列在一軸方向上延伸而成之排列、或該等排列在二軸方向上延伸而成之排列等。進而，凹凸結構G區域501之輪廓形狀係於圖20A至圖20D中揭示為圓狀，但亦可如圖20E所示採用無規則之形狀。例如，作為凹凸結構G區域501之外形，可列舉n邊形(n≧3)、角捲曲之n邊形(n≧3)、圓、橢圓、線狀、星狀、晶格狀等形狀。又，亦可如圖20F所示，凹凸結構G區域501被非G區域502包圍，且該非G區域502之外周由凹凸結構G區域501包圍，進而，該凹凸結構G區域501之外周由非G區域502包圍。再者，於圖20A至圖20D中，將凹凸結構G區域501揭示為圓狀，但由凹凸結構G區域501形成之輪廓形狀可採用參照圖19而說明之形狀。
圖21係表示自表面觀察本實施形態之LED用圖案晶圓(1)所得之狀態之俯視模式圖。圖21係表示凹凸結構G區域501被非G區域502夾住之情形。可如圖21A及圖21B所示，在LED用圖案晶圓(1)500之表面設置凹凸結構G區域501，且該凹凸結構G區域501之外側包含非G區域502。該凹凸結構G較佳為滿足上述說明之比率。又，較佳為滿足已說明之大小。亦可如圖21C所示，於LED用圖案晶圓(1)500之表面相互隔開地配置複數個凹凸結構G區域501，且，凹凸結構G區域501彼此之間、及凹凸結構G區域501之外側充滿非G區域502。於該情形時，較佳為，相對於凹凸結構G之合計面積，滿足上述說明之比率。又，較佳為至少1個凹凸結構G滿足已說明之大小，更佳為所有之凹凸結構G滿足已說明之大。又，亦可如圖21D所示，凹凸結構G區域501配置為內含非G區域502且連續地設置。於該情形時，較佳為，相對於凹凸結構G之面積，滿足上述說明之比率。又，凹凸結構G較佳為滿足已說明之大小。又，凹凸結構G區域501與非G區域502之界面形狀既可為直線狀，亦可如圖21E所示地彎曲。作為凹凸結構G區域501之形狀，可列舉線狀、晶格狀、網格狀等。又，亦可如圖21F所示，凹凸結構G區域501被非G區域502夾住，凹凸結構G區域501將該非G區域502之外周夾住，進而非G區域502將該凹凸結構G區域501之外周夾住。再者，於圖21中，將由凹凸結構G區域501形成之輪廓線以線狀或者大致線狀揭示，但可採用參照圖19所說明之形狀。
於設置有複數個上述說明之凹凸結構G區域501之情形時，各凹凸結構G區域501與非G區域502之界面形狀既可為單一，亦可每一凹凸結構G區域501均不同。
又，於上述說明之凹凸結構G區域501及非G區域502之配置關係中，可能混合存在凹凸結構G區域501被非G區域502包圍之情形、及凹凸結構G區域501被非G區域502夾住之情形。
又，於如圖20F及圖21F所示，在第1凹凸結構G區域501(G1)之外側設置有非G區域502，進而在該非G區域502之外側設置有第2凹凸結構G區域501(G2)，進而在該第2凹凸結構G區域501(G2)之外側設置有非G區域502之情形時，第2凹凸結構G區域501(G2)亦可不連續。
非G區域可包含凹凸結構B，亦可包含平坦部，亦可包含凹凸結構B及平坦部。
又，於上述說明中，將LED用圖案晶圓(1)500之外形全部以長方形描繪，但LED用圖案晶圓(1)500之外形並非僅限於此，可採用圓形、包括具有圓之曲率之弧形與直線之形狀、n邊形(n≧3)、非n邊形(n≧3)、或晶格狀、線狀等。n邊形既可為正n邊形，亦可為非正n邊形。例如，若以四邊形為代表，則可列舉正四邊形(正方形)、長方形、平行四邊形、梯形、又、該等四邊形之對向之邊之1組以上不平行之形狀。進而，於n邊形(n≧3)中，當n為4以上時，包含圖19A至圖19D所示之形狀。圖19A係四邊形，圖19B係六邊形，圖19C係8邊形，圖19D係12邊形。非n邊形係無角之結構、例如圓、橢圓、上述說明之上述n邊形之角帶弧度之形狀(n邊形之角之曲率半徑超過0之形狀)、或包括帶弧度之角(曲率半徑超過0之角部)之上述說明之n邊形(n≧3)。因此，例如包含圖19F至圖19H所例示之形狀。其中，較佳為採用線對稱之形狀。
<<LED用磊晶晶圓>>
其次，對使用本實施形態之LED用圖案晶圓(1)之LED用磊晶晶圓進行說明。
圖22係表示本實施形態之LED用磊晶晶圓之一例之剖面概略圖。如圖22所示，於LED用磊晶晶圓100中，LED用圖案晶圓(1)10在其表面具備凹凸結構20。凹凸結構20係上述說明之凹凸結構A。即，凹凸結構20之排列軸A與LED用圖案晶圓(1)10之晶軸滿足上述說明之旋轉 偏移角Θ之關係，並且凹凸結構20之凸部包括上述說明之曲率半徑超過0之角部。於LED用圖案晶圓(1)10之包含凹凸結構20之表面上，依序積層有作為半導體層之第1半導體層30、發光半導體層40及第2半導體層50。此處，於藉由LED用磊晶晶圓100而製造之LED晶片中，將產生於發光半導體層40之發光光線自第2半導體層50側或LED用圖案晶圓(1)10擷取。進而，第1半導體層30與第2半導體層50包含相互不同之半導體結晶。此處，第1半導體層30較佳為將凹凸結構20平坦化。此時，由於凹凸結構20為凹凸結構A，因此，使第1半導體層30之錯位減少，且裂痕被抑制。可藉由將第1半導體層30設置為使凹凸結構20平坦化，而使第1半導體層30之作為半導體之性能反映至發光半導體層40及第2半導體層50，因此，內部量子效率IQE提昇，並且裂痕被抑制。即，根據<<LED用圖案晶圓(1)>>中所說明之原理，第1半導體層30之錯位減少，並且可抑制裂痕，從而可將具有良好結晶性之第1半導體層30之性能，依序地反映至發光半導體層40及第2半導體層50，並且即便成膜第2半導體層50之後，亦可減少半導體層之裂痕。
又，第1半導體層30亦可如圖23所示地包含非摻雜第1半導體層31與摻雜第1半導體層32。圖23係表示本實施形態之LED用磊晶晶圓之其他例之剖面概略圖。於該情形時，若如圖23所示，在LED用磊晶晶圓200中，將LED用圖案晶圓(1)10、非摻雜第1半導體層31及摻雜第1半導體層32依次順序積層，則不僅可獲得內部量子效率IQE之改善與裂痕減少之效果，而且可使LED用磊晶晶圓200之製造時間縮短。此處，可藉由將非摻雜第1半導體層31以使凹凸結構20平坦化之方式設置，而使非摻雜第1半導體層31之作為半導體之性能反映至摻雜第1半導體層32、發光半導體層40及第2半導體層50，因此，內部量子效率IQE提昇，並且裂痕減少。即，根據<<LED用圖案晶圓(1)>>中 所說明之原理，可使非摻雜第1半導體層31之結晶性提昇，使具有良好結晶性之非摻雜第1半導體層31之性能依序地反映至摻雜第1半導體層32、發光半導體層40及第2半導體層50，並且即便在成膜第2半導體層50之後，亦可將半導體層之裂痕減少。
進而，第1半導體層30較佳為如圖24所示地包含緩衝層33。圖24係表示本實施形態之LED用磊晶晶圓之其他例之剖面概略圖。如圖24所示，於LED用磊晶晶圓300中，在凹凸結構20上設置緩衝層33，繼而，將非摻雜第1半導體層31及摻雜第1半導體層32依序積層，藉此，第1半導體層30之作為結晶成長之初期條件之成核及核成長變得良好，從而第1半導體層30之作為半導體之性能提昇，因此，內部量子效率IQE改善程度提昇。此處，緩衝層33亦可以將凹凸結構20平坦化之方式配置，但由於緩衝層33之成長速度較慢，因此，根據將LED用磊晶晶圓300之製造時間縮短之觀點，較佳為，利用設置於緩衝層33上之非摻雜第1半導體層31使凹凸結構20平坦化。可藉由將非摻雜第1半導體層31以使凹凸結構20平坦化之方式設置，而將非摻雜第1半導體層31之作為半導體之性能反映至摻雜第1半導體層32、發光半導體層40及第2半導體層50，因此，內部量子效率IQE提昇，並且裂痕減少。再者，於圖24中，緩衝層33係以覆蓋凹凸結構20之表面之方式配置，但該緩衝層33亦可局部地設置於凹凸結構20之表面。尤其，可在凹凸結構20之凹部底部，優先地設置緩衝層33。於該情形時，由於可對於凹凸結構20之凹部底部，優先地進行核之附著，故而隨後核成長性變得良好，從而可良好地保持成長之半導體層彼此之結合。再者，於使用本實施形態之LED用圖案晶圓(1)10之情形時，可使內部量子效率IQE良好地提昇，因此，亦可不設置緩衝層33。
圖22至圖24所示之LED用磊晶晶圓100、200、300係適用雙異質結構之半導體層之例，但第1半導體層30、發光半導體層40及第2半導 體層50之積層結構並非僅限於此。
圖25係表示由圖22至圖24所示之LED用磊晶晶圓製造之LED晶片之例之剖面概略圖。如圖25所示，可於LED晶片400中，在第2半導體層50上設置透明導電層60，在透明導電層60之表面設置陽極電極70，繼而在第1半導體層30表面設置陰極電極80。透明導電層60、陽極電極70及陰極電極80之配置可藉由LED晶片而適當最佳化，故並無限定，但一般而言，以圖25中例示之方式設置。
進而，於圖25所示之LED晶片400中，在LED用圖案晶圓(1)10與第1半導體層30之間設置有凹凸結構20，但可如圖26所示，更設置另外之凹凸結構。圖26係表示本實施形態之LED晶片之其他例之剖面概略圖。如圖26所示，作為另外設置之凹凸結構，可列舉以下者。
‧在LED用圖案晶圓(1)10之與發光半導體層40為相反側之面上設置之凹凸結構601
‧設置於第2半導體層50與透明導電層60之間之凹凸結構602
‧設置於透明導電層60表面之凹凸結構603
‧設置於透明導電層60與陽極電極70之間之凹凸結構604
‧設置於第1半導體層30與陰極電極80之間之凹凸結構605
‧設置於陽極電極70之表面之凹凸結構606
‧設置於陰極電極80之表面之凹凸結構607
‧設置於第1半導體層30、發光半導體層40、第2半導體層50及LED用圖案晶圓(1)10之側面之凹凸結構608
除了凹凸結構20以外，亦可藉由進而設置凹凸結構601~608之至少任一個凹凸結構，而呈現與以下說明之各凹凸結構601~608相應之效果。
藉由設置凹凸結構601而光擷取效率LEE提昇。在本實施形態之LED晶片中，內部量子效率IQE得到提昇。即，可於LED晶片內部有 效地產生光子。因此，於本實施形態之LED晶片中，較佳為設置凹凸結構601。再者，亦可取代凹凸結構601，而即便利用例如雷射剝離法等將LED用圖案晶圓(1)去除，亦可同樣地使光擷取效率LEE較大地提昇。
由於可藉由設置凹凸結構602，而使光擷取效率LEE提昇，因此，外部量子效率EQE較大地改善。進而，由於透明導電層60中之電子之擴散性提昇，故可使LED晶片之大小變大。
可藉由設置凹凸結構603，而使光擷取效率LEE提昇。於本實施形態之LED用磊晶晶圓中，內部量子效率IQE提昇。即，可在LED晶片內部中有效地產生光子。因此，於本實施形態之LED晶片中，較佳為設置凹凸結構603。
由於可藉由設置凹凸結構604，而使透明導電層60與陽極電極70之接觸面積變大，因此，可抑制陽極電極70之剝離。進而，由於可使歐姆電阻減少，使歐姆接觸提昇，因此，可改善電子注入效率EIE(electron injection efficiency)，從而可使外部量子效率EQE提昇。於本實施形態之LED用磊晶晶圓中，內部量子效率IQE提昇。即，可於LED晶片內部有效地產生光子。因此，在本實施形態之LED晶片中，較佳為設置凹凸結構604。
因設置凹凸結構605，故第1半導體層30與陰極電極80之接觸面積變大，因此，可抑制陰極電極80之剝離。
因設置凹凸結構606，故連接於陽極電極70之配線之固定強度提昇，因此，可抑制剝離。
因設置凹凸結構607，故設置於陰極電極80之表面之配線之固定強度提昇，因此，可抑制剝離。
由於可藉由設置凹凸結構608，而使自第1半導體層30、發光半導體層40、第2半導體層50及LED用圖案晶圓(1)10之側面發出之發光 光量增加，因此，可降低在波導模式中衰減消失之發光光線比例。因此，光擷取效率LEE提昇，從而可使外部量子效率EQE增大。
如以上說明所述，可藉由使用實施形態之LED用圖案晶圓(1)10，而使LED用磊晶晶圓之內部量子效率IQE提昇，並且減少LED用磊晶晶圓之翹曲。因此，即便使用4英吋或6英吋之類大型之LED用晶圓之情形時，亦可製造翹曲較少之LED用磊晶晶圓，從而可不合格率較低地製造LED晶片。尤其，可藉由使用具有6英吋以上直徑之LED用圖案晶圓(1)，而使LED用圖案晶圓(1)之厚度變薄。因此，環境適宜性提昇，並且半導體層成膜時之熱控制性得到改善，因此，LED用磊晶晶圓之半導體層之結晶性進一步提昇。進而，如已說明般，由於可將半導體層之厚度變薄，故而可有效地抑制LED用磊晶晶圓之翹曲。進而，可藉由更設置上述說明之凹凸結構601~608之至少1個凹凸結構，而呈現凹凸結構601~608之效果。尤其，根據光擷取效率LEE亦得到改善，實現較高之外部量子效率之觀點，較佳為至少設置凹凸結構601或者凹凸結構603之任一者。又，根據亦使電子注入效率EIE提昇之觀點，較佳為設置凹凸結構604。
又，亦可自在上述圖22至圖24所例示之LED用磊晶晶圓100、200、300之露出第2半導體層50之表面上形成電極且在露出該電極之表面上配置有支持基材之積層體，將LED用圖案晶圓(1)10去除。LED用圖案晶圓(1)10之去除可藉由利用雷射光之剝離、或LED用圖案晶圓(1)10之全溶解或者部分溶解而達成。尤其，於採用矽晶圓作為LED用圖案晶圓(1)10之情形時，根據設置有凹凸結構之面(以下，稱為凹凸結構面)之精度之觀點，較佳為利於溶解之去除。可藉由如此地將LED用圖案晶圓(1)10去除，而在維持著內部量子效率IQE之改善之狀態下，使光擷取效率LEE更進一步提昇。該情況係取決於LED用圖案晶圓(1)10與第1半導體層30、發光半導體層40及第2半導體層50之折 射率之差較大。可藉由將LED用圖案晶圓(1)10去除，而製成將第1半導體層30作為出光面之LED磊晶晶圓。
繼而，對構成LED用磊晶晶圓100、200、300之要素之說明中使用之語句進行說明。再者，以下之說明亦可對LED晶片400、500適用。
<凹凸結構之平均高度(Have)>
凹凸結構20之高度係作為凹凸結構之凸部頂部與凹部底部之距離之相加平均值被賦予。首先，於LED用圖案晶圓(1)10之凹凸結構20面上，取LED用圖案晶圓(1)10之與主面平行之50μm×50μm見方之區域。再者，於LED用圖案晶圓(1)10上將半導體層成膜而成之LED用磊晶晶圓之情形時，將半導體層去除，觀察LED用圖案晶圓(1)10之凹凸結構面。繼而，將該50μm×50μm見方之區域，以相互不重合之10μm×10μm見方之區域進行25等份分割。繼而，自存在25個10μm×10μm之區域中任意地選擇5個區域。此處，將被選擇之10μm×10μm見方之區域設為區域A、區域B、區域C、區域D及區域E。其後，以更高倍率觀察區域A，且將至少100個凸部放大至可鮮明地進行觀察為止。繼而，自所觀察之凸部任意地選出10個凸部，求出各個凸部之高度h。此處，凸部之高度h可藉由使傾斜(Tilt)反映於掃描型電子顯微鏡觀察之觀察、或原子力顯微鏡觀察而判斷。將自區域A所測定之10個凸部之相加平均高度設為ha。對於區域B、區域C、區域D及區域E，亦實施與區域A相同之操作，求出hb、hc、hd及he。凹凸結構20之平均高度(Have)係以(ha+hb+hc+hd+he)/5被賦予。再者，上述說明係凹凸結構20包含獨立之複數個凸部之情形之說明，但於凹凸結構20包含獨立之複數個凹部之情形時，可藉由將上述說明之凸部另視作凹部，而定義凹凸結構20之高度h。又，於LED用磊晶晶圓之情形時，首先將以下說明之半導體層之厚度之相關術語算出，其後，將半 導體層去除，求出凹凸結構20之平均高度(Have)。即，以下說明之半導體層之厚度之相關資訊、與上述說明之凹凸結構20之平均高度(Have)係設為在同一樣品之大致同樣之部位進行測定。又，已說明之凹凸結構20之平均間隔Pave及凹凸結構20之凸部之底部之平均寬度(平均徑)ave係與為求出凹凸結構之平均高度(Have)而使用之樣品為同一樣品，且自相同之測定部位被求出。
<距離Hbun>
將LED用圖案晶圓(1)10之發光半導體層40側之表面、與第1半導體層30之發光半導體層40側之表面之距離定義為距離Hbun。此處，所謂LED用圖案晶圓(1)10之發光半導體層40側之表面係作為凹凸結構20之平均凹部底部位置而定義。又，第1半導體層30之發光半導體層40側之表面係作為平均面而定義。平均係相加平均，且平均點數設為10點。即，距離Hbun係將凹凸結構20之平均凹部底部位置作為基準時之第1半導體層30之平均厚度。再者，上述相加平均係觀察LED用磊晶晶圓之剖面而算出。作為觀察方法，可採用穿透式電子顯微鏡觀察或掃描型電子顯微鏡觀察。又，觀察範圍係設為在該等觀察中可明確地觀察5個以上且20個以下之凸部(或凹部)之範圍。
<距離Hbu>
將LED用圖案晶圓(1)10之發光半導體層40側之表面、與非摻雜第1半導體層31之發光半導體層40側之表面之距離定義為距離Hbu。此處，所謂LED用圖案晶圓(1)10之發光半導體層40側之表面係作為凹凸結構20之平均凹部底部位置而定義。又，非摻雜第1半導體層31之發光半導體層40側之表面係作為平均面而定義。平均係相加平均，且平均點數設為10點。即，距離Hbu係將凹凸結構20之平均凹部底部位置作為基準時之非摻雜第1半導體層31之平均厚度。再者，上述相加平均係觀察LED用磊晶晶圓之剖面而算出。作為觀察方法，可採用穿 透式電子顯微鏡觀察或掃描型電子顯微鏡觀察。又，觀察範圍係設為在該等觀察中可明確地觀察5個以上且20個以下之凸部(或凹部)之範圍。
繼而，對LED用磊晶晶圓100(包含200、300、及LED晶片400、600。以下相同)之各要素詳細地進行說明。
<距離Hbun與平均高度(Have)之比率(Hbun/Have)>
距離Hbun與平均高度(Have)之比率(Hbun/Have)係滿足2≦Hbun/Have≦300。
比率(Hbun/Have)係表示凹凸結構20之平均高度(Have)與第1半導體層30之平均厚度Hbun之比率，且比率(Hbun/Have)越大，則第1半導體層30之平均厚度Hbun變得越大。可藉由比率(Hbun/Have)為2以上，而呈現凹凸結構20對內部量子效率IQE改善之效果，故而較佳。因比率(Hbun/Have)為2以上，故裂痕被抑制之第1半導體層30使凹凸結構A之平坦化程度提昇。藉此，可有效地使設置於第1半導體層30上之發光半導體層40及第2半導體層50之成膜精度提昇。因此，可以將裂痕抑制之狀態使錯位較少之第1半導體層30之作為半導體之性能反映至發光半導體層40及第2半導體層50，從而可獲得裂痕被抑制且內部量子效率IQE較高之LED用磊晶晶圓得。進而，因比率(Hbun/Have)為3.5以上，故第1半導體層30之表面之平坦性變得良好，隨之，發光半導體層40之膜厚均等性提昇，因此，發光波長之面內均等性提昇。根據進一步發揮該等效果之觀點，該比率(Hbun/Have)更佳為5.5以上，最佳為8.0以上。尤其，若比率(Hbun/Have)為10以上，則可使凹凸結構20之凸部頂部對於第1半導體層30之表面之影響變得更小，因此，可使第1半導體層30之發光半導體層40側表面之平坦性變得更良好。即，內部量子效率IQE提昇之效果變大。根據同樣之觀點，比率(Hbun/Have)較佳為12以上，更佳為14以上，最佳為16以上。進而， 根據於第1半導體層30之凹凸結構20之平均凸部頂部位置與發光半導體層40之間使錯位之碰撞機率增加，使內部量子效率IQE進一步提昇之觀點，比率(Hbun/Have)更佳為20以上，最佳為25以上。另一方面，可藉由比率(Hbun/Have)為300以下，而抑制LED用磊晶晶圓100之翹曲，因此，可使晶片化效率提昇。
與將半導體層成膜後之翹曲相關之指標一般而言作為BOW(曲度)而知悉。BOW係與LED用圖案晶圓(1)10之厚度成反比，並且與LED用圖案晶圓(1)10之大小(直徑)及半導體層之厚度之平方成正比。BOW越大，則LED晶片之製造變得越困難，若考慮製造LED晶片時之光微影步驟，則BOW較佳為1.5以下。此處，若考慮使BOW變小，則使LED用圖案晶圓(1)10之厚度變大，使半導體層之厚度變薄，且使LED用圖案晶圓(1)10之大小變小即可。然而，於使LED用圖案晶圓(1)10之厚度變厚之情形時，LED晶片之製造成本較大地升高，並且成膜半導體層時之LED用圖案晶圓(1)10之熱行為產生變化，因此，存在半導體層之成膜性下降，內部量子效率IQE下降之情況。又，使LED用圖案晶圓(1)10之大小變小成為導致LED晶片之產率較大地下降之主要因素。即，可知若可藉由使半導體層之厚度變薄而抑制BOW，則該效果較大。此處，已對藉由使用凹凸結構A而使半導體層之成膜性提昇之情形進行了說明。即，可藉由使用具備凹凸結構A之LED用圖案晶圓(1)10，而即便使半導體層之厚度變薄，仍可將錯位有效地減少，且可抑制裂痕，因此，可減少翹曲。根據該觀點，比率(Hbun/Have)較佳為200以下，更佳為150以下。進而，根據將半導體層之成膜時間縮短，降低半導體層之使用量，實現環境適宜性之觀點，比率(Hbun/Have)更佳為100以下，最佳為50以下。根據以上情況，可藉由比率(Hbun/Have)滿足特定之範圍，而成膜裂痕被抑制且內部量子效率IQE較高之半導體層，並且可抑制將半導體層成膜而成 之LED用圖案晶圓(1)10之翹曲，故而，可生產效率較高地製造高效率之LED晶片。
<距離Hbu與平均高度(Have)之比率(Hbu/Have)>
距離Hbu與平均高度(Have)之比率(Hbu/Have)係滿足1.5≦Hbu/Have≦200。
比率(Hbu/Have)係表示凹凸結構20之平均高度(Have)、與非摻雜第1半導體層31之平均厚度Hbu之比率，且比率(Hbun/Have)越大，則非摻雜第1半導體層31之平均厚度Hbu變得越大。因比率(Hbu/Have)為1.5以上，故非摻雜第1半導體層31使凹凸結構A平坦化之程度以裂痕被抑制之狀態提昇。藉此，可有效地使設置於非摻雜第1半導體層31上之摻雜第1半導體層32、發光半導體層40及第2半導體層50之成膜精度提昇。因此，可使錯位較少之非摻雜第1半導體層31之結晶性，以裂痕被抑制之狀態反映至摻雜第1半導體層32、發光半導體層40及第2半導體層50，從而可一面縮短生產時間一面獲得裂痕被抑制且內部量子效率IQE較高之LED用磊晶晶圓。進而，因比率(Hbu/Have)為2.5以上，故非摻雜第1半導體層31使凹凸結構20之平坦化變得進一步良好，隨之，發光半導體層40之膜厚均等性得到改善，發光波長之面內均等性變得良好。根據進一步發揮該等效果之觀點，該比率(Hbu/Have)最佳為3.5以上。尤其，若比率(Hbu/Have)為4以上，則可使凹凸結構20之凸部頂部對於非摻雜第1半導體層31之表面之影響變得更小，因此，可使摻雜第1半導體層32之發光半導體層40側表面之平坦性變得更良好。即，內部量子效率IQE提昇及裂痕抑制之效果變大。根據同樣之觀點，比率(Hbu/Have)較佳為5以上，更佳為8以上，最佳為10以上。進而，於非摻雜第1半導體層31之內部，根據使錯位之碰撞機率增加，將內部量子效率IQE進一步提昇之觀點，比率(Hbu/Have)更佳為12以上，最佳為15以上。另一方面，可藉由比率 (Hbu/Have)為200以下，而抑制LED用磊晶晶圓100之翹曲。此情況係根據已說明之BOW之觀點決定。根據同樣之觀點，比率(Hbu/Have)較佳為100以下，更佳為50以下。進而，根據降低半導體層之使用量，並且將成膜時間較大地縮短，實現環境適宜性之觀點，比率(Hbu/Have)最佳為30以下。根據以上情況，可藉由比率(Hbu/Have)滿足特定之範圍，而成膜裂痕被抑制且內部量子效率IQE較高之半導體層，並且可抑制將半導體層成膜所得之LED用圖案晶圓(1)10之翹曲，故而，可生產效率較高地製造高效率之LED晶片。
<凹凸結構20>
本實施形態之LED用磊晶晶圓100之凹凸結構20、即凹凸結構A係如<<LED用圖案晶圓(1)>>中所說明之具有實質上n次對稱之規則性之凹凸結構，並且若凸部頂部包括曲率半徑超過0之角部則並無特別限定。其中，藉由滿足參照圖8所說明之Duty與旋轉偏移角Θ之關係、及參照圖9所說明之平均間隔Pave與Duty之關係，而使裂痕抑制效果與內部量子效率IQE之改善效果變大。進而，可藉由滿足參照圖16所說明之平均間隔Pave與Duty之關係，而亦使光擷取效率LEE同時地提昇。以下，對凹凸結構20之更佳之態樣進行說明。
凹凸結構20可取包含複數個獨立之凸部與連續之凹部之點狀結構、包含複數個獨立之凹部與連續之凸部之孔洞狀結構、或者均包含獨立之凸部與獨立之凹部之混合結構。其中，最佳為點狀結構。其原因在於：因點狀結構，而如已說明般，半導體層之核之附著、繼而成長變得良好，從而裂痕之抑制效果與內部量子效率IQE改善效果變大。於點狀結構、孔洞狀結構、或混合結構中，一個凸部之底部之輪廓形狀或凹部之開口形狀可採用圓狀、橢圓狀、柵狀、卍狀、n邊形(n≧3)、具有角部之曲率半徑超過0之角部之n邊形(n≧3)等。其中，若為圓狀、橢圓狀、柵狀、具有角部之曲率半徑超過0之角部之三角 形，則可降低自凹凸結構20對成長之半導體層施加之應力，因此，裂痕抑制之效果變大。尤其，最佳為圓狀。再者，圓狀係實質上之圓狀，且允許若干之變形。
可藉由凹凸結構20之平均間隔Pave如已說明般滿足50nm≦Pave≦1500nm，而成膜裂痕被抑制且內部量子效率IQE較高之半導體層。進而，就LED用磊晶晶圓而言，可藉由平均間隔Pave為1500nm以下，而較佳地呈現上述說明之比率(Hbun/Have)或者比率(Hbu/Have)之效果。其原因在於：因自凹凸結構20觀察之半導體層變大，故基於已說明之原理之比率(Hbun/Have)或比率(Hbu/Have)之效果不會被凹凸結構20干擾。由此，可同時地改善內部量子效率IQE及裂痕。根據同樣之原理，較佳為1200nm以下，更佳為1000nm以下，最佳為950nm以下。再者，下限值係如已說明所述。
<凸部之形狀>
構成凹凸結構20之凸部之形狀係如已說明般，根據半導體層之核之附著、成長、繼而成長之半導體層之結合之觀點，較佳為凸部底部之直徑大於凸部頂部之直徑之結構，更佳為將凸部頂部與凹部底部連接之凸部側面部具有2階段以上之傾斜角度，最佳為傾斜改變之點之曲率半徑超過0，且形成曲面。尤其，於作為LED用磊晶晶圓考量之情形時，作為表示凸部之形狀之參數之縱橫比、即比率(Have/ave)較佳為0.1以上且5.0以下。首先，因該比率(Have/ave)為0.1以上而使自從發光半導體層產生之光子所觀察之凸部之體積變大，因此，可使光擷取效率LEE提昇。尤其，若縱橫比為0.3以上，則可使對於發光光線之光繞射之模式數增加，增強散射性，故而較佳。根據同樣之觀點，縱橫比更佳為0.5以上，最佳為0.6以上。另一方面，可藉由縱橫比為5.0以下，而使凸部側面之傾斜角度變得平緩。藉此，認為可抑制獲得LED晶片時所產生之微粒。根據同樣之效果、 及半導體層之成膜性、尤其抑制裂痕之觀點，縱橫比較佳為3.0以下，更佳為2.0以下，最佳為1.1以下。
<凹部之底部>
如已說明般，根據半導體層之核之附著、成長、繼而成長之半導體層之結合之觀點，較佳為在凹部底部具有平坦面。尤其，就LED用磊晶晶圓而言，較佳為，凹凸結構20之凹部底部所具有之平坦面(以下，稱為「平坦面B」)與相對於第1半導體層30之穩定成長面大致平行之面(以下，稱為「平行穩定成長面」)平行。於該情形時，凹凸結構20之凹部附近處之第1半導體層30之成長性變得良好，並且基於成長之半導體層彼此結合之錯位減少加劇，從而可有效地相應於凹凸結構20使第1半導體層30內之錯位分散化，因此，內部量子效率IQE提昇。所謂穩定成長面係指在使半導體層成長之材料中成長速度最慢之面。一般而言，已知穩定成長面在成長之中途以刻面呈現。例如，於氮化鎵系化合物半導體之情形時，與由M面代表之A軸平行之平面成為穩定成長面。GaN系半導體層之穩定成長面係六方晶結晶之M面(1-100)、(01-10)、(-1010)，且係與A軸平行之平面之一。再者，因成長條件不同，亦存在GaN系半導體之作為M面以外之平面之包含A軸之其他平面成為穩定成長面之情形。
<緩衝層>
作為緩衝層33之材質，可採用AlGaN結構、AlN結構、AlInN結構、InGaN/GaN超晶格結構、InGaN/GaN積層結構、或AlInGaN/InGaN/GaN積層結構等。又，就緩衝層之成膜而言，可將成膜溫度設為350℃~600℃之範圍。藉此，對於自狹窄之凹部底部進行之成膜，亦可使均等性提昇。可藉由使用該等緩衝層33，而有效地減少LED用晶圓與第1半導體層30之晶格常數之差，從而可改善第1半導體層30之成膜性及結晶性。又，緩衝層33之膜厚較理想為相對於凹凸 結構20之平均高度(Have)為1/5以下。其原因在於：對於RAMP過程中之緩衝層33之再擴散與再結晶行為，可抑制核對凸部之側面部之附著。根據該觀點，緩衝層33之膜厚相對於凹凸結構20之平均高度(Have)，更佳為1/10以下，最佳為1/20以下。又，緩衝層33較佳為利用MOCVD(Metal Organic Chemical Vapor Deposition，金屬有機氣相沈積)法或者濺鍍法而成膜。尤其，就緩衝層33之均等性提昇方面而言，更佳為採用濺鍍法。
<第1半導體層>
第1半導體層30之材質可自以下說明之非摻雜第1半導體層31及摻雜第1半導體層32中選擇。第1半導體層30之膜厚(Hbun)係根據抑制裂痕，使凹凸結構20平坦化，並且減少第1半導體層30內部之錯位，使作為半導體之性能反映至發光半導體層40及第2半導體層50，藉此使內部量子效率IQE提昇之觀點，較佳為800nm以上。尤其，根據進一步發揮凹凸結構20之錯位減少之效果之觀點，該膜厚(Hbun)較佳為1500nm以上，更佳為2000nm以上。進而，根據使作為半導體之性能反映至發光半導體層40及第2半導體層50，從而使內部量子效率IQE有效地增大之觀點，較佳為2500nm以上，更佳為3000nm以上，最佳為4000nm以上。另一方面，上限值根據翹曲及環境適宜性之觀點，較佳為100000nm以下，更佳為7500nm以下，最佳為6500nm以下。
摻雜第1半導體層32若用作適於LED之用途之n型半導體層，則並無特別限制。例如，可適用在矽、鍺等元素半導體、或III-V族、II-VI族、VI-VI族等化合物半導體中適當摻雜各種元素而成者。尤其，較理想為n型GaN層。作為n型GaN層，例如，可以3×10-2~4.2×10-2mol/min供給NH3，以0.8×10-4~1.8×10-4mol/min供給三甲基鎵(TMGa)，及以5.8×10-9~6.9×10-9mol/min供給以Si為代表之含有n型摻雜劑之矽烷氣體而形成。摻雜第1半導體層32之膜厚係根據對發光半 導體層40之電子注入性之觀點，較佳為800nm以上，更佳為1500nm以上，最佳為2000nm以上。另一方面，上限值係根據翹曲減少之觀點，較佳為5000nm以下。根據減少摻雜第1半導體層32之使用量，並且縮短LED用磊晶晶圓200、300之製造時間之觀點，該上限值較佳為4300nm以下，更佳為4000nm以下，最佳為3500nm以下。
非摻雜第1半導體層31可於對摻雜第1半導體層32之作為n型半導體層之性能不造成障礙之範圍內適當地進行選擇。例如，可適用矽、鍺等元素半導體、或III-V族、II-VI族、VI-VI族等化合物半導體。尤其，較佳為未摻雜氮化物層。作為未摻雜氮化物層，例如可在900℃~1500℃之成長溫度下，藉由對緩衝層或者LED用晶圓之上，供給NH3與TMGa而成膜。非摻雜第1半導體層31之膜厚(Hbu)根據使凹凸結構20平坦化之觀點，較佳為1000nm以上。尤其，根據在非摻雜第1半導體層31之內部有效地減少錯位之觀點，較佳為1500nm以上，更佳為2000nm以上，最佳為2500nm以上。另一方面，上限值係根據減少LED用磊晶晶圓100之翹曲之觀點，較佳為6000nm以下。尤其，根據縮短LED用磊晶晶圓200、300之製造時間之觀點，該上限值較佳為5000nm以下，更佳為4000nm以下，最佳為3500nm以下。
再者，於LED用圖案晶圓(1)10之凹凸結構20上至少依序積層非摻雜第1半導體層31及摻雜第1半導體層32之情形時，亦可於摻雜第1半導體層32上進而設置其他非摻雜半導體層(2)，且於該其他非摻雜半導體層(2)上設置發光半導體層40。於該情形時，作為其他非摻雜半導體層(2)，可使用在上述非摻雜第1半導體層31中說明之材料。其他非摻雜半導體層(2)之膜厚係根據LED用磊晶晶圓200、300之發光性之觀點，較佳為10nm以上，更佳為100nm以上，最佳為200nm以上。另一方面，上限值係根據發光半導體層40內之電洞與電子之再耦合之觀點，較佳為500nm以下，更佳為400nm以下，最佳為350nm以 下。
<發光半導體層>
作為發光半導體層40，若半導體發光元件(例如，LED)具有發光特性，則並無特別限定。例如，作為發光半導體層40，可適用AsP、GaP、AlGaAs、InGaN、GaN、AlGaN、ZnSe、AlHaInP、ZnO等半導體層。又，於發光半導體層中，亦可適當地相應於特性摻雜各種元素。發光半導體層40係單一或多重量子井結構之活性層。例如，可在600℃~850℃之成長溫度下，將氮用作載氣，供給NH3、TMGa、及三甲基銦(TMIn(Trimethylindium))，使含有INGaN/GaN之活性層成長至100Å~1250Å之厚度。又，於多重量子井結構之情形時，對構成1層之InGaN而言，亦可使In元素濃度進行變化。又，可於發光半導體層40與第2半導體層50之間設置電子阻擋層。電子阻擋層係包含例如p-AlGaN。
<第2半導體層之材質>
作為第2半導體層50，若為用作適於LED之用途之p型半導體層者，則並無特別限制。例如，可適用對矽、鍺等元素半導體、及III-V族、II-VI族、VI-VI族等化合物半導體適當地摻雜各種元素而成者。例如，於p型GaN層之情形時，可使成長溫度上升至900℃以上，供給TMGa及CP2Mg，成膜至數百~數千Å之厚度。
<LED用圖案晶圓(1)之材質>
LED用圖案晶圓(1)10之材質係若為可用作LED用圖案晶圓(1)者則並無特別限制。可使用藍寶石、碳化矽(SiC)、氮化矽(Si3N4)、氮化鎵(GaN)、銅鎢(W-Cu)、矽、氧化鋅、氧化鎂、氧化錳、氧化鋯、氧化錳鋅鐵、氧化鎂鋁、硼化鋯、氧化鎵、氧化銦、氧化鋰鎵、氧化鋰鋁、氧化釹鎵、氧化鑭鍶鋁鉭、氧化鍶鈦、氧化鈦、鉿、鎢、鉬、GaP、或GaAs等基板。其中，根據與第1半導體層30之晶格匹配之觀 點，較佳為適用藍寶石、GaN、GaP、GaAs、碳化矽、矽、尖晶石(例如，以MgAl2O4為代表之絕緣性基板)等。進而，既可使用單體，亦可為於使用該等之LED用晶圓上設置另外之晶圓而成之異質結構之晶圓。例如，LED用晶圓中可使用以C面(0001)為主面之藍寶石晶圓。於該情形時，GaN系半導體層之作為穩定成長面之M面係與藍寶石晶圓A面(11-20)、(1-210)、(-2110)平行之面。
LED用圖案晶圓(1)10之大小並無特別限定，但例如，可列舉2英吋、4英吋、6英吋、及8英吋。該等既可為圓盤狀，亦可為帶有定向平面之形狀。此處，根據就半導體層之成膜現象而言使凹凸結構A之效果平均化，製造優質之LED用磊晶晶圓之觀點，及根據良好地發揮上述說明之效果中之LED用磊晶晶圓之翹曲減少之效果之觀點，較佳為4英吋或者6英吋。
又，LED用圖案晶圓(1)10亦可至少於將第1半導體層30積層後之步驟中去除。因將LED用圖案晶圓(1)10去除，故波導模式之干擾效果變大，因此，光擷取效率LEE較大地提昇。於該情形時，LED之發光光線之出光面自發光半導體層40觀察較佳為第1半導體層30側。
<透明導電層>
透明導電層60係設置於第2半導體層50上。作為透明導電層60，例如，由作為透過性氧化膜之ITO(In2O3-SnO2)、ZnO、RuOx、TiOx、IrOx、SnOx、AZnO(ZnO-Al2O3)、IZnO(In2O3-ZnO)、GZO(ZnO-Ga2O3)或InxOy中之至少1個以上形成。又，透明導電層60可藉由真空蒸鍍法、濺鍍法、或CVD(Chemical Vapor Deposition(化學氣相沈積))法而形成。
<陽極電極>
陽極電極70係設置於透明導電層60上。作為陽極電極70，可使用上述透明導電層60中揭示之透過性氧化膜或透明金屬。於採用透過 性氧化膜之情形時，亦可使陽極電極70與透明導電層60之界面消失。又，作為透明金屬，可列舉Ni、Co、Fe、Ti、Cu、Rh、Au、Ru、W、Zr、Mo、Ta、Pt及包含選自由其等之氧化物或者氮化物所組成之群之至少一種之合金或多層膜。尤其，於Ni之上積層Au而成之多層膜因接著力之方面而較佳。又，例如，亦可採用於Ni之上積層Au且於該Au之上積層RhO而成之多層膜。
<陰極電極>
陰極電極80係自第2半導體層50側蝕刻第1半導體層30，而形成於露出之第1半導體層30表面。例如，可使用金、銀、鈦或鉻等金屬或金屬氧化物。尤其，較佳為金屬多層膜。
<反射膜>
於LED用圖案晶圓(1)10之與凹凸結構20相反之面上，可形成反射膜。可藉由形成反射膜，而進一步增大凹凸結構20之光擷取效率LEE。反射膜之反射率係於發光半導體層40之發光波長中較佳為80%以上，更佳為90%以上，最佳為91%以上。例如，可使用介電體多層膜。所謂介電體多層膜係指將折射率不同之2個以上介電體交替地積層而成之多層膜。例如，可以對數3~8將ZrO2、AlN、Nb2O3或Ta2O3與SiO2積層。
<凹凸結構20之製作方法>
以上，對本實施形態之LED用磊晶晶圓100及LED用圖案晶圓(1)10進行了說明。其次，對凹凸結構20之製作方法進行說明。
可藉由轉印法、光微影法、熱微影法、電子束繪圖法、干涉曝光法、將奈米粒子作為掩膜之微影法、將自組織化結構作為掩膜之微影法等而製造凹凸結構20。尤其，根據LED用圖案晶圓(1)10之凹凸結構20之加工精度或加工速度之觀點，較佳為採用轉印法。
本說明書中之所謂轉印法係定義為包含將表面上具備微細圖案 之模具之微細圖案轉印至LED用晶圓(製作凹凸結構20前之LED用圖案晶圓(1)10)之步驟之方法。即，該轉印法係至少包含介隔轉印材將模具之微細圖案與LED用晶圓貼合之步驟、及將模具剝離之步驟之方法。可藉由採用該方法，而容易地滿足上述說明之旋轉偏移角Θ。更具體而言，轉印法可分類為兩種。第1係將被轉印賦予至LED用晶圓之轉印材用作永久劑之情形。於該情形時，構成LED用晶圓與凹凸結構20之材料不同。又，凹凸結構20之特徵在於：作為永久劑殘留，且用作LED用磊晶晶圓100。於該情形時，較佳為，為保證第1半導體層30之成長性，而採用LED用晶圓之表面局部地露出之方法。即，該情形係對於LED用晶圓之表面局部地配置轉印材，且局部地配置之轉印材作為阻礙第1半導體層30成長之掩膜發揮作用之狀態。LED係以數萬小時地長期使用，因此，於將轉印材用作永久劑之情形時，構成轉印材之材料較佳為包含金屬元素。尤其，因原料中含有產生水解-聚縮合反應之金屬烷氧化物、或金屬烷氧化物之縮合物，而使作為永久劑之性能提昇，故而較佳。更佳為，轉印賦予以藉由蒸鍍或濺鍍之類的真空製程而成膜之SiO2為代表之掩膜材料之方法。進而，於LED用晶圓上局部地利用轉印法形成掩膜，繼之，藉由蒸鍍或濺鍍而將以SiO2為代表之無機物成膜。其後，亦可藉由將利用轉印法所製作之掩膜去除，而在LED用晶圓上將無機物圖案化。或者，亦可對於LED用晶圓之主面預先將無機物之層成膜，且藉由利用轉印法進行加工而獲得該無機物之層。於如上所述之LED用晶圓與凹凸結構20之材質不同之情形時，作為凹凸結構20，最佳為採用金屬鋁、非晶氧化鋁、多晶氧化鋁、多晶藍寶石、氧化矽(SiO2)、氮化矽(Si3N4)、銀(Ag)、鉻(Cr)、鎳(Ni)、金(Au)、或鉑(Pt)中之任意1或2個以上之混合物。藉此，可徹底地發揮上述說明之旋轉偏移角Θ之效果。
第2，列舉奈米壓印微影法。奈米壓印微影法係包含將模具之微 細圖案轉印至LED用晶圓上之步驟、設置用以藉由蝕刻而加工LED用晶圓之掩膜之步驟、及將LED用晶圓蝕刻之步驟之方法。例如，於使用一種轉印材之情形時，首先，將LED用晶圓與模具介隔轉印材而貼合。繼而，利用熱或光(UV(ultraviolet，紫外光))使轉印材硬化後，將模具剝離。對包含轉印材之凹凸結構，實施以氧灰化為代表之蝕刻，使LED用晶圓局部地露出。其後，將轉印材作為掩膜，利用蝕刻加工LED用晶圓。作為此時之加工方法，可採用乾式蝕刻及濕式蝕刻。於需要使LED用圖案晶圓(1)10之凹凸結構20之高度h增高之情形時，乾式蝕刻較為有益。又，例如於使用2種轉印材之情形時，首先，在LED用晶圓上將第1轉印材層成膜。繼而，將第1轉印材層與模具介隔第2轉印材而貼合。其後，利用熱或光(UV)使轉印材硬化後，將模具剝離。對包含第2轉印材之凹凸結構實施以氧灰化為代表之蝕刻，使第1轉印材局部地露出。繼而，將第2轉印材層作為掩膜，利用乾式蝕刻將第1轉印材層進行蝕刻。其後，將轉印材作為掩膜，利用蝕刻加工LED用晶圓。作為此時之加工方法，可採用乾式蝕刻及濕式蝕刻。 於需要使凹凸結構20之高度h增高之情形時，乾式蝕刻較為有益。
又，作為奈米壓印微影法，亦可採用以下說明之無需殘膜處理之奈米加工薄片法。對模具之凹凸結構面上，塗佈經稀釋之掩膜層(2)材料，將溶劑去除。可藉由本操作，而於模具之凹部內部配置掩膜層(2)。於模具之凹部內部內含掩膜層(2)之模具之凹凸結構上塗佈經稀釋之掩膜層(1)材料，將溶劑去除。可藉由本操作，而對模具之凹部內部填充掩膜層(2)，以將凹凸結構及掩膜層(2)填充且平坦化之方式，將掩膜層(1)成膜。藉此，製造奈米加工薄片。繼而，於LED用晶圓上積層奈米加工薄片之掩膜層(1)。繼而，照射以UV光為代表之能量線，將模具剝離。對所得之掩膜層(2)/掩膜層(1)/LED用晶圓，自掩膜層(2)面側實施乾式蝕刻，使LED用晶圓局部地露出。繼而，可藉 由隔著掩膜層實施蝕刻，而加工LED用晶圓，製造LED用圖案晶圓(1)10。尤其，可藉由採用奈米加工薄片法，而在使該薄片貼合之方向上控制凹凸結構之排列方向。例如，可將奈米加工薄片設置於進行捲出、捲取之裝置。其次，將LED用晶圓載入。偵測、控制此時之LED用晶圓之定向平面之位置。而且，使奈米加工薄片貼合於所載入之LED用晶圓。即，奈米加工薄片係機械性地在固定方上向貼合，但可藉由控制作為進行貼合之對象之LED用晶圓之方向，而容易地控制旋轉偏移角Θ。此時之旋轉偏移角Θ之解析力為±1°。
如以上說明所述，可藉由採用轉印法，而使模具之微細圖案反映至LED用晶圓，因此，可獲得良好之LED用圖案晶圓(1)10。
可藉由適用以奈米壓印微影法或奈米加工薄片法為代表之轉印法，而於LED用晶圓之主面上，轉印形成用以加工形成凹凸結構20之掩膜層。此處，對使用該掩膜層製造凹凸結構20時之乾式蝕刻法進行說明。尤其，設置於LED用晶圓上之掩膜層為2層以上之掩膜層時較為有效。例如，於自LED用晶圓之主面側以有機抗蝕劑/無機抗蝕劑之順序進行積層，從而使用於表面具有包含該有機抗蝕劑及無機抗蝕劑之凹凸結構之掩膜層之情形時，可將以下說明之乾式蝕刻法之效應最大限度地呈現。
於以下之說明中，將在LED用晶圓之主面上，配置有用於乾式蝕刻加工LED用晶圓形成凹凸結構20之掩膜層之積層體稱作蝕刻被加工材。該蝕刻被加工材係於LED用晶圓上，具備包含圖案寬度為5μm以下且縱橫比為0.1~5.0之圖案之掩膜層之蝕刻被加工材，且在蝕刻加工時所使用之載置構件上載置蝕刻被加工材時整體之熱電阻值較佳為6.79×10-3(m2‧K/W)以下。熱電阻值係將構件之厚度除以構成構件之材料之熱導率λ所得之值。
可藉由該構成，而降低蝕刻加工時產生之熱對掩膜層之蝕刻損 傷，從而利用蝕刻製造具有所期望之凹凸結構20之LED用圖案晶圓(1)。又，可藉由將作為該蝕刻被加工材之構成要素之載置構件用作搬送構件，而在乾式蝕刻步驟中提昇產出量。
蝕刻被加工材係載置於載置構件之載置區域上。又，於載置構件之載置區域上，既可直接地載置蝕刻被加工材，亦可介隔如傳熱薄片之類之其他構件載置蝕刻被加工材。無論何種情況，關鍵在於整體之熱電阻值為6.79×10-3(m2‧K/W)以下。此處，所謂整體之熱電阻值係若以在載置構件之載置區域上介隔傳熱薄片配置蝕刻被加工材之情形為例，載置區域中之載置構件之熱電阻值、蝕刻被加工材之熱電阻值、及載置區域中之傳熱薄片之熱電阻值之和。再者，可將傳熱薄片另視作其他構件。又，於不使用以傳熱薄片為代表之其他構件之情形時，使傳熱薄片之熱電阻值為0即可。
熱電阻值係將構件之厚度除以構成構件之材料之熱導率λ所得之值。即，熱電阻值R(m2‧K/W)係以構件之厚度d(m)/構件之熱導率λ(W/m‧K))進行計算所得之值。以整體之熱電阻值成為R≦6.79×10-3(m2‧K/W)之方式，調整構成蝕刻被加工材之構件或層之材料或厚度、及構成載置構件之材料或厚度。換言之，可藉由適用滿足整體之熱電阻值R之範圍之條件，實施乾式蝕刻，而精度較高地製造LED用圖案晶圓(1)。整體之熱電阻值更佳為R≦3.04×10-3(m2‧K/W)以下，進而較佳為R≦1.21×10-3(m2‧K/W)以下。再者，整體之熱電阻值R之下限較佳為0≦R。再者，對於熱電阻值，可藉由雷射閃光法而簡單地測定。
關於載置構件之厚度d，根據熱電阻值之觀點，並無下限，但若載置構件之厚度d過小，則存在於載置構件之搬送時等導致破損之可能性，因此，較佳為採用具有耐久性之範圍、例如0.001m以上。又，自熱電阻值之觀點所考量之厚度d存在上限值，但根據同時地搬 送時之作業性或成本面之觀點，載置構件之厚度d較佳為0.05m以下。
載置構件係載置蝕刻被加工材之構件，且可作為用以搬送或固定蝕刻被加工材之搬送托盤而使用。可藉由使用載置構件，而於將蝕刻被加工材搬送至乾式蝕刻裝置之真空反應槽時，減少蝕刻被加工材之位置偏移，又，可同時地搬送複數個蝕刻被加工材，故而產出量變高。作為構成載置構件之材料，可列舉例如矽(Si)、鋁(Al)、不鏽鋼等金屬材料、石英(SiO2)、碳化矽(SiC)、氮化矽(SiN)、氧化鋁(Al2O3)、氮化鋁(AlN)、氧化鋯(ZrO2)、氧化釔(Y2O3)等陶瓷、由氧化鋁膜被覆之矽或鋁、對表面熔射陶瓷所得之矽或鋁、由樹脂材料被覆之矽或鋁等金屬材料。對於該等材料，若能滿足上述整體之熱電阻值R之條件，則並無特別限定，但較佳為選擇對於乾式蝕刻氣體不產生沈積性較高之反應物之材料。若列舉更佳之例，則矽(Si)、石英(SiO2)或鋁(Al)因載置構件之取得性及加工性較高之方面而較佳，且碳化矽(SiC)、氧化鋁(Al2O3)、氮化鋁(AlN)、氧化鋯(ZrO2)、氧化釔(Y2O3)、或由該等中任一種以上被覆之無機構件尤其因不易產生沈積性較高之反應物之方面而較佳。再者，此處使用之所謂無機構件具體而言係例如矽(Si)或鋁之類加工性較高之金屬材料。可藉由在如此之無機構件上，被覆碳化矽(SiC)等不產生沈積性較高之反應物之類的材料，而兼具加工容易性及對於乾式蝕刻之對應性。又，於該情形時，氮化鋁(AlN)等在被覆時並非100%成為氮化鋁(AlN)，而存在一部分成為氧化鋁(Al2O3)等，從而被覆層成為混合物之情形。因而，在「由該等中任一種以上被覆」之記載係表示在即將如此地利用某一材料被覆時，包括混合存在其他材料之情形。
作為載置構件之形狀，若能滿足上述整體之熱電阻值R之條件，則並無特別限制，例如，可列舉薄板圓形狀或薄板角形狀等。載置構 件之表面並非必須平坦，亦可形成用以收容蝕刻被加工材之凹部(柱坑、凹穴)。又，載置構件無需包含單一材料，可包含兩種以上之材料。進而，載置構件無需以單一結構物形成，可將如藉由將基座部分與蝕刻被加工材之一部分覆蓋而將蝕刻被加工材固定之蓋之類的兩種以上之結構物組合而構成。
可藉由滿足上述說明之熱電阻值R之範圍之乾式蝕刻處理，而降低蝕刻損傷。藉此，可製造具有精度較高之凹凸結構A之LED用圖案晶圓(1)。此處，作為掩膜層，如已說明般較佳為2層以上之掩膜層，且對於該2層以上之掩膜層而言，可藉由奈米加工薄片法或者對於2層以上抗蝕劑之奈米壓印法而容易地製作。尤其，可藉由使用奈米加工薄片，而形成精度較高之2層以上之掩膜層。
例如，適用轉印法，在LED用晶圓之主面上獲得2層抗蝕劑。例如，設為自接近LED用晶圓之側，以有機抗蝕劑/無機抗蝕劑之順序進行成膜，至少無機抗蝕劑形成凹凸結構。於該情形時，首先，奈米壓印法必須將存在於無機抗蝕劑之殘膜及有機抗蝕劑局部地去除，而奈米加工薄片法僅將有機抗蝕劑局部地去除即可。將該步驟稱作殘膜去除步驟。於殘膜去除步驟中，較佳為使用例如包含O2氣、H2氣、Xe氣及Ar氣之至少1種之氣體所進行之反應性蝕刻。例如，作為蝕刻壓力，若為0.1Pa~5Pa，則加工精度提昇。尤其，可藉由僅使用O2氣，或者使用O2氣中添加有50體積%以下之Ar氣之氣體，而使加工精度提昇。藉此，可於LED用晶圓上，形成縱橫比較高之微細圖案掩膜。
於該微細圖案掩膜形成步驟中，無需一定使用載置構件，從而亦無需以成為上述整體之熱電阻值R之範圍之方式，選擇各構件之材料與形狀。
使LED用圖案晶圓(1)之凹凸結構20之加工精度提昇之蝕刻方法 係於LED用晶圓上，獲得具備具有圖案寬度為5μm以下且縱橫比為0.1~5.0之圖案之掩膜層之蝕刻被加工材，且於載置構件上載置蝕刻被加工材，在整體之熱電阻值R為6.79×10-3(m2‧K/W)以下之狀態下，將掩膜層作為掩膜，蝕刻LED用晶圓。藉此，由於可抑制對於微細圖案掩膜之蝕刻損傷，因此，在蝕刻過程中之微細圖案掩膜之蝕刻均等性得到保持，從而LED用圖案晶圓(1)之凹凸結構20之精度提昇。
根據蝕刻LED用晶圓之類的觀點，可實施使用氯系氣體或氟碳系氣體之蝕刻。使用含有容易將LED用晶圓反應性蝕刻之氟碳系氣體(CxHzFy：x=1~4，y=1~8，z=0~3之範圍之整數)中之至少1種之混合氣體。作為氟碳系氣體，可列舉例如CF4、CHF3、C2F6、C3F8、C4F6、C4F8、CH2F2、CH3F等。進而，為使LED用晶圓之蝕刻速率提昇，而使用氟碳系氣體中以氣體流量整體之50%以下混合有Ar氣、O2氣、及Xe氣而成之氣體。於對氟碳系氣體難以進行反應性蝕刻之LED用晶圓(難蝕刻基材)或導致產生沈積性較高之反應物之LED用晶圓進行蝕刻之情形時，使用包含可進行反應性蝕刻之氯系氣體中之至少1種之混合氣體。作為氯系氣體，可列舉例如Cl2、BCl3、CCl4、PCl3、SiCl4、HCl、CCl2F2、CCl3F等。進而，為提昇難蝕刻基材之蝕刻速率，而可對氯系氣體添加O2氣、Ar氣、或O2氣與Ar氣之混合氣體。
蝕刻時之壓力係為使利於反應性蝕刻之離子入射能量變大，LED用晶圓之蝕刻速率提昇，而較佳為0.1Pa~20Pa，更佳為0.1Pa~10Pa。
又，可藉由將氟碳系氣體(CxHzFy：x=1~4，y=1~8，z=0~3之範圍之整數)之C與F之比率(y/x)不同之氟碳系氣體混合2種，增減保護LED用晶圓之蝕刻側壁之氟碳化合物膜之沈積量，而分開形成被製作成LED用晶圓之微細圖案之錐形形狀之角度。於利用乾式蝕刻更精密地控制對於LED用晶圓之掩膜之形狀之情形時，將F/C≧3之氟碳 氣體與F/C<3之氟碳氣體之流量之比率較佳為設為95sccm：5sccm~60sccm：40sccm，更佳為70sccm：30sccm~60sccm：40sccm。即便氣體之總流量變化，上述流量之比率亦不變化。
又，氟碳系氣體及Ar氣之混合氣體與O2氣或Xe氣之混合氣體於反應性蝕刻成分與離子入射成分適量之情形時，根據LED用晶圓之蝕刻速率提昇之類的觀點，氣體流量之比率較佳為99sccm：1sccm~50sccm：50sccm，更佳為95sccm：5sccm~60sccm：40sccm，進而較佳為90sccm：10sccm~70sccm：30sccm。又，氯系氣體及Ar氣之混合氣體與O2氣或Xe氣之混合氣體於反應性蝕刻成分與離子入射成分適量之情形時，根據LED用晶圓之蝕刻速率提昇之類的觀點，氣體流量之比率較佳為99sccm：1sccm~50sccm：50sccm，更佳為95sccm：5sccm~80sccm：20sccm，進而較佳為90sccm：10sccm~70sccm：30sccm。即便氣體之總流量變化，上述流量之比率亦不變化。
又，於使用氯系氣體之LED用晶圓之蝕刻中，較佳為僅使用BCl3氣體，或使用BCl3氣及Cl2氣之混合氣體與Ar氣或Xe氣之混合氣體。該等混合氣體於反應性蝕刻成分與離子入射成分適量之情形時，根據LED用晶圓之蝕刻速率提昇之類的觀點，氣體流量之比率較佳為99sccm：1sccm~50sccm：50sccm，更佳為99sccm：1sccm~70sccm：30sccm，進而較佳為99sccm：1sccm~90sccm：10sccm。即便氣體之總流量變化，上述流量之比率亦不變化。
作為電漿蝕刻，可使用電容耦合型RIE、電感耦合型RIE、電感耦合型RIE、或利用牽引離子電壓之RIE。例如，僅使用CHF3氣，或使用在氣體流量之比率90sccm：10sccm~60sccm：40sccm之間將CF4及C4F8混合而成之氣體，在0.1~5Pa之範圍內設定處理壓力，且使用電容耦合型RIE、或利用牽引離子電壓之RIE。又，例如，於使 用氯系氣體之情形時，僅使用BCl3氣，或使用在氣體流量之比率95sccm：5sccm~85sccm：15sccm之間將BCl3氣與Cl2氣或Ar氣混合而成之氣體，在0.1~10Pa之範圍內設定處理壓力，且使用電容耦合型RIE、電感耦合型RIE、或利用牽引離子電壓之RIE。
進而，例如於使用氯系氣體之情形時，僅使用BCl3氣，或使用在氣體流量之比率95sccm：5sccm~70sccm：30sccm之間將BCl3氣與Cl2氣或Ar氣混合而成之氣體，在0.1Pa~10Pa之範圍內設定處理壓力，且使用電容耦合型RIE、電感耦合型RIE、或利用牽引離子電壓之RIE。又，即便用於蝕刻之混合氣體之氣體總流量出現變化，上述流量之比率亦不變化。
於該LED用晶圓之乾式蝕刻步驟中，在達到上述整體之熱電阻值R之範圍之蝕刻被加工材之狀態下，對LED用晶圓實施蝕刻。可藉由以此方式，將LED用晶圓進行乾式蝕刻，而一面確保較高之產出量，一面即便在將圖案寬度為5μm以下且縱橫比為0.1至5.0之範圍之微細圖案掩膜作為掩膜時，亦減少乾式蝕刻損傷，符合預期地在LED用晶圓形成凹凸結構。
微細圖案掩膜形成步驟與LED用晶圓之乾式蝕刻步驟亦可於相同裝置中進行連續處理。於該情形時，只要亦於微細圖案掩膜形成步驟中，使用載置構件，且以滿足上述整體之熱電阻值R之範圍之方式，選擇各材料或形狀即可。
<<LED用磊晶晶圓之製造方法>>
繼而，對LED用磊晶晶圓100之製造方法進行說明。本實施形態之LED用磊晶晶圓100可藉由在LED用圖案晶圓(1)10之凹凸結構20上，以滿足上述說明之比率(Hbun/Have)及/或比率(Hbu/Have)之方式，依次成膜第1半導體層30、發光半導體層40及第2半導體層50而製造。尤其，較佳為依序包含準備LED用圖案晶圓(1)10之步驟、對LED 用圖案晶圓(1)10進行光學測定之步驟、及使用LED用圖案晶圓(1)10製造LED用磊晶晶圓100之步驟。於該情形時，由於可預先評價LED用圖案晶圓(1)10之精度，因此，可事先地預測內部量子效率IQE或光擷取效率LEE之提昇程度。作為光學測定，可採用檢測反射光者與檢測透射光者之雙者。尤其，由於可調用通用性高之裝置，因此，於檢測透射光之情形時，較佳為測定霧度(HAZE)。另一方面，根據更準確地判斷凹凸結構20之精度之觀點，較佳為檢測反射光之方式。於該情形時，可藉由凹凸結構A之排列或大小，而適當設定探測正反射成分或漫反射成分之哪一個。可藉由利用正反射成分，而評價凹凸結構20之輪廓形狀之精度，且可藉由利用漫反射成分，而評價凹凸結構20之體積精度。採用何者可根據所使用之凹凸結構20與目的而適當選擇。又，亦可使用漫反射成分與正反射成分之比率、或(漫反射成分-正反射成分)、(漫反射成分-正反射成分)/正反射成分、(漫反射成分-正反射成分)/漫反射成分等。於上述光學測定中，可藉由使光源之波長大於凹凸結構20之平均間隔(Pave)，而有效地評價凹凸結構20之不良。
如以上說明所述，可藉由使用LED用圖案晶圓(1)，而呈現旋轉偏移角Θ及凸部頂部之形狀之效果，從而良好地抑制對於半導體層之裂痕。而且，可有效地改善內部量子效率IQE。此處，可藉由使用以下說明之LED用圖案晶圓(2)，而在維持上述說明之效果之同時，進而更改善光擷取效率LEE。LED用圖案晶圓(2)之特徵在於：在LED用圖案晶圓(1)之基礎上，進而設置另外之凹凸結構L。可藉由該凹凸結構L，而賦予較強之光散射性，從而進一步提昇光擷取效率LEE。
關於LED用圖案晶圓(2)，凹凸結構A相當於LED用圖案晶圓(1)中記載之凹凸結構A。換言之，對LED用圖案晶圓(1)附加凹凸結構L作為進一步之凹凸結構者係LED用圖案晶圓(2)。因此，除了對於LED用 圖案晶圓(1)之效果，將呈現新附加之凹凸結構L之效果。由此，不僅可有效地抑制裂痕，較大地提昇半導體層之結晶品，以及使內部量子效率IQE提昇，而且可有效地提昇光擷取效率LEE。
以下，對LED用圖案晶圓(2)詳細地進行說明。再者，如已說明般，LED用圖案晶圓(2)係對於LED用圖案晶圓(1)附加進一步之凹凸結構L而成者。由此，於以下之說明中，將以該附加之凹凸結構L之說明為主。因此，對於LED用圖案晶圓(2)之其他構成要件、或使用LED用圖案晶圓(2)之LED用磊晶晶圓、使用LED用圖案晶圓(2)之LED晶片、及LED用圖案晶圓(2)之製造方法之詳細說明將予以省略，且對於該等，可直接地適用LED用圖案晶圓(1)之相對應者。
又，LED用圖案晶圓(1)之記載中所說明之定義亦可在LED用圖案晶圓(2)中適用。
本實施形態之LED用圖案晶圓(2)之特徵在於：於主面包含包括實質上n次對稱之排列之凹凸結構A、及與上述凹凸結構A不同之包括實質上m次對稱之排列之凹凸結構L，且上述凹凸結構A之至少一部分係上述主面內之上述凹凸結構A之排列軸A對於LED用圖案晶圓(2)晶軸方向之旋轉偏移角Θ滿足0°<Θ≦(180/n)°。換言之，本實施形態之LED用圖案晶圓(2)之特徵在於：於LED用圖案晶圓(1)之具有凹凸結構A之面上，更包含與凹凸結構A不同且包括實質上m次對稱之排列之凹凸結構L。
根據該構成，可提昇使用LED用圖案晶圓(2)之LED用磊晶晶圓之內部量子效率IQE，並且抑制在LED用圖案晶圓(2)之具有凹凸結構之面(以下，稱為凹凸結構面)上所成膜之半導體層中之裂痕。進而，可將自LED高效率地發光之光擷取至LED之外部。換言之，可呈現LED用圖案晶圓(1)中所說明之效果，並且進而實現凹凸結構L之光擷取效率LEE之提昇。
首先，LED用圖案晶圓之凹凸結構A係已說明之LED用圖案晶圓(1)之凹凸結構A，故根據同樣之原理，可成膜已將裂痕減少之半導體層，藉此，可獲得高品質之半導體結晶。進而，可改善LED用磊晶晶圓之內部量子效率IQE。以下，記載為凹凸結構A之效果，但其可另視作與LED用圖案晶圓(1)之凹凸結構A之效果相同之效果。
於本實施形態之LED用圖案晶圓(2)中，上述凹凸結構L係包含具有第1平均間隔(PL)之複數個凸部及凹部，且上述凹凸結構A係設置於構成上述凹凸結構L之上述凸部及上述凹部之至少一表面上，且包含具有第2平均間隔(PA)之複數個凸部及凹部，並且上述第1平均間隔(PL)與上述第2平均間隔(PA)之比率(PL/PA)較佳為超過1且為2000以下。此處所謂第2平均間隔(PA)係指在LED用圖案晶圓(1)中所說明之平均間隔(Pave)。
根據該構成，凹凸結構A之效果可一面抑止被凹凸結構L抑制之情形，一面增大自凹凸結構A與凹凸結構L之發光光線觀察所得之差。即，可有效地呈現LED用圖案晶圓(1)之功能，同時，使光擷取效率LEE進而提昇。該光擷取效率LEE係取決於凹凸結構L之較大之光學散射性之賦予。
於本實施形態之LED用圖案晶圓(2)中，較佳為，構成上述凹凸結構L之複數個上述凸部相互地隔開，並且至少於構成上述凹凸結構L之複數個上述凹部之底部，設置構成上述凹凸結構A之上述凸部或上述凹部。
根據該構成，尤其，凹凸結構A之效果之呈現變得良好。可藉由於凹凸結構L之凹部設置凹凸結構A，而自凹凸結構L之凹部之底部優先地使半導體層成長。此處，因於該凹部之底部設置有凹凸結構A，故根據已說明之原理，可有效地實現裂痕之抑制與內部量子效率IQE之改善。
於本實施形態之LED用圖案晶圓(2)中，較佳為，構成上述凹凸結構L之複數個上述凹部相互地隔開，並且至少於構成上述凹凸結構L之複數個上述凸部之頂部，設置有構成上述凹凸結構A之上述凸部或上述凹部。
根據該構成，尤其可使光擷取效率LEE提昇。可藉由於平均間隔更大之凹凸結構L之凸部之頂部設置凹凸結構A，而對於自凹凸結構L之凸部頂部成長之半導體層，呈現裂痕抑制之效果與內部量子效率IQE改善之效果。於該情形時，可在凹凸結構L之凹部形成未成膜半導體層之空間。該空間係自半導體層觀察，折射率極小。即，由於可將折射率之差增大，故光學散射性變大，從而光擷取效率LEE進一步提昇。進而，去除LED用圖案晶圓(2)亦變得容易，因此，可根據LED之種類，使雷射剝離較佳地進行作用。
於本實施形態之LED用圖案晶圓(2)中，上述凹凸結構A對於上述凹凸結構L之被覆率較佳為超過0%且未達100%。
藉由該構成，因被覆率超過0%，而可發揮上述凹凸結構A之效果、即裂痕之抑制與內部量子效率IQE之改善。另一方面，可藉由被覆率未達100%，而良好地保持半導體層之核之附著與成長性。因此，半導體層之成長性變得良好，從而可成膜裂痕被抑制且內部量子效率IQE較高之半導體層。
於本實施形態之LED用圖案晶圓(2)中，較佳為，上述凹凸結構A包含具有第1平均間隔(PA)之複數個凸部及凹部，且上述凹凸結構L以上述凹凸結構A露出一部分之方式相互隔開地設置於上述凹凸結構A之表面上，且包含具有第2平均間隔(PL)之複數個凸部，並且上述第1平均間隔(PA)與上述第2平均間隔(PL)之比率(PL/PA)超過1且為2000以下。此處所謂第1平均間隔(PA)係指LED用圖案晶圓(1)中所說明之平均間隔(Pave)。
根據該構成，可呈現凹凸結構A之效果，並且使光擷取效率LEE提昇。首先，LED用圖案晶圓(2)於其表面上具有凹凸結構A，並且凹凸結構A包含露出部，故根據已說明之原理，可成膜裂痕被抑制且內部量子效率IQE較高之半導體層。其次，於凹凸結構A之表面上，設置凹凸結構L。該凹凸結構L係其平均間隔大於凹凸結構A。由此，光學散射性變強。即，可成膜裂痕被抑制之半導體層，並且將該半導體層之錯位減少，因此，內部量子效率IQE變大。而且，可利用光學散射性，將因較高之內部量子效率IQE而有效地發光之光擷取至LED之外部。
於本實施形態之LED用圖案晶圓(2)中，上述凹凸結構A之平均間隔(PA)較佳為50nm以上1500nm以下。此處所謂平均間隔(PA)係指LED用圖案晶圓(1)中所說明之平均間隔(Pave)。
根據該構成，因LED用圖案晶圓(1)中所說明之原理，凹凸結構A之效果進一步提昇。
於本實施形態之LED用圖案晶圓(2)中，當使用上述凹凸結構A之凸部底部之平均寬度(ave)與上述平均間隔(PA)之比率即Duty(ave/PA)時，較佳為，上述旋轉偏移角Θ滿足atan(Duty/2)°≦Θ≦(180/n)°之範圍。
根據該構成，因與LED用圖案晶圓(1)同樣之原理，凹凸結構A之效果變得更為顯著。由此，內部量子效率IQE進一步提昇，產生於半導體層中之裂痕被有效地抑制。
於以下之說明中，當同時地記載凹凸結構A及凹凸結構L時，使用稱為凹凸結構AL之表達。本實施形態之LED用圖案晶圓(2)係於表面具備凹凸結構AL。凹凸結構AL既可為將LED用晶圓之一主面加工而成者，亦可另行設置於LED用晶圓之一主面上。即，構成LED用晶圓之材料與構成凹凸結構A及/或凹凸結構L之材料既可相同亦可不 同。此處，凹凸結構A係具有實質上n次對稱之排列者，且已說明之旋轉偏移角Θ表示特定之範圍，並且其凸部頂部之形狀為曲率半徑超過0之角部。再者，就凸部頂部之形狀而言，如已於LED用圖案晶圓(1)中所說明般，亦可包含大小為100nm以下之台面。
其次，對凹凸結構A之排列與凹凸結構L之排列之關係進行說明。如已說明般，凹凸結構A係以旋轉偏移角Θ滿足特定範圍之方式設置於LED用晶圓上。此處，凹凸結構L之排列軸L對於LED用圖案晶圓之旋轉偏移角並無特別限定，但可藉由滿足以下之範圍，而使內部量子效率IQE與裂痕之抑制效果進一步提昇。再者，於以下之說明中，將對於凹凸結構A之排列軸A之旋轉偏移角Θ表述為ΘA，且將對於凹凸結構L之排列軸L之旋轉偏移角Θ表述為ΘL。又，旋轉偏移角ΘL可藉由將旋轉偏移角ΘA之定義說明中之凹凸結構A另視作凹凸結構L，且將排列軸A另視作排列軸L而進行定義。
作為旋轉偏移角ΘL與旋轉偏移角ΘA之差之△Θ(=| ΘL-ΘA |)係滿足0°≦△Θ≦(180/n)°之範圍。尤其，藉由滿足0°≦△Θ≦atan(Duty/2)°，而使內部量子效率IQE與裂痕之抑制之效果進一步變大。再者，Duty係凹凸結構A之Duty。其原因在於：於藉由凹凸結構A而改善之半導體層之核之附著、成長、繼而成長之半導體層之結合中，半導體層進行成長時之半導體層所形成之面與凹凸結構L之凸部之位置關係變得適度。
更具體而言，由於凹凸結構L之排列軸L與容易藉由半導體層之成長而形成之面所形成之角度變小，故而，可減少自凹凸結構L對成長之半導體層施加之應力。藉此，可良好地保持半導體層之成長性，故而，成長之半導體層彼此之結合變得良好，錯位轉而減少，並且可抑制裂痕。其中，因滿足0°≦ΘL≦atan(Duty/2)°，而進一步發揮上述效果，故而較佳。尤其，因滿足0°≦ΘL≦[atan(Duty/2)°]/2，成長之 半導體層所通過之凹凸結構L之凸部之密度變得均等化，因此，可抑制半導體層之成長之干擾，故而較佳。根據同樣之效果，最佳為滿足0°≦ΘL≦[atan(Duty/2)°]/4。另一方面，認為可藉由滿足atan(Duty/2)°≦△Θ≦(180/n)°，而使將LED晶片化時所產生之微粒量減少。其原因在於：於滿足該範圍之情形時，自將LED晶片化時之割斷方向觀察時，凹凸結構L之凸部之數量減少。其中，因滿足atan(Duty/2)°≦ΘL≦(180/n)°，而進一步發揮上述效果，故而較佳。
凹凸結構A係具有實質上n次對稱之排列，且滿足已說明之旋轉偏移角ΘA。另一方面，凹凸結構L具有實質上m次對稱之排列。對於凹凸結構L之旋轉偏移角ΘL及旋轉偏移角ΘA與旋轉偏移角ΘL之關係△Θ係如已說明所述。又，凹凸結構A之旋轉對稱次數n與凹凸結構L之旋轉對稱次數m既可相同亦可不同。即，例如若將凹凸結構A之旋轉對稱次數n與凹凸結構L之旋轉對稱次數之組合記載為(n、m)，則可列舉(6、6)、(6、4)、(6、2)、(4、6)、(4、4)、(4、2)、(2、6)、(2、4)或(2、2)等。其中，根據更良好地呈現凹凸結構A之功能與凹凸結構L之功能之觀點，較佳為(6、6)、(4、6)、(2、6)、(6、2)、(4、2)或(2、2)，更佳為(6、6)、(4、6)或(2、6)。
(凹凸結構L)
其次，對凹凸結構L進行說明。凹凸結構L之主要功能係光擷取效率LEE之提昇。因而，較佳為對於LED之發光光線，有效地產生光學散射性(光散射或者光繞射)現象或反射現象之結構，且可採用以下說明之凹凸結構L。
凹凸結構L之平均間隔PL係根據有效地呈現光學散射性(光繞射或光散射)或反射之觀點，較佳為，在比凹凸結構A之平均間隔PA大之範圍中，即，滿足平均間隔PL>平均間隔PA之同時，平均間隔PL為1000nm以上100μm以下。尤其，根據更強地呈現光繞射性，有效 地干擾波導模式，使光擷取效率LEE提昇之觀點，平均間隔PL較佳為1200nm以上，更佳為1500nm以上，最佳為2000nm以上。另一方面，根據凹凸結構L之製造時間、及半導體層之使用量之觀點，上限值較佳為50μm以下，更佳為20μm以下，最佳為10μm以下。
凹凸結構L之凸部頂部之寬度不取決於凹凸結構L之材質，如下述圖27及圖27B所示，只要在凹凸結構L之凸部703設置凹凸結構A，則並無特別限定。其原因在於：當凹凸結構L與LED用晶圓702之材質不同時，第1半導體層將自露出LED用晶圓702之面成長。另一方面，其原因在於：於凹凸結構L與LED用晶圓702之材質相同時，可藉由凹凸結構A而減少自凹凸結構L之凸部703之頂部所產生之錯位。於凹凸結構L與LED用晶圓702之材質相同時，根據不取決於凹凸結構A對於凹凸結構L之配置，而提昇內部量子效率IQE及光擷取效率LEE之觀點，凹凸結構L之凸部頂部之寬度與凹凸結構L之凹部開口部之寬度之比率(凸部頂部之寬度/凹部開口部之寬度)愈小愈佳，最佳為實質為0。即，凹凸結構L之凸部頂部亦與凹凸結構A之凸部頂部同樣地，最佳為曲率半徑超過0之角部。再者，根據LED用圖案晶圓(1)之研究結果，可認為曲率半徑超過0之角部包含台面之大小為100nm以下之情形。再者，所謂該比率為0係指凸部頂部之寬度為0nm。然而，例如即便利用掃描型電子顯微鏡測定凸部頂部之寬度時，0nm亦無法準確地計測。由此，此處之凸部頂部之寬度設為包含測定解析力以下之所有情形。若比率(凸部頂部之寬度/凹部開口部之寬度)為3以下，則可良好地保持半導體層之成膜性。此情況取決於可減少自凹凸結構L之凸部703之頂部成長之半導體之量。進而，可藉由該比率為1以下，而使光擷取效率LEE提昇。其原因在於：LED用圖案晶圓(2)710與由半導體層形成之凹凸結構L之折射率分佈，就發光光線來看變得合理。根據使上述說明之內部量子效率IQE及光擷取效率LEE均較大地提昇 之觀點，該比率較佳為0.4以下，更佳為0.2以下，尤佳為0.15以下。
又，於凹凸結構L與LED用晶圓702之材質相同之情形時，若凹凸結構L之凹部704之底部具有平坦面，則可使內部量子效率IQE提昇，並且縮小半導體成膜裝置間之差，故而較佳。為使內部量子效率IQE提昇，而必須將半導體層內部之錯位分散化，減少局部性及宏觀性之錯位密度。此處，該等物理現象之初期條件係藉由CVD(Chemical Vapor Deposition)、VPE(Vapor Phase Epitaxy，氣相磊晶法)、或濺鍍而成膜半導體層時之成核及核成長。可藉由於凹凸結構L之凹部704之底部具有平坦面，而較佳地產生對於凹凸結構L之凹部之底部之成核，因此，半導體層之成長穩定化。結果，可將內部量子效率IQE變得更大。
另一方面，於凹凸結構L與LED用晶圓702之材質不同之情形時，藉由將凹凸結構L局部地設置於LED用晶圓702上，即存在露出於LED用晶圓702之面，而實現第1半導體層之成長。由此，凹凸結構L與LED用晶圓702之材質不同時之凹凸結構L係包含設置於LED用晶圓702上之複數個凸部、及未設置凸部且露出之LED用晶圓702。例如，將藍寶石、SiC、氮化物半導體、Si或尖晶石設為LED用晶圓702時，可設置包含金屬鋁、非晶氧化鋁、多晶氧化鋁、多晶藍寶石、氧化矽(SiO2)、氮化矽(Si3N4)、銀(Ag)、鉻(Cr)、鎳(Ni)、金(Au)、或鉑(Pt)中之任意1或2種以上之混合物之凸部703。
由凹凸結構L之凸部底部之平均寬度與平均間隔PL之比率(凸部底部之平均寬度/PL)表示之凹凸結構L之Duty係根據使光擷取效率LEE提昇之觀點，較佳為0.03以上且0.83以下。因該Duty為0.03以上，故凹凸結構L之凸部之體積變大，光學散射性提昇。根據同樣之效果，該比率更佳為0.17以上，最佳為0.33以上。另一方面，可藉由該Duty為0.83以下，而使凹凸結構L之凹部之底部之面積變大，因 此，可使半導體層之核之附著、成長、繼而成長之半導體層彼此之結合變得良好。藉此，可提昇內部量子效率IQE。根據同樣之效果，該比率更佳為0.73以下，最佳為0.6以下。
可藉由凹凸結構L之縱橫比、即凹凸結構L之平均高度/凹凸結構L之凸部底部之平均寬度為0.1以上，而使凹凸結構L之光學散射性引起之光擷取效率LEE提昇。尤其，根據使光繞射之模式數增加之觀點，較佳為0.3以上，更佳為0.5以上，最佳為0.8以上。另一方面，根據抑制對於半導體層之裂痕或空隙之觀點，縱橫比較佳為5以下。進而，為了將製作凹凸結構L之時間縮短，且減少半導體之使用量，該縱橫比更佳為2以下，最佳為1.5以下。
凹凸結構L之凸部703之高度H若為平均間隔PL之2倍以下，則基於凹凸結構L之製作所需之時間、及所使用之半導體結晶量之觀點係較佳。尤其，於該高度H為平均間隔PL以下之情形時，凹凸結構L之折射率分佈就發光光線來看變得合理，故而，可使光擷取效率LEE進一步提昇。根據該觀點，凹凸結構L之高度H更佳為平均間隔PL之0.8倍以下，最佳為0.7倍以下。
其次，對凹凸結構A與凹凸結構L之關係進行說明。本發明之LED用圖案晶圓(2)係具備具有已說明之滿足旋轉偏移角ΘA之平均間隔PA之凹凸結構A、及具有平均間隔PL之凹凸結構L，且平均間隔PL與平均間隔PA在特定之比率範圍內不同。
此處，平均間隔更大之一凹凸結構L主要呈現光擷取效率LEE提昇之功能，而平均間隔更小之另一凹凸結構A主要呈現內部量子效率IQE改善及裂痕抑制之功能。進而，為使各個凹凸結構(L或A)之功能協同作用而相互補充，換言之，為了避免因改善內部量子效率IQE且抑制裂痕之一凹凸結構A導致光擷取效率LEE下降，且避免因使光擷取效率LEE提昇之另一凹凸結構L而導致內部量子效率IQE下降，產生 裂痕，而將在一凹凸結構(L或A)之表面之至少一部分設置另一凹凸結構(A或L)作為特徵。再者，旋轉偏移角ΘL及△Θ係如已說明所述。
圖27係表示本實施形態之LED用圖案晶圓(2)之一例之剖面概略圖。圖27A及圖27B所示之LED用圖案晶圓(2)710係於LED用晶圓702之主面上設置有凹凸結構720，且凹凸結構720包含第1凹凸結構(以下，記作凹凸結構L)、及第2凹凸結構(以下，記作凹凸結構A)。凹凸結構L係包含相互隔開地設置之凸部703(或凹部704)、及將鄰接之凸部703(或凹部704)之間連接之凹部704(或凸部703)。複數個凸部703(或凹部704)係具有平均間隔PL。
另一方面，凹凸結構A係包含設置於構成凹凸結構L之凸部703及凹部704之表面之複數個凸部705(或凹部706)、及將複數個凸部705(或凹部706)之間連接之凹部706(或凸部705)。複數個凸部705(或凹部706)係具有平均間隔PA。於圖27A中，在複數個凸部703之頂部表面及凹部704之底部設置有凹凸結構A。另一方面，在圖27B中，於將複數個獨立之凹部704連接之凸部703之頂部上設置有凹凸結構A。再者，凹凸結構A不限定於圖27A及圖27B之例，而只要設置於凸部703或者凹部704之至少任一者之表面上即可。
再者，凹凸結構A滿足已說明之旋轉偏移角Θ。又，較佳為滿足已說明之形狀。又，凹凸結構L之排列較佳為滿足已說明之旋轉偏移角ΘL或△Θ。
再者，凹凸結構A亦可設置於將凸部703與凹部704之底部連接之凸部703之側面。於在凸部703之側面設置有凹凸結構A之情形時，可認為干擾波導模式之效果進一步增強，並且可使受到干擾之發光光線之前進方向更向LED之厚度方向變化。因此，將LED封裝化時之密封材之選定變得容易。
(實例1)
尤其，凹凸結構L較佳為包含相互隔開之複數個凸部703，並且至少於凹凸結構L之凹部704之底部設置凹凸結構A。
於該情形時，可以凹凸結構L之凹部704之底部為起點，使半導體層開始成長。尤其，因於凹部704之底部設置凹凸結構A，故已說明之半導體層之核之附著、成長、繼而成長之半導體層彼此之結合變得良好，因此，於凹凸結構A之附近，可抑制半導體層之錯位，同時減少裂痕。又，由於凹凸結構L包含複數個凸部703，故可抑制自凹部704之底部成長之半導體層之凸部703附近處之裂痕。即，可提昇內部量子效率IQE，並且提昇LED之可靠性。又，由於如以下所說明，凹凸結構L與凹凸結構A滿足特定之平均間隔之關係，故光學散射性變大。尤其，因至少於凹部704之底部設置凹凸結構A之構成，而可利用光散射或者光學反射干擾波導模式，從而可抑制波導模式再次進行導波，因此，光擷取效率LEE同時地提昇。
(實例2)
又，凹凸結構L較佳為包含相互隔開之複數個凹部704，並且至少於凹凸結構L之凸部703之頂部設置構成凹凸結構A之凸部705或凹部706。
於該情形時，可以凹凸結構L之凸部703之頂部為起點，使半導體層開始成長。尤其，可藉由於凸部703之頂部設置凹凸結構A，而如已說明般，抑制對於半導體層之裂痕，改善內部量子效率IQE。此時，自凸部703之頂部成長之半導體層與自凹部704之底部成長之半導體結晶相比，成長性變得良好。因此，可藉由自凸部703之頂部成長之半導體層而阻擋自凹部704之底部成長之半導體層。由此，將裂痕抑制，使得內部量子效率IQE有效地提昇。又，因半導體層之成長條件，而亦容易在凹部704內產生空隙。於該情形時，藉由例如雷射剝離而將LED用圖案晶圓(2)710去除時之去除精度提昇。又，由於如以 下說明般，凹凸結構L與凹凸結構A滿足特定之平均間隔之關係，故光學散射性變大。尤其，由於凹凸結構L包含複數個凹部704，因此，體積變化更大，故而，干擾波導模式之效果變大，從而光擷取效率LEE提昇。
於以上述實例1及實例2所說明之本發明之實施形態之LED用圖案晶圓(2)710中，凹凸結構A對於凹凸結構L之被覆率較佳為超過0%且未達100%。
於該情形時，由於在凹凸結構L之凸部703或者凹部704必定設置凹凸結構A，因此，根據上述說明之原理，內部量子效率IQE有效地提昇，並且可抑制半導體層內部之裂痕。另一方面，凹凸結構L之凸部703及凹部704並非均由凹凸結構A填埋。藉此，可抑制因凹凸結構A而導致凹凸結構L之光擷取效率LEE之提昇效果下降。即，使內部量子效率IQE與光擷取效率LEE同時地提昇之效果進一步增高。
(實例3)
圖27C係表示LED用圖案晶圓(2)之其他例之剖面概略圖。LED用圖案晶圓(2)710係於LED用晶圓702之主面上設置有凹凸結構720，且凹凸結構720包含第1凹凸結構(以下，記作凹凸結構A)、及第2凹凸結構(以下，記作凹凸結構L)。凹凸結構A係包含相互隔開地設置之凸部705、將鄰接之凸部705之間連接之凹部706。複數個凸部705係具有平均間隔PA。
另一方面，凹凸結構L係以凹凸結構A露出一部分之方式相互隔開地設置於凹凸結構A之表面上，且包含設置於構成凹凸結構A之凸部705及凹部706之表面上之複數個凸部703。複數個凸部703具有平均間隔PL。
參照上述圖27A、圖27B及圖27C所說明之LED用圖案晶圓(2)710之凹凸結構L之平均間隔PL與凹凸結構A之平均間隔PA之比率超過1且 為2000以下。可藉由該比率超過1且為2000以下，而成膜裂痕被抑制且內部量子效率IQE經提昇之半導體層，且使光擷取效率LEE提昇。尤其，根據使平均間隔PL與平均間隔PA之差增大，抑制凹凸結構A對光擷取效率LEE之阻礙及凹凸結構L對內部量子效率IQE之阻礙之觀點，比率(PL/PA)較佳為1.1以上，更佳為1.5以上，尤佳為2.5以上。進而，根據使凹凸結構A之加工解析力提昇，使內部量子效率IQE進一步提昇，並且抑制裂痕之觀點，比率(PL/PA)較佳為5.5以上，更佳為7.0以上，最佳為10以上。另一方面，根據使凹凸結構A之光學散射性(光繞射或光散射)提昇，實現凹凸結構A對內部量子效率IQE之改善、與凹凸結構L及凹凸結構A對光擷取效率LEE之改善之觀點，比率(PL/PA)較佳為700以下，更佳為300以下，尤佳為100以下。進而，根據使自凹凸結構L對半導體層施加之應力降低，進一步抑制裂痕，並且使凹凸結構L之體積變化增大，且使凹凸結構A之密度提昇，並且使凹凸結構L及凹凸結構A之加工精度提昇之觀點，比率(PL/PA)較佳為50以下，更佳為40以下，最佳為30以下。
對於使用LED用圖案晶圓(2)之LED用磊晶晶圓及LED晶片，可採用與使用LED用圖案晶圓(1)時相同之狀態。於該情形時，LED用圖案晶圓(2)之包含凹凸結構L與凹凸結構A之凹凸結構720可另視作LED用圖案晶圓(1)之凹凸結構20。
關於LED用圖案晶圓(2)，發光半導體層側之表面和發光半導體層之第1半導體層側之表面之距離(Hbun)、與凹凸結構A之平均高度(Have)之比率(Hbun/Have)相當於LED用圖案晶圓(1)中記載之比率(Hbun/Have)。
關於LED用圖案晶圓(2)，LED用圖案晶圓(2)之發光半導體層側之表面和非摻雜第1半導體層之摻雜第1半導體層側之表面之距離(Hbu)、與凹凸結構A之平均高度(Have)之比率(Hbu/Have)相當於LED 用圖案晶圓(1)中記載之比率(Hbu/Have)。
凹凸結構AL之形狀可採用例如將複數個柵狀體排列而成之線與間隙結構、複數個柵狀體交叉而成之晶格結構、將複數個點(凸部、突起)狀結構排列而成之點結構、將複數個孔洞(凹部)狀結構排列而成之孔洞結構等。點結構或孔洞結構可列舉例如圓錐、圓柱、四角錐、四角柱、六角錐、六角柱、n角錐(n≧3)、n角柱(n≧3)、火山口狀、雙環狀及多環狀之結構。此處，所謂火山口狀係指使較大之圓錐之前端與中間為空洞之較小之圓錐之前端接觸，其後，將較小之圓錐壓入至較大之圓錐中而成之形狀，且亦稱為火山型。再者，該等形狀包含底面之外徑變形之形狀、n邊形之底面之角部具有超過0之曲率半徑且帶弧度之形狀、或側面彎曲之形狀、及頂部具有超過0之曲率半徑之帶弧度之形狀。
再者，所謂點結構係複數個凸部相互獨立地配置而成之結構。即，各凸部被連續之凹部隔開。再者，各凸部亦可藉由連續之凹部而平滑地連接。另一方面，所謂孔洞結構係複數個凹部相互獨立地配置而成之結構。即，各凹部被連續之凸部隔開。再者，各凹部亦可藉由連續之凸部而平滑地連接。
選定點結構抑或是選定孔洞結構可藉由LED用磊晶晶圓之製造中使用之裝置、或LED之用途而適當選擇。尤其於使裂痕之抑制與內部量子效率IQE之改善優先之環境中，凹凸結構L較佳為點狀結構。其原因在於：即便藉由平均間隔PL較大之凹凸結構L，亦可引發半導體層之橫方向成長(Epitaxial Lateral Overgrowth，磊晶側向成長)，並且抑制凸部頂部處之裂痕，使內部量子效率IQE提昇。另一方面，於需要特別地增大光擷取效率LEE之環境中，凹凸結構AL較佳為孔洞結構。其原因在於：於孔洞結構之情形時，就半導體層而言之折射率之變化對於光學散射性變得適度。再者，凹凸結構A與凹凸結構L之組 合(凹凸結構L、凹凸結構A)可為(點結構、點結構)、(孔洞結構、孔洞結構)、(點結構、孔洞結構)或(孔洞結構、點結構)之任一者。
繼而，對構成凹凸結構720之凹凸結構A及凹凸結構L進行說明。
圖28係表示本實施形態之LED用圖案晶圓(2)之其他例之剖面概略圖，且包含參照圖27A及圖27B所說明之(實例1)及(實例2)之情形。如圖28A至圖28C所示，於LED用圖案晶圓(2)710之表面設置體積變化較大之凹凸結構L，且於構成凹凸結構L之凸部703及凹部704之至少一表面設置結構密度較大之凹凸結構A。可藉由採取如此之構成，而利用凹凸結構A使內部量子效率IQE提昇，使裂痕減少，且可藉由凹凸結構L之光學散射性(光繞射或光散射)而使光擷取效率LEE提昇。圖28A至圖28C係表示凹凸結構A相對於凹凸結構L之配置例。
尤其，如圖28A所示，第1凹凸結構L較佳為包含相互隔開之複數個凸部703，並且至少於第1凹凸結構L之凹部704之底部設置構成第2凹凸結構A之凸部705或凹部706。
於該情形時，如(實例1)及(實例2)中已說明般，由於可以凹凸結構L之凹部704之底部為起點，使半導體層開始成長，因此，內部量子效率IQE提昇，並且可抑制裂痕。又，可提昇LED之可靠性。又，如已說明般，由於凹凸結構L與凹凸結構A滿足特定之平均間隔之關係，因此，光學散射性變大。尤其，因至少於凹部704之底部設置凹凸結構A而成之構成，故可藉由光散射或者光學性反射而干擾波導模式，從而抑制波導模式再次進行導波，故而，光擷取效率LEE同時地提昇。
或者，如圖28B所示，凹凸結構L較佳為包含相互隔開之複數個凹部704，並且至少於凹凸結構L之凸部703之頂部設置構成凹凸結構A之凸部705或凹部706。
於該情形時，如(實例1)及(實例2)中已說明般，可以凹凸結構L 之凸部703之頂部為起點，使半導體層開始成長。由此，可有效地減少自凸部703之頂部成長之半導體層之錯位，並且減少裂痕。進而，於凹部704內產生空隙亦變得容易，因此，例如藉由雷射剝離而將LED用圖案晶圓(2)710去除時之去除精度提昇。又，由於凹凸結構L與凹凸結構A滿足特定之平均間隔之關係，因此，光學散射性變大。 尤其，因凹凸結構L包含複數個凹部704，故體積變化變得更大，因此，干擾波導模式之效果變大，從而光擷取效率LEE提昇。
再者，於圖28C所示地在凹凸結構L之凸部703及凹部704之表面均設置凹凸結構A之情形時，可兼具參照圖28A及圖28B所說明之效果。
於上述說明之LED用圖案晶圓(2)710中，凹凸結構A對凹凸結構L之被覆率較佳為超過0%且未達100%。
於該情形時，由於在凹凸結構L之凸部703或者凹部704必定設置凹凸結構A，故根據上述說明之原理，內部量子效率IQE有效地提昇，並且減少裂痕。另一方面，凹凸結構L之凸部703及凹部704並非均由凹凸結構A填埋。藉此，可抑制因凹凸結構A導致凹凸結構L對光擷取效率LEE之提昇效果下降。即，可使內部量子效率IQE與光擷取效率LEE同時地提昇，並且抑制裂痕。
尤其，根據抑制凹凸結構L之表面之粗糙度之増大，使藉由凹凸結構L而干擾在半導體層內部形成波導模式之發光光線之前進方向之效果提昇之觀點，被覆率較佳為90%以下，更佳為80%以下，最佳為50%以下。又，根據發揮凹凸結構A對內部量子效率IQE之提昇效果，並且使半導體層之使用量下降，從而使LED之生產性提昇之觀點，被覆率較佳為0.01%以上，更佳為0.1%以上，最佳為0.15%以上。再者，於尤其需要使內部量子效率IQE進一步提昇之情形時，被覆率於上述最大之範圍中，較佳為50%以上且90%以下，更佳為60% 以上且86%以下，最佳為70%以上且84%以下。於滿足該等範圍之情形時，可最有效地呈現凹凸結構A之效果。另一方面，於尤其需要提昇光擷取效率LEE之情形時，被覆率於上述最大之範圍中，較佳為0.1%以上且30%以下之範圍，更佳為0.1%以下且10%以下之範圍，最佳為0.1%以上且5%以下。由於可藉由滿足該等範圍，而抑制干擾波導模式之發光光線再次形成波導模式，因此，光擷取效率進一步提昇。
此處，所謂被覆率係凹凸結構A之凸部705或凹部706相對於凹凸結構L之凸部703及凹部704之表面之平面佔有率。即，於將自上表面側觀察某一凸部703時之凸部703與包圍凸部703之輪廓周圍之凹部704之平面面積設為S時，若將該觀察像內之凹凸結構A之凸部705或凹部706之合計平面面積設為Si，則被覆率成為(Si/S)×100。
圖29係表示本實施形態之LED用圖案晶圓(2)中之凹凸結構之模式圖。圖29A係表示凹凸結構L包含複數個獨立之凸部703之情形，尤其表示於凹部704之底面設置有凹凸結構A之情形。或者，表示於凹凸結構A之表面，以凹凸結構A露出一部分之方式設置凹凸結構L之情形。於該例中，凸部703之底部之輪廓形狀及凸部705之底部之輪廓形狀為圓形。將自凸部703之頂部側觀察所得之平面像中之凸部703與包圍凸部703之輪廓周圍之凹部704之面積設為S。此處，面積S係將與某一凸部703鄰接之其他凸部703之頂部中央部彼此連結而形成之多邊形841之面積。若將面積S內所含之由凹凸結構A之凸部705之底部之輪廓形成之面積之合計面積、或凹部706之開口部之合計面積設為Si，則被覆率以Si/S×100被賦予。再者，於圖29A中，例示了僅於凹凸結構L之凹部底部配置凹凸結構A之情形，但如已說明般，凹凸結構A之配置並非限於此。同樣地，圖29B係表示凹凸結構L包含複數個獨立之凹部704之情形，尤其表示於凸部703之上表面設置有凹凸結構A之 情形。於該例中，凹部704之開口形狀及凸部703之底部之輪廓形狀為圓形。將自凸部703之頂部側觀察所得之平面像中之凹部704與包圍凹部704之輪廓之周圍之凸部703之面積設為S。此處，面積S係將與某一凹部704鄰接之其他凹部704之開口部中央部彼此連結而形成之多邊形841之面積。若將面積S內所含之由凹凸結構A之凸部705之底部之輪廓而形成之面積之合計面積、或凹部706之開口部之合計面積設為Si，則被覆率以Si/S×100被賦予。再者，於圖29B中，例示了僅於凹凸結構L之凸部703之頂部配置凹凸結構A之情形，但如已說明般，凹凸結構A之配置並非僅限於此。
再者，於如圖29B所示地僅於凹凸結構L之凸部703之頂部上表面設置凹凸結構A之情形時，可將自凸部703之頂部側觀察時之凸部703之頂部上表面之面積設為ST，將具有面積ST之凸部703之頂部上表面內所含之凹凸結構A之平面面積之合計設為SiT，而求出被覆率(SiT/ST×100)。再者，將該被覆率稱為對於凸部703之頂部上表面之被覆率T。
同樣地，於如圖29A所示地僅於凹凸結構L之凹部704之底面設置凹凸結構A之情形時，可將自凸部705之頂部側觀察時之凹部704之底面之面積設為SB，將具有面積SB之凹部704之底面內所含之凹凸結構A之平面面積之合計設為SiB，而求出被覆率(SiB/SB×100)。再者，將該被覆率稱為對於凹部704之底面之被覆率B。
對於凸部703之頂部上表面之被覆率T、及對於凹部704之底面之被覆率B較佳為1%以上且90%以下。尤其，根據良好地提昇內部量子效率IQE，使LED之發光輸出提昇之觀點，對於凸部703之頂部上表面之被覆率T、及對於凹部704之底面之被覆率B較佳為3%以上且60%以下，更佳為5%以上且55%以下，最佳為10%以上且40%以下。又，即便於凹凸結構L之凸部703之頂部、凸部703之側面及凹部704之底部設 置凹凸結構A之情形時，凹凸結構A對於凹凸結構L之凸部703之頂部上表面之被覆率、或凹凸結構A對於凹凸結構L之凹部704之底面之被覆率較佳為亦滿足對於上述凸部703之頂部上表面之被覆率T或對於凹部704之底面之被覆率B。
再者，於凹凸結構L中，在LED用晶圓702上另行設置複數個凸部703之情形時，凹凸結構L包含LED用晶圓702之主面與複數個凸部703。於該情形時，複數個凸部703相當於凹凸結構L之凸部，凸部703之間且露出LED用晶圓702之主面之部分相當於凹凸結構L之凹部704。
另一方面，於藉由直接加工LED用晶圓702而設置凹凸結構L之情形時，凹凸結構L與LED用晶圓702之材質相同。
圖28A係凹凸結構L包含獨立之複數個凸部703，並且於凹凸結構L之凹部704之表面設置凹凸結構A之情形。圖28B係凹凸結構L包含獨立之複數個凸部703，並且於凹凸結構L之凸部703之表面設置凹凸結構A之情形。圖28C係凹凸結構L包含獨立之複數個凸部703，並且於凹凸結構L之凸部703及凹部704之表面設置凹凸結構A之情形。再者，關於圖28A至圖28C，雖將凹凸結構L之凸部703之頂部之形狀描繪成帶弧度之形狀，但凹凸結構L之凸部703之頂部之形狀亦可如已說明般，設為台面狀之形狀等。
如圖28A所示，可藉由於凹凸結構L之凹部704設置凹凸結構A而良好地提昇內部量子效率IQE。進而，由於凹凸結構L包含獨立之複數個凸部703，因此，抑制對半導體層之裂痕之效果變大。其原因在於：半導體層係自凹凸結構L之凹部704開始進行成長。即，藉由凹凸結構A而半導體層之核之附著、成長、繼而成長之半導體層彼此之結合性變得良好，且該成長性良好之半導體層自凹凸結構L之凹部704進行成長，故於凹凸結構L之凹部704中可減少錯位。再者，於圖28A 中，雖未於凸部703之側面部描繪凹凸結構A，但亦可於凸部703之側面設置凹凸結構A。於該情形時，可認為干擾波導模式之效果進而增強，並且可使被干擾之發光光線之前進方向更向LED之厚度方向變化。因此，將LED封裝化時之密封材之選定變得容易。
於凹凸結構L包含與LED用晶圓702相同之材質之情形時，為抑制自凹凸結構L之凸部703之頂部產生之錯位，較佳為凹凸結構L之凸部703之直徑自底部朝向頂點變小之結構。尤其，較佳為凹凸結構L之凸部703之頂部與凹凸結構L之凸部703之側面部連續地相連之結構、換言之凸部之頂部包含曲率半徑超過0之角部之結構。凹凸結構L可取圓盤狀、圓錐狀、n角柱(n≧3)狀、n角錐狀之類的形狀，其中，根據使第1半導體層之成長均等性提昇，進一步減少在第1半導體層之內部產生之裂痕或錯位之觀點，較佳為圓錐狀、圓盤狀、三角柱狀、三角錐狀、六角柱狀及六角錐狀之任一者。再者，上述角錐之頂部既可為曲率半徑為0之角部，亦可為曲率半徑超過0之帶弧度之角部。尤其，於角錐形狀之情形時，可藉由具有曲率半徑超過0之角部，而抑制在半導體層成長時所產生之裂痕，因此，LED之長期可靠性提昇。尤其，在該等形狀中，較佳為具有凸部703之側面部之傾斜角度為1以上且5以下之轉變點。再者，該傾斜角度更佳為1以上3以下。又，凸部703之側面部亦可並非直線狀，而為具有凸出之形狀。
另一方面，於凹凸結構L與LED用晶圓702包含不同之材料之情形時，凹凸結構L之凸部703除了圓錐狀或n角錐狀(n≧3)之類的形狀以外，亦可為圓盤狀或n角柱(n≧3)狀之類的凸部703之側面部相對於凸部703之形成底部之面之傾斜角度實質上為直角之結構。尤其，根據使第1半導體層之成長均等性提昇，減少在第1半導體層之內部所產生之裂痕或錯位之觀點，較佳為圓錐狀、圓盤狀、三角柱狀、三角錐狀、六角柱狀及六角錐狀之任一者。又，根據抑制在第1半導體層內 產生之裂痕之觀點，較佳為凹凸結構L之凸部703之直徑自底部朝向頂點變小之結構。尤其，於該等形狀中，較佳為具有凸部703之側面部之傾斜角度為1以上且5以下之轉變點。再者，該傾斜角度更佳為1以上且3以下。又，凸部703之側面部亦可並非為直線狀，而為具有凸出之形狀。再者，於凹凸結構L與LED用晶圓702包含不同材料之情形時，凹凸結構L之折射率nL與LED用晶圓702之折射率ns之差值之絕對值| nL-ns |較佳為0.1以上。可藉由滿足如此之範圍，而增加對半導體層而言之凹凸結構L之光學性存在感。即，因光學散射性增加，故干擾波導模式之效果變大。進而，來自LED之側面方向之光擷取、或來自上表面方向之光擷取之設計變得容易。
如圖28B所示，可藉由於凹凸結構L之凸部703設置凹凸結構A，而即便在凹凸結構L之凸部703之頂部存在平坦面之情形時，亦能使內部量子效率IQE良好地提昇。其原因在於：半導體層係自凹凸結構L之平坦面開始進行成長。即，由於使凹凸結構L之凸部703之頂部之平坦面上之半導體層之核之附著與成長變得良好，進而，成長之半導體層彼此之結合變得良好，因此，裂痕被抑制，並且錯位之碰撞增加，從而內部量子效率IQE提昇。又，對於自凹凸結構L之凹部704之底部進行成長之半導體層，可藉由半導體層之橫方向成長而減少錯位。或者，可藉由自凹凸結構L之凸部703之頂部成長之半導體層，而阻礙自凹凸結構L之凹部704成長之半導體層之成長。由此，半導體層之錯位密度下降，從而可使內部量子效率IQE提昇。於該情形時，為促進半導體層之成長，較佳為，凹凸結構L之凹部704之底部具有平坦面。進而，較佳為凹凸結構L之凸部703之頂部小於底部之結構。又，根據藉由凹凸結構A而良好地保持內部量子效率IQE之觀點，較佳為，凹凸結構A係包含複數個凸部705之點結構，且凹凸結構A之凹部706之底部具有平坦面。進而，若為凹凸結構A之凸部703之直徑自底部朝向 頂點變小之結構，則錯位分散化進一步被促進，故而較佳。凹凸結構L可採取圓盤狀、圓錐狀、n角柱(n≧3)狀、n角錐狀之類的形狀，而其中，根據使第1半導體層之成長均等性提昇，減少在第1半導體層內部所產生之裂痕或錯位之觀點，較佳為圓錐狀、圓盤狀、三角柱狀、三角錐狀、六角柱狀及六角錐狀之任一者。再者，上述角錐之頂部既可為曲率半徑為0之角部，亦可為曲率半徑超過0之帶弧度之角部。尤其於角錐形狀之情形時，可藉由具有曲率半徑超過0之角部，而抑制半導體層成長時所產生之裂痕，因此，LED之長期可靠性提昇。尤其，於該等形狀中，較佳為具有凸部703之側面部之傾斜角度為1以上且5以下之轉變點。再者，該傾斜角度更佳為1以上且3以下。又，凸部703之側面部可並非為直線狀，而為具有凸出之形狀。又，於凹凸結構L之凸部703頂部設置凹凸結構A之情形時，由於例如雷射剝離而將LED用圖案晶圓(2)710去除變得容易，因此，可使LED之供應電力時之發光強度增加。
可利用圖28C所示之結構，組合藉由上述說明之圖28A及圖28B之結構而呈現之效果。
於圖28中，例示了凹凸結構L包含複數個獨立之凸部703之情形，但凹凸結構L亦可包含複數個獨立之凹部704。
圖30係表示本實施形態之LED用圖案晶圓(2)之其他例之剖面概略圖。圖30A係凹凸結構L包含獨立之複數個凹部704，並且於凹凸結構L之凸部703之表面設置有凹凸結構A之情形。圖30B係凹凸結構L包含獨立之複數個凹部704，並且於凹凸結構L之凹部704之表面設置有凹凸結構A之情形。圖30C係凹凸結構L包含獨立之複數個凹部704，並且於凹凸結構L之凸部703及凹部704之表面設置有凹凸結構A之情形。
如圖30A所示，可藉由於凹凸結構L之凸部703設置凹凸結構A而 使內部量子效率IQE良好地提昇。進而，因凹凸結構L包含獨立之複數個凹部704，故而在凹凸結構L之凹部704之內部形成空洞變得容易。於該情形時，藉由雷射剝離而將LED用圖案晶圓(2)去除之去除精度提昇。進而，於形成空洞之情形時，半導體層與空洞之折射率之差變得極大，因此，光擷取效率LEE之增加程度急増。此情形對於圖30B或圖30C所示之凹凸結構亦為相同。
如以上說明所述，凹凸結構A之主要功能係內部量子效率IQE之改善與裂痕之抑制。因此，凹凸結構A之材質較佳為與構成LED用晶圓702之材質相同。另一方面，凹凸結構L之主要功能係光擷取效率LEE之改善。因此，凹凸結構L之材質與LED用晶圓702既可相同亦可不同。例如，可列舉凹凸結構A及凹凸結構L均包含藍寶石、SiC(碳化矽)、氮化物半導體、Si(矽)或尖晶石之情形；或凹凸結構A包含藍寶石、SiC、氮化物半導體、Si或尖晶石，而凹凸結構L包含金屬鋁、非晶氧化鋁、多晶氧化鋁、多晶藍寶石、氧化矽(SiO2)、氮化矽(Si3N4)、銀(Ag)、鉻(Cr)、鎳(Ni)、金(Au)、或鉑(Pt)中任意1個或2個以上之混合物之情形。
圖27C係表示本實施形態之LED用圖案晶圓(2)之其他例之剖面模式圖。如圖27C所示，於LED用圖案晶圓(2)710之表面上設置結構密度較高之凹凸結構A，且於凹凸結構A之表面之至少一部分之上設置體積變化較大之凹凸結構L。更具體而言，於LED用晶圓702之主面，形成包含複數個凸部705及凹部706之凹凸結構A，進而，以凹凸結構A之表面露出一部分之方式，相互隔開地形成複數個凸部703，從而構成凹凸結構L。
可藉由如此之構成，而利用在構成凹凸結構L之凸部703之間露出之凹凸結構A，改善裂痕，使內部量子效率IQE提昇，且藉由凹凸結構L之光學散射性(光繞射或光散射)而使光擷取效率LEE提昇。
如圖27C所示，可藉由於凹凸結構A之表面之一部分設置凹凸結構L而提昇內部量子效率IQE，且使光擷取效率LEE提昇。其原因在於：由於可藉由凹凸結構A而使半導體層之核之附著、成長、繼而成長之半導體層彼此之結合變得良好，故而良好地產生錯位之碰撞，內部量子效率IQE提昇，並且由於可將該結合部位分散化，故可抑制裂痕。進而，其原因在於可藉由凹凸結構L之光學散射性而干擾波導模式。
於凹凸結構L之材質與LED用晶圓702之材質不同之情形時，凹凸結構L亦可為圓盤狀或n角柱(n≧3)狀之類凸部頂部之寬度與凸部底部之寬度實質上相同之結構。尤其，根據更良好地抑制在第1半導體層內產生之裂痕之觀點，較佳為凹凸結構L之凸部頂部之寬度小於凹凸結構L之凸部底部之寬度之結構。
另一方面，於凹凸結構L與LED用晶圓702之材質相同之情形時，為抑制自凹凸結構L之凸部703之頂部產生之錯位，較佳為，凹凸結構L之凸部703之頂部小於該底部之結構。尤其，較佳為凹凸結構L之凸部703之頂部與該側面部連續相連之結構、換言之凸部頂部之寬度漸近0之結構。再者，根據LED用圖案晶圓(1)中之研究，亦認為所謂凸部頂部之寬度漸近0的表達，可解釋為包含台面之大小為100nm以下之情形。
進而，根據即便利用凹凸結構L，亦可使內部量子效率IQE進一步提昇之觀點，凹凸結構L較佳為包含複數個凸部703之點結構。其原因在於：可藉由橫方向成長而減少自設於凸部703間之凹部704成長之半導體層內部之錯位。根據同樣之效果，凹凸結構L之凸部頂部之寬度較佳為小於凸部底部之寬度。
另一方面，根據使內部量子效率IQE進一步提昇之觀點，較佳為，凹凸結構A係包含複數個凸部705之點結構，且凹凸結構A之凹部 706之底部具有平坦面。進而，若為凹凸結構A之凸部頂部之寬度小於凸部底部之寬度之結構，則可進一步促進錯位分散化，故而較佳。
如以上說明所述，凹凸結構A之主要功能係內部量子效率IQE之改善。因此，凹凸結構A之材質較佳為構成LED用晶圓702之材質。另一方面，凹凸結構L之主要功能係光擷取效率LEE之改善。因此，凹凸結構L之材質既可與LED用晶圓702相同，亦可不同。
可藉由使用本實施形態之LED用圖案晶圓(2)710，而根據已說明之原理，獲得裂痕被抑制且內部量子效率IQE較高之半導體層。進而，於LED晶片中，發揮了較高之光擷取效率LEE。即，可有效率地進行發光，並且將發出之光有效地擷取至LED晶片之外部，且使LED晶片之可靠性提昇。因此，使用本實施形態之LED用圖案晶圓(2)710而製造之LED元件係發熱量變小。發熱量變小意味著不僅使LED元件之長期穩定性提昇，而且可減輕與散熱對策相關之負荷(例如，過大地設置散熱構件)。
作為構成LED用晶圓702與凹凸結構之材質不同時之凹凸結構之材料，可使用例如上述說明之LED用晶圓702之材質、或金屬鋁、非晶氧化鋁、多晶氧化鋁、多晶藍寶石、氧化矽(SiO2)、氮化矽(Si3N4)、銀(Ag)、鉻(Cr)、鎳(Ni)、金(Au)、或鉑(Pt)中之任意1個或2個以上之混合物。
<<LED用圖案晶圓(2)之製造方法>>
其次，對本發明之實施形態之LED用圖案晶圓(2)710之製造方法進行說明。
本實施形態之LED用圖案晶圓(2)710若具備滿足上述說明之條件之凹凸結構，則其製造方法不受限定，可藉由與LED用圖案晶圓(1)相同之製造方法而製造。
於LED用圖案晶圓(2)710之情形時，可藉由製作凹凸結構L，繼 而製作凹凸結構A，而製造凹凸結構720。凹凸結構L之製造方法係分為兩類。
(1)將LED用晶圓直接加工而設置凹凸結構L之情形
作為將LED用晶圓702直接加工而設置凹凸結構L之方法，可藉由轉印法、光微影法、熱微影法、電子束繪圖法、干涉曝光法、將奈米粒子作為掩膜之微影法、將自組織化結構作為掩膜之微影法等而製造。尤其，根據LED用晶圓702之凹凸結構之加工精度或加工速度之觀點，較佳為採用光微影法或轉印法。再者，蝕刻方法既可為濕式蝕刻，亦可為乾式蝕刻。尤其於精密地控制凹凸結構L之凸部之側面之面方位之情形時，較佳為濕式蝕刻。另一方面，根據凹凸結構L之形狀之精密控制之觀點，較佳為乾式蝕刻法，且可採用LED用圖案晶圓(1)中所說明之乾式蝕刻法。轉印法係如LED用圖案晶圓(1)中說明所述。
(2)將凹凸結構L另行設置於LED用晶圓上之情形
作為將凹凸結構L另行設置於LED用晶圓702上之方法，可列舉：轉印法；將內含粒子之薄膜成膜於LED用晶圓702上，其後將充滿粒子間之黏合劑去除之方法；將成膜於LED用晶圓702上之抗蝕劑之一部分去除，且於被去除之部分填充構成凹凸結構L之材料(例如，蒸鍍或濺鍍法、及電鑄法等)，最後將抗蝕劑去除之方法；或於LED用晶圓702上將凹凸結構L之材料成膜，且對經成膜之凹凸結構L之材料直接進行加工之方法等。
可藉由上述說明之方法而製作凹凸結構L，繼而，製作凹凸結構A，藉此，製造凹凸結構720。
作為將凹凸結構A設置於凹凸結構L上之方法，可列舉轉印法、光微影法、熱微影法、電子束繪圖法、干涉曝光法、將奈米粒子作為掩膜之微影法、及將自組織化結構作為掩膜之微影法等。尤其，根據 LED用圖案晶圓之凹凸結構之加工精度或加工速度之觀點，較佳為採用將奈米粒子作為掩膜之微影法或轉印法。關於轉印法，隨後進行敍述。
又，即便製作凹凸結構A，繼而，製作凹凸結構L，亦可製造凹凸結構720。
作為設置凹凸結構A之方法，可列舉轉印法、光微影法、熱微影法、電子束繪圖法、干涉曝光法、將奈米粒子作為掩膜之微影法、及將自組織化結構作為掩膜之微影法等。尤其，根據凹凸結構之加工精度或加工速度之觀點，較佳為採用將奈米粒子作為掩膜之微影法或轉印法。轉印法係如LED用圖案晶圓(1)中說明所述。
可藉由對於具備凹凸結構A之LED用晶圓，製作凹凸結構L而製造凹凸結構720。
可藉由進而加工凹凸結構A，而製造凹凸結構720。作為凹凸結構A之進一步之加工方法，可藉由轉印法、光微影法、熱微影法、電子束繪圖法、干涉曝光法、將奈米粒子作為掩膜之微影法、及將自組織化結構作為掩膜之微影法等而製造。尤其，根據LED用圖案晶圓(2)710之凹凸結構之加工精度或加工速度之觀點，較佳為採用光微影法、或轉印法。轉印法係如LED用圖案晶圓(1)中說明所述。
於在LED用晶圓702上另行設置具有凹凸結構720之凹凸結構層之情形時，可藉由製作凹凸結構A，繼而製作凹凸結構L，而製造凹凸結構720。
作為設置凹凸結構A之方法，可列舉轉印法、光微影法、熱微影法、電子束繪圖法、干涉曝光法、將奈米粒子作為掩膜之微影法、及將自組織化結構作為掩膜之微影法等。尤其，根據凹凸結構之加工精度或加工速度之觀點，較佳為採用將奈米粒子作為掩膜之微影法、或轉印法。轉印法係如LED用圖案晶圓(1)中說明所述。
對於具備凹凸結構A之LED用晶圓，可藉由另行設置凹凸結構L而製造LED用圖案晶圓(2)710。
作為另行設置凹凸結構L之方法，可列舉例如轉印法；及將內含粒子之薄膜於LED用晶圓702上成膜，其後將填充粒子間之黏合劑去除之方法。又，可列舉將成膜於LED用晶圓702上之抗蝕劑之一部分去除，且於被去除之部分填充構成凹凸結構L之材料(例如，蒸鍍或濺鍍法、電鑄法等)，最後將抗蝕劑去除之方法。又，可列舉將凹凸結構L之材料成膜，且對經成膜之凹凸結構L之膜進行直接加工之方法。
[實施例]
以下，對為確認本發明之效果而實施之實施例進行說明。
以下說明中使用之記號係表示以下之意思。
‧DACHP 含氟(甲基)丙烯酸胺基甲酸酯(OPTOOL(註冊商標)DAC HP(大金工業公司製造))
‧M350 三羥甲基丙烷(EO改性)三丙烯酸酯(東亞合成公司製造M350)
‧I.184 1-羥基環己基苯基甲酮(BASF公司製造Irgacure(註冊商標，以下相同)184)
‧I.369 2-苄基-2-二甲胺基-1-(4-嗎啉基苯基)-丁酮-1(BASF公司製造Irgacure 369)
‧TTB 四丁醇鈦(IV)單體(和光純藥工業公司製造)
‧SH710 苯基改性聚矽氧(東麗道康寧公司製造)
‧3APTMS 3-丙烯醯氧基丙基三甲氧基矽烷(KBM5103(Shin-Etsu Silicones公司製造))
‧MEK 甲基乙基酮
‧MIBK 甲基異丁基酮
‧DR833 三環癸烷二甲醇二丙烯酸酯(SR833(SARTOMER公司製造))
‧SR368 三(2-羥乙基)異氰尿酸三丙烯酸酯(SR833(SARTOMER公司製造))
製作LED用圖案晶圓(1)，且使用LED用圖案晶圓(1)，製作LED用磊晶晶圓，對內部量子效率IQE及裂痕進行評價。繼而，實施晶片化，比較LED之效率。
於以下之研究中，為製作LED用圖案晶圓(1)，而首先(1)製作圓筒狀母模，(2)對圓筒狀母模適用光轉印法，製作捲軸狀樹脂模具。(3)其後，將捲軸狀樹脂模具加工為奈米加工用薄膜。繼而，(4)使用奈米加工用薄膜，製作LED用圖案晶圓(1)。最後，(5)使用LED用圖案晶圓(1)，製作LED用磊晶晶圓，且評價性能。再者，凹凸結構A係藉由(1)中製作之圓筒狀母模之凹凸結構、(3)中實施之光轉印法、及(4)中製作之奈米加工用薄膜而進行控制。
(1)圓筒狀母模之製作
藉由使用半導體雷射之直接繪圖微影法而於圓筒狀石英玻璃之表面，形成凹凸結構。首先，於圓筒狀石英玻璃表面上，藉由濺鍍法而成膜抗蝕劑層。濺鍍法係使用3英吋之CuO(含有8atm%Si)，作為靶(抗蝕劑層)，以RF100W之電力實施，成膜20nm之抗蝕劑層。繼而，一面使圓筒狀石英玻璃旋轉，一面使用波長405nmn半導體雷射，將整面曝光。其後，對被曝光之抗蝕劑層，使用波長405nm之半導體雷射，實施脈衝曝光。再者，脈衝圖案係設定為正六方形排列。其次，將曝光後之抗蝕劑層顯影。抗蝕劑層之顯影係使用0.03wt%之甘胺酸水溶液，處理240秒鐘。繼而，將顯影之抗蝕劑層作為掩膜，實施乾式蝕刻之蝕刻層(石英玻璃)之蝕刻。乾式蝕刻係使用SF6作為蝕刻氣體，且以處理氣體壓力1Pa、處理電力300W之條件實施。最 後，自表面被賦予凹凸結構之圓筒狀石英玻璃，使用pH1之鹽酸僅將抗蝕劑層殘渣剝離。剝離時間設為6分鐘。
對所得之圓筒狀石英玻璃之凹凸結構，塗佈作為氟系脫模劑之DURASURF(註冊商標，以下相同)HD-1101Z(Harves公司製造)，且於60℃下加熱1小時後，於室溫下靜置24小時進行固定化。其後，以DURASURF HD-ZV(Harves公司製造)洗淨3次，獲得圓筒狀母模。
(2)捲軸狀樹脂模具之製作
將製作之圓筒狀母模作為鑄模，適用光奈米壓印法，連續地製作捲軸狀樹脂模具G1。繼而，將捲軸狀樹脂模具G1作為模板，利用光奈米壓印法，連續地獲得捲軸狀樹脂模具G2。
於PET薄膜A-4100(東洋紡公司製造：寬度300mm，厚度100μm)之易接著面，藉由微凹板塗覆(廉井精機公司製造)，以塗佈膜厚達到3μm之方式塗佈以下所示之材料1。其次，對圓筒狀母模，利用夾輥壓抵塗佈有材料1之PET薄膜，以於大氣下，以溫度25℃、濕度60%，燈中心下之累積曝光量達到1500mJ/cm2之方式，利用Fusion UV Systems Japan股份有限公司製造UV曝光裝置(H閥)照射紫外線，連續地實施光硬化，從而獲得表面上轉印有凹凸結構之捲軸狀樹脂模具G1(長度200m，寬度300mm)。此處，藉由夾輥之按壓，而將設置於PET薄膜上之材料1之硬化體之膜厚調整為1500nm。
繼之，將捲軸狀樹脂模具G1作為模板，適用光奈米壓印法，連續地製作捲軸狀樹脂模具G2。
於PET薄膜A-4100(東洋紡公司製造：寬度300mm，厚度100μm)之易接著面，利用微凹板塗覆(廉井精機公司製造)，以塗佈膜厚達到3μm之方式塗佈材料1。繼而，對捲軸狀樹脂模具G1之凹凸結構面，利用夾輥(0.1MPa)抵壓塗佈有材料1之PET薄膜，以於大氣下，以溫度25℃、濕度60%，燈中心下之累積曝光量達到1200mJ/cm2之方式，利 用Fusion UV Systems Japan股份有限公司製造UV曝光裝置(H閥)照射紫外線，連續地實施光硬化，從而獲得複數個表面上轉印有凹凸結構之捲軸狀樹脂模具G2(長度200m，寬度300mm)。
材料1 DACHP：M350：I.184：I.369=17.5g：100g：5.5g：2.0g
(3)奈米加工用薄膜之製作
對捲軸狀樹脂模具G2之凹凸結構面，塗佈下述材料2之稀釋液。繼而，於凹凸結構內部內含材料2之捲軸狀樹脂模具G2之凹凸結構面上，塗佈下述材料3之稀釋液，獲得奈米加工用薄膜。
材料2 TTB：3APTMS(3-胺基丙基三甲氧基矽烷)：SH710：I.184：I.369=65.2g：34.8g：5.0g：1.9g：0.7g
材料3 Bindingpolymer(黏合聚合物)：SR833：SR368：I.184：I.369=38g：11.5g：11.5g：1.47g：0.53g
Bindingpolymer甲基丙烯酸苄酯80質量%、甲基丙烯酸20質量%之2元共聚物之甲基乙基酮溶液(固形物成分50%，重量平均分子量29000)
(2)使用與捲軸狀樹脂模具之製作相同之裝置，將以PGME(Propylene glycol monomethyl ether，丙二醇單甲基醚)、丙酮、及異丙醇之混合溶劑稀釋所得之材料2，直接塗佈於捲軸狀樹脂模具G2之凹凸結構面上。此處，稀釋濃度係設定為每一單位面積之塗佈原料(以混合溶劑稀釋所得之材料2)中所含之固形物成分量比每一單位面積之凹凸結構之體積小20%以上。塗佈後，使之以5分鐘通過105℃之送風乾燥爐內後，將凹凸結構內部內含材料2之捲軸狀樹脂模具G2捲取回收。
繼而，將凹凸結構內部內含材料2之捲軸狀樹脂模具G2捲出，並且使用與(2)捲軸狀樹脂模具之製作相同之裝置，將以PGME、 MEK(甲基乙基酮)、MIBK(甲基異丁酮)及丙酮之混合溶劑稀釋所得之材料3，直接塗佈於凹凸結構面上。此處，稀釋濃度係設定為配置於凹凸結構內部之材料2和被塗佈之材料3之界面與材料3之表面之距離達到400nm~800nm。塗佈後，使之以5分鐘通過105℃之送風乾燥爐內，將包含已對材料3之表面實施脫模處理之PET薄膜之覆蓋膜對準後捲取回收。
(4)LED用圖案晶圓(1)10之製造
作為LED用圖案晶圓(1)10，使用於A面(11-20)具有定向平面之C面(0001)之4英吋之藍寶石晶圓。
對藍寶石晶圓實施5分鐘之UV-O3處理，將表面之微粒去除，並且實施親水化處理。繼而，將奈米加工用薄膜之材料3表面對著藍寶石晶圓貼合。此處，捲軸狀樹脂模具G2之凹凸結構係複數個凹部正六方形排列而成之凹凸結構。即，奈米加工用薄膜包含具備6次對稱之凹部排列之捲軸狀樹脂模具G2。此處，於特定之旋轉偏移角Θ之範圍內調整藍寶石晶圓之晶軸、與奈米加工用薄膜之凹凸結構之排列軸A進行貼合。貼合係調整旋轉偏移角Θ，將藍寶石晶圓加熱至110℃之狀態而實施。繼而，使用高壓水銀燈光源，使用中心波長為365nm之UV-LED光源，以累積光量達到1200mJ/cm2之方式，隔著捲軸狀樹脂模具G2進行光照射。其後，將捲軸狀樹脂模具G2剝離。
自所得之積層體(包含材料2/材料3/藍寶石晶圓之積層體)之材料2面側，實施使用有氧氣之蝕刻(氧灰化)，將材料2作為掩膜，對材料3進行奈米加工，使藍寶石晶圓表面局部地露出。作為氧灰化，在處理氣體壓力為1Pa且處理電力為300W之條件下實施。繼而，自材料2面側，實施使用BCl3氣與Cl2氣之混合氣體之反應性離子蝕刻，對藍寶石晶圓進行奈米加工。蝕刻係以ICP：150W、BIAS：50W、壓力為0.2Pa實施，且使用反應性離子蝕刻裝置(RIE-101iPH，Samco股份有 限公司製造)。
最後，利用將硫酸及過氧化氫水以2：1之重量比混合而成之溶液進行洗淨，從而獲得於表面具備凹凸結構20、即凹凸結構A之複數個藍寶石晶圓。
於藍寶石晶圓上製作之凹凸結構A之凸部頂部之形狀係以反應性離子蝕刻之處理時間進行調整。即，於材料3完全消失前，藉由使反應性離子蝕刻停止，而製作於凸部頂部具有台面之形狀，且於材料3完全消失之前進行反應性離子蝕刻，藉此，製作於凸部頂部不存在台面且帶弧度之頂部。又，藉由適用過度地實施反應性離子蝕刻、即過蝕刻，而調整凸部之底部之直徑()。
(5)LED用磊晶晶圓之製作
於所得之LED用圖案晶圓(1)上，成膜100Å之AlxGa1-xN(0≦x≦1)之低溫成長緩衝層作為緩衝層。繼而，成膜未摻雜之GaN，作為非摻雜第1半導體層，且成膜摻雜Si之GaN，作為摻雜第1半導體層。繼而，設置應變吸收層，其後，作為發光半導體層，將多重量子井之活性層(井層、障壁層=未摻雜之InGaN、摻雜Si之GaN)以各自之膜厚成為(60Å、250Å)，且井層成為6層，障壁層成為7層之方式交替地積層。於發光半導體層上，以包含電子阻擋層之方式，將摻雜Mg之AlGaN、未摻雜之GaN、摻雜Mg之GaN積層，作為第2半導體層。繼而，將ITO成膜，且進行蝕刻加工後，安裝電極板。於該狀態下，利用探針儀，使20mA之電流流入p電極板與n電極板之間，測定發光輸出。
內部量子效率IQE係由PL強度決定。內部量子效率IQE係藉由(單位時間內自發光半導體層發出之光子之數量/單位時間內注入至半導體發光元件之電子之數量)而定義。於本實施例中，採用(以300K測定之PL強度/以10K測定之PL強度)，作為評價上述內部量子效率IQE 之指標。
光擷取效率LEE係根據發光輸出與內部量子效率IQE進行計算而算出。
裂痕係對在刻面形成過程中使半導體層之成膜停止之狀態之LED用磊晶晶圓，自半導體層面側，利用光學顯微鏡、原子力顯微鏡、及掃描型電子顯微鏡進行觀察而判斷。又，此外將該LED用磊晶晶圓割斷，實施對半導體層之剖面之掃描型電子顯微鏡觀察，評價裂痕。
(實施例1、比較例1)
於實施例1及比較例1中，分析凸部頂部之形狀之影響。凸部頂部之形狀係利用掃描型電子顯微鏡進行觀察。凹凸結構A係正六方形排列。即，該凹凸結構A係6次對稱排列。又，作為平均間隔Pave，製作300nm與900nm之2個種類。旋轉偏移角Θ係設為30°。據此，對凸部頂部為帶弧度之角部之形狀之情形(實施例1)與存在台面之情形(比較例1)進行比較。將所製作之樣品記載於表1。再者，相對於實施例1之凸部頂部之剖面之形狀為錐形。
根據表1可知，於凸部頂部之形狀為帶弧度之角部之情形時(實施例1)，內部量子效率IQE提昇，並且裂痕減少。首先，對於內部量子效率IQE，於凸部頂部之形狀為帶弧度之角部之情形時(實施例1)，利用穿透式電子顯微鏡觀察，確認到在凹凸結構A之凹部附近，錯位彼此碰撞而消失，故認為原因在於錯位密度減少。另一方面，於在凸部 頂部存在台面之情形時(比較例1)，觀察到自台面上產生錯位，且該錯位在半導體層之厚度方向上進行成長。即，錯位彼此之碰撞頻度較少，且錯位密度較高，因此，可認為內部量子效率IQE之改善程度較低。繼而，對於裂痕，使半導體層之成長於中途停止，利用對表面之掃描型電子顯微鏡觀察，詳細地進行觀察之後，於凸部頂部存在弧度之情形時(實施例1)，觀察到半導體層優先地自凹凸結構A之凹部成長，且已成長之半導體層彼此良好地結合之情況。更具體而言，所謂裂痕係著眼於已形成之刻面所形成之六邊形之開口部時，在某一開口部及與該開口部鄰接之開口部中，在與相互對向之邊垂直之方向上發展之龜裂之密度。於平均間隔Pave為300nm及900nm之情形時，裂痕密度分別為39×109/cm2及41×109/cm2。另一方面，於在凸部頂部存在台面之情形時(比較例1)，觀察到因自凸部頂部上成長之半導體層之影響，而於包含凸部頂部與凸部之側面部之凸部之頂部之外緣部附近，局部地形成空隙。推定以該空隙為開端而產生裂痕。更具體而言，於平均間隔Pave為300nm及900nm之情形時，裂痕密度分別為93×109/cm2及99×109/cm2。
(實施例2、比較例2)
於實施例2及比較例2中，分析旋轉偏移角Θ之影響。凹凸結構A之排列係正六方形排列、即6次對稱之排列。又，平均間隔Pave均為300nm，且凸部頂部之形狀均為有弧度之角部，設為與實施例1之形狀相同。將旋轉偏移角Θ作為參數，使之自0°以10°遞增變為30°。將評價之樣品總結於表2。於表2中所記載之樣品中，內部量子效率IQE係任一樣品均大致相同，約為90%。
表2之評價項目之裂痕係將旋轉偏移角Θ為0°之情形(比較例2)設為1進行標準化。更具體而言，隨著旋轉偏移角Θ變為0°、10°、20°、及30°，裂痕密度為81×109/cm2、72×109/cm2、58×109/cm2及53×109/cm2。自表2可知，若旋轉偏移角Θ變大，則裂痕減少。可認為其原因在於：隨著旋轉偏移角Θ變大，核對於半導體層之凹凸結構A之凹部之底部之附著性變得良好，以及成長之半導體層所通過之凸部之密度降低。又，旋轉偏移角越大則裂痕變得越良好被推定為凸部底部之直徑之影響。即，若考慮亦包含凸部底部之直徑在內之成長之半導體層所通過之凸部密度，則旋轉偏移角Θ超過約20°，故認為原因在於該密度顯著下降。
以上，根據實施例1及實施例2可知，較佳為，凹凸結構A之凸部頂部為帶弧度之角部，且旋轉偏移角Θ超過0°之區域。如已作為另外之研究而在圖13及圖14所記述，在裂痕密度為70×109個/cm2以下之區域，半導體層之FWHM及CL暗點密度得到有效地改善，因此，認為可藉由將旋轉偏移角Θ設定為超過0°，同時使凸部頂部之形狀成為曲率半徑超過0之角部，而利用裂痕抑制之效果，使得半導體層之結晶品質較大地提昇。再者，於本實施例中，旋轉偏移角Θ之控制性為±1°。因旋轉偏移角Θ為10°以上而裂痕之抑制更為有效。尤其，可知隨著旋轉偏移角Θ變大為10°、20°、30°，裂痕減少之效果變大。再者，最佳為Θ為30°、即(180/n)°=(180/6)°之情形。再者，上述結果雖 存在絕對值之差，但對於具有圖15所示之形狀之LED用圖案晶圓(1)，仍觀察到同樣之傾向。由此可知，可藉由使用含有包含具有曲率半徑超過0之角部之凸部頂部之凹凸結構A之LED用圖案晶圓(1)，而發揮出旋轉偏移角Θ之效果，從而可有效地抑制裂痕。
(實施例3)
於實施例3中，分析平均間隔Pave之更佳之範圍。LED用圖案晶圓(1)之凹凸結構A設為正六方形排列(6次對稱排列)，凸部頂部之形狀設為帶弧度之角部，凸部頂部剖面形狀設為圓頂狀，而且旋轉偏移角Θ設為30°。參數係平均間隔Pave，且於200nm至1800nm之範圍內進行調整。將所製作之樣品總結於表3中。
根據表3可知，平均間隔Pave越小，內部量子效率IQE越得到提昇。推定其原因在於：因平均間隔Pave越小，凹凸結構A之密度越得到提昇，故可將半導體層之錯位分散化。更具體而言，認為可使成長之半導體層彼此之結合頻度變高，並且將結合部位分散化。尤其，已確認該現象係因凸部頂部之形狀為帶弧度之角部而呈現。即，於製作表3中未記載之存在台面之凸部之情形時，於位於該凸部頂部上之半導體層內確認到錯位。因此，存在內部量子效率IQE下降之傾向。
再者，評價LED之發光輸出後，平均間隔Pave為300nm之情形大 於平均間隔Pave為200nm之情形。又，與平均間隔Pave為1200nm及1500nm之情形時相比，平均間隔Pave為900nm之情形時之發光輸出較大。進而，與平均間隔Pave為900nm之情形時相比，平均間隔Pave為300nm之情形時之發光輸出較大。如此可知，無法僅以內部量子效率IQE之大小決定LED晶片之性能。此情況係光擷取效率LEE之影響。若將發光出光以由大到小之順序排列，則平均間隔Pave為300nm、900nm、700nm、450nm、1200nm、200nm、1800nm。可認為其原因在於：於平均間隔Pave為300nm之情形時，光繞射極強地進行作用，繞射模式數受到限定，但朝向特定方向之繞射強度較大。繼而，可認為原因在於：平均間隔Pave為900nm及700nm時，繞射模式強度變小，但繞射模式數較大地增加。於平均間隔超過1000nm之情形時，光散射性變得過強，故在LED晶片內部進行導波之光在其前進方向上暫時受到干擾，從而再次進行導波之機率變大，因此，可認為發光輸出低下。根據以上情況可知，平均間隔Pave越小，則內部量子效率IQE變得越大。又，可知作為LED用磊晶晶圓，平均間隔Pave較佳為200nm~1200nm，更佳為300nm~900nm。
(實施例4)
於實施例4中，分析凹凸結構A之Duty之更佳之範圍。LED用圖案晶圓(1)之凹凸結構A設為正六方形排列(6次對稱排列)，凸部頂部之形狀設為帶弧度之角部，凸部頂部之剖面形狀設為圓頂狀，而且旋轉偏移角Θ設為30°，平均間隔Pave設為700nm。參數係Duty，且於0.29至0.93之範圍內進行調整。將所製作之樣品總結於表4中。
根據表4可知，於Duty為0.86與0.93之間，內部量子效率IQE較大地出現變化。可認為其原因在於：於Duty為0.93之情形時，凹部之底部之大小變得小於半導體層之穩定之核之大小。即，由於若干地損及核之附著與成長性，故推定出錯位減少之效果變低，內部量子效率IQE下降。另一方面，可知Duty越大，則光擷取效率LEE越得到提昇。可認為其原因在於：因就光子而言之凸部之體積變大，故光繞射之模式數增加。再者，對於裂痕而言，所有之樣品均大致相同。根據以上情況可知，就LED用磊晶晶圓而言，凹凸結構A之Duty較佳為未達0.93。又，根據使外部量子效率EQE變得更大之觀點，Duty較佳為0.57以上，更佳為0.71以上。再者，裂痕密度處於40×109/cm2~50×109/cm2之間。
(實施例5)
於實施例5中，分析LED用磊晶晶圓之第1半導體層之厚度與凹凸結構A之關係之更佳之範圍。將非摻雜第1半導體層之膜厚(Hbu)及摻雜第1半導體層之膜厚(Hbun)、繼而凹凸結構A之平均間隔(Pave)與平均高度(Have)作為參數，評價內部量子效率IQE、裂痕、及LED用磊晶晶圓之翹曲。
將研究結果總結於表5中。再者，表5中記載之術語之含義係如 以下所述。
‧No.：樣品之管理編號
‧n：凹凸結構A之排列次數(n次對稱排列之n)
‧Pave：凹凸結構A之平均間隔(Pave)，尺寸為「nm」
‧Have：凹凸結構A之平均高度(Have)，尺寸為「nm」
‧Θ：旋轉偏移角Θ，尺寸為「°」
‧Hbun：第1半導體層之膜厚，尺寸為「nm」
‧Hbu：非摻雜第1半導體層之膜厚，尺寸為「nm」
‧Hbun/Have：第1半導體層之膜厚與凹凸結構A之平均高度(Have)之比率，且為無因次數值
‧Hbu/Have：非摻雜第1半導體層之膜厚與凹凸結構A之平均高度(Have)之比率，且為無因次數值
‧IQE：內部量子效率，尺寸為「%」
‧裂痕：半導體層中所產生之裂痕，且將與實施例1同等之情形設為○，將與比較例1同等之情形設為×。
‧翹曲：將對晶片化造成障礙之情形設為「×」，將不存在問題之情形設為「○」進行評價
‧綜合：顧及IQE及翹曲之綜合評價
再者，表5中記載之比較例5係使用不具備凹凸結構之平坦之藍寶石晶圓，與實施例1相同地製造LED用磊晶晶圓之情形。
又，表5中記載之樣品均為凸部之形狀具備帶弧度之角部者。又，Duty係設為0.7。
根據表5可知以下之情況。於Hbun/Have為6.0以上且346.2以下之範圍內，與內部量子效率IQE不具備凹凸結構之情形(比較例5)相比，變大為1.17倍~1.7倍，並且LED用磊晶晶圓之翹曲亦受到抑制。此時之Hbu/Have為3.3以上且203.8以下。又，可知若Hbun/Have為17.6以上且72.5以下，則內部量子效率IQE之改善與翹曲之減少更為顯著。此時之Hbu/Have為9.6以上且42.5以下。可認為其原因在於：因Hbun/Have滿足特定值以上之範圍，故藉由凹凸結構A而將第1半導體層內之錯位分散化減少；及因Hbun/Have滿足特定值以下之範圍，故第1半導體層之膜厚可變薄，從而翹曲減少。於No.12中，Hbun/Have成為6.0，且Hbu/Have成為3.3之較小值。因此，內部量子效率IQE之 與無凹凸結構之情形(比較例5)相比之提昇率略低。可認為其原因在於：因第1半導體層內部之錯位減少效果微弱，故發光半導體層及第2半導體層之作為半導體之性能提昇受到限定。又，於No.1中，可知Hbun/Have為346.2，且Hbu/Have為203.8之較大值，LED用磊晶晶圓之翹曲對晶片化造成影響。根據以上情況可知，可藉由Hbun/Have處於特定之範圍內，而更良好地同時改善內部量子效率IQE之改善與翹曲之減少。
(LED用圖案晶圓(2))
以上，實施例1至實施例5對LED用圖案晶圓(1)進行了說明。於以下之實施例中，說明對LED用圖案晶圓(1)進而附加另外之凹凸結構L而成之LED用圖案晶圓(2)。
於以下之研究中，使用在上述實施例1至實施例5中為製造LED用圖案晶圓(1)而使用之奈米加工用薄膜，於LED用晶圓表面上製作凹凸結構A。其次，進而設置凹凸結構L，獲得具備凹凸結構A及凹凸結構L之LED用圖案晶圓(2)。最後，使用所得之具備凹凸結構之LED用圖案晶圓(2)，製作LED用磊晶晶圓，其後實施晶片化，且評價性能。再者，凹凸結構L係藉由光微影法中之掩膜形狀及乾式蝕刻條件而控制。以與實施例1相同之方式進行製作，且與實施例1同樣地進行脫模處理。
以與上述實施例1至實施例5中製造LED用圖案晶圓(1)相同之方式，使用奈米加工用薄膜，加工LED用晶圓。作為LED用晶圓，使用於A面(11-20)具有定向平面之C面(0001)藍寶石晶圓。再者，LED用晶圓之大小係使用4英吋者。
藍寶石晶圓上所製作之凹凸結構A之凸部頂部之形狀係與實施例1至實施例5之LED用圖案晶圓(1)同樣地進行控制。
進而加工設有凹凸結構A之LED用晶圓、即LED用圖案晶圓(1)， 製作凹凸結構L。於LED用圖案晶圓(1)之凹凸結構A上，藉由旋塗法而成膜光阻劑用之酚醛清漆樹脂，且於120℃之加熱板上，進行預烘烤。繼而，實施微影，製作凹凸結構L。此處，藉由將光阻劑負型顯影進行使用，而使凹凸結構L成為點形狀，且藉由將光阻劑正型顯影而使凹凸結構L成為孔洞結構。無論何種情形，作為凹凸結構L，均將凸部或凹部正六方形排列，且使平均間隔PL成為3.2μm。
藉由掃描型電子顯微鏡而觀察所得之LED用圖案晶圓(2)。點狀之凹凸結構L係以下之點狀體。
‧平均間隔PL為3.2μm，且呈正六方形排列。
‧點之底部直徑為2.4μm，且底部形狀為大致圓形。
‧點間之凹部底部平坦。
‧於點頂部存在平坦面，且點為圓錐梯形狀。點頂部之平坦面為大致圓形，且其直徑為1.6μm。
‧點頂部為大致圓形之台面，且僅於點頂部上配置凹凸結構A。
另一方面，孔洞狀之凹凸結構L係以下之孔洞狀體。
‧平均間隔PL為3.2μm，且呈正六方形排列。
‧孔洞之開口部直徑為1.5μm，且開口形狀為大致圓形。
‧孔洞之深度為1.4μm。
‧孔洞間之凸部頂部平坦，且僅於該平坦面上配置凹凸結構A。
‧孔洞之形狀係底面為大致圓形之圓錐，且圓錐之頂部為曲率半徑超過0之角部。
又，亦製作另外之凹凸結構L。首先，於LED用圖案晶圓(1)之凹凸結構A之上，藉由旋塗法而將旋塗玻璃成膜，繼而，進行燒結製成SiO2。此時，確認到凹凸結構A藉由SiO2而平坦化。其次，於SiO2上，藉由旋塗法而將光阻劑用之酚醛清漆樹脂成膜，且於120℃之加熱板上進行預烘烤。繼而，進行微影，僅加工SiO2，製作凹凸結構 L。此處，將光阻劑進行正型顯影，於凹凸結構A之表面上局部地製作大致圓盤狀之SiO2。平均間隔PL係設為3.2μm，且排列設為正六方形排列。
由掃描型電子顯微鏡觀察獲得之LED用圖案晶圓(2)所得之SiO2圖案(凹凸結構L)係以下之點狀體。
‧平均間隔PL為3.2μm，且呈正六方形排列。
‧點之底部直徑為1.5μm，且底部形狀為大致圓形。
‧於點間之凹部底部，設置有凹凸結構A。
於LED用圖案晶圓(2)上，成膜100Å之AlxGa1-xN(0≦x≦1)之低溫成長緩衝層作為緩衝層。其次，成膜未摻雜之GaN，作為非摻雜第1半導體層，且成膜摻雜Si之GaN，作為摻雜第1半導體層。繼而，設置應力吸收層，其後，作為發光半導體層，將多重量子井之活性層(井層、障壁層=未摻雜之InGaN、摻雜Si之GaN)以各自之膜厚成為(60Å、250Å)，且井層成為6層，障壁層成為7層之方式交替地積層。於發光半導體層上，以包含電子阻擋層之方式，將摻雜Mg之AlGaN、未摻雜之GaN、摻雜Mg之GaN積層，作為第2半導體層。繼而，將ITO成膜，且進行蝕刻加工後，安裝電極板。於該狀態下，利用探針儀，使20mA之電流流入p電極板與n電極板之間，測定發光輸出。
內部量子效率IQE係由PL強度決定。內部量子效率IQE係藉由(單位時間內自發光半導體層發出之光子之數量/單位時間內注入至LED之電子之數量)進行定義。於本實施例中，採用(以300K測定之PL強度/以10K測定之PL強度)，作為評價上述內部量子效率IQE之指標。
光擷取效率LEE係根據發光輸出與內部量子效率IQE進行計算而算出。
裂痕係自將半導體層成膜後之LED用磊晶晶圓之半導體層面側， 利用光學顯微鏡、原子力顯微鏡、及掃描型電子顯微鏡進行觀察而判斷。又，此外將LED用磊晶晶圓割斷，實施對半導體層之剖面之掃描型電子顯微鏡觀察，評價裂痕。再者，對於裂痕之評價，使用刻面形成中途使半導體層之成膜停止者。
(實施例6、比較例6)
於實施例6中，分析以下之情形。
1.作為先前技術之Patterned Sapphire Substrate(PSS)、即僅凹凸結構L之LED用圖案晶圓、與具有凹凸結構A及凹凸結構L之兩者之LED用圖案晶圓(2)之比較
2.凹凸結構A之凸部頂部之形狀之影響
3.點狀之凹凸結構L與孔洞狀之凹凸結構L之差
4.於凹凸結構L之凸部頂部上設置凹凸結構A之情形、與在凹凸結構L之凹部底部設置凹凸結構A之情形之差
凹凸結構A之凸部頂部之形狀係利用掃描型電子顯微鏡進行觀察。凹凸結構A係正六方形排列。即，該凹凸結構A係6次對稱排列。又，平均間隔PA設為300nm，凸部底部之直徑設為220nm。旋轉偏移角Θ設為30°。據此，變更反應性離子蝕刻之處理時間，分別製作凸部頂部為帶弧度之角部之形狀、及凸部頂部具有台面之形狀。再者，所謂帶弧度之角部之形狀係設想凸部之剖面形狀時，該剖面之輪廓為略微向上凸起地突出之曲線彼此在凸部之頂部交叉之形狀。換言之，凸部之側面部係略微向上突出之形狀。又，作為比較例6之樣品之PSS係藉由上述說明之光微影法而僅製作凹凸結構L。將所製作之樣品記載於表6中。
表6中記載之術語之含義係如以下所述。
‧n 凹凸結構A之旋轉對稱次數。
‧PA 凹凸結構A之平均間隔，且尺寸為「nm」。
‧Θ 凹凸結構A之旋轉偏移角Θ，且尺寸為「°」。
‧凸部頂部形狀 凹凸結構A之凸部之頂部之形狀。台面(100nm)表示凹凸結構A之凸部之頂部之平坦面之直徑為100nm。
‧m 凹凸結構L之旋轉對稱次數。
‧PL 凹凸結構L之平均間隔，且尺寸為「nm」。
‧結構 於利用上述說明之方法直接加工凹凸結構A，設置凹凸結構L之情形時，將凹凸結構L為點狀之情形記載為dot，且將凹凸結構L為孔洞狀之情形記載為holl。又，將在凹凸結構A之表面上另行地設置包含SiO2之凹凸結構L之凸部之情形記載為SiO2。該等術語亦於實施例7至實施例9中使用，但含義相同。
‧AonL 於凹凸結構L之凸部之頂部上表面配置凹凸結構A之情形
‧AinL 於凹凸結構L之凹部之底部配置凹凸結構A之情形
‧PL/PA 平均間隔PL與平均間隔PA之比率。
‧IQE 內部量子效率，且利用已說明之方法算出之值。尺寸為「%」。
‧發光輸出比 將僅存在凹凸結構L之情形(比較例6)設為1進行標準化所得之發光輸出。
‧裂痕 利用光學顯微鏡觀察所得之裂痕。將對發光輸出招致異常之LED晶片為10%以上之情形設為△，將5%以上且未達10%之情形設為○，將未達5%之情形設為◎。
根據表6可知，與僅存在凹凸結構L之情形(比較例6)相比，設置有凹凸結構A及凹凸結構L之兩者之情形時，裂痕、內部量子效率IQE、繼而發光出光均得到改善。此情況係於比較例6之情形時，可藉由微尺度之凹凸結構L，而使光擷取效率LEE提昇，但因凹凸結構L之密度較小，故無法改善內部量子效率IQE而導致。藉由設置凹凸結構A，而根據穿透式電子顯微鏡觀察，確認到錯位消失減少。即，於設置有凹凸結構A之情形時，可使半導體層自凹凸結構A之凹部開始進行成長。藉此，錯位減少。進而，錯位之減少係因成長之半導體層彼此之結合為原理，故可藉由凹凸結構A而將該結合部位分散化。藉此，推定出對於半導體層之殘留應力減少，從而裂痕得到抑制。
於設置有凹凸結構A及凹凸結構L之兩者之情形時，可知凹凸結構A之凸部之頂部之形狀亦受到凹凸結構L種較強之影響。於凹凸結構A之凸部之頂部之形狀為帶弧度之角部之情形時，可知內部量子效率IQE進一步提昇，並且裂痕減少。首先，就內部量子效率IQE而言，於凸部頂部之形狀為帶弧度之角部之情形時，根據穿透式電子顯微鏡觀察，確認到在凹凸結構之凹部附近，錯位彼此碰撞而消失之機率較高。根據掃描型電子顯微鏡觀察像預計之裂痕密度係於凹凸結構A之凸部之形狀為帶弧度之角部之情形時為51~57×109/cm2。另一方 面，於凹凸結構A之凸部頂部存在台面之情形時，觀察到自台面上產生錯位，且該錯位在半導體層之厚度方向上進行成長。又，使半導體層之成長於中途停止，利用對表面之掃描型電子顯微鏡觀察進行詳細觀察之後，於凸部頂部具有弧度之情形時，觀察到半導體層優先地自凹凸結構之凹部成長，且已成長之半導體層彼此良好結合之情況。根據掃描型電子顯微鏡觀察像預計之裂痕密度為82~89×109/cm2。另一方面，於凸部頂部存在台面之情形時，觀察到因自凸部頂部上成長之半導體層之影響，於包含凸部頂部與凸部之側面部之凸部之頂部之外緣部附近，局部地形成空隙之頻度略高。即，根據使錯位彼此之碰撞頻度提昇，從而有效地減少錯位密度之觀點，可知凹凸結構A之凸部頂部較佳為曲率半徑超過0之角部。再者，關於該等傾向，即便對於圖15中記載之凸部形狀，亦觀察到類似之傾向。
又，將凹凸結構A對於凹凸結構L之配置進行比較，可知於在凹凸結構L之凹部底部設置有凹凸結構A之情形時，內部量子效率IQE之提昇最大。於本研究中，在凹凸結構A之表面上設置複數個包含SiO2之凹凸結構L之凸部。即，將半導體層不自凹凸結構L之凸部頂部開始成長作為條件。因此，可使半導體層優先地自凹凸結構L之凹部進行成長。此處，由於在凹凸結構L之凹部底部設置有凹凸結構A，因此，可認為基於已說明之現象，半導體層之錯位減少，並且裂痕得到抑制。
(實施例7、比較例7)
於實施例7中，分析旋轉偏移角Θ之影響。凹凸結構A之排列係正六方形排列、即6次對稱之排列。又，平均間隔PA均設為300nm，凸部頂部之形狀均設為具有弧度之角部，凸部底部之直徑均設為220nm。將旋轉偏移角Θ作為參數，且自0°以10°遞增變為30°。又，凹凸結構L係分別製作孔洞型(holl)與SiO2之2種進行評價。將孔洞型之情 形設為AonL，且將SiO2之情形設為AinL。將評價之樣品總結於表7中。
於表7所記載之樣品中，內部量子效率IQE於凹凸結構L為孔洞型之情形時，在任一樣品中均大致相同，約為75%。又，於凹凸結構L為SiO2之情形時，在任一樣品中均大致相同，約為85%。
表7之評價項目之裂痕係將旋轉偏移角Θ為0°之情形設為1進行標準化後而記述。作為具體之數值，於凹凸結構L為孔洞型之情形時，隨著旋轉偏移角Θ變為0°、10°、20°、繼而變為30°，裂痕密度變為99×109/cm2、87×109/cm2、69×109/cm2、繼而變為66×109/cm2。另一方面，於凹凸結構L為SiO2之情形時，裂痕密度變為81×109/cm2、69×109/cm2、56×109/cm2、繼而變為54×109/cm2。根據表7可知，若旋轉偏移角Θ變大，則裂痕減少。其原因在於：LED用圖案晶圓(1)之凹凸結構A之效果即便於設置凹凸結構L之情形時也能得到發揮。再者，關於該等傾向，即便對於圖15中記載之凸部形狀，亦觀察到類似之傾向。
以上，根據實施例6及實施例7可知，可藉由具有凹凸結構A及凹凸結構L之兩者，而改善內部量子效率IQE、光擷取效率LEE、及裂痕。進而，可知可藉由凹凸結構A之凸部頂部為帶弧度之角部，而使內部量子效率IQE之提昇與裂痕之抑制效果變得更高。又，可知因旋 轉偏移角Θ為10°以上而可成膜裂痕被抑制且內部量子效率IQE較高之半導體層。尤其，可知隨著旋轉偏移角Θ變大為10°、20°、30°，翹曲減少之效果變大。再者，最佳為Θ為30°、即(180/n)°=(180/6)°之情形。
(實施例8)
於實施例8中，分析平均間隔PA與平均間隔PL之比率之更佳之範圍。LED用圖案晶圓(2)之凹凸結構A設為正六方形排列(6次對稱排列)，凸部頂部之形狀設為帶弧度之角部，而且旋轉偏移角Θ設為30°。參數係平均間隔PL/平均間隔PA，且將平均間隔PL固定，改動平均間隔PA進行調整。平均間隔PA係於200nm至1800nm之範圍進行調整。又，凹凸結構L係採用平均間隔PL為3000nm之孔洞型(holl)、AonL。將製作之樣品總結於表8中。
根據表8可知，比率(PL/PA)越大，則內部量子效率IQE越得到提昇。可認為其原因在於：比率(PL/PA)越大，則即便設置有凹凸結構L之情形時，亦可更良好地呈現凹凸結構A之效果。尤其，比率(PL/PA)較大意味著對凹凸結構L而言凹凸結構A之存在感減少。即，就半導體層來看，首先確認凹凸結構L。繼而，當接近凹凸結構L之表面時，可最初辨識到凹凸結構A之存在。反之，則意味著不受到凹凸結 構L之較大之結構影響，從而可在凹凸結構A之表面實現良好之成長。實際上，使半導體層之成長於中途停止，藉由掃描型電子顯微鏡而確認成長情況之結果，確認到成長之半導體層彼此之結合頻度隨著比率(PL/PA)變大而變高，並且已使結合部位分散化。尤其，已確認該現象藉由凸部頂部之形狀為帶弧度之角部而更良好地呈現。即，於製作任意地存在台面之凸部之情形時，在位於該凸部頂部上之半導體層內確認到錯位之頻度增加。因此，存在內部量子效率IQE下降之傾向。根據以上情況，可知比率(PL/PA)較佳為超過2.7，更佳為3.6以上，最佳為4.6以上。
再者，於評價LED之發光輸出之後，比率(PL/PA)為10.7之情形大於比率(PL/PA)為16.0之情形。又，發光輸出係比率(PL/PA)為3.6之情形大於比率(PL/PA)為2.7及1.8之情形。進而，發光輸出係比率(PL/PA)為10.7之情形大於比率(PL/PA)為3.6之情形。如此可知，無法僅由內部量子效率IQE之大小決定LED之性能。此情況係光擷取效率LEE之影響。若以發光出光由大到小之順序排列，則比率(PL/PA)為10.7、3.6、4.6、7.1、2.7、16.0、1.8。可認為其原因在於：於比率(PL/PA)為10.7之情形時，光繞射極強地進行作用，使得繞射模式數受到限定，但朝向特定方向之繞射強度較大。繼而，可認為若比率(PL/PA)為3.6及4.6，則繞射模式強度變小，但繞射模式數較大地增加。可認為於比率(PL/PA)低於3.6之情形時，因光散射性變得過強，故在LED內部進行導波之光在其前進方向上暫時被干擾而再次進行導波之機率變大，故而發光輸出低下。根據以上情況，可知比率(PL/PA)越大，則內部量子效率IQE變得越大。又，作為LED，可知比率(PL/PA)較佳為2.7~16.0，更佳為3.6~10.7。再者，對於凹凸結構L為SiO2之情形亦進行同樣之研究後，觀察到與實施例8相同之傾向。
(實施例9)
於實施例9中，分析凹凸結構A之Duty之更佳之範圍。LED用圖案晶圓(2)之凹凸結構A設為正六方形排列(6次對稱排列)，凸部頂部之形狀設為帶弧度之角部，而且旋轉偏移角Θ設為30°，平均間隔PA設為300nm。參數係Duty，且於0.17至0.96之範圍內進行調整。又，凹凸結構L係製作孔洞型(holl)。將所製作之樣品總結於表9中。
根據表9可知，在Duty為0.73與0.96之間，內部量子效率IQE較大地改變。可認為其原因在於：於Duty為0.96之情形時，凹凸結構A之凹部之底部之大小變得小於半導體層之穩定之核之大小。即，推定出因核之附著與成長性若干地受損，故錯位減少之效果降低，內部量子效率IQE下降。另一方面，可知Duty越大，則光擷取效率LEE越得到提昇。即，可知除了作為凹凸結構A之基本功能之裂痕之抑制與內部量子效率IQE之改善以外，可藉由Duty之調整而附加光擷取效率LEE改善之功能。可認為其原因在於：就光子而言凸部之體積變大，故光繞射之模式數增加。再者，對於裂痕而言，所有之樣品中均大致相同，且為49~52×109/cm2之範圍。根據以上情況，可知就LED而言，凹凸結構A之Duty較佳為未達0.96。又，根據使外部量子效率EQE變得更大之觀點，可知該Duty較佳為0.53以上，更佳為0.63以上。再 者，對於凹凸結構L為SiO2之情形亦進行同樣之研究後，觀察到與實施例9相同之傾向。
本發明可適用於LED，尤其可較佳地適用於藍色LED、紫外LED、白色LED中所適用之GaN系半導體發光元件。
本申請案係基於2013年5月31日申請之日本專利特願2013-116025、及2013年5月31日申請之日本專利特願2013-116024。該等申請案之內容全部包含於本文中。

Claims (15)

  1. 一種LED用圖案晶圓，其特徵在於：於主面之至少一部分包含具有實質上n次對稱之排列之凹凸結構A，上述凹凸結構A之至少一部分係上述主面內之上述凹凸結構A之排列軸A相對於LED用圖案晶圓晶軸方向之旋轉偏移角Θ滿足0°<Θ≦(180/n)°，且上述凹凸結構A之凸部頂部係曲率半徑超過0之角部。
  2. 如請求項1之LED用圖案晶圓，其更包含與上述凹凸結構A不同之具有實質上m次對稱之排列之凹凸結構L。
  3. 如請求項2之LED用圖案晶圓，其中上述凹凸結構L係包含具有第1平均間隔(PL)之複數個凸部及凹部，且上述凹凸結構A係設置於構成上述凹凸結構L之上述凸部及上述凹部之至少一者之表面上，且包含具有第2平均間隔(PA)之複數個凸部及凹部，並且上述第1平均間隔(PL)與上述第2平均間隔(PA)之比率(PL/PA)超過1且為2000以下。
  4. 如請求項3之LED用圖案晶圓，其中構成上述凹凸結構L之複數個上述凸部係相互地隔開，並且至少於構成上述凹凸結構L之複數個上述凹部之底部，設置有構成上述凹凸結構A之複數個上述凸部或上述凹部。
  5. 如請求項3之LED用圖案晶圓，其中構成上述凹凸結構L之複數個上述凹部係相互地隔開，並且至少於構成上述凹凸結構L之複數個上述凸部之頂部，設置有構成上述凹凸結構A之複數個上述凸部或上述凹部。
  6. 如請求項3至5中任一項之LED用圖案晶圓，其中上述凹凸結構A 對上述凹凸結構L之被覆率超過0%且不足100%。
  7. 如請求項2之LED用圖案晶圓，其中上述凹凸結構A係包含具有第1平均間隔(PA)之複數個凸部及凹部，上述凹凸結構L係以上述凹凸結構A露出一部分之方式相互隔開地設置於上述凹凸結構A之表面上，且包含具有第2平均間隔(PL)之複數個凸部，並且上述第1平均間隔(PA)與上述第2平均間隔(PL)之比率(PL/PA)超過1且為2000以下。
  8. 如請求項1或2之LED用圖案晶圓，其中上述凹凸結構A之平均間隔Pave滿足50nm≦Pave≦1500nm。
  9. 如請求項1或2之LED用圖案晶圓，其中於使用上述凹凸結構A之凸部底部之平均寬度(ave)與上述平均間隔Pave之比率即Duty(ave/Pave)時，上述旋轉偏移角Θ滿足atan(Duty/2)°≦Θ≦(180/n)°之範圍。
  10. 如請求項1至9中任一項之LED用圖案晶圓，其中上述LED用圖案晶圓係藍寶石晶圓、矽晶圓、碳化矽晶圓或氮化鎵系晶圓。
  11. 一種LED用磊晶晶圓，其特徵在於：其係於如請求項1至10中任一項之LED用圖案晶圓之設置有上述凹凸結構A之上述主面上，將至少第1半導體層、發光半導體層及第2半導體層以此順序積層而成。
  12. 如請求項11之LED用磊晶晶圓，其中上述LED用圖案晶圓之上述發光半導體層側之表面與上述發光半導體層之上述第1半導體層側之表面之距離(Hbun)、與上述凹凸結構A之平均高度(Have)之比率(Hbun/Have)滿足2≦Hbun/Have≦300。
  13. 如請求項11之LED用磊晶晶圓，其中上述第1半導體層包含自上述LED用圖案晶圓側依序積層而成之非摻雜第1半導體層及摻雜第1半導體層，且上述LED用圖案晶圓之上述發光半導體層側之 表面與上述非摻雜第1半導體層之上述摻雜第1半導體層側之表面之距離(Hbu)、與上述凹凸結構A之平均高度(Have)之比率(Hbu/Have)滿足1.5≦Hbu/Have≦200。
  14. 一種LED用磊晶晶圓之製造方法，其特徵在於包含：準備如請求項1至10中任一項之LED用圖案晶圓之步驟；光學檢查所準備之上述LED用圖案晶圓之步驟；及使用經光學檢查之上述LED用圖案晶圓，製造如請求項11至13中任一項之LED用磊晶晶圓之步驟。
  15. 如請求項14之LED用磊晶晶圓之製造方法，其中準備上述LED用圖案晶圓之步驟係藉由使用表面上具有微細圖案之模具之轉印法，以滿足上述旋轉偏移角Θ之方式實施。
TW103118875A 2013-05-31 2014-05-29 Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED TWI528585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013116024 2013-05-31
JP2013116025 2013-05-31

Publications (2)

Publication Number Publication Date
TW201507201A true TW201507201A (zh) 2015-02-16
TWI528585B TWI528585B (zh) 2016-04-01

Family

ID=51988844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118875A TWI528585B (zh) 2013-05-31 2014-05-29 Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED

Country Status (8)

Country Link
US (1) US9660141B2 (zh)
EP (1) EP3007237B1 (zh)
JP (1) JP6049875B2 (zh)
KR (1) KR101843627B1 (zh)
CN (1) CN105247693B (zh)
BR (1) BR112015029641A2 (zh)
TW (1) TWI528585B (zh)
WO (1) WO2014192821A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10012769B2 (en) * 2013-03-06 2018-07-03 Element Six Technologies Limited Synthetic diamond optical elements
JP5927543B2 (ja) * 2013-07-24 2016-06-01 パナソニックＩｐマネジメント株式会社 ＧａＮ層の素子分離方法
JP6375890B2 (ja) 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JPWO2016185645A1 (ja) * 2015-05-21 2018-03-15 パナソニック株式会社 窒化物半導体装置
JPWO2017057529A1 (ja) * 2015-09-30 2018-07-12 旭化成株式会社 光学基材、半導体発光素子用基板、及び半導体発光素子
JP6229707B2 (ja) 2015-11-26 2017-11-15 日亜化学工業株式会社 発光素子及びその製造方法
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
KR102582649B1 (ko) 2018-02-12 2023-09-25 삼성디스플레이 주식회사 표시 장치
US11181668B2 (en) * 2018-07-13 2021-11-23 University Of Notre Dame Du Lac High contrast gradient index lens antennas
WO2020054792A1 (ja) * 2018-09-14 2020-03-19 王子ホールディングス株式会社 突状構造体、基板、その製造方法、及び発光素子
US11331767B2 (en) * 2019-02-01 2022-05-17 Micron Technology, Inc. Pads for chemical mechanical planarization tools, chemical mechanical planarization tools, and related methods
JP2022043881A (ja) 2020-09-04 2022-03-16 株式会社小松製作所 作業機械
KR102537068B1 (ko) * 2020-11-27 2023-05-26 서울대학교산학협력단 사파이어 나노 멤브레인 상에서 산화갈륨층을 포함하는 기판의 제조방법
US20220367753A1 (en) * 2021-05-17 2022-11-17 Seoul Viosys Co., Ltd. Uv light emitting diode

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238687A (ja) 1998-02-20 1999-08-31 Ricoh Co Ltd 半導体基板および半導体発光素子
JP5800452B2 (ja) 2001-07-24 2015-10-28 日亜化学工業株式会社 半導体発光素子
JP2005064492A (ja) 2003-07-28 2005-03-10 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
WO2006130721A2 (en) 2005-06-02 2006-12-07 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
JP2007281140A (ja) 2006-04-05 2007-10-25 Hamamatsu Photonics Kk 化合物半導体基板、その製造方法及び半導体デバイス
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
JP2011060917A (ja) * 2009-09-08 2011-03-24 Rohm Co Ltd 半導体発光素子
JP5170051B2 (ja) * 2009-09-30 2013-03-27 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
WO2012083578A1 (zh) * 2010-12-22 2012-06-28 青岛理工大学 整片晶圆纳米压印的装置和方法.
CN103403886B (zh) 2010-12-29 2017-05-10 夏普株式会社 氮化物半导体结构、发光元件、晶体管元件及其制造方法
EP2752894A3 (en) 2011-08-09 2014-10-22 Panasonic Corporation Semiconductor light-emitting device and light source device including the same
US8686433B2 (en) * 2011-09-01 2014-04-01 Rohm Co., Ltd. Light emitting device and light emitting device package
JP5885436B2 (ja) * 2011-09-06 2016-03-15 ローム株式会社 発光素子および発光素子パッケージ
JP2013084832A (ja) 2011-10-12 2013-05-09 Sharp Corp 窒化物半導体構造の製造方法
JP2013120829A (ja) * 2011-12-07 2013-06-17 Sharp Corp 窒化物半導体紫外発光素子
JPWO2014136393A1 (ja) 2013-03-08 2017-02-09 国立大学法人山口大学 加工基板及びそれを用いた半導体装置

Also Published As

Publication number Publication date
KR20160002973A (ko) 2016-01-08
BR112015029641A2 (pt) 2017-07-25
TWI528585B (zh) 2016-04-01
EP3007237A1 (en) 2016-04-13
KR101843627B1 (ko) 2018-03-29
US20160149079A1 (en) 2016-05-26
JP6049875B2 (ja) 2016-12-21
EP3007237A4 (en) 2016-04-27
WO2014192821A1 (ja) 2014-12-04
EP3007237B1 (en) 2017-08-02
CN105247693A (zh) 2016-01-13
US9660141B2 (en) 2017-05-23
JPWO2014192821A1 (ja) 2017-02-23
CN105247693B (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
TWI528585B (zh) Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED
TWI531086B (zh) An optical substrate, a semiconductor light-emitting element, and a semiconductor light-emitting element
TWI514618B (zh) An optical substrate, a semiconductor light emitting element, and a method of manufacturing the same
US7642561B2 (en) Semiconductor light emitting diode having efficiency and method of manufacturing the same
TWI427825B (zh) 發光裝置
US8841220B2 (en) Gallium nitride based semiconductor light-emitting element, light source, and method for forming unevenness structure
US8242532B2 (en) Semiconductor light-emitting device
TWI620345B (zh) 光學基材、半導體發光元件用基板、及半導體發光元件
JP2014195069A (ja) 半導体発光素子及びその製造方法並びに光学基材
JP6306443B2 (ja) 発光ダイオード及び発光ダイオードの製造方法
JP2016021428A (ja) 半導体発光素子用基板、半導体発光素子、モールド及び半導体発光素子の製造方法
JP2016012684A (ja) 半導体発光素子
JP2017073511A (ja) 半導体発光素子
JP2019160902A (ja) 半導体発光素子用基材及び半導体発光素子
JP2016162871A (ja) 半導体発光素子及び照明デバイス
JP2019153620A (ja) 半導体発光素子
JP2018142632A (ja) 半導体発光素子用基材及び半導体発光素子
JP2017069463A (ja) 半導体発光素子及びその製造方法
JP2013168493A (ja) 窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees