TWI450323B - 具有奈米尺度高低不平的表面之磊晶基材及其製造方法 - Google Patents

具有奈米尺度高低不平的表面之磊晶基材及其製造方法 Download PDF

Info

Publication number
TWI450323B
TWI450323B TW099123227A TW99123227A TWI450323B TW I450323 B TWI450323 B TW I450323B TW 099123227 A TW099123227 A TW 099123227A TW 99123227 A TW99123227 A TW 99123227A TW I450323 B TWI450323 B TW I450323B
Authority
TW
Taiwan
Prior art keywords
lithium
oxide
sodium
epitaxial
substrate
Prior art date
Application number
TW099123227A
Other languages
English (en)
Other versions
TW201130017A (en
Inventor
Jiunn Yih Chyan
Jer Liang Yeh
Wen Ching Hsu
Suz Hua Ho
Original Assignee
Sino American Silicon Prod Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino American Silicon Prod Inc filed Critical Sino American Silicon Prod Inc
Priority to TW099123227A priority Critical patent/TWI450323B/zh
Priority to US13/067,710 priority patent/US9068279B2/en
Priority to JP2011146360A priority patent/JP5097291B2/ja
Priority to KR1020110065827A priority patent/KR101255463B1/ko
Publication of TW201130017A publication Critical patent/TW201130017A/zh
Priority to US14/250,620 priority patent/US20140220301A1/en
Application granted granted Critical
Publication of TWI450323B publication Critical patent/TWI450323B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

具有奈米尺度高低不平的表面之磊晶基材及其製造方法
本發明係關於一種磊晶基材(epitaxial substrate)及其製造方法，並且特別地，本發明是關於一種具有奈米尺度高低不平且非圖案化的表面(nano-rugged and non-patterned surface)之磊晶基材及其製造方法。
化合物半導體材料，例如，氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)等III-V族化合物，以及碲化镉(CdTe)、氧化鋅(ZnO)及硫化鋅(ZnS)等II-VI族化合物，已被廣泛地檢視適合做為微電子元件的基材材料，包括但不限於電晶體管、場發射器以及光電元件，等。
以氮化鎵為基礎的微電子元件為例，其在製造上一個主要問題在於製造的氮化鎵半導體層須具有低的缺陷密度(defect density)，以確保微電子元件的效能。據了解，缺陷密度的貢獻者之一是氮化鎵層與其上生長的基材之間的晶格不匹配(lattice mismatch)。因此，雖然氮化鎵層已經可以在藍寶石基材(sapphire substrate)上生長，已為眾所周知的，藉由在形成在碳化矽基材上之氮化鋁緩衝層上生長氮化鎵層，可以降低缺陷密度，特別是穿透差排(threading dislocation)的密度。儘管有這些長足進步，持續降低缺陷密度仍是研究上想達成的目標。
也為眾所周知的，藉由具有圖案化表面的基材提供利於磊晶的從優取向，控制磊晶條件來達成橫向磊晶(lateral epitaxy)，進而降低缺陷密度或控制缺陷。例如，氮化鎵半導體層藉由橫向磊晶方式形成於具圖案化表面之藍寶石基材上，能控制差排橫向延伸，以降低穿透差排的密度。
然而，製造具有圖案化表面的磊晶基材之先前技術皆須利用黃光微影製程(photolithography process)。顯見地，製造具有圖案化表面的磊晶基材之先前技術其製造成本高、生產速度慢。
因此，本發明之主要目的在於提供一種磊晶基材及其製造方法。特別地，根據本發明之磊晶基材並不具有圖案化表面，但其也具有協助化合物半導體材料橫向磊晶的功效，以成長具良好品質的磊晶層。並且，根據本發明之製造方法具有製造成本低、生產快速的優點。
根據本發明之一較佳具體實施例之磊晶基材，其包含一晶體基材(crystalline substrate)。該晶體基材具有一磊晶表面。特別地，該晶體基材之該磊晶表面為奈米尺度高低不平且非圖案化的表面。
根據本發明之一較佳具體實施例之製造一磊晶基材之方法，其首先係製備由一晶體基材，該晶體基材具有一磊晶表面。接著，根據本發明之方法係於該晶體基材之該磊晶表面上，沉積一多晶材料層(ploy-crystalline material layer)。接著，根據本發明之方法係藉由一第一濕式蝕刻製程，蝕刻該多晶材料層之晶界(grain boundary)。接著，根據本發明之方法係以該經蝕刻的多晶材料層做為一遮罩(mask)，藉由一電漿蝕刻製程，蝕刻該經蝕刻的多晶材料層之晶界內區域。最後，根據本發明之方法係藉由一第二濕式蝕刻製程，去除蝕刻該經蝕刻的多晶材料層，其中該晶體基材之該磊晶表面為奈米尺度高低不平且非圖案化的表面。
於一具體實施例中，該晶體基材之該磊晶表面其平均表面粗糙度Ra值範圍從100nm至400nm。
於一具體實施例中，該晶體基材之該磊晶表面其平均峰谷高度Rz值範圍從50nm至350nm。
於實際應用中，形成該晶體基材之材料可以是藍寶石(sapphire)、碳化矽(SiC)、氮化鎵(GaN)、砷化鎵(GaAs)、氧化鋅(ZnO)、矽(Si)、ScAlMgO4 、SrCu2 O2 、YSZ(Yttria-Stabilized Zirconia)、鋁酸鋰(Lithium Aluminum Oxide,LiAlO2 )、鎵酸鋰(Lithium Gallium Oxide,LiGaO2 )、矽酸鋰(Lithium Silicon Oxide,Li2 SiO3 )、鍺酸鋰(Lithium Germanium Oxide,LiGeO3 )、鋁酸鈉(Sodium Aluminum Oxide,NaAlO2 )、鎵酸鈉(Sodium Gallium Oxide,NaGaO2 )、鍺酸鈉(Sodium Germanium Oxide,Na2 GeO3 )、矽酸鈉(Sodium Silicon Oxide,Na2 SiO3 )、磷酸鋰(Lithium Phosphor Oxide,Li3 PO4 )、砷酸鋰(Lithium Arsenic Oxide,Li3 AsO4 )、釩酸鋰(Lithium Vanadium Oxide,Li3 VO4 )、Li2 MgGeO4 (Lithium Magnesium Germanium Oxide)、Li2 ZnGeO4 (Lithium Zinc Germanium Oxide)、Li2 CdGeO4 (Lithium Cadmium Germanium Oxide)、Li2 MgSiO4 (Lithium Magnesium Silicon Oxide)、Li2 ZnSiO4 (Lithium Zinc Silicon Oxide)、Li2 CdSiO4 (Lithium Cadmium Silicon Oxide)、Na2 MgGeO4 (Sodium Magnesium Germanium Oxide)、Na2 ZnGeO4 (Sodium Zinc Germanium Oxide)、Na2 ZnSiO4 (Sodium Zinc Silicon Oxide)，或其他商用供磊晶用之材料。
於實際應用中，形成該多晶材料層之材料可以是鍺(Ge)、氧化鋅(ZnO)、硫化鋅(ZnS)、硒化鎘(CdSe)、碲化鎘(CdTe)、硫化鎘(CdS)、硒化鋅(ZnSe)、砷化銦(InAs)、磷化銦(InP)、矽(Si)或金屬/矽化物(metal/silicide)。
於一具體實施例中，該多晶材料層可以藉由一低壓化學氣相沉積製程(low pressure chemical vapor deposition,LPCVD)、一電漿輔助化學氣相沉積製程(plasma enhanced chemical vapor deposition,PECVD)、一濺鍍製程(sputtering)或一熱蒸鍍製程(thermal deposition)沉積於該晶體基材之該磊晶表面上。
於一具體實施例中，該多晶材料層具有範圍從20nm至2000nm之厚度。
與先前技術不同處，根據本發明之磊晶基材的磊晶表面為奈米尺度高低不平且非圖案化的表面，並且有助於化合物半導體材料在其上成長品質良好的磊晶層。並且，根據本發明之製造方法具有製造成本低、生產快速的優點。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
請參閱圖一，圖一係以截面視圖示意地繪示根據本發明之一較佳具體實施例之一磊晶基材1。該磊晶基材1可以供一化合物半導體材料磊晶之用，例如，氮化鎵、氮化鋁鎵、氮化鋁銦鎵等III-V族化合物，或碲化镉、氧化鋅、硫化鋅等II-VI族化合物。
如圖一所示，根據本發明之磊晶基材1包含一晶體基材10。該晶體基材10具有一磊晶表面102。
與先前技術不同之處，該晶體基材10之磊晶表面102為奈米尺度高低不平且非圖案化的表面。須強調的是，與先前技術之具有圖案化表面的磊晶基材相同地，根據本發明之磊晶基材1一樣具有協助化合物半導體材料橫向磊晶的功效。
於一具體實施例中，該晶體基材10之該磊晶表面102其平均表面粗糙度Ra值範圍從100nm至400nm。
於一具體實施例中，該晶體基材10之該磊晶表面102其平均峰谷高度Rz值範圍從50nm至350nm。
於實際應用中，形成該晶體基材10之材料可以是藍寶石(sapphire)、碳化矽(SiC)、氮化鎵(GaN)、砷化鎵(GaAs)、氧化鋅(ZnO)、矽(Si)、ScAlMgO4 、SrCu2 O2 、YSZ(Yttria-Stabilized Zirconia)、鋁酸鋰(Lithium Aluminum Oxide,LiAlO2 )，鎵酸鋰(Lithium Gallium Oxide,LiGaO2 )、矽酸鋰(Lithium Silicon Oxide,Li2 SiO3 )、鍺酸鋰(Lithium Germanium Oxide,LiGeO3 )、鋁酸鈉(Sodium Aluminum Oxide,NaAlO2 )、鎵酸鈉(Sodium Gallium Oxide,NaGaO2 )、鍺酸鈉(Sodium Germanium Oxide,Na2 GeO3 )、矽酸鈉(Sodium Silicon Oxide,Na2 SiO3 )、磷酸鋰(Lithium Phosphor Oxide,Li3 PO4 )、砷酸鋰(Lithium Arsenic Oxide,Li3 AsO4 )、釩酸鋰(Lithium Vanadium Oxide,Li3 VO4 )、Li2 MgGeO4 (Lithium Magnesium Germanium Oxide)、Li2 ZnGeO4 (Lithium Zinc Germanium Oxide)、Li2 CdGeO4 (Lithium Cadmium Germanium Oxide)、Li2 MgSiO4 (Lithium Magnesium Silicon Oxide)、Li2 ZnSiO4 (Lithium Zinc Silicon Oxide)、Li2 CdSiO4 (Lithium Cadmium Silicon Oxide)、Na2 MgGeO4 (Sodium Magnesium Germanium Oxide)、Na2 ZnGeO4 (Sodium Zinc Germanium Oxide)、Na2 ZnSiO4 (Sodium Zinc Silicon Oxide)，或其他商用供磊晶用之材料。
請參閱圖二A至圖二C以及圖一，該等圖式係以截面視圖示意地繪示根據本發明之一較佳具體實施例之製造如圖一所示之磊晶基材1的方法。
如圖二A所示，首先，根據本發明之方法係製備一晶體基材10。該晶體基材10具有一磊晶表面102。
於實際應用中，形成該晶體基材10之材料可以是藍寶石(sapphire)、碳化矽(SiC)、氮化鎵(GaN)、砷化鎵(GaAs)、氧化鋅(ZnO)、矽(Si)、ScAlMgO4 、SrCu2 O2 、YSZ(Yttria-Stabilized Zirconia)、鋁酸鋰(Lithium Aluminum Oxide,LiAlO2 )、鎵酸鋰(Lithium Gallium Oxide,LiGaO2 )、矽酸鋰(Lithium Silicon Oxide,Li2 SiO3 )、鍺酸鋰(Lithium Germanium Oxide,LiGeO3 )、鋁酸鈉(Sodium Aluminum Oxide,NaAlO2 )、鎵酸鈉(Sodium Gallium Oxide,NaGaO2 )、鍺酸鈉(Sodium Germanium Oxide,Na2 GeO3 )、矽酸鈉(Sodium Silicon Oxide,Na2 SiO3 )、磷酸鋰(Lithium Phosphor Oxide,Li3 PO4 )、砷酸鋰(Lithium Arsenic Oxide,Li3 AsO4 )、釩酸鋰(Lithium Vanadium Oxide,Li3 VO4 )、Li2 MgGeO4 (Lithium Magnesium Germanium Oxide)、Li2 ZnGeO4 (Lithium Zinc Germanium Oxide)、Li2 CdGeO4 (Lithium Cadmium Germanium Oxide)、Li2 MgSiO4 (Lithium Magnesium Silicon Oxide)、Li2 ZnSiO4 (Lithium Zinc Silicon Oxide)、Li2 CdSiO4 (Lithium Cadmium Silicon Oxide)、Na2 MgGeO4 (Sodium Magnesium Germanium Oxide)、Na2 ZnGeO4 (Sodium Zinc Germanium Oxide)、Na2 ZnSiO4 (Sodium Zinc Silicon Oxide)，或其他商用供磊晶用之材料。
接著，根據本發明之方法係於該晶體基材10之該磊晶表面102上，沉積一多晶材料層12，如圖二B所示。同樣示於圖二B，該多晶材料層12具有晶界122。
於實際應用中，形成該多晶材料層之材料可以是鍺(Ge)、氧化鋅(ZnO)、硫化鋅(ZnS)、硒化鎘(CdSe)、碲化鎘(CdTe)、硫化鎘(CdS)、硒化鋅(ZnSe)、砷化銦(InAs)、磷化銦(InP)、矽(Si)或金屬/矽化物(metal/silicide)，當中金屬可以是鋁(Al)、鎳(Ni)、鐵(Fe)等，矽化物可以是矽化鋁(SiAl)、矽化鋅(SiZn)、矽化鎳(SiNi)等。
於一具體實施例中，該多晶材料層12可以藉由低壓化學氣相沉積製程(LPCVD)、電漿輔助化學氣相沉積製程(PECVD)、濺鍍製程或熱蒸鍍製程沉積於該晶體基材10之該磊晶表面102上。
於一具體實施中，該多晶材料層12具有範圍從20nm至2000nm之厚度。
接著，根據本發明之方法係藉由一第一濕式蝕刻製程，蝕刻該多晶材料層12之晶界122。該多晶材料層12經蝕刻後的截面示意圖請見圖二C。
於一案例中，以藍寶石為基材，可做為蝕刻該多晶材料層12之晶界122的蝕刻液的種類及其成份列舉於圖三。圖三列出Secco、Sirtl、Wright以及Seiter四種蝕刻液。此外，由於圖三中所列舉的蝕刻液並不會對藍寶石基材等侵蝕，因此，該等蝕刻液可以蝕刻該多晶材料層12之晶界122至藍寶石基材10的磊晶表面102露出。也可以視情況，該等蝕刻液僅蝕刻該多晶材料層12之晶界122至某深度，不致讓藍寶石基材10的磊晶表面102露出。
接著，根據本發明之方法係以該經蝕刻的多晶材料層12做為一遮罩，藉由一電漿蝕刻製程，蝕刻該經蝕刻的多晶材料層12之晶界122內區域。最後，根據本發明之方法係藉由一第二濕式蝕刻製程，去除蝕刻該經蝕刻的多晶材料層12，即獲得如圖一所示之磊晶基材10，其中該晶體基材10之該磊晶表面102為奈米尺度高低不平且非圖案化的表面。
實務上，該第二濕式蝕刻製程所採用的蝕刻液與該第一濕式蝕刻製程所採用的蝕刻液相同。
於一具體實施例中，該晶體基材之該磊晶表面其平均表面粗糙度Ra值範圍從100nm至400nm。
於一具體實施例中，該晶體基材之該磊晶表面其平均峰谷高度Rz值範圍從50nm至350nm。
實務上，該晶體基材之該磊晶表面之Ra值及Rz值的控制，可以藉由控制該多晶材料層12之厚度與晶粒尺寸以及蝕刻條件來達成。
以藍寶石基材為例，根據本發明所製造之藍寶石基材之樣本其表面型態請見圖四之原子力顯微鏡(AFM)照片所示。顯見地，根據本發明之磊晶基材的表面型態呈現奈米尺度高低不平且非圖案化的表面。
根據本發明所製造之藍寶石基材樣本(樣本標註為NRSS)，在其磊晶表面上生長一層未摻雜氮化鎵層(標註為u-GaN)的穿透式電子顯微鏡(TEM)照片請見圖五所示。從圖五可清楚看出，未摻雜氮化鎵層的差排密度小，且差排為橫向延伸而非穿透差排。
上述NRSS樣本其上生長一層未摻雜氮化鎵層之原子力顯微鏡照片請見圖六A所示。以KOH溶液在180℃蝕刻NRSS樣本其上生長的未摻雜氮化鎵層，蝕刻時間為一分鐘，其表面的掃描式電子顯微鏡(SEM)照片請見圖六B。圖六B中的蝕刻孔洞即是穿透差排的證據。經統計估算，上述NRSS樣本其上生長一層未摻雜氮化鎵層的穿透差排密度約為3.6×106 cm-2 。做為對照，一具平整表面的藍寶石基材於其上生長一層未摻雜氮化鎵層之原子力顯微鏡照片請見圖六C所示。顯見地，與圖六A相較，圖六C的表面較不平整。經統計估算，該具平整表面的藍寶石基材其上生長一層未摻雜氮化鎵層的穿透差排密度約為1×109 cm-2 。顯見地，與具有平整磊晶表面之磊晶基材相比較，根據本發明之磊晶基材可以降低缺陷密度，特別是穿透差排的密度。
與具有圖案化表面的磊晶基材之先前技術相同處，根據本發明之具有奈米尺度高低不平且非圖案化的表面之磊晶基材其也具有協助化合物半導體橫向磊晶的功效，以降低缺陷密度、提升磊晶品質。一根據本發明所製造具有奈米尺度高低不平且非圖案化的表面之藍寶石基材於其上生長氮化鎵半導體層後所得樣本(樣本標註為NRSS)，其所測得的光電性質，請見圖七所示。圖七同樣列出一具有圖案化表面之藍寶石基材於其上生長氮化鎵半導體層後所得樣本(樣本標註為PSS)其所測得的光電性質，以供對照。圖七同樣列出一具有平整表面之藍寶石基材於其上生長氮化鎵半導體層後所得樣本(樣本標註為FSS)其所測得的光電性質，以供對照。
從圖七所列光電性質可清楚看出，根據本發明之藍寶石基材其後製磊晶之樣本(NRSS)的光電性質接近具有圖案化表面之藍寶石基材其後製磊晶之樣本(PSS)的光電性質，並且優於具有平整表面之藍寶石基材其後製磊晶之樣本(FSS)的光電性質。
須強調的是，與先前技術不同之處，根據本發明之磊晶基材製造方法無須黃光微影製程，也無導入複雜製程，因此，顯見地，根據本發明之製造方法具有製造成本低、生產快速的優點。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。因此，本發明所申請之專利範圍的範疇應該根據上述的說明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具相等性的安排。
1．．．磊晶基材
10．．．晶體基材
102．．．晶體基材的磊晶表面
12．．．多晶材料層
122．．．多晶材料之晶界
圖一係示意地繪示根據本發明之一較佳具體實施例之具有奈米尺度高低不平且非圖案化的表面之磊晶基材1。
圖二A至圖二C係示意地繪示根據本發明之一較佳具體實施例之製造如圖一所示之磊晶基材1的方法。
圖三係列舉可做為蝕刻圖二B中多晶材料層12之晶界122的蝕刻液之種類及其成份。
圖四係根據本發明所製造之藍寶石基材其表面型態之原子力顯微鏡照片。
圖五係根據本發明所製造之藍寶石基材其上生長未摻雜氮化鎵層的穿透式電子顯微鏡照片。
圖六A係根據本發明所製造之藍寶石基材其上生長未摻雜氮化鎵層的原子力顯微鏡照片。
圖六B係根據本發明所製造之藍寶石基材其上生長未摻雜氮化鎵層經蝕刻的掃描式電子顯微鏡照片。
圖六C係一具平整表面的藍寶石基材其上生長未摻雜氮化鎵層的原子力顯微鏡照片。
圖七係列舉三種表面型態不同之藍寶石基材其後製磊晶的光電性質。
1．．．磊晶基材
10．．．晶體基材
102．．．晶體基材的磊晶表面

Claims (10)

  1. 一種製造一磊晶基材之方法，該方法包含下列步驟：製備一晶體基材，該晶體基材具有一磊晶表面；於該晶體基材之該磊晶表面上，沉積一多晶材料層，該多晶材料層具有複數個不規則晶界；藉由一第一濕式蝕刻製程，蝕刻該多晶材料層之晶界；以該經蝕刻的多晶材料層做為一遮罩，該遮罩具有複數個非圖案化之奈米級晶界內區域，藉由一電漿蝕刻製程，蝕刻該經蝕刻的多晶材料層之晶界內區域；以及藉由一第二濕式蝕刻製程，去除該經蝕刻的多晶材料層，其中該晶體基材之該磊晶表面為奈米尺度高低不平且非圖案化的表面。
  2. 如申請專利範圍第1項所述之方法，其中該晶體基材係由選自由藍寶石(sapphire)、碳化矽(SiC)、氮化鎵(GaN)、砷化鎵(GaAs)、氧化鋅(ZnO)、矽(Si)、ScAlMgO4 、SrCu2 O2 、YSZ(Yttria-Stabilized Zirconia)、鋁酸鋰(Lithium Aluminum Oxide,LiAlO2 )、鎵酸鋰(Lithium Gallium Oxide,LiGaO2 )、矽酸鋰(Lithium Silicon Oxide,Li2 SiO3 )、鍺酸鋰(Lithium Germanium Oxide,LiGeO3 )、鋁酸鈉(Sodium Aluminum Oxide,NaAlO2 )、鎵酸鈉(Sodium Gallium Oxide,NaGaO2 )、鍺酸鈉(Sodium Germanium Oxide,Na2 GeO3 )、矽酸鈉(Sodium Silicon Oxide,Na2 SiO3 )、磷酸鋰(Lithium Phosphor Oxide,Li3 PO4 )、砷酸鋰(Lithium Arsenic Oxide,Li3 AsO4 )、釩酸鋰(Lithium Vanadium Oxide, Li3 VO4 )、Li2 MgGeO4 (Lithium Magnesium Germanium Oxide)、Li2 ZnGeO4 (Lithium Zinc Germanium Oxide)、Li2 CdGeO4 (Lithium Cadmium Germanium Oxide)、Li2 MgSiO4 (Lithium Magnesium Silicon Oxide)、 Li2 ZnSiO4 (Lithium Zinc Silicon Oxide)、Li2 CdSiO4 (Lithium Cadmium Silicon Oxide)、Na2 MgGeO4 (Sodium Magnesium Germanium Oxide)、Na2 ZnGeO4 (Sodium Zinc Germanium Oxide)以及Na2 ZnSiO4 (Sodium Zinc Silicon Oxide)所組成之一群組中之其一所製成。
  3. 如申請專利範圍第2項所述之方法，其中該多晶材料層係由選自由鍺(Ge)、氧化鋅(ZnO)、硫化鋅(ZnS)、硒化鎘(CdSe)、碲化鎘(CdTe)、硫化鎘(CdS)、硒化鋅(ZnSe)、砷化銦(InAs)、磷化銦(InP)、矽(Si)以及金屬/矽化物(metal/silicide)所組成之一群組中之其一所形成。
  4. 如申請專利範圍第3項所述之方法，其中該晶體基材之該磊晶表面其平均表面粗糙度Ra值範圍從100nm至400nm。
  5. 如申請專利範圍第3項所述之方法，其中該晶體基材之該磊晶表面其平均峰谷高度Rz值範圍從50nm至350nm。
  6. 如申請專利範圍第3項所述之方法，其中該多晶材料層係藉由選自由一低壓化學氣相沉積製程、一電漿輔助化學氣相沉積製程、一濺鍍製程以及一熱蒸鍍製程沉積於該晶體基材之該磊晶表面上，並且該多晶材料層具有範圍從20nm至2000nm之厚度。
  7. 一種磊晶基材，包含：一晶體基材，該晶體基材具有一磊晶表面，該晶體基材之該磊晶表面具有複數個不同深度之非圖案化奈米級孔穴。
  8. 如申請專利範圍第7項所述之磊晶基材，其中該晶體基材係由選自由藍寶石(sapphire)、碳化矽(SiC)、氮化鎵(GaN)、 砷化鎵(GaAs)、氧化鋅(ZnO)、矽(Si)、ScAlMgO4 、SrCu2 O2 、YSZ(Yttria-Stabilized Zirconia)、鋁酸鋰(Lithium Aluminum Oxide,LiAlO2 )、鎵酸鋰(Lithium Gallium Oxide,LiGaO2 )、矽酸鋰(Lithium Silicon Oxide,Li2 SiO3 )、鍺酸鋰(Lithium Germanium Oxide,LiGeO3 )、鋁酸鈉(Sodium Aluminum Oxide,NaAlO2 )、鎵酸鈉(Sodium Gallium Oxide,NaGaO2 )、鍺酸鈉(Sodium Germanium Oxide,Na2 GeO3 )、矽酸鈉(Sodium Silicon Oxide,Na2 SiO3 )、磷酸鋰(Lithium Phosphor Oxide,Li3 PO4 )、砷酸鋰(Lithium Arsenic Oxide,Li3 AsO4 )、釩酸鋰(Lithium Vanadium Oxide,Li3 VO4 )、Li2 MgGeO4 (Lithium Magnesium Germanium Oxide)、Li2 ZnGeO4 (Lithium Zinc Germanium Oxide)、Li2 CdGeO4 (Lithium Cadmium Germanium Oxide)、Li2 MgSiO4 (Lithium Magnesium Silicon Oxide)、Li2 ZnSiO4 (Lithium Zinc Silicon Oxide)、Li2 CdSiO4 (Lithium Cadmium Silicon Oxide)、Na2 MgGeO4 (Sodium Magnesium Germanium Oxide)、Na2 ZnGeO4 (Sodium Zinc Germanium Oxide)以及Na2 ZnSiO4 (Sodium Zinc Silicon Oxide)所組成之一群組中之其一所製成。
  9. 如申請專利範圍第8項所述之磊晶基材，其中該晶體基材之該磊晶表面其平均表面粗糙度Ra值範圍從100nm至400nm。
  10. 如申請專利範圍第8項所述之磊晶基材，其中該晶體基材之該磊晶表面其平均峰谷高度Rz值範圍從50nm至350nm。
TW099123227A 2010-02-26 2010-07-15 具有奈米尺度高低不平的表面之磊晶基材及其製造方法 TWI450323B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW099123227A TWI450323B (zh) 2010-02-26 2010-07-15 具有奈米尺度高低不平的表面之磊晶基材及其製造方法
US13/067,710 US9068279B2 (en) 2010-07-15 2011-06-22 Epitaxial substrate having nano-rugged surface and fabrication thereof
JP2011146360A JP5097291B2 (ja) 2010-07-15 2011-06-30 微細凹凸表面を有したエピタキシャル基板とその製造方法
KR1020110065827A KR101255463B1 (ko) 2010-07-15 2011-07-04 나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법
US14/250,620 US20140220301A1 (en) 2010-07-15 2014-04-11 Epitaxial substrate having nano-rugged surface and fabrication thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW99105539 2010-02-26
TW99203498 2010-02-26
TW099123227A TWI450323B (zh) 2010-02-26 2010-07-15 具有奈米尺度高低不平的表面之磊晶基材及其製造方法

Publications (2)

Publication Number Publication Date
TW201130017A TW201130017A (en) 2011-09-01
TWI450323B true TWI450323B (zh) 2014-08-21

Family

ID=45467215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099123227A TWI450323B (zh) 2010-02-26 2010-07-15 具有奈米尺度高低不平的表面之磊晶基材及其製造方法

Country Status (4)

Country Link
US (2) US9068279B2 (zh)
JP (1) JP5097291B2 (zh)
KR (1) KR101255463B1 (zh)
TW (1) TWI450323B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI528580B (zh) * 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
WO2014031772A1 (en) * 2012-08-21 2014-02-27 Regents Of The University Of Minnesota Embedded mask patterning process for fabricating magnetic media and other structures
US10347467B2 (en) 2015-08-21 2019-07-09 Regents Of The University Of Minnesota Embedded mask patterning process for fabricating magnetic media and other structures
CN107099844B (zh) * 2016-02-23 2021-01-05 松下知识产权经营株式会社 Ramo4基板及其制造方法
US10350725B2 (en) * 2016-02-23 2019-07-16 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
JP6319598B2 (ja) * 2016-02-23 2018-05-09 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板およびその製造方法
US11370076B2 (en) * 2016-02-23 2022-06-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
US10304740B2 (en) * 2016-12-15 2019-05-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 monocrystalline substrate
CN107382299A (zh) * 2017-08-08 2017-11-24 电子科技大学 一种低介微波介质陶瓷的低温制备方法
US11894313B2 (en) * 2020-10-27 2024-02-06 Texas Instruments Incorporated Substrate processing and packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729325A (en) * 2006-01-18 2007-08-01 Univ Nat Cheng Kung Method for transferring nano-imprint pattern by using wet etching
TW201007955A (en) * 2008-08-07 2010-02-16 Neo Solar Power Corp Photoelectric conversion element and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3468127B2 (ja) * 1998-10-13 2003-11-17 株式会社豊田中央研究所 微小容器の製造方法
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
KR20060092897A (ko) * 2005-09-23 2006-08-23 주식회사 엘지화학 광추출 효율을 높인 발광 다이오드 소자 및 이의 제조방법
US8241423B2 (en) * 2006-09-29 2012-08-14 Sumco Techxiv Corporation Silicon single crystal substrate and manufacture thereof
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
US20080277686A1 (en) * 2007-05-08 2008-11-13 Huga Optotech Inc. Light emitting device and method for making the same
JP2009135474A (ja) * 2007-10-31 2009-06-18 Mitsubishi Chemicals Corp エッチング方法およびそれを用いた光／電子デバイスの製造方法
US20110012154A1 (en) * 2007-12-28 2011-01-20 Mitsubishi Chemical Corporation Led element and method for manufacturing led element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200729325A (en) * 2006-01-18 2007-08-01 Univ Nat Cheng Kung Method for transferring nano-imprint pattern by using wet etching
TW201007955A (en) * 2008-08-07 2010-02-16 Neo Solar Power Corp Photoelectric conversion element and manufacturing method thereof

Also Published As

Publication number Publication date
KR20120007966A (ko) 2012-01-25
KR101255463B1 (ko) 2013-04-16
TW201130017A (en) 2011-09-01
JP2012023365A (ja) 2012-02-02
US20140220301A1 (en) 2014-08-07
JP5097291B2 (ja) 2012-12-12
US9068279B2 (en) 2015-06-30
US20120015143A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
TWI450323B (zh) 具有奈米尺度高低不平的表面之磊晶基材及其製造方法
TWI414005B (zh) 磊晶基板、使用該磊晶基板之半導體發光元件及其製程
US9984872B2 (en) Fabrication and structures of crystalline material
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
EP2150970B1 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren
US20060270201A1 (en) Nano-air-bridged lateral overgrowth of GaN semiconductor layer
CN101295636A (zh) 高晶体质量氮化物外延生长所用图形衬底的制备方法
EP2299475A1 (en) Improved fabrication and structures of crystalline material
CN101599466B (zh) 一种外延生长用的图形衬底及其制作方法
TW201344758A (zh) 半導體裝置及其製造方法
CN101640169A (zh) 用于氮化物外延生长的纳米级图形化衬底的制备方法
CN105489714A (zh) 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用
US11342179B2 (en) Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same
JP2017028318A (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
CN102790152B (zh) 磊晶基材及其制造方法
US20230005745A1 (en) Forming Method for Semiconductor Layer
US10256093B2 (en) Selective area growth of semiconductors using patterned sol-gel materials
US20240158953A1 (en) Alpha gallium oxide thin-film structure having high conductivity obtained using selective area growth in hvpe growth manner and method for manufacturing the same
TWI484564B (zh) 半導體裝置及其製造方法
CN102569025B (zh) 磊晶基板、使用该磊晶基板之半导体发光元件及其制程
TWI621741B (zh) Epitaxial heat dissipation substrate and manufacturing method thereof
WO2024091933A2 (en) Low temperature epitaxy of polar semiconductors
CN116288681A (zh) 一种GaN功率电子器件用单晶金刚石AlN模板及其制备方法
Lu Amorphous 2D Materials–A Novel Platform for Remote Epitaxy and Nanopatterned Epitaxy of III-V Semiconductors with Low Decomposition Temperatures
TWI431666B (zh) 半導體結構之形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees