KR20120007966A - 나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법 - Google Patents
나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20120007966A KR20120007966A KR1020110065827A KR20110065827A KR20120007966A KR 20120007966 A KR20120007966 A KR 20120007966A KR 1020110065827 A KR1020110065827 A KR 1020110065827A KR 20110065827 A KR20110065827 A KR 20110065827A KR 20120007966 A KR20120007966 A KR 20120007966A
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial
- substrate
- crystalline substrate
- polycrystalline layer
- epitaxial surface
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 10
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 28
- 239000010980 sapphire Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 11
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 150000003377 silicon compounds Chemical class 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 229910004613 CdTe Inorganic materials 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910018119 Li 3 PO 4 Inorganic materials 0.000 claims description 5
- 229910010093 LiAlO Inorganic materials 0.000 claims description 5
- 229910017625 MgSiO Inorganic materials 0.000 claims description 5
- 229910003465 moissanite Inorganic materials 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 230000003746 surface roughness Effects 0.000 claims description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 3
- 229910004219 SiNi Inorganic materials 0.000 claims description 3
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000002207 thermal evaporation Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 230000005693 optoelectronics Effects 0.000 description 6
- 238000000089 atomic force micrograph Methods 0.000 description 5
- 239000012612 commercial material Substances 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 에피택셜 기판 및 그 제조 방법을 제공한다. 본 발명에 따른 에피택셜 기판은 결정질 기판을 포함한다. 특히, 상기 결정질 기판은 나노차원으로 거칠고 패턴이 없는 에피택셜 표면을 가진다. 본 발명에 따른 에피택셜 기판은 탁월한 품질을 갖는 에피택시 필름들의 성장에 있어서 화합물 반도체 재료로 효과가 있다. 나아가, 본 발명에 따른 에피택셜 기판의 제조는 저비용 및 빠른 생산의 장점을 가진다.
Description
본 출원은 2010년 7월 15일에 출원한 대만특허출원 제099123227호를 우선권 주장하고 있으며, 참조에 의해 이 출원에 반영된다.
본 발명은 에피택셜 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 나노차원으로 거칠고 패턴이 없는 에피택셜 표면을 갖는 에피택셜 기판 및 그 제조 방법에 관한 것이다.
GaN, AlGaN, AlInGaN, 및 다른 Ⅲ-Ⅴ족 화합물 또는 CdTe, ZnO, ZnS, 및 다른 Ⅱ-Ⅳ 족 화합물과 같은 화합물 반도체 물질들은, 이에 한정되지는 않지만, 트랜지스터, 전계 방출 장치들(field emission devices), 및 광전자 장치들(optoelectronic devices)을 포함하는 미소전자 장치들(microelectronic devices)의 기판들에 널리 사용되고 있다.
GaN에 기초한 미소전자 장치들을 예로 들어보면, 제조에 있어서의 가장 큰 문제점은 상기 GaN에 기초한 미소전자 장치의 성능을 보장하기 위해, 제조되는 GaN 반도체 층이 낮은 결함 밀도(defect density)를 가져야 한다는 것이다. 이러한 결함에 기여하는 것들 중의 하나는 기판과 상기 기판 상에서 성장하는 GaN 층들 사이의 격자 불일치(lattice mismatch)라는 것을 알 수 있다. 그러므로, GaN 층이 사파이어 기판 상에서 성장되고 있었으나, 상기 GaN 층은 상기 결함 밀도를 낮추기 위해, 특히 쓰레딩 전위(threading dislocations)의 밀도를 낮추기 위해, SiC 기판 상에 이미 형성되어 있는 AlN 버퍼 층 상에서 성장되는 것이 바람직하다는 것이 잘 알려져 있다. 이러한 커다란 발전에도 불구하고, 계속적인 연구로 상기 결함 밀도를 낮추는 것이 여전히 도달하고자 하는 목표이다.
에피택시의 조건(condition)은 패턴이 있는 표면을 갖는 기판을 사용하여 측면 에피택시를 달성하기 위해 제어되는데, 이것은 에피택시의 바람직한 지향(orientation)에 있어서 효과가 있고, 상기 결함 밀도 또는 제어 결함들을 감소시키게 된다는 것은 잘 알려져 있다. 예를 들어, GaN 반도체 층은 쓰레딩 전위의 밀도를 감소시키기 위해 측면으로 연장됨에 있어서 전위을 제어하기 위해 측면 에피택셜 방향으로 패턴이 있는 표면을 갖는 상기 사파이어 기판 상에 형성될 수 있다.
하지만, 패턴이 있는 표면을 갖는 에피택셜 기판의 제조에 관련된 모든 종래 기술들은 포토리소그래피 프로세스(photolithography process)를 사용해야만 한다. 당연히, 상기 패턴이 있는 표면을 갖는 에피택셜 기판의 제조에 관련된 종래 기술들은 높은 제조비용 및 느린 생산속도를 가진다.
따라서, 본 발명의 일 측면은 에피택셜 기판 및 그 제조 방법을 제공하는 데 있다. 특히, 본 발명에 따른 상기 에피택셜 기판의 에피택셜 표면은 패턴이 없으나, 월등한 품질을 갖는 에피택셜 층을 성장시키는 측면 에피택시에 있어서 화합물 반도체 재료로 효과가 있다. 나아가, 본 발명에 따른 에피택셜 기판을 제조하는 방법은 저비용 및 빠른 생산이라는 장점을 가진다.
본 발명의 바람직한 실시예에 따른 에피택셜 기판은 결정질 기판(crystalline substrate)을 포함한다. 상기 결정질 기판은 에피택셜 표면을 가진다. 특히, 상기 결정질 기판의 에피택셜 표면은 나노차원으로 거칠고 패턴이 없다(nano-rugged and non-patterned).
본 발명에 따른 바람직한 실시예에 따른 에피택셜 기판을 제조하는 방법은, 먼저, 에피택셜 표면을 가지는 결정질 기판을 준비한다. 다음으로, 본 발명에 따른 방법은 상기 결정질 기판의 상기 에피택셜 표면 상에 소정 재료의 다결정질 층(poly-crystalline layer)을 증착시킨다. 그 후, 본 발명에 따른 방법은, 제1습식식각프로세스(first wet etching process)에 의해 상기 다결정질 층의 결정립계들(grain boundaries)을 식각한다. 그후에, 본 발명에 따른 방법은, 상기 식각된 다결정질 층을 마스크로 하여, 플라스마식각프로세스(plasma etching process)에 의해 상기 다결정질 층의 상기 결정립계들 안의 영역들을 식각한다. 마지막으로, 본 발명에 따른 방법은, 제2습식식각프로세스(second wet etching process)에 의해 상기 식각된 다결정질 층을 제거한다. 여기서, 상기 결정질 기판의 상기 에피택셜 표면은 나노차원으로 거칠고 패턴이 없다.
일 실시예에 있어서, 상기 결정질 기판의 상기 에피택셜 표면은 100 ㎚에서 400 ㎚까지의 범위의 평균 표면 거칠기(average surface roughness, Ra)를 가진다.
일 실시예에 있어서, 상기 결정질 기판의 상기 에피택셜 표면은 50 ㎚에서 350 ㎚까지의 범위의 평균 거칠기(mean peak-to-valley height, Rz)를 가진다.
특정 적용예에 있어서, 상기 결정질 기판은 사파이어, SiC, GaN, GaAs, ZnO, Si, ScAlMgO4, SrCu2O2, YSZ(Yttria-Stabilized Zirconia), LiAlO2, LiGaO2, Li2SiO3, LiGeO3, NaAlO2, NaGaO2, Na2GeO3, Na2SiO3, Li3PO4, Li3AsO4, Li3VO4, Li2MgGeO4, Li2ZnGeO4, Li2CdGeO4, Li2MgSiO4, Li2ZnSiO4, Li2CdSiO4, Na2MgGeO4, Na2ZnGeO4, Na2ZnSiO4, 또는 에피택시에 사용되는 다른 상업용 재료들로 형성될 수 있다.
특정 적용예에 있어서, 상기 다결정질 층을 형성하는 소정 재료는 Ge, ZnO, ZnS, CdSe, CdTe, CdS, ZnSe, InAs, InP, Si, 또는 금속/규소화합물로 형성될 수 있다. 여기서, 상기 금속은 Al, Ni, Fe, 또는 다른 금속이고, 상기 규소화합물은 SiAl, SiZn, SiNi, 또는 다른 규소화합물이다.
일 실시예에 있어서, 상기 다결정질 층은 상기 결정질 기판의 상기 에피택셜 표면 상에 LPCVD(low pressure chemical vapor deposition) 프로세스, PECVD(plasma-enhanced chemical vapor deposition) 프로세스, 스퍼터링(sputtering) 프로세스, 또는 열증발(thermal evaporation) 프로세스에 의해 증착될 수 있다.
일 실시예에 있어서, 상기 다결정질 층은 20 ㎚에서 2000 ㎚까지의 범위의 두께를 가진다.
종래 기술과 비교해 보면, 본 발명에 따른 에피택셜 기판의 상기 에피택셜 표면은 나노차원으로 거칠고 패턴이 없으며, 월등한 품질을 가진 에피택셜 층들을 성장시키는 데 있어서 화합물 반도체 재료로 효과가 있다. 나아가, 본 발명에 따른 에피택셜 기판을 제조하는 방법은 저비용 및 빠른 생산이라는 장점을 가진다.
본 발명의 개념 및 장점은 첨부된 도면들과 함께 이하의 설명에 의해 이해될 것이다.
도 1은, 본 발명의 바람직한 실시예에 따른 나노차원으로 거칠고 패턴이 없는 표면을 갖는 에피택셜 기판을 대략적으로 도시하고 있다.
도 2a 내지 도 2c는, 예를 들어, 도 1에 도시된 바와 같이, 에피택셜 기판을 제조하기 위한 본 발명의 바람직한 실시예에 따른 방법을 대략적으로 도시하고 있다.
도 3은, 본 발명에 따라 제조된 사파이어 기판의 형태인 원자력 현미경 관찰 이미지(atomic force microscopy image)이다.
도 4는, 본 발명에 따라 제조된 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 전달 전자 현미경 관찰 이미지(transmission electron microscope image)이다.
도 5a는, 본 발명에 따라 제조된 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 원자력 현미경 관찰 이미지이다.
도 5b는, 본 발명에 따라 제조된 사파이어 기판 상에서 성장한 식각된 도핑되지 않은 GaN 층의 SEM 이미지이다.
도 5c는, 고른 표면을 갖는 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 원자력 현미경 관찰 이미지이다.
도 2a 내지 도 2c는, 예를 들어, 도 1에 도시된 바와 같이, 에피택셜 기판을 제조하기 위한 본 발명의 바람직한 실시예에 따른 방법을 대략적으로 도시하고 있다.
도 3은, 본 발명에 따라 제조된 사파이어 기판의 형태인 원자력 현미경 관찰 이미지(atomic force microscopy image)이다.
도 4는, 본 발명에 따라 제조된 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 전달 전자 현미경 관찰 이미지(transmission electron microscope image)이다.
도 5a는, 본 발명에 따라 제조된 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 원자력 현미경 관찰 이미지이다.
도 5b는, 본 발명에 따라 제조된 사파이어 기판 상에서 성장한 식각된 도핑되지 않은 GaN 층의 SEM 이미지이다.
도 5c는, 고른 표면을 갖는 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 원자력 현미경 관찰 이미지이다.
도 1을 참조하면, 도 1은 본 발명의 바람직한 실시예에 따른 에피택셜 기판(1)의 단면도이다. 상기 에피택셜 기판(1)은 GaN, AlGaN, AlInGaN, 또는 다른 Ⅲ-Ⅴ족 화합물들 또는 CdTe, ZnO, ZnS, 또는 다른 Ⅱ-Ⅳ족 화합물과 같은 화합물 반도체 재료들로 에피택시에 제공될 수 있다.
도 1에 도시된 바와 같이, 본 발명에 따른 에피택셜 기판(1)은, 결정질 기판(10)을 포함한다. 상기 결정질 기판(10)은 에피택셜 표면(102)을 가진다.
종래 기술들과 달리, 상기 결정질 기판(10)의 상기 에피택셜 표면(102)은 나노차원으로 거칠고 패턴이 없다. 종래 기술들의 패턴이 있는 표면들을 갖는 에피택셜 기판들과 유사하게, 본 발명에 따른 에피택셜 기판(1) 또한 측면 에피택시에 있어서 화합물 반도체 재료로 효과가 있을 수 있다.
일 실시예에 있어서, 상기 결정질 기판(10)의 상기 에피택셜 표면(102)은 100 ㎚에서 400 ㎚까지의 범위의 평균 표면 거칠기(average surface roughness, Ra)를 가진다.
일 실시예에 있어서, 상기 결정질 기판(10)의 상기 에피택셜 표면(102)은 50 ㎚에서 350 ㎚까지의 범위의 평균 거칠기(mean peak-to-valley height, Rz)를 가진다.
특정 적용예에 있어서, 상기 결정질 기판(10)은 사파이어, SiC, GaN, GaAs, ZnO, Si, ScAlMgO4, SrCu2O2, YSZ(Yttria-Stabilized Zirconia), LiAlO2, LiGaO2, Li2SiO3, LiGeO3, NaAlO2, NaGaO2, Na2GeO3, Na2SiO3, Li3PO4, Li3AsO4, Li3VO4, Li2MgGeO4, Li2ZnGeO4, Li2CdGeO4, Li2MgSiO4, Li2ZnSiO4, Li2CdSiO4, Na2MgGeO4, Na2ZnGeO4, Na2ZnSiO4, 또는 에피택시에 사용되는 다른 상업용 재료들로 형성될 수 있다.
도 2a 내지 도 2c, 및 도 1을 참조하면, 이러한 단면들의 도면들은 예를 들어, 도 1에 도시된 바와 같이, 상기 에피택셜 기판을 제조하기 위한 본 발명에 따른 바람직한 실시예에 따른 방법을 대략적으로 보여준다.
도 2에 도시된 바와 같이, 본 발명에 따른 방법은, 먼저, 결정질 기판(10)을 준비한다. 상기 결정질 기판(10)은 에피택셜 표면(102)을 가진다.
특정 적용예에 있어서, 상기 결정질 기판(10)은 사파이어, SiC, GaN, GaAs, ZnO, Si, ScAlMgO4, SrCu2O2, YSZ(Yttria-Stabilized Zirconia), LiAlO2, LiGaO2, Li2SiO3, LiGeO3, NaAlO2, NaGaO2, Na2GeO3, Na2SiO3, Li3PO4, Li3AsO4, Li3VO4, Li2MgGeO4, Li2ZnGeO4, Li2CdGeO4, Li2MgSiO4, Li2ZnSiO4, Li2CdSiO4, Na2MgGeO4, Na2ZnGeO4, Na2ZnSiO4, 또는 에피택시에 사용되는 다른 상업용 재료들로 형성될 수 있다.
다음으로, 본 발명에 따른 방법은, 도 2b에 도시된 바와 같이, 상기 결정질 기판(10)의 상기 에피택셜 표면(102) 상에 소정 재료의 다결정질 층(poly-crystalline layer, 12)을 증착시킨다. 도 2b에 도시된 바와 같이, 상기 다결정질 층(12)은 결정립계들(122)을 가진다.
특정 적용예에 있어서, 상기 다결정질 층(12)을 형성하는 소정 재료는 Ge, ZnO, ZnS, CdSe, CdTe, CdS, ZnSe, InAs, InP, Si, 또는 금속/규소화합물로 형성될 수 있다. 여기서, 상기 금속은 Al, Ni, Fe, 또는 다른 금속이고, 상기 규소화합물은 SiAl, SiZn, SiNi, 또는 다른 규소화합물이다.
일 실시예에 있어서, 상기 다결정질 층(12)은 상기 결정질 기판(10)의 상기 에피택셜 표면(102) 상에 LPCVD(low pressure chemical vapor deposition) 프로세스, PECVD(plasma-enhanced chemical vapor deposition) 프로세스, 스퍼터링(sputtering) 프로세스, 또는 열증발(thermal evaporation) 프로세스에 의해 증착될 수 있다.
일 실시예에 있어서, 상기 다결정질 층(12)은 20 ㎚에서 2000 ㎚까지의 범위의 두께를 가진다.
그 후, 본 발명에 따른 방법은, 제1습식식각프로세스(first wet etching process)에 의해 상기 다결정질 층(12)의 결정립계들(122)을 식각한다. 상기 식각된 다결정질(12)의 단면은 도 2c에 도시되어 있다.
어떤 경우에 있어서, 상기 기판(10)으로 사파이어를 취하고, 다결정질 층(12)의 상기 결정립계들(122)을 식각하는 데 사용될 수 있는 다양한 식각 용액들 및 이러한 식각 용액들의 조합들이 표 1에 열거되어 있다. 표 1은, 세코액(Secco solution), 서틀액(Sirtl solution), 라이트액(Wright solution), 및 세이터액(Seiter solution)을 포함하는 4 개의 식각 용액들을 열거하고 있다.
식각 용액 |
조성(Mol%) | ||
용제(solvent)1 ) | HF | 산화기(oxizers)2 ) | |
Secco | 67.6 | 32.2 | 0.17 |
Sirtl | 71.2 | 26.3 | 2.5 |
Wright | 78.5 | 16.1 | 5.4 |
Seiter | 78.5 | 5.9 | 15.6 |
1) H2O + CH3COOH(HAC); 2) CrO3 + HNO3 |
나아가, 표 1에 열거된 식각 용액들은 상기 사파이어 기판(10)을 식각할 수 없기 때문에, 상기 식각 용액들은 상기 결정립계들(122) 아래의 상기 사파이어 기판(10)의 상기 에피택셜 표면(102)이 노출될 때까지 상기 다결정질 층(12)의 상기 결정립계들(122)을 식각할 수 있다. 그렇지 않으면, 이 경우에 있어서, 이러한 식각 용액들은 상기 결정립계들(122) 아래의 상기 사파이어 기판(10)의 상기 에피택셜 표면(102)이 노출되지 않는 소정의 깊이까지 상기 다결정질 층(12)의 상기 결정립계들(122)을 식각한다.
그후에, 본 발명에 따른 방법은, 상기 식각된 다결정질 층(12)을 마스크로 하여, 플라스마식각프로세스(plasma etching process)에 의해 상기 다결정질 층(12)의 상기 결정립계들(122) 안의 영역들을 식각한다. 마지막으로, 본 발명에 따른 방법은, 제2습식식각프로세스(second wet etching process)에 의해 상기 식각된 다결정질 층(12)을 제거한다. 여기서, 상기 결정질 기판(10)의 상기 에피택셜 표면(102)은 나노차원으로 거칠고 패턴이 없다.
실제에 있어서, 상기 제2습식식각프로세스는 상기 제1습식식각프로세스에 사용된 것과 동일한 식각 용액이 사용될 수 있다.
일 실시예에 있어서, 상기 결정질 기판(10)의 상기 에피택셜 표면(102)은 100 ㎚에서 400 ㎚까지의 범위의 평균 표면 거칠기(average surface roughness, Ra)를 가진다.
일 실시예에 있어서, 상기 결정질 기판(10)의 상기 에피택셜 표면(102)은 50 ㎚에서 350 ㎚까지의 범위의 평균 거칠기(mean peak-to-valley height, Rz)를 가진다.
실제에 있어서, 상기 결정질 기판(10)의 상기 에피택셜 표면(102)의 Ra 및 Rz 값들은 상기 다결정질 층(12)의 두께 및 결정립 크기, 및 식각 조건들을 제어하는 것에 의해 제어될 수 있다.
사파이어 기판을 예를 들어 보면, 본 발명에 따라 제조된 사파이어 기판 샘플의 형태가 원자력 현미경 관찰(atomic force microscopy, AFM) 이미지인 도 3에 도시되어 있다. 상기 에피택셜 기판의 형태가 나노차원으로 거칠고 패턴이 없는 표면을 보여준다는 것은 명백하다.
본 발명에 따라 제조된 사파이어 기판 샘플(NRSS로 표시됨)의 전달 전자 현미경 관찰(transmission electron microscope, TEM) 이미지가 도 4에 도시되어 있고, 상기 사파이어 기판의 상기 에피택셜 표면 상에서 성장한 도핑되지 않는 GaN 층(u-GaN으로 표시됨) 또한 도 4에 도시되어 있다. 도 4는 상기 도핑되지 않은 GaN 층이 쓰레딩 전위보다는 측면으로 연장된 전위에 대한 낮은 전위 밀도를 가진다는 것을 명백하게 보여준다.
상기에서 언급한 NRSS 샘플 상에서 성장한 도핑되지 않은 GaN 층의 AFM 이미지는 도 5a에 도시되어 있다. 상기 NRSS 샘플 상에서 성장한 도핑되지 않은 GaN 층은 KOH 수용액에서 1분 동안 180℃에서 식각된다. 상기 식각된 도핑되지 않은 GaN 층의 SEM 이미지는 도 5b에 도시되어 있다. 도 5b에 도시된 식각된 피츠는 쓰레딩 전위의 증거일 뿐이다. 통계적 합산에 의해, 상기 NRSS 샘플 상에서 성장한 도핑되지 않은 GaN 층의 쓰레딩 전위의 밀도는 대략 3.6 x 106 ㎝-2이다. 이와 달리, 고른 표면을 갖는 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 AFM 이미지는 도 5c에 도시되어 있다. 도 5a와 비교하면, 명백하게, 도 5c는 비교적 덜 고른 표면을 보여준다. 통계적 합산에 의해, 고른 표면을 갖는 사파이어 기판 상에서 성장한 도핑되지 않은 GaN 층의 쓰레딩 전위의 밀도는 대략 1 x 109 ㎝-2이다. 고른 에피택셜 표면을 갖는 상기 에피택셜 기판과 비교하면, 명백하게, 본 발명에 따른 에피택셜 기판은 전위 밀도, 특히 쓰레딩 전위 밀도를 감소시킬 수 있다.
종래 기술의 패턴이 있는 표면을 갖는 에피택셜 기판들과 유사하게, 본 발명에 따른 나노차원으로 거칠고 패턴이 없는 표면을 갖는 에피택셜 기판(1)은 에피택셜 층들의 품질을 향상시키고 결함 밀도를 감소시키기 위해, 측면 에피택시에 있어서 화합물 반도체 재료로 효과가 있을 수 있다. 표 2는 본 발명에 따라 제조된 나노차원으로 거칠고 패턴이 없는 표면을 갖는 사파이어 기판 상에서 성장한 GaN 층이 NRSS로 표시된 샘플의 측정된 광전자 특성들이 열거하고 있다. 이와 대조적으로, 표 2는 또한 패턴이 있는 표면을 갖는 사파이어 기판 상에서 성장한 GaN 층이 PSS로 표시된 샘플의 측정된 광전자 특성들을 열거하고 있고, 고른 표면을 갖는 사파이어 기판 상에서 성장한 GaN 층이 FSS로 표시된 샘플의 측정된 광전자 특성들을 열거하고 있다.
샘플 | 전진전압 (Volt) |
피크 방출파장 (㎚) |
광도 (a.u.) |
NRSS | 3.71 | 457.21 | 5.71x10-7 |
PSS | 3.60 | 450.30 | 5.50x10-7 |
FSS | 3.69 | 459.51 | 3.33x10-7 |
표 2에 열거된 광전자 특성들에 의해, 본 발명에 따른 사파이어 기판을 갖는 샘플 NRSS의 광전자 특성들은 패턴이 있는 사파이어 기판을 갖는 샘플 PSS에 근접하고, 고른 사파이어 기판을 갖는 샘플 FSS보다 낫다는 것이 명백하다.
종래 기술들과 달리, 본 발명에 따른 애피택셜 기판을 제조하는 방법은, 포토리소그래피(photolithography) 프로세스의 도움이 없을 뿐만 아니라, 복잡한 프로세스의 도입도 없다는 점이 강조된다. 그러므로, 본 발명에 따른 방법은 낮은 제조비용 및 빠른 생산 속도라는 장점을 가진다.
상기의 예시와 설명에 의해, 본 발명의 특징들 및 개념들이 잘 설명되었을 것이다. 당업자라면 본 장치의 다양한 변형물 및 대체물들이 본 발명의 개시 내용을 유지하면서 만들어질 수 있음을 쉽게 알 수 있을 것이다. 따라서, 상기의 개시는 첨부된 청구항들의 권리 범위 한계에 의해서만 한정되는 것으로 해석되어야 한다.
1: 에피택셜 기판 10: 결정질 기판
12: 다결정질 층 102: 에피택셜 표면
122: 결정립계들
12: 다결정질 층 102: 에피택셜 표면
122: 결정립계들
Claims (10)
- 에피택셜 표면을 갖는 결정질 기판을 준비하는 단계;
상기 결정질 기판의 상기 에피택셜 표면 상에 소정 재료의 다결정질 층을 증착시키는 단계;
제1습식식각프로세스에 의해 상기 다결정질 층의 결정립계들을 식각하는 단계;
상기 식각된 다결정질 층을 마스크로 하여, 플라스마식각프로세스에 의해 상기 다결정질 층의 상기 결정립계들 안의 영역들을 식각하는 단계; 및
제2습식식각프로세스에 의해 상기 식각된 다결정질 층을 제거하는 단계를 포함하고,
상기 결정질 기판의 상기 에피택셜 표면은 나노차원으로 거칠고 패턴이 없는, 에피택셜 기판을 제조하는 방법. - 제 1 항에 있어서, 상기 결정질 기판은 사파이어, SiC, GaN, GaAs, ZnO, Si, ScAlMgO4, SrCu2O2, YSZ(Yttria-Stabilized Zirconia), LiAlO2, LiGaO2, Li2SiO3, LiGeO3, NaAlO2, NaGaO2, Na2GeO3, Na2SiO3, Li3PO4, Li3AsO4, Li3VO4, Li2MgGeO4, Li2ZnGeO4, Li2CdGeO4, Li2MgSiO4, Li2ZnSiO4, Li2CdSiO4, Na2MgGeO4, Na2ZnGeO4, 및 Na2ZnSiO4로 구성된 군으로부터 선택된 하나로 형성되는 에피택셜 기판을 제조하는 방법.
- 제 2 항에 있어서, 상기 다결정질 층을 형성하는 상기 소정 재료는 Ge, ZnO, ZnS, CdSe, CdTe, CdS, ZnSe, InAs, InP, Si, 및 금속/규소화합물로 구성된 군으로부터 선택된 하나이며, 이때, 상기 금속은 Al, Ni, 또는 Fe이고, 상기 규소화합물은 SiAl, SiZn 또는 SiNi인 에피택셜 기판을 제조하는 방법.
- 제 3 항에 있어서, 상기 결정질 기판의 상기 에피택셜 표면은 100 ㎚에서 400 ㎚까지의 범위의 평균 표면 거칠기(Ra)를 가지는 에피택셜 기판을 제조하는 방법.
- 제 3 항에 있어서, 상기 결정질 기판의 상기 에피택셜 표면은 50 ㎚에서 350 ㎚까지의 범위의 평균 거칠기(Rz)를 가지는 에피택셜 기판을 제조하는 방법.
- 제 3 항에 있어서, 상기 다결정질 층은 상기 결정질 기판의 상기 에피택셜 표면 상에 LPCVD(low pressure chemical vapor deposition) 프로세스, PECVD(plasma-enhanced chemical vapor deposition) 프로세스, 스퍼터링(sputtering) 프로세스, 및 열증발(thermal evaporation) 프로세스로 구성된 군으로부터 선택된 하나에 의해 증착되고, 상기 다결정질 층은 20 ㎚에서 2000 ㎚까지의 범위의 두께를 가지는 에피택셜 기판을 제조하는 방법.
- 나노차원으로 거칠고 패턴이 없는 에피택셜 표면을 갖는 결정질 기판을 포함하는 에피택셜 기판.
- 제 7 항에 있어서, 상기 결정질 기판은 사파이어, SiC, GaN, GaAs, ZnO, Si, ScAlMgO4, SrCu2O2, YSZ(Yttria-Stabilized Zirconia), LiAlO2, LiGaO2, Li2SiO3, LiGeO3, NaAlO2, NaGaO2, Na2GeO3, Na2SiO3, Li3PO4, Li3AsO4, Li3VO4, Li2MgGeO4, Li2ZnGeO4, Li2CdGeO4, Li2MgSiO4, Li2ZnSiO4, Li2CdSiO4, Na2MgGeO4, Na2ZnGeO4, 및 Na2ZnSiO4로 구성된 군으로부터 선택된 하나로 형성되는 에피택셜 기판.
- 제 8 항에 있어서, 상기 결정질 기판의 상기 에피택셜 표면은 100 ㎚에서 400 ㎚까지의 범위의 평균 표면 거칠기(Ra)를 가지는 에피택셜 기판.
- 제 8 항에 있어서, 상기 결정질 기판의 상기 에피택셜 표면은 50 ㎚에서 350 ㎚까지의 범위의 평균 거칠기(Rz)를 가지는 에피택셜 기판.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099123227 | 2010-07-15 | ||
TW099123227A TWI450323B (zh) | 2010-02-26 | 2010-07-15 | 具有奈米尺度高低不平的表面之磊晶基材及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120007966A true KR20120007966A (ko) | 2012-01-25 |
KR101255463B1 KR101255463B1 (ko) | 2013-04-16 |
Family
ID=45467215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110065827A KR101255463B1 (ko) | 2010-07-15 | 2011-07-04 | 나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9068279B2 (ko) |
JP (1) | JP5097291B2 (ko) |
KR (1) | KR101255463B1 (ko) |
TW (1) | TWI450323B (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI528580B (zh) * | 2012-03-30 | 2016-04-01 | 聖戈班晶體探測器公司 | 形成獨立式半導體晶圓之方法 |
WO2014031772A1 (en) * | 2012-08-21 | 2014-02-27 | Regents Of The University Of Minnesota | Embedded mask patterning process for fabricating magnetic media and other structures |
US10347467B2 (en) | 2015-08-21 | 2019-07-09 | Regents Of The University Of Minnesota | Embedded mask patterning process for fabricating magnetic media and other structures |
CN107099844B (zh) * | 2016-02-23 | 2021-01-05 | 松下知识产权经营株式会社 | Ramo4基板及其制造方法 |
US10350725B2 (en) * | 2016-02-23 | 2019-07-16 | Panasonic Intellectual Property Management Co., Ltd. | RAMO4 substrate and manufacturing method thereof |
JP6319598B2 (ja) * | 2016-02-23 | 2018-05-09 | パナソニックIpマネジメント株式会社 | Ramo4基板およびその製造方法 |
US11370076B2 (en) * | 2016-02-23 | 2022-06-28 | Panasonic Intellectual Property Management Co., Ltd. | RAMO4 substrate and manufacturing method thereof |
FR3048547B1 (fr) | 2016-03-04 | 2018-11-09 | Saint-Gobain Lumilog | Procede de fabrication d'un substrat semi-conducteur |
US10304740B2 (en) * | 2016-12-15 | 2019-05-28 | Panasonic Intellectual Property Management Co., Ltd. | RAMO4 monocrystalline substrate |
CN107382299A (zh) * | 2017-08-08 | 2017-11-24 | 电子科技大学 | 一种低介微波介质陶瓷的低温制备方法 |
US11894313B2 (en) * | 2020-10-27 | 2024-02-06 | Texas Instruments Incorporated | Substrate processing and packaging |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3468127B2 (ja) * | 1998-10-13 | 2003-11-17 | 株式会社豊田中央研究所 | 微小容器の製造方法 |
KR100576854B1 (ko) * | 2003-12-20 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체 |
KR20060092897A (ko) * | 2005-09-23 | 2006-08-23 | 주식회사 엘지화학 | 광추출 효율을 높인 발광 다이오드 소자 및 이의 제조방법 |
TW200729325A (en) * | 2006-01-18 | 2007-08-01 | Univ Nat Cheng Kung | Method for transferring nano-imprint pattern by using wet etching |
US8241423B2 (en) * | 2006-09-29 | 2012-08-14 | Sumco Techxiv Corporation | Silicon single crystal substrate and manufacture thereof |
GB0702560D0 (en) * | 2007-02-09 | 2007-03-21 | Univ Bath | Production of Semiconductor devices |
US20080277686A1 (en) * | 2007-05-08 | 2008-11-13 | Huga Optotech Inc. | Light emitting device and method for making the same |
JP2009135474A (ja) * | 2007-10-31 | 2009-06-18 | Mitsubishi Chemicals Corp | エッチング方法およびそれを用いた光/電子デバイスの製造方法 |
US20110012154A1 (en) * | 2007-12-28 | 2011-01-20 | Mitsubishi Chemical Corporation | Led element and method for manufacturing led element |
TWI373145B (en) * | 2008-08-07 | 2012-09-21 | Neo Solar Power Corp | Manufacturing method of photoelectric conversion element |
-
2010
- 2010-07-15 TW TW099123227A patent/TWI450323B/zh not_active IP Right Cessation
-
2011
- 2011-06-22 US US13/067,710 patent/US9068279B2/en active Active
- 2011-06-30 JP JP2011146360A patent/JP5097291B2/ja active Active
- 2011-07-04 KR KR1020110065827A patent/KR101255463B1/ko active IP Right Grant
-
2014
- 2014-04-11 US US14/250,620 patent/US20140220301A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20140220301A1 (en) | 2014-08-07 |
JP2012023365A (ja) | 2012-02-02 |
TWI450323B (zh) | 2014-08-21 |
US20120015143A1 (en) | 2012-01-19 |
US9068279B2 (en) | 2015-06-30 |
JP5097291B2 (ja) | 2012-12-12 |
KR101255463B1 (ko) | 2013-04-16 |
TW201130017A (en) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101255463B1 (ko) | 나노차원으로 거친 표면을 갖는 에피택셜 기판 및 그 제조 방법 | |
CN100587919C (zh) | 用于氮化物外延生长的纳米级图形衬底的制作方法 | |
US9209023B2 (en) | Growing III-V compound semiconductors from trenches filled with intermediate layers | |
US8203136B2 (en) | Epitaxial substrate, semiconductor light-emitting device using such epitaxial substrate and fabrication thereof | |
US8652918B2 (en) | Nitride semiconductor structure | |
US8962453B2 (en) | Single crystal growth on a mis-matched substrate | |
CN102576780B (zh) | 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法 | |
JP2015061818A (ja) | 非極性窒化ガリウム薄膜における転位の低減 | |
CN101295636A (zh) | 高晶体质量氮化物外延生长所用图形衬底的制备方法 | |
CN109103070B (zh) | 基于纳米图形硅衬底制备高质量厚膜AlN的方法 | |
CN105489714A (zh) | 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用 | |
US11342179B2 (en) | Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same | |
US20100308327A1 (en) | ZnO-BASED SUBSTRATE, METHOD FOR PROCESSING ZnO-BASED SUBSTRATE, AND ZnO-BASED SEMICONDUCTOR DEVICE | |
CN111681946B (zh) | 氮化镓单晶衬底的制备方法 | |
JP2022554234A (ja) | 非極性iii族窒化物二元及び三元材料、それらの取得方法及び用途 | |
CN102790152B (zh) | 磊晶基材及其制造方法 | |
US11145507B2 (en) | Method of forming gallium nitride film over SOI substrate | |
Xing et al. | Improved Crystal Quality of (112̄2) Semi-Polar GaN Grown on A Nanorod Template | |
KR20060030636A (ko) | 질화물 반도체 성장용 사파이어 기판과 그 제조 방법. | |
KR100668649B1 (ko) | 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법 | |
CN103803482B (zh) | Soi衬底上制作半导体微纳结构器件的方法 | |
KR100726968B1 (ko) | 응력 완화층을 구비한 질화물계 발광소자 및 이의 제조방법 | |
CN116288681A (zh) | 一种GaN功率电子器件用单晶金刚石AlN模板及其制备方法 | |
KR20070018625A (ko) | 실리콘 기판위에 패터닝된 탄화규소 박막을 구비한질화물계 발광소자 및 이의 제조방법 | |
JP2006108440A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170317 Year of fee payment: 5 |