CN103803482B - Soi衬底上制作半导体微纳结构器件的方法 - Google Patents

Abstract

本发明公开了一种SOI衬底上制作半导体微纳结构器件的方法，该方法包括步骤：S1在SOI衬底的表面硅层上制作微纳结构器件图形；S2利用选择性腐蚀液去除表面硅层图形下方的二氧化硅，形成空气桥图形结构；S3在所述形成空气桥图形结构的SOI衬底上，利用外延生长法形成器件材料。本发明的方法通过形成空气桥结构缓解了表面硅层与化合物半导体材料之间的晶格失配和热失配，从而生长出高质量的化合物半导体材料；通过预先在SOI衬底上制作出器件图形，然后在图形衬底上直接外延生长出半导体器件，无需制作工艺。

Description

SOI衬底上制作半导体微纳结构器件的方法

技术领域

本发明涉及半导体材料与器件领域，特别涉及一种SOI衬底上制作半导体微纳结构器件的方法。

背景技术

GaN基、InP基、GaAs基、SiGe基、ZnO基、GaSb基等材料系的二元及多元化合物半导体材料具有优秀的光学及电学特性，在制作半导体光电子和电子器件、大功率微波器件、紫外及红外光的发射器及探测器、太阳能电池等方面有广泛的应用价值。目前，基于硅基材料的半导体微纳加工及集成技术已非常成熟，为了与硅基器件或电路集成，硅衬底上生长化合物半导体一直是研究热点之一。

硅衬底可以实现较大的尺寸，价格便宜，同时具有较为成熟的微纳尺度加工工艺，然而，直接在硅衬底上外延生长化合物半导体材料时，由于二者具有较大的晶格失配，在外延生长过程中晶格失配将引入大量位错。其次，由于二者的热膨胀系数差别大，即热失配大，高温生长后再降温的过程中，由于外延层的厚度远小于衬底厚度，所以外延层容易产生裂纹。因此，用传统方法在硅衬底上直接外延生长化合物半导体薄膜材料难以获得高质量的器件。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：

在硅基化合物半导体器件制作的外延生长过程中引入了大量错位，甚至使外延层产生裂纹，无法生成高质量的化合物半导体材料和器件，并且需要对材料进行二次外延，使得制作步骤繁琐，对工艺要求高。

（二）技术方案

为解决上述技术问题，本发明提供了一种SOI衬底上制作半导体微纳结构器件的方法，该方法包括步骤：

S1在SOI衬底的表面硅层上制作微纳结构器件图形；

S2利用选择性腐蚀液去除所述表面硅层微纳结构器件图形下方的二氧化硅，形成空气桥图形结构；

S3在所述形成空气桥图形结构的SOI衬底上，利用外延生长法形成器件材料。

所述SOI衬底的横向尺寸为1～20英寸，晶面包括（001）、（111）、（110）晶面，表面硅层厚度为1nm~10μm。

所述微纳结构器件图形的制作方法包括：电子束曝光、深紫外光刻、紫外光刻、纳米压印或全息曝光。

所述微纳结构器件图形最小结构的横向尺寸为1nm~1000μm。

所述选择性腐蚀液为氢氟酸、缓冲氢氟酸、硫酸、盐酸、硝酸、磷酸、柠檬酸、氢氧化钠溶液、氢氧化钾溶液中的至少一种。

所述外延生长法包括：金属有机物气相外延、分子束外延、化学气相沉积、氢化物气相外延或原子层沉积。

所述器件材料为GaN基、InP基、GaAs基、SiGe基、ZnO基或GaSb基的二元化合物半导体或/和多元化合物半导体。

器件材料形成后，利用选择性化学腐蚀液去除器件材料以下的表面硅层。

所述器件材料的外延生长厚度为1nm~100μm。

附图说明

图1是本发明SOI衬底上制作半导体微纳结构器件的方法的步骤流程图。

图2是空气桥结构SOI图形衬底的制作流程示意图。

图3是在SOI衬底上制作GaN基半导体单光子源的示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

如图1所示

选取横向尺寸为1～20英寸，晶面为（001）、（111）或（110）晶面，表面硅层厚度为1nm~10μm的SOI衬底，在SOI衬底的表面硅层上利用电子束曝光、深紫外光刻、紫外光刻、纳米压印或全息曝光等方法制作微纳结构器件图形，图形的最小结构的横向尺寸为1nm~1000μm。

利用氢氟酸、缓冲氢氟酸、硫酸、盐酸、硝酸、磷酸、柠檬酸、氢氧化钠溶液、氢氧化钾溶液或它们的混合液选择性的腐蚀去除表面硅层图形下方的二氧化硅，形成空气桥图形结构；

在形成空气桥图形结构的SOI衬底上，利用金属有机物气相外延、分子束外延、化学气相沉积、氢化物气相外延或原子层沉积等外延生长法形成厚度为1nm~100μm的器件材料，器件材料包括GaN基、InP基、GaAs基、SiGe基、ZnO基、GaSb基的材料系二元化合物半导体或/和多元化合物半导体。

图2中100为硅衬底，102为二氧化硅层，104为表面硅层，105为氮化硅层。

图3中106为AlN层，108为GaN量子点层。

实施例1

采用分子束外延在SOI衬底上制作GaN/AlN量子点单光子源，其具体过程为：

1、将SOI衬底（如图2（a）所示）进行标准RCA清洗。

2、通过等离子体增强化学气相沉积（PECVD）在衬底表面沉积200nm氮化硅掩膜，如图2（b）所示；然后通过电子束曝光和干法刻蚀将光子晶体图形转移到氮化硅掩膜上，如图2（c）所示。

3、通过电感应耦合等离子体（ICP）干法刻蚀将光子晶体图形转移到SOI衬底的表面硅层上，如图2（d）所示。

4、利用缓冲氢氟酸去除硅层表面的氮化硅掩膜，同时腐蚀掉部分SOI中的二氧化硅层，形成空气桥结构，如图2（e）所示。

5、将制作完成的SOI图形衬底进行标准RCA清洗后送入分子束外延腔室中进行生长。

6、首先生长120nm的AlN缓冲层，然后生长GaN量子点和AlN盖层，如图3（b）所示。

7、取出样品采用硝酸与氢氟酸的混合溶液去除光子晶体图形下方的硅层，如图3（c）所示，制作结束。

实施例2

采用金属有机物气相外延（MOVPE）在SOI衬底上制作GaN/AlN量子点单光子源，其具体过程为：

1、将SOI衬底进行标准RCA清洗。

2、通过PECVD在衬底表面沉积200nm氮化硅掩膜，通过深紫外曝光和干法刻蚀将光子晶体图形转移到氮化硅掩膜上。

3、通过ICP干法刻蚀将光子晶体图形转移到SOI衬底的表面硅层上。

4、利用缓冲氢氟酸去除表面的氮化硅掩膜，同时腐蚀掉部分SOI中的二氧化硅层，形成空气桥结构。

5、将制作完成的SOI图形衬底进行标准RCA清洗后送入MOVPE系统中进行生长。

6、首先生长120nm的AlN缓冲层，然后生长GaN量子点和AlN盖层。

7、取出样品采用硝酸与氢氟酸的混合溶液去除光子晶体图形下方的硅层，制作结束。

实施例3

采用金属有机物气相外延（MOVPE）在SOI衬底上制作InGaN/AlN量子点单光子源，其具体过程为：

1、将SOI衬底进行标准RCA清洗。

2、通过PECVD在衬底表面沉积200nm氮化硅掩膜，通过纳米压印将光子晶体图形转移到氮化硅掩膜上。

3、通过ICP干法刻蚀将光子晶体图形转移到SOI衬底的表面硅层上。

4、利用缓冲氢氟酸去除表面的氮化硅掩膜，同时腐蚀掉部分SOI中的二氧化硅层，形成空气桥结构。

5、将制作完成的SOI图形衬底进行标准RCA清洗后送入MOVPE系统中进行生长。

6、首先生长120nm的AlN缓冲层，然后生长InGaN量子点和AlN盖层。

7、取出样品采用硝酸与氢氟酸的混合溶液去除光子晶体图形下方的硅层，制作结束。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (9)

1.一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，该方法包括步骤：

S1在SOI衬底的表面硅层上制作微纳结构器件图形；

S2利用选择性腐蚀液去除所述表面硅层微纳结构器件图形下方的二氧化硅，形成空气桥图形结构；

S3在所述形成空气桥图形结构的SOI衬底上，利用外延生长法形成器件材料。

2.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，所述SOI衬底的横向尺寸为1～20英寸，晶面包括(001)、(111)、(110)晶面，表面硅层厚度为1nm～10μm。

3.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，所述微纳结构器件图形的制作方法包括：电子束曝光、紫外光刻、纳米压印或全息曝光。

4.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，所述微纳结构器件图形最小结构的横向尺寸为1nm～1000μm。

5.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，所述选择性腐蚀液为氢氟酸、缓冲氢氟酸、硫酸、盐酸、硝酸、磷酸、柠檬酸、氢氧化钠溶液、氢氧化钾溶液中的至少一种。

6.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，所述外延生长法包括：分子束外延、化学气相沉积或原子层沉积。

7.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，所述器件材料为GaN基、InP基、GaAs基、SiGe基、ZnO基或GaSb基的二元化合物半导体或/和多元化合物半导体。

8.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，器件材料形成后，利用选择性化学腐蚀液去除器件材料以下的表面硅层。

9.权利要求1所述的一种SOI衬底上制作半导体微纳结构器件的方法，其特征在于，所述器件材料的外延生长厚度为1nm～100μm。