KR101914361B1 - 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법 - Google Patents

복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법 Download PDF

Info

Publication number
KR101914361B1
KR101914361B1 KR1020170020729A KR20170020729A KR101914361B1 KR 101914361 B1 KR101914361 B1 KR 101914361B1 KR 1020170020729 A KR1020170020729 A KR 1020170020729A KR 20170020729 A KR20170020729 A KR 20170020729A KR 101914361 B1 KR101914361 B1 KR 101914361B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
ion implantation
substrate
present
Prior art date
Application number
KR1020170020729A
Other languages
English (en)
Other versions
KR20180094433A (ko
Inventor
박재근
심재형
심태헌
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020170020729A priority Critical patent/KR101914361B1/ko
Publication of KR20180094433A publication Critical patent/KR20180094433A/ko
Application granted granted Critical
Publication of KR101914361B1 publication Critical patent/KR101914361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법을 개시한다. 본 발명의 실시예에 따른 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법은 제1 질화갈륨에 본딩 산화막(bonding oxide)을 형성하는 단계; 상기 본딩 산화막이 형성된 제1 질화갈륨의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(damage layer)을 형성하는 제1 질화갈륨의 휨 완화(bow release) 단계; 상기 본딩 산화막이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층(blister layer)을 형성하는 단계; 상기 제1 질화갈륨의 본딩 산화막과 임시 기판을 접합하는 단계; 상기 블리스터 층을 이용하여 상기 제1 질화갈륨을 분리시켜 시드층(seed layer)를 형성하는 단계; 및 상기 시드층을 이용하여 제2 질화갈륨을 성장시켜 벌크 질화갈륨을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법{METHODE FOR MANUFACTURING GALLIUM NITRIDE SUBSTRATE USING THE MULTI ION IMPLANTATION}
본 발명은 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법에 관한 것으로, 보다 상세하게는 질화갈륨 기판의 휨 현상 및 깨짐 방지를 개선하여 고품위의 낮은 결함 밀도를 갖는 질화갈륨 기판의 제조 방법에 관한 것이다.
레이저 다이오드나 발광다이오드와 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있다. 또한, Ⅲ-Ⅴ족 화합물 반도체 기판에 대한 관심이 높아지고 있다.
대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있는데, GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다.
GaN 기판은 HVPE(hydride vapor phase epitaxy)법, MOCVD(metal organic chemical vapor deposition)법과 같은 기상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 느리고, 예컨대, 100 시간 정도의 결정 성장 시간 동안 두께 10㎜ 정도의 GaN 결정질 벌크 밖에 얻을 수 없다. 두께의 결정으로부터는 두께 200㎛ 내지 400㎛ 정도의 GaN 기판을 소량, 예컨대, 10개 정도밖에 절취할 수 없다.
그러나, GaN 기판의 절취 개수를 증가시키기 위해, GaN 결정질 벌크로부터 절취하는 GaN막의 두께를 얇게 하면, 기계적 강도가 저하되어, 자립 기판이 될 수 없다. 따라서, GaN 결정질 벌크로부터 절취되는 GaN 박막의 강도를 보강하는 방법이 요구되었다.
종래의 GaN 박막의 보강 방법으로 GaN과는 화학 조성이 다른 이종 기판에 GaN 박막을 접합한 기판을 제조하는 방법이 있다. 그러나, 종래의 접합 기판의 제조 방법으로 제조한 접합 기판은 GaN 박막 상에 반도체층을 적층시키는 공정 중 GaN 박막이 이종 기판으로부터 쉽게 박리되는 문제가 있었다.
이를 해결하기 위해, 일본공개특허 제2011-243968호, 대한민국등록특허 제10-1581044호 및 일본공개특허 제2012-243792호에 개시된 바와 같은 이온 주입을 통한 박막 분리 방법이 제안되었다. 종래의 이온 주입을 통한 박막 분리 방법은 이종 기판과 접합될 GaN 결정질 벌크의 일면에 수소, 헬륨 또는 질소 이온을 주입시켜 이온 주입을 손상층을 형성하고, 손상층이 형성된 GaN 결정질 벌크를 이종 기판에 직접 접합 및 열처리 후 손상층 상의 GaN 결정질 벌크를 분리시켜 GaN 박막 접합 기판을 제조하는 방법을 개시한다.
그러나, 종래의 방법은 GaN 결정질 벌크 내부의 결정 손상을 유발시켜, 휨과 같은 외형 변형을 초래하고, GaN 결정질 벌크의 재사용을 불가능하게 하여 제조원가 상승의 원인이 된다.
또한, O. Moutanabbir 에 의해 진행된 종래의 GaN 기판의 제조방법은 GaN 기판의 휨을 감소시키기 위해 GaN 기판의 양 측면에 수소 이온주입을 진행한 바 있으나, 이는 GaN 기판의 양 측면 모두에 수소 이온주입을 진행하기 때문에 GaN 기판이 이온 주입에 의해 손상을 입는 층이 다수 형성되어 GaN 기판의 품질이 저하되고, 이온 주입을 진행한 다음, 열 어닐링(thermal annealing) 공정을 진행하기 때문에 공정이 복잡하다는 문제점이 있었다.
일본공개특허 제2011-243968호, "복합 기판 제조 방법" 대한민국등록특허 제10-1581044호, "단결정 박막을 갖는 기판의 제조 방법" 일본공개특허 제2012-243792호, "GaN 박막 접합 기판 및 그 제조 방법 및 GaN계 고전자 이동도 트랜지스터 및 그 제조 방법"
O. Moutanabbir, Stress Adjustment and Bonding of H-Implanted 2 in. Freestanding GaN Wafer: The Concept of Double-Sided Splitting, 2009
본 발명의 실시예는 적어도 1회 이상의 제1 이온 주입을 진행하여 제1 질화갈륨의 휨을 완화시킨 후, 제2 이온 주입을 통하여 생산 수율에 치명적인 불량 요인이 되는 질화갈륨 기판의 휨 현상 및 깨짐 현상을 해결한 질화갈륨 기판의 제조 방법을 제공하고자 한다.
또한, 본 발명의 실시예는 질화갈륨 기판의 휨 현상 및 깨짐 현상을 동시에 방지한 고품위의 낮은 결함 밀도를 갖는 질화갈륨 기판을 제조하고자 한다.
본 발명의 실시예는 제1 질화갈륨의 Ga-면(Ga-face)을 시드층(seed layer)으로 사용한 제2 질화갈륨을 성장시켜 질화갈륨 기판의 결함 비율을 감소시킨 질화갈륨 기판의 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 질화갈륨에 본딩 산화막(bonding oxide)을 형성하는 단계; 상기 본딩 산화막(bonding oxide)이 형성된 제1 질화갈륨의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(damage layer)을 형성하는 제1 질화갈륨의 휨 완화(bow release) 단계; 상기 본딩 산화막(bonding oxide)이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층(blister layer)을 형성하는 단계; 상기 제1 질화갈륨의 본딩 산화막과 임시 기판을 접합하는 단계; 상기 블리스터 층을 이용하여 상기 제1 질화갈륨을 분리시켜 시드층(seed layer)를 형성하는 단계; 및 상기 시드층(seed layer)을 이용하여 제2 질화갈륨을 성장시켜 벌크 질화갈륨을 형성하는 단계를 포함한다.
상기 본딩 산화막(bonding oxide)이 형성된 제1 질화갈륨의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(damage layer)을 형성하는 상기 제1 질화갈륨의 휨 완화(bow release) 단계는, 상기 제1 이온 주입의 가속 전압(Acceleration voltage)에 따라, 상기 데미지 층의 두께가 조절될 수 있다.
상기 데미지 층의 두께에 따라, 상기 제1 질화갈륨의 휨(bow) 정도가 조절될 수 있다.
상기 블리스터 층은 상기 제1 질화갈륨 표면으로부터 0.1㎛ 내지 4㎛의 깊이에 형성될 수 있다.
상기 블리스터 층은 수소, 헬륨, 질소 및 아르곤 중 적어도 어느 하나의 물질로 이온 주입될 수 있다.
상기 제1 질화갈륨은 N-면(N-face) 및 Ga-면(Ga-face)을 포함할 수 있다.
상기 본딩 산화막(bonding oxide)이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층(blister layer)을 형성하는 상기 단계는, 상기 제1 질화갈륨의 Ga-면(Ga-face)에 진행되는 것을 포함할 수 있다.
상기 본딩 산화막(bonding oxide)이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층(blister layer)을 형성하는 상기 단계는, 상기 블리스터 층을 열처리하는 단계를 더 포함할 수 있다.
상기 블리스터 층을 열처리하는 상기 단계는, 400℃ 내지 800℃의 온도에서 진행될 수 있다.
상기 제1 질화갈륨의 본딩 산화막과 임시 기판을 접합하는 상기 단계는, 200℃ 내지 450℃의 온도에서 5시간 동안 진행될 수 있다.
상기 시드층(seed layer)을 이용하여 제2 질화갈륨을 성장시켜 벌크 질화갈륨을 형성하는 상기 단계는, 상기 임시 기판을 제거하는 단계를 더 포함할 수 있다.
상기 임시 기판은 표면에 비정질 박막을 포함할 수 있다.
상기 비정질 박막은 SiOx(silicon oxide), SiNx(silicon nitride) 및 SiON(silicon oxynitride) 중 적어도 어느 하나일 수 있다.
상기 임시 기판은 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 어느 하나일 수 있다.
본 발명의 실시예에 따르면 적어도 1회 이상의 제1 이온 주입을 진행하여 제1 질화갈륨의 휨을 완화시킨 후, 제2 이온 주입을 통하여 생산 수율에 치명적인 불량 요인이 되는 질화갈륨 기판의 휨 현상 및 깨짐 현상을 해결한 질화갈륨 기판을 제공할 수 있다.
또한, 본 발명의 실시예에 따르면 질화갈륨 기판의 휨 현상 및 깨짐 현상을 동시에 개선하여 고품위의 낮은 결함 밀도를 갖는 질화갈륨 기판을 제조할 수 있다.
본 발명의 실시예에 따르면 제1 질화갈륨의 Ga-면(Ga-face)을 시드층(seed layer)으로 사용한 제2 질화갈륨을 성장시켜 질화갈륨 기판의 결함 비율이 감소된 질화갈륨 기판을 제공할 수 있다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제1 질화갈륨의 Ga-면에 제1 이온 주입된 제1 질화갈륨의 투과전자현미경(TEM) 이미지를 도시한 것이다.
도 3a는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입의 가속 전압(Acceleration voltage)에 따른 데미지 층의 두께(Thickness of damaged layer)를 도시한 그래프이다.
도 4는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입을 진행한 제1 질화갈륨의 Ga-면의 표면으로부터의 두께(Depth from the surface)에 따른 공극 농도(vacancy concentration)을 도시한 그래프이다.
도 5는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제1 질화갈륨의 Ga-면에 제2 이온 주입을 진행하여 형성된 제1 질화갈륨의 이온 주입 및 공극의 양을 도시한 투과전자현미경 이미지 및 그래프이다.
도 6은 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판을 도시한 투과전자현미경 이미지이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
한편, 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되지 않는다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하에서는, 도 1a 내지 도 1h를 참고하여 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 대해 설명하기로 한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 도시한 단면도이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 질화갈륨(110)에 본딩 산화막(120; bonding oxide)을 형성하고, 본딩 산화막(120)이 형성된 제1 질화갈륨(110)의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(113; damage layer)을 형성함으로써 제1 질화갈륨(110)의 휨을 완화(bow release)한다.
이후, 본딩 산화막이 형성된 제1 질화갈륨(110)의 표면에 제2 이온 주입을 진행하여 블리스터 층(114; blister layer)을 형성한다.
제1 질화갈륨(110)의 본딩 산화막(120)과 임시 기판(130)을 접합하고, 블리스터 층(114)을 이용하여 제1 질화갈륨(110)을 분리시켜 시드층(115; seed layer)을 형성한 다음, 시드층(115)을 이용하여 제2 질화갈륨(140)을 성장시켜 벌크 질화갈륨(bulk GaN)을 형성한다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제2 이온 주입을 진행하기 전에 제1 질화갈륨(110)의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(113)을 형성하여 제1 질화갈륨(110)의 휨을 완화시킴으로써, 질화갈륨 기판 제조 시 생산 수율에 치명적인 불량 요인이 되는 질화갈륨 기판의 휨 현상 및 깨짐 현상을 해결하는 동시에 고품위의 낮은 결함 밀도를 갖는 질화갈륨 기판을 제조할 수 있다.
이하, 도 1a 내지 도 1h 를 참조하여, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 상세히 설명하기로 한다.
도 1a는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제1 질화갈륨을 형성하는 과정을 도시한 단면도이다.
질화갈륨(GaN)은 우수한 물리적, 화학적 특성으로 인해 다양한 광소자의 핵심 소재로 사용되고 있다. 질화갈륨은 사파이어, 실리콘 카바이드 또는 실리콘 같은 성장 기판 상에 이종 에피텍시얼에 의해 성장시켜 사용된다.
또한, 질화갈륨은 결함뿐만 아니라, 특히, 중요한 결정 성질로 "결정 극성(crystal polarity)"이 있다.
질화갈륨에서(예; 우르짜이트(wurtzite) 질화갈륨) 각 갈륨 원자는 네 개의 질소 원자들에 사면체적으로 배위된다. 만일 갈륨(Ga) 원자로부터 세 개의 가장 가까운 이웃 질소(N) 원자까지의 세 개의 강한 결합들이 성장 기판을 향하여 아래쪽으로 방향을 가지면, 극성은 +c(Ga-면(Ga-face)으로도 알려짐)이고, 만일 갈륨(Ga) 원자로부터 세 개의 가장 가까운 이웃 질소(N) 원자까지의 세 개의 강한 결합들이 성장 방향을 향하여 위쪽을 향하면 반대의 극성 -c(N-면(N-face)으로도 알려짐)을 가진다.
따라서, 질화갈륨은 방향에 따라, Ga-면(Ga-face) 및 N-면(N-face)으로 구분될 수 있다. 여기서 레이블 c는 에피택시 막의 평면에 대하여 수평한 결정 평면을 가리킨다.
질화갈륨의 극성은 표면 성질은 아니나, 질화갈륨의 벌크 성질에 지대한 영향을 미치는 점에 유의하는 것이 중요하고, 극성에 따라 상이한 성질이 발현될 수 있다. 따라서, 에피택시 질화갈륨 성장층의 극성 특성을 활용하여 소자를 제작할 수 있다. 예를 들면, Ga-면(Ga-face)을 갖는 층들은 질화갈륨 부품의 제조에 종종 바람직하다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 사용되는 제1 질화갈륨(110)은 Ga-면(Ga-face; 112) 및 N-면(N-face; 111)을 포함한다.
또한, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 Ga-면(112)의 제1 질화갈륨(110)을 시드층으로 사용하여 제2 질화갈륨을 성장시킴으로써 질화갈륨 기판의 결함 비율을 감소시킬 수 있다.
또한, 제1 질화갈륨(110)은 휨(Bow)이 없는 평탄한 구조를 갖는 것이 이상적이나, 일반적으로 사용되는 제1 질화갈륨(110)은 상부 또는 하부로 휘어진 볼록한(convex)거나 오목한(concave) 구조를 갖는다.
도 1a와 같이 휘어진 구조를 갖는 제1 질화갈륨(110)을 사용하면, 결함 밀도가 향상되기 때문에 질화갈륨 기판의 품질이 감소된다.
따라서, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 질화갈륨(110) 상에 적어도 1회 이상의 제1 이온 주입을 진행하여 휨을 완화(bow release)시킬 수 있다.
도 1b 및 도 1c는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 질화갈륨의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(damage layer)을 형성하는 제1 질화갈륨의 휨 완화(bow release)를 수행하는 과정을 도시한 단면도이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 도 1a에 도시된 바와 같은 제1 질화갈륨(110)에 제1 이온 주입을 통하여 데미지 층(113)을 형성한다.
보다 구체적으로는 도 1a에 도시된 바와 같은 제1 질화갈륨(110)에 본딩 산화막(120)을 형성할 수 있다.
본딩 산화막(120)은 실리콘 산화물(SiOx) 또는 알루미늄 산화물(Al2O3)이 사용될 수 있다.
이후, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 본딩 산화막(120)이 형성된 제1 질화갈륨(110)의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(113)을 형성함으로써, 제1 질화갈륨(110)의 휨을 완화시킬 수 있다.
제1 이온 주입은 적어도 1회 이상 진행될 수 있고, 제1 이온 주입이 복수회 진행될 경우, 가속 전압(Acceleration voltage)을 다르게 하여 진행될 수 있다.
또한, 제1 이온 주입은 수소, 헬륨, 질소 및 아르곤 중 적어도 어느 하나의 이온으로 수행될 수 있다. 바람직하게는, 제1 이온 주입은 수소 이온으로 수행될 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법을 통하여 제1 질화갈륨(110)에 1회 이온 주입하여 데미지 층(113)을 형성하면 이온 주입층이 넓게 형성될 수 있다.
뿐만 아니라, 제1 질화갈륨(110)에 복수회의 이온 주입에 의한 데미지 층(113)을 형성하면 최초의 이온 주입되었던 이온 주입층에 이온 주입이 집중되도록 함으로써, 이온 주입층을 균일하게 형성할 수 있다.
도 1b에 도시된 데미지 층(113)은 제1 질화갈륨(110) 내부에 가스 버블이 생성되어 다수의 공극(vacancy)을 포함할 수 있다. 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 데미지 층(113)의 다수의 공극들로 인하여, 제1 질화갈륨(110) 내에 인위적인 데미지가 형성될 수 있고, 인위적인 데미지는 제1 질화갈륨(110)의 휨을 완화시킴으로써, 볼록하거나 오목한 구조의 제1 질화갈륨(110)을 평평하게 한다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법의 제1 이온 주입은 제1 질화갈륨(110)의 볼록한 방향으로 이온 주입될 수 있다.
데미지 층(113)은 제1 질화갈륨(110)에 10keV 내지 200keV의 가속 전압으로 제1 이온 주입을 진행하여 형성될 수 있고, 가속 전압이 10keV 이하이면 데미지 층의 두께가 너무 작아 제1 질화갈륨(110)의 휨을 충분히 완화시키지 못하는 문제점이 있고, 가속 전압이 200keV을 초과하면 데미지 층(113)의 두께가 너무 두꺼워져 반대 방향으로 제1 질화갈륨(110)이 휘는 문제점이 있다.
또한, 데미지 층(113)은 제1 이온 주입의 가속 전압에 따라 두께가 조절될 수 있고, 또한, 데미지 층(113)의 두께에 따라, 제1 질화갈륨(113)의 휨 정도가 조절될 수 있다.
제1 이온 주입의 가속 전압이 증가할수록 데미지 층(113)의 두께는 증가되고, 데미지 층(113)의 두께가 증가될수록 제1 질화갈륨(113)의 휨 변형율은 커진다.
휨 변형율은 초기 제1 질화갈륨(110)과 휨이 완화된 제1 질화갈륨(110)의 휨 변형 정도의 차이를 의미한다.
도 1c 에 도시된 바와 같이, 초기 제1 질화갈륨(110)의 휨 정도에 따라, 제1 이온 주입의 가속 전압을 조절하여 휨이 완화된 제1 질화갈륨(110)을 수득할 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 이온 주입의 각도를 특별히 한정하지는 않으나, 0° 내지 7°의 각도로 제1 질화갈륨(110)에 주입될 수 있다. 바람직하게는, 제1 질화갈륨(110)에 7°의 기울기를 가지고 이온을 조사함으로써, 채널링 효과(channeling effect)를 최소화할 수 있다.
도 1d는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 본딩 산화막이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층(blister layer)을 형성하는 과정을 도시한 단면도이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 본딩 산화막(120)이 형성된 제1 질화갈륨(110)의 표면에 제2 이온 주입을 진행하여 블리스터 층(114)을 형성할 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법의 제2 이온 주입을 통하여, 제1 질화갈륨(110) 내부에 가스 버블이 생성되어 다수의 공극을 포함하는 블리스터 층(114)을 형성한다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법의 제2 이온 주입은 제1 질화갈륨(110)의 Ga-면(112)에 수행될 수 있다.
블리스터 층(114)은 제1 질화갈륨(110)에 10keV 내지 500keV의 가속 전압을 갖는 제2 이온 주입을 통하여 형성될 수 있다. 가속 전압이 10keV 이하이면 이온 주입이 충분히 이루어지지 못해 질화갈륨(110)을 분리시키지 못하는 문제가 있고, 가속 전압이 500keV을 초과하면 블리스터 층(114)의 두께가 너무 두꺼워져 제1 질화갈륨(110)의 결함이 증가될 수 있다.
또한, 제2 이온 주입은 수소, 헬륨, 질소 및 아르곤 중 적어도 어느 하나의 이온으로 수행될 수 있다. 바람직하게는 제2 이온 주입은 수소 이온으로 수행될 수 있다.
또한, 실시예에 따라, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법의 제2 이온 주입은 제1 이온 주입보다 비교적 낮은 가속 전압으로 제1 질화갈륨(110)에 이온 주입을 진행하여, 블리스터 층(114)을 형성할 수 있다.
이온 주입은 가속 전압의 크기에 따라 제1 질화갈륨(110)으로부터의 이온주입층의 깊이가 조절될 수 있다. 가속 전압이 크면 제1 질화갈륨(110)으로부터 더 깊은 위치에 이온주입층이 형성되고, 가속 전압이 작으면, 상대적으로 더 얕은 위치에 이온주입층이 형성된다.
따라서, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법의 제2 이온 주입은 박막의 시드층을 형성하기 위해서 제1 질화갈륨(110)의 표면으로부터 얕은 위치에 블리스터 층(114)을 형성하기 때문에 제1 이온 주입보다 낮은 가속 전압으로 수행될 수 있다.
반면, 제1 이온 주입은 휨을 완화 시키기 위해 제1 질화갈륨(110)을 진행하기 때문에, 제2 이온 주입보다 큰 가속 전압으로 이온 주입을 진행하여 깊은 위치에 데미지층(113)이 형성될 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제2 이온 주입의 이온 주입 각도를 특별히 한정하지는 않으나, 0° 내지 7°의 각도로 제1 질화갈륨(110)에 주입될 수 있고, 바람직하게는 제1 질화갈륨(110)에 7°의 기울기를 가지고 이온을 조사함으로써, 채널링 효과(channeling effect)를 최소화할 수 있다.
실시예에 따라, 블리스터 층(114)은 제1 질화갈륨(110) 표면으로부터 0.1㎛ 내지 4㎛의 깊이에 형성될 수 있다.
블리스터 층(114)의 깊이가 0.1㎛ 이하로 얇으면 이온 주입이 충분히 이루어지지 못해 제1 질화갈륨(110)을 분리시키지 못하는 문제가 있고, 4㎛를 초과하면 블리스터 층(114)의 두께가 너무 두꺼워져 제1 질화갈륨(110)의 결함이 증가될 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 질화갈륨(110)에 제2 이온 주입을 진행하여 블리스터 층(114)을 형성한 이후, 블리스터 층(114)을 열처리하는 과정을 더 포함할 수 있다.
열처리는 제 1 이온 주입 및 제2 이온 주입에 의한 이온 주입으로 발생된 제1 질화갈륨(110)의 스트레스를 풀어주고, 제1 질화갈륨(110)으로 이온이 효과적으로 주입될 수 있도록 하기 위해, 블리스터 층(114)에 의해 제1 질화갈륨(110)이 분리되지 않는 온도, 질화갈륨(110)이 분리되는 온도 이하에서 수행될 수 있다.
예를 들어, 열처리는 400℃ 내지 800℃의 온도에서 처리될 수 있다. 열처리 온도가 400℃이하이면 제1 질화갈륨(110)의 스트레스가 충분히 감소되지 않고, 800를 초과하면, 블리스터 층(114)에 의해 제1 질화갈륨(110)이 분리될 수 있다.
도 1e는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 질화갈륨의 본딩 산화막과 임시 기판을 접합하는 과정을 도시한 단면도이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 질화갈륨(110)을 후속 공정에서 블리스터 층(114)을 분리시키기 위해, 임시 기판(130)에 접합하는 과정을 포함한다.
예를 들어, 도 1e에 도시된 바와 같이 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 질화갈륨(110)의 표면에 형성된 본딩 산화막(120)을 통하여 제1 질화갈륨(110)을 임시 기판(130)에 접합하는 과정을 포함할 수 있다.
실시예에 따라, 제1 질화갈륨(110)은 열 또는 압력을 이용하여 임시 기판(130)에 접합될 수 있고, 바람직하게는 제1 질화갈륨(110)에 5시간 동안 200℃ 내지 450℃의 온도의 열을 가하여 임시 기판(130)에 접합될 수 있다.
제1 질화갈륨(110)을 임시 기판(130)에 접합시키는 온도가 너무 높으면 접합이 이루어지기 전에 결함(예; cleavage)이 발생하는 문제가 있다.
임시 기판(130)은 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 어느 하나일 수 있다.
실시예에 따라, 임시 기판(130)은 표면에 비정질 박막을 포함할 수 있고, 비정질 박막은 SiOx(silicon oxide), SiNx(silicon nitride) 및 SiON(silicon oxynitride) 중 적어도 어느 하나일 수 있다.
도 1f는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 질화갈륨을 분리시켜 시드층(seed layer)을 형성하는 과정을 도시한 단면도이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 임시 기판(130)을 열처리 방법이나 기계적인 방법((예; 절단)을 사용하여 블리스터 층(114)을 기준으로 제1 질화갈륨(110)을 분리시킴으로써, 시드층(115)을 형성할 수 있다.
또한, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 임시 기판(130)에 열처리를 통하여, 제1 질화갈륨(110)이 블리스터 층(114)의 결정의 재배열과 기포의 응집에 의해 블리스터 층(114)으로부터 분리될 수 있다.
열처리 방법은 블리스터 층(114)이 제1 질화갈륨(110) 내부 중 상대적으로 얕은 위치에 형성된 경우 사용될 수 있다. 열처리 방법은 서로 접합된 제1 질화갈륨(110)과 임시 기판(130)을 열처리하면, 이온 블리스터 층(114)이 취화(embrittlement)되고, 그 부분에서 제1 질화갈륨(110)은 시드층(115)을 남긴 채 분할된다. 열처리 온도는 주입되는 이온의 특성에 따라 400℃ 내지 800℃로 조절될 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 열처리 방법의 온도가 400℃ 미만이면 열처리 방법에 의해 제1 질화갈륨(110)이 분리되지 않는 문제점이 있고, 800℃를 초과하면, 이미 제1 질화갈륨(110)이 분리되었기 때문에 수율에 문제가 있다.
또한, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법의 기계적 방법은 블리스터 층(114)이 상대적으로 깊은 위치에 형성된 경우 사용될 수 있다. 기계적 방법 또한 정밀도가 우수하고, 실시가 용이하며, 확실하게 제1 질화갈륨(110)를 분리할 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따르면 제2 이온 주입을 진행한 이후, 전술한 열처리 또는 기계적 방법에 의해 제1 질화갈륨(110)를 분리시킬 수 있고, 분리면이 평탄한 시드층(115)을 얻을 수 있다.
도 1g는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제2 질화갈륨을 성장시켜 벌크 질화갈륨을 형성하는 과정을 도시한 단면도이다.
도 1g를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 임시 기판(130) 상에 형성된 시드층(115) 상에 제2 질화갈륨(140)을 성장시켜 벌크 질화갈륨을 형성한다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 HVPE(hydride vapor phase epitaxy), MOCVD(metalorganic chemical vapor deposition), MBE(molecular beam epitaxy) 법 및 승화법과 같은 방식이나, 플럭스(flux)법 및 고질소압 용액법과 같은 액상법 중 어느 하나로 제2 질화갈륨(140)을 성장시킬 수 있다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 Ga-면(112)의 제1 질화갈륨(110)을 시드층(115)으로 사용하여 제2 질화갈륨(140)을 성장시킴으로써 질화갈륨 기판의 결함 비율을 감소시킬 수 있다.
도 1h는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판을 도시한 단면도이다.
도 1h를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 임시 기판(130) 및 본딩 산화막(120)을 제거하여 셀프-스탠딩(self-standing) 구조의 질화갈륨 기판(100)을 제조할 수 있다.
실시예에 따라서는, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 도 1g에 도시된 바와 같이 제2 질화갈륨(140)을 성장시킨 이후, 임시 기판(130)을 제거하지 않고 공정을 종료함으로써, 템플릿 기판 구조의 질화갈륨 기판을 제조할 수도 있다.
이하에서는, 도 2 내지 도 5b를 참조하여, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판의 특성에 대해 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제1 질화갈륨의 Ga-면에 제1 이온 주입된 제1 질화갈륨의 투과전자현미경(TEM)의 이미지를 도시한 것이다.
도 2를 참조하면, 도 1a에 도시된 바와 같은 Ga-면 및 N-면을 포함하는 제1 질화갈륨에 도 1b 에 도시된 바와 같이 제1 이온 주입을 진행하여 234nm의 데미지 층을 형성하였다.
또한, 도 1a에 도시된 바와 같은 초기 제1 질화갈륨의 휨 정도는 -12㎛이었으나, 도 1b 에 도시된 바와 같이 제1 질화갈륨에 234nm의 데미지 층을 형성함으로써, 도 1c 에 도시된 바와 같이 휨이 완화된 제1 질화갈륨은 +19㎛의 휨 정도를 가짐으로써, +31의 휨 변형율을 나타내었다.
도 3a는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입의 가속 전압(Acceleration voltage)에 따른 데미지 층의 두께(Thickness of damaged layer)를 도시한 그래프이다.
도 3a를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입의 가속 전압에 따라, 데미지 층의 두께가 증가하는 것을 알 수 있다.
도 3b는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 데미지 층의 두께에 따른 제1 질화갈륨의 휨 변형율(△Bow of GaN wafer)을 도시한 그래프이다.
도 3b를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입에 의한 데미지 층의 두께에 따라 제1 질화갈륨의 휨 변형율이 증가하는 것을 알 수 있다.
휨 변형율은 초기 제1 질화갈륨과 휨이 완화된 제1 질화갈륨의 휨 변형 정도의 차이를 의미한다.
따라서, 도 3a 및 도 3b를 참조하면, 도 1a에 도시된 바와 같은 초기 제1 질화갈륨의 휨 정도에 따라, 제1 이온 주입의 가속 전압을 조절하면 용이하게 제1 질화갈륨의 휨을 제어할 수 있다.
도 4는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입을 진행한 제1 질화갈륨의 Ga-면의 표면으로부터의 두께(Depth from the surface)에 따른 공극 농도(vacancy concentration)을 도시한 그래프이다.
도 4는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법은 제1 질화갈륨의 Ga-면에 각각 36keV, 53keV, 70keV의 가속 전압으로 제1 이온 주입을 진행하였다. 또한, 제1 질화갈륨의 Ga-면에 36keV, 53keV 및 70keV의 가속 전압으로 제1 이온 주입을 3회 진행(3-step H+ implantation)하였다.
도 4를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입의 가속 전압이 커질수록 데미지 층의 공극의 농도가 증가하는 것을 알 수 있다.
하기 [표 1]은 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입의 가속 전압에 따른 휨 변형율(△Bow)을 나타낸 것이다.
질화갈륨 ( GaN ) 기판 휨(Bow) 휨 변형율 (△Bow)
질화갈륨(GaN) 기판의 두께: 368㎛
레이저 리프트 오프 후 -180㎛ -
36keV의 가속 전압으로 제1 이온 주입 -177㎛ +3㎛
53keV의 가속 전압으로 제1 이온 주입 -170㎛ +7㎛
70keV의 가속 전압으로 제1 이온 주입 -142㎛ +28㎛
제1 이온 주입을 3회 진행(36keV, 53keV 및 70keV의 가속 전압) +38㎛
[표 1]을 참조하면, 36keV의 가속 전압으로 제1 이온 주입을 진행하였을 시의 휨 변형율은 +3㎛이었고, 53keV의 가속 전압으로 제1 이온 주입을 진행하였을 시의 휨 변형율은 +7㎛이었으며, 70keV의 가속 전압으로 제1 이온 주입을 진행하였을 시의 휨 변형율은 +28이었으며, 제1 질화갈륨의 Ga-면에 36keV, 53keV 및 70keV의 가속 전압으로 제1 이온 주입을 3회 진행하였을 시의 휨 변형율은 +38㎛이었다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 이온 주입의 가속 전압이 커질수록 휨 변형율은 증가한다는 것을 알 수 있다.
또한, 제1 이온 주입의 가속 전압을 증가시키면서 총 3회 이온 주입을 진행하면, 데미지 층의 두께가 더 증가되는 것을 알 수 있다.
도 5a는 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제1 질화갈륨의 Ga-면에 제2 이온 주입을 진행하여 형성된 제1 질화갈륨의 이온 주입 및 공극의 양을 도시한 투과전자현미경 이미지 및 그래프이다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제2 이온 주입은 70KeV의 에너지로 1.3x1017 H2 +/cm2 의 이온 주입 양을 주입하여 286nm의 블리스터 층을 형성하였다. 또한, 제2 이온 주입을 진행한 다음, 제1 질화갈륨을 500℃에서 30분 동안 열처리 하였다.
도 5를 참조하면, 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제1 질화갈륨 내에 제2 이온 주입에 의해 약 300nm 정도의 블리스터 층을 형성되었고, 따라서 블리스터 층 내의 이온 주입 및 공극의 양이 증가하였다.
본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따른 제2 이온 주입에 의해 제1 질화갈륨 내에 공극이 다수 형성된 블리스터 층이 잘 형성되었다는 것을 알 수 있다.
도 6은 본 발명의 실시예에 따른 질화갈륨 기판의 제조 방법에 따라 제조된 질화갈륨 기판을 도시한 투과전자현미경 이미지이다.
도 6을 참조하면, 사파이어 기판 상에 형성된 실리콘 산화막 상에 질화갈륨이 성장되었고, 질화갈륨 기판은 휨 현상 및 깨짐 현상이 없으며, 휨 현상 및 깨짐 현상을 동시에 개선되어 고품위의 낮은 결함 밀도를 갖는 질화갈륨 기판을 제조되었다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 질화갈륨 기판 110: 제1 질화갈륨
111: N-면 112: Ga-면
113: 데미지 층 114: 블리스터 층
115: 시드층 120: 본딩 산화막
130: 임시 기판 140: 제2 질화갈륨

Claims (14)

  1. 제1 질화갈륨에 본딩 산화막(bonding oxide)을 형성하는 단계;
    상기 본딩 산화막이 형성된 제1 질화갈륨의 표면에 적어도 1회 이상의 제1 이온 주입을 진행하여 데미지 층(damage layer)을 형성하는 제1 질화갈륨의 휨 완화(bow release) 단계;
    상기 본딩 산화막이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층(blister layer)을 형성하는 단계;
    상기 제1 질화갈륨의 본딩 산화막과 임시 기판을 접합하는 단계;
    상기 블리스터 층을 이용하여 상기 제1 질화갈륨을 분리시켜 시드층(seed layer)를 형성하는 단계; 및
    상기 시드층을 이용하여 제2 질화갈륨을 성장시켜 벌크 질화갈륨을 형성하는 단계
    를 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 본딩 산화막이 형성된 제1 질화갈륨의 표면에 제1 이온 주입을 진행하여 데미지 층을 형성하는 상기 제1 질화갈륨의 휨 완화 단계는,
    상기 제1 이온 주입의 가속 전압(Acceleration voltage)에 따라, 상기 데미지 층의 두께가 조절되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 데미지 층의 두께에 따라, 상기 제1 질화갈륨의 휨(bow) 정도가 조절되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 블리스터 층은 상기 제1 질화갈륨의 표면으로부터 0.1㎛ 내지 4㎛의 깊이에 형성되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 블리스터 층은 수소, 헬륨, 질소 및 아르곤 중 적어도 어느 하나의 물질로 이온 주입되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 질화갈륨은 N-면(N-face) 및 Ga-면(Ga-face)을 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  7. 제6항에 있어서,
    상기 본딩 산화막이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층을 형성하는 상기 단계는,
    상기 제1 질화갈륨의 상기 Ga-면에 진행되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 본딩 산화막이 형성된 제1 질화갈륨의 표면에 제2 이온 주입을 진행하여 블리스터 층을 형성하는 상기 단계는,
    상기 블리스터 층을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 블리스터 층을 열처리하는 상기 단계는,
    400℃ 내지 800℃의 온도에서 진행되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 질화갈륨의 본딩 산화막과 임시 기판을 접합하는 상기 단계는,
    200℃ 내지 450℃의 온도에서 5시간 동안 진행되는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  11. 제1항에 있어서,
    상기 시드층을 이용하여 제2 질화갈륨을 성장시켜 벌크 질화갈륨을 형성하는 상기 단계는,
    상기 임시 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  12. 제1항에 있어서,
    상기 임시 기판은 표면에 비정질 박막을 포함하는 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  13. 제12항에 있어서,
    상기 비정질 박막은 SiOx(silicon oxide), SiNx(silicon nitride) 및 SiON(silicon oxynitride) 중 적어도 어느 하나인 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
  14. 제1항에 있어서,
    상기 임시 기판은 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 어느 하나인 것을 특징으로 하는 질화갈륨 기판의 제조 방법.
KR1020170020729A 2017-02-15 2017-02-15 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법 KR101914361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170020729A KR101914361B1 (ko) 2017-02-15 2017-02-15 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170020729A KR101914361B1 (ko) 2017-02-15 2017-02-15 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180094433A KR20180094433A (ko) 2018-08-23
KR101914361B1 true KR101914361B1 (ko) 2018-11-01

Family

ID=63454702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170020729A KR101914361B1 (ko) 2017-02-15 2017-02-15 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR101914361B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046486A (ja) 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521155B (zh) 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
EP2562789A4 (en) 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
JP2012243792A (ja) 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046486A (ja) 2013-08-28 2015-03-12 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法

Also Published As

Publication number Publication date
KR20180094433A (ko) 2018-08-23

Similar Documents

Publication Publication Date Title
KR101233105B1 (ko) 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8829532B2 (en) Semiconductor layer structure comprising a cavity layer and method for fabricating the semiconductor layer structure
US10002763B2 (en) Fabrication of substrates with a useful layer of monocrystalline semiconductor material
KR101478977B1 (ko) 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
US8486771B2 (en) Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US10510532B1 (en) Method for manufacturing gallium nitride substrate using the multi ion implantation
KR101226073B1 (ko) 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
JP2007273814A (ja) シリコン基板及びその製造方法
US11705330B2 (en) Substrate for electronic device and method for producing the same
EP2669961A2 (en) Method of manufacturing thin-film bonded substrate used for semiconductor device
US20130029473A1 (en) Method of cleaving substrate and method of manufacturing bonded substrate using the same
US20130115753A1 (en) Method of manufacturing thin film-bonded substrate
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
KR101216367B1 (ko) 변형층들의 이완을 위한 보강층들
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
KR20160063360A (ko) 반도체 웨이퍼 및 반도체 웨이퍼의 제조 방법
KR101230394B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
KR20140060688A (ko) 박막 접합 기판 제조방법
KR101263205B1 (ko) 반도체 소자용 박막 접합 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right