JPS63236308A - 化合物半導体の成長方法 - Google Patents
化合物半導体の成長方法Info
- Publication number
- JPS63236308A JPS63236308A JP6916587A JP6916587A JPS63236308A JP S63236308 A JPS63236308 A JP S63236308A JP 6916587 A JP6916587 A JP 6916587A JP 6916587 A JP6916587 A JP 6916587A JP S63236308 A JPS63236308 A JP S63236308A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- grown
- sin film
- plastically deformed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 150000001875 compounds Chemical class 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000137 annealing Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 12
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- CFGDUGSIBUXRMR-UHFFFAOYSA-N 1,2-dihydropyrrol-2-ide Chemical compound C=1C=[C-]NC=1 CFGDUGSIBUXRMR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、化合物半導体の成長方法に関し、特にシリコ
ン（以下Ｓｉという）の半導体基板上に化合物半導体層
をエピタキシャル成長させる方法に関する。
ン（以下Ｓｉという）の半導体基板上に化合物半導体層
をエピタキシャル成長させる方法に関する。
（従来の技術）
一般に、Ｓｉ等の半導体基板上に砒化ガリウム（以下Ｇ
ａＡｓという）等の化合物半導体を成長させる場合、文
献アゾライド・フィジツクス・レターズ（Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ） ３８ （１０
）、１５Ｍａｙ１９８１、ｐｐ７７９〜７８１に開示さ
れているように、Ｇｅ膜等のバッファ層を介して成長さ
せたり、文献日経マイクロデバイス１９８６年１月号（
昭和６１年１月１日発行）ｐ、９．１１３〜１２７に開
示されているように、有機金属化合気相成長（以下ＭＯ
ＣＶＤという）法や分子線エピタキシャル（以下ＭＢＥ
という）法等によって前記基板上に直接化合物半導木屑
を成長させたりしている。
ａＡｓという）等の化合物半導体を成長させる場合、文
献アゾライド・フィジツクス・レターズ（Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ） ３８ （１０
）、１５Ｍａｙ１９８１、ｐｐ７７９〜７８１に開示さ
れているように、Ｇｅ膜等のバッファ層を介して成長さ
せたり、文献日経マイクロデバイス１９８６年１月号（
昭和６１年１月１日発行）ｐ、９．１１３〜１２７に開
示されているように、有機金属化合気相成長（以下ＭＯ
ＣＶＤという）法や分子線エピタキシャル（以下ＭＢＥ
という）法等によって前記基板上に直接化合物半導木屑
を成長させたりしている。
（発明が解決しようとする問題点）
しかしながらこのような化合物半導体の成長方法におい
て、一般に、化合物半導体の熱膨張係数は、Ｓｉ等の半
導体基板の熱膨張係数よりも大きく化合物半導体の高い
成長温度から室温程度まで温度を下げると強い引っばり
応力が化合物半導体成長層にかかつていた。このために
、基板が成長面の方向に凹に反ったり、また成長膜厚が
厚くなると、この応力のために成長層にクラックが入っ
たりするという問題があった。
て、一般に、化合物半導体の熱膨張係数は、Ｓｉ等の半
導体基板の熱膨張係数よりも大きく化合物半導体の高い
成長温度から室温程度まで温度を下げると強い引っばり
応力が化合物半導体成長層にかかつていた。このために
、基板が成長面の方向に凹に反ったり、また成長膜厚が
厚くなると、この応力のために成長層にクラックが入っ
たりするという問題があった。
本発明は、このＳｉの基板と化合物半導体の熱膨張係数
の差による応力を低減し、ウェハの反りや化合物半導体
成長層の膜厚を厚くした時のクラック等の発生を低減す
ることを目的とする。
の差による応力を低減し、ウェハの反りや化合物半導体
成長層の膜厚を厚くした時のクラック等の発生を低減す
ることを目的とする。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、Ｓｉ基板上への
ＧａＡｓ等の化合物半導体を成長する方法において、Ｓ
ｉ基板の裏面にあらかじめ低温でＳｉＮ膜を積層し、そ
の後高温でＳｉ基板をアニールしてＳｉＮ膜の変質させ
、それによってＳｉ基板を基板側に凸に塑性変形させて
から、その状態であるいはＳｉＮ膜を除去してＧａＡｓ
等の化合物半導体をこの塑性変形したＳｉ基板上に成長
させることによシ成長後の基板の反りを低減させるよう
にしたものである。
ＧａＡｓ等の化合物半導体を成長する方法において、Ｓ
ｉ基板の裏面にあらかじめ低温でＳｉＮ膜を積層し、そ
の後高温でＳｉ基板をアニールしてＳｉＮ膜の変質させ
、それによってＳｉ基板を基板側に凸に塑性変形させて
から、その状態であるいはＳｉＮ膜を除去してＧａＡｓ
等の化合物半導体をこの塑性変形したＳｉ基板上に成長
させることによシ成長後の基板の反りを低減させるよう
にしたものである。
（作用）
以上説明したように本発明によれば、Ｓｉ基板の裏面に
低温でＳｉＮ膜を積層し高温でこの基板をアニールする
ことによシ、ＳｉＮ膜が変質しＳｉ基板は基板側に凸に
塑性変形する。さらにＳｉＮ膜を積層したままあるいは
除去した後化合物半導体層を成長させているので、この
化合物半導体層を成長させた後の基板の反シを低減する
ことができる。
低温でＳｉＮ膜を積層し高温でこの基板をアニールする
ことによシ、ＳｉＮ膜が変質しＳｉ基板は基板側に凸に
塑性変形する。さらにＳｉＮ膜を積層したままあるいは
除去した後化合物半導体層を成長させているので、この
化合物半導体層を成長させた後の基板の反シを低減する
ことができる。
（実施例）
第１図（、）〜（ｄ）は本発明の詳細な説明するための
各工程における基板の断面図であり、以下図面を用いて
説明する。
各工程における基板の断面図であり、以下図面を用いて
説明する。
まず、第１図（、）に示すように、Ｓｉ基板１を準備し
、このＳｉ基板１の裏面にゾラズマＣＶＤ 、サーマル
ＣＶＤ 、スパッタ等の方法により３０℃程度の低温で
ＳｉＮ膜２を成長させる。次にこの基板を８００℃程度
以上の高温にするとＳｉＮ膜が緻密化してそれに伴ない
Ｓｉ基板は第１図（ｂ）に示すように基板側に凸に塑性
変形する。次にＳｔ基板１裏面のＳｉＮ膜２をＨＦ等に
より除去すると塑性変形を受けたＳｉ基板１は第１図（
ｃ）に示すように元の平坦な状態には戻らず、基板側に
凸のままである。この塑性変形したＳｉ基板１上にＧａ
Ａｓ等の化合物半導体層３を、基板温度を６００℃〜７
５０℃にしＭＯＣＶＤ法を用いて成長させ、この基板を
室温（２５℃）程度まで冷却すると、第１図（ｄ）のよ
うに平坦な成長基板を得ることができる。また、 Ｓｉ
Ｎ膜２の膜厚については、８１基板１の厚み、熱処理の
温度、成長する化合物半導体層３の厚さ等によって最適
値が変化するが、３００μｍ程度の厚みのＳｉ基板１上
に２．５μｍ程度のＧａＡｓ ３を成長する場合にはＳ
ｉＮ膜２の膜厚は３０００〜３５００Ｘ程度で充分であ
る。
、このＳｉ基板１の裏面にゾラズマＣＶＤ 、サーマル
ＣＶＤ 、スパッタ等の方法により３０℃程度の低温で
ＳｉＮ膜２を成長させる。次にこの基板を８００℃程度
以上の高温にするとＳｉＮ膜が緻密化してそれに伴ない
Ｓｉ基板は第１図（ｂ）に示すように基板側に凸に塑性
変形する。次にＳｔ基板１裏面のＳｉＮ膜２をＨＦ等に
より除去すると塑性変形を受けたＳｉ基板１は第１図（
ｃ）に示すように元の平坦な状態には戻らず、基板側に
凸のままである。この塑性変形したＳｉ基板１上にＧａ
Ａｓ等の化合物半導体層３を、基板温度を６００℃〜７
５０℃にしＭＯＣＶＤ法を用いて成長させ、この基板を
室温（２５℃）程度まで冷却すると、第１図（ｄ）のよ
うに平坦な成長基板を得ることができる。また、 Ｓｉ
Ｎ膜２の膜厚については、８１基板１の厚み、熱処理の
温度、成長する化合物半導体層３の厚さ等によって最適
値が変化するが、３００μｍ程度の厚みのＳｉ基板１上
に２．５μｍ程度のＧａＡｓ ３を成長する場合にはＳ
ｉＮ膜２の膜厚は３０００〜３５００Ｘ程度で充分であ
る。
また、ＳｉＮ膜２の除去は、高温での熱処理を行ってＳ
ｉ基板１を塑性変形させた後、裏面にＳｉＮ膜２が付着
している状態で表面にＧａＡｓ等３を成長させてから除
去しても同様の効果がある。
ｉ基板１を塑性変形させた後、裏面にＳｉＮ膜２が付着
している状態で表面にＧａＡｓ等３を成長させてから除
去しても同様の効果がある。
本発明の実施例によれば、Ｓｉ基板１の裏面に積層した
ＳｉＮ膜２をアニールすることによってＳｉＮ膜２が変
質しこの基板は基板側に凸に塑性変形する。しかる後そ
のままの状態であるいはＳｉＮ膜２を除去して基板表面
にＧａＡｓを成長させているので、ＧａＡｓの成長によ
る基板の反シを低減することができる。
ＳｉＮ膜２をアニールすることによってＳｉＮ膜２が変
質しこの基板は基板側に凸に塑性変形する。しかる後そ
のままの状態であるいはＳｉＮ膜２を除去して基板表面
にＧａＡｓを成長させているので、ＧａＡｓの成長によ
る基板の反シを低減することができる。
（発明の効果）
以上のように本発明によれば、Ｓｉ基板上へＧａＡｓを
はじめとする化合物半導体層を成長する際、塑性変形さ
せたＳｉ基板を用いることにより従来の方法に比べて、
成長後の基板の反りを実用上問題とならない程度にまで
低減することができ、 Ｓｉ基板を用いたＧａＡｓデバ
イスを作製する際の基板の反９によるプロセス上のトラ
ブルが解消できる。
はじめとする化合物半導体層を成長する際、塑性変形さ
せたＳｉ基板を用いることにより従来の方法に比べて、
成長後の基板の反りを実用上問題とならない程度にまで
低減することができ、 Ｓｉ基板を用いたＧａＡｓデバ
イスを作製する際の基板の反９によるプロセス上のトラ
ブルが解消できる。
第１図（ａ）〜（ｄ）は本発明の詳細な説明するための
各工程における基板の断面図である。 １・・・Ｓｉ基板、２・・・ＳｉＮ膜、３・・・化合物
半導体層。 特許 出 願人 沖電気工業株式会社 （ｂ） （Ｃ） （ｄ） 各１１呈での基４反４斤市ｈｆｆｉ 第１図 １、事件の表示 昭和６２年 特 許 Ｈ第０６９１６５号２ 発明の名
称 化合物半導体の成長方法 ３ 補正をする者 事件との関係 特 許 出 願 人５、補
正の対象 明細書中「発明の詳細な説明」の欄６、補
正の内容 （１） 明細書第２頁第１０行目に「有機金属化合気
相成長」とあるのを 「有機金属化学気相成長」と補正する。 （２）同書第４貞第１２行目に「３０℃程度」とあるの
を 「３００℃程度」と補正する。 （３） 同書第５頁第５行目にｒＳｉ基板」とあるの
。 ｒｓｉＮ膜を形成する方法、Ｓｔ基板」と補正フる。 （４） 同書同頁第９行目にｒ３０００〜３５００Ｘ
とあるのを 「ゾ５ ！ マＣＶＤ ｆ用いた場合３０００〜３５０
Ｃ又」と補正する。
各工程における基板の断面図である。 １・・・Ｓｉ基板、２・・・ＳｉＮ膜、３・・・化合物
半導体層。 特許 出 願人 沖電気工業株式会社 （ｂ） （Ｃ） （ｄ） 各１１呈での基４反４斤市ｈｆｆｉ 第１図 １、事件の表示 昭和６２年 特 許 Ｈ第０６９１６５号２ 発明の名
称 化合物半導体の成長方法 ３ 補正をする者 事件との関係 特 許 出 願 人５、補
正の対象 明細書中「発明の詳細な説明」の欄６、補
正の内容 （１） 明細書第２頁第１０行目に「有機金属化合気
相成長」とあるのを 「有機金属化学気相成長」と補正する。 （２）同書第４貞第１２行目に「３０℃程度」とあるの
を 「３００℃程度」と補正する。 （３） 同書第５頁第５行目にｒＳｉ基板」とあるの
。 ｒｓｉＮ膜を形成する方法、Ｓｔ基板」と補正フる。 （４） 同書同頁第９行目にｒ３０００〜３５００Ｘ
とあるのを 「ゾ５ ！ マＣＶＤ ｆ用いた場合３０００〜３５０
Ｃ又」と補正する。
Claims (1)
- 【特許請求の範囲】 シリコンの半導体基板を準備する工程と、 該半導体基板の裏面に低い温度で窒化シリコン膜を積層
する工程と、 しかる後該半導体基板を高い温度でアニールすることに
より該半導体基板を塑性変形させる工程と、 前記窒化シリコン膜を積層した状態であるいは前記窒化
シリコン膜を除去した後該半導体基板の表面に化合物半
導体層を成長させる工程とを備えてなることを特徴とす
る化合物半導体の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6916587A JPS63236308A (ja) | 1987-03-25 | 1987-03-25 | 化合物半導体の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6916587A JPS63236308A (ja) | 1987-03-25 | 1987-03-25 | 化合物半導体の成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63236308A true JPS63236308A (ja) | 1988-10-03 |
Family
ID=13394824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6916587A Pending JPS63236308A (ja) | 1987-03-25 | 1987-03-25 | 化合物半導体の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63236308A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145793A (en) * | 1990-04-13 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing a gallium arsenide solar cell on a silicon substrate |
| DE19848298A1 (de) * | 1998-10-12 | 2000-04-13 | Inst Halbleiterphysik Gmbh | Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung |
| KR100577526B1 (ko) * | 1999-08-17 | 2006-05-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2007273814A (ja) * | 2006-03-31 | 2007-10-18 | Furukawa Electric Co Ltd:The | シリコン基板及びその製造方法 |
| JP2008124151A (ja) * | 2006-11-09 | 2008-05-29 | Namiki Precision Jewel Co Ltd | 単結晶基板及び窒化物半導体単結晶の製造方法 |
-
1987
- 1987-03-25 JP JP6916587A patent/JPS63236308A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145793A (en) * | 1990-04-13 | 1992-09-08 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing a gallium arsenide solar cell on a silicon substrate |
| DE19848298A1 (de) * | 1998-10-12 | 2000-04-13 | Inst Halbleiterphysik Gmbh | Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung |
| DE19848298B4 (de) * | 1998-10-12 | 2008-08-07 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung |
| KR100577526B1 (ko) * | 1999-08-17 | 2006-05-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2007273814A (ja) * | 2006-03-31 | 2007-10-18 | Furukawa Electric Co Ltd:The | シリコン基板及びその製造方法 |
| JP2008124151A (ja) * | 2006-11-09 | 2008-05-29 | Namiki Precision Jewel Co Ltd | 単結晶基板及び窒化物半導体単結晶の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4757441B2 (ja) | 通常の低温核生成層なしでのミスマッチした基板上におけるｉｉｉ族窒化物フィルムの成長 | |
| US4965224A (en) | Process for fabricating an INP semiconductor thin film on silicon | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| US11479876B2 (en) | Method for producing GaN laminate substrate having front surface which is Ga polarity surface | |
| JP3114809B2 (ja) | 半導体装置 | |
| CN113994032A (zh) | 电子器件用基板及其制造方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JPS63236308A (ja) | 化合物半導体の成長方法 | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JP2797425B2 (ja) | 半導体結晶成長方法 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JPH05275332A (ja) | ヘテロエピタキシャル膜の製膜方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPH07273025A (ja) | 半導体基板 | |
| JPH05144727A (ja) | ヘテロエピタキシヤルウエーハの製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JPS6386450A (ja) | 半導体素子形成用基板の製造方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH10242055A (ja) | 窒化物半導体成膜方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH0425135A (ja) | 半導体基板 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 |