JP2010272781A - 半導体積層構造体の製造方法 - Google Patents
半導体積層構造体の製造方法 Download PDFInfo
- Publication number
- JP2010272781A JP2010272781A JP2009124936A JP2009124936A JP2010272781A JP 2010272781 A JP2010272781 A JP 2010272781A JP 2009124936 A JP2009124936 A JP 2009124936A JP 2009124936 A JP2009124936 A JP 2009124936A JP 2010272781 A JP2010272781 A JP 2010272781A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- thermal expansion
- semiconductor
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】まず、室温において、基板2の裏面上に、基板2よりも熱膨張率が低い第1の膜3を成膜する(a)。次に、高温まで加熱した後に(b)、基板2の表面2a上に、基板2よりも熱膨張率が高いバッファ層4及び第2の膜5を成膜する(c)。しかる後、半導体積層構造体1の温度が室温まで低下すると、半導体積層構造体1は基板2及びすべての膜3、4、5がほぼ反りのない平坦なものとなる(d)。
【選択図】図2
Description
2 基板
3 第1の膜
4 バッファ層
5 第2の膜
Claims (2)
- 基板の第1の面上に、前記基板よりも熱膨張率の低い第1の膜を成膜する工程と、
前記第1の膜の成膜後に、前記第1の面と反対側にある前記基板の第2の面上に、前記基板よりも熱膨張率の高い半導体からなる第2の膜を、前記第1の膜の成膜時よりも高い温度にて成膜する工程とを備えていることを特徴とする半導体積層構造体の製造方法。 - 前記基板がSi基板であり、
前記第1の膜が、炭素を主成分とする材料、又はSiを主成分とする酸化物若しくは窒化物からなる膜であり、
前記第2の膜が、III−V族窒化物半導体からなる膜であることを特徴とする請求項1に記載の半導体積層構造体の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009124936A JP4969607B2 (ja) | 2009-05-25 | 2009-05-25 | 半導体積層構造体の製造方法 |
CN 201010175605 CN101901752B (zh) | 2009-05-25 | 2010-05-05 | 半导体层积结构体的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009124936A JP4969607B2 (ja) | 2009-05-25 | 2009-05-25 | 半導体積層構造体の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011281433A Division JP2012084913A (ja) | 2011-12-22 | 2011-12-22 | 半導体積層構造体及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272781A true JP2010272781A (ja) | 2010-12-02 |
JP4969607B2 JP4969607B2 (ja) | 2012-07-04 |
Family
ID=43227185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009124936A Active JP4969607B2 (ja) | 2009-05-25 | 2009-05-25 | 半導体積層構造体の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4969607B2 (ja) |
CN (1) | CN101901752B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062409A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | 窒化物半導体積層構造体の製造方法 |
JP2014009131A (ja) * | 2012-06-29 | 2014-01-20 | Chuo Univ | 湾曲結晶の製造方法および湾曲結晶 |
JP2014216474A (ja) * | 2013-04-25 | 2014-11-17 | コバレントマテリアル株式会社 | 窒化物半導体基板 |
JP2016507450A (ja) * | 2012-12-18 | 2016-03-10 | エレメント シックス リミテッド | 半導体デバイス用基板 |
US10192739B2 (en) | 2011-06-30 | 2019-01-29 | Siltronic Ag | Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it |
WO2020184091A1 (ja) | 2019-03-13 | 2020-09-17 | 彰一 高見澤 | 窒化物半導体基板及びその製造方法 |
JP7345623B1 (ja) | 2022-12-15 | 2023-09-15 | 日機装株式会社 | 成膜部材の製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI443741B (zh) * | 2011-01-14 | 2014-07-01 | Univ Nat Chiao Tung | 一種平整化氮化物基板的方法 |
TWI547585B (zh) | 2014-02-14 | 2016-09-01 | 國立交通大學 | 氮化鋁銦薄膜的成長方法 |
US9881788B2 (en) * | 2014-05-22 | 2018-01-30 | Lam Research Corporation | Back side deposition apparatus and applications |
US9620461B2 (en) | 2014-06-09 | 2017-04-11 | Globalwafers Co., Ltd. | Laminar structure of semiconductor and manufacturing method thereof |
JP6827469B2 (ja) * | 2016-06-16 | 2021-02-10 | 株式会社サイオクス | 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法 |
US10851457B2 (en) | 2017-08-31 | 2020-12-01 | Lam Research Corporation | PECVD deposition system for deposition on selective side of the substrate |
KR102697639B1 (ko) | 2019-08-16 | 2024-08-22 | 램 리써치 코포레이션 | 웨이퍼 내에서 차동 보우를 보상하기 위한 공간적으로 튜닝 가능한 증착 |
CN114340264B (zh) * | 2021-12-31 | 2023-12-05 | Oppo广东移动通信有限公司 | 壳体及其制备方法、电子设备 |
CN117476743B (zh) * | 2023-10-27 | 2024-08-13 | 中环领先半导体科技股份有限公司 | 一种氮化镓外延片及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62196813A (ja) * | 1986-02-24 | 1987-08-31 | Oki Electric Ind Co Ltd | 化合物半導体の成長方法 |
JPH03297123A (ja) * | 1990-04-16 | 1991-12-27 | Mitsubishi Electric Corp | 半導体基板の作製方法 |
JP2007273814A (ja) * | 2006-03-31 | 2007-10-18 | Furukawa Electric Co Ltd:The | シリコン基板及びその製造方法 |
-
2009
- 2009-05-25 JP JP2009124936A patent/JP4969607B2/ja active Active
-
2010
- 2010-05-05 CN CN 201010175605 patent/CN101901752B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62196813A (ja) * | 1986-02-24 | 1987-08-31 | Oki Electric Ind Co Ltd | 化合物半導体の成長方法 |
JPH03297123A (ja) * | 1990-04-16 | 1991-12-27 | Mitsubishi Electric Corp | 半導体基板の作製方法 |
JP2007273814A (ja) * | 2006-03-31 | 2007-10-18 | Furukawa Electric Co Ltd:The | シリコン基板及びその製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10192739B2 (en) | 2011-06-30 | 2019-01-29 | Siltronic Ag | Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it |
US8980664B2 (en) | 2011-09-14 | 2015-03-17 | Kabushiki Kaisha Toshiba | Method for fabricating stacked nitride-compound semiconductor structure and method for fabricating nitride-compound semiconductor light emitting device |
JP2013062409A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | 窒化物半導体積層構造体の製造方法 |
JP2014009131A (ja) * | 2012-06-29 | 2014-01-20 | Chuo Univ | 湾曲結晶の製造方法および湾曲結晶 |
JP2016507450A (ja) * | 2012-12-18 | 2016-03-10 | エレメント シックス リミテッド | 半導体デバイス用基板 |
US20160186362A1 (en) * | 2012-12-18 | 2016-06-30 | Element Six Limited | Substrates for semiconductor devices |
JP2017119624A (ja) * | 2012-12-18 | 2017-07-06 | アールエフエイチアイシー コーポレイション | 半導体デバイス用基板 |
US10023974B2 (en) * | 2012-12-18 | 2018-07-17 | Rfhic Corporation | Substrates for semiconductor devices |
JP2014216474A (ja) * | 2013-04-25 | 2014-11-17 | コバレントマテリアル株式会社 | 窒化物半導体基板 |
US9536955B2 (en) | 2013-04-25 | 2017-01-03 | Coorstek Kk | Nitride semiconductor substrate |
WO2020184091A1 (ja) | 2019-03-13 | 2020-09-17 | 彰一 高見澤 | 窒化物半導体基板及びその製造方法 |
JP7345623B1 (ja) | 2022-12-15 | 2023-09-15 | 日機装株式会社 | 成膜部材の製造方法 |
JP2024085486A (ja) * | 2022-12-15 | 2024-06-27 | 日機装株式会社 | 成膜部材の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4969607B2 (ja) | 2012-07-04 |
CN101901752A (zh) | 2010-12-01 |
CN101901752B (zh) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4969607B2 (ja) | 半導体積層構造体の製造方法 | |
JP6085371B2 (ja) | 半導体デバイス用基板 | |
CN101714505B (zh) | 应用硬化剂对应变材料层的松弛 | |
JP5158833B2 (ja) | 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。 | |
JP4745249B2 (ja) | 決定可能な熱膨張係数を有する基板 | |
WO2013137476A1 (ja) | 半導体積層基板、半導体素子、およびその製造方法 | |
JP5631034B2 (ja) | 窒化物半導体エピタキシャル基板 | |
WO2021005872A1 (ja) | 電子デバイス用基板およびその製造方法 | |
WO2017106788A1 (en) | Methods for improving wafer planarity and bonded wafer assemblies made from the methods | |
JP5420569B2 (ja) | 安定した酸化物結合層を有する複合構造の製造方法 | |
JP6863423B2 (ja) | 電子デバイス用基板およびその製造方法 | |
JP5582617B2 (ja) | 歪み層の緩和 | |
JP2015529978A (ja) | 単結晶材料の利用効率を改善した擬似基板 | |
CN102349148B (zh) | 应变材料层的晶格参数的调节 | |
JP6995979B2 (ja) | ヘテロエピタキシャルウェハおよびヘテロエピタキシャルウェハの製造方法 | |
JP2012084913A (ja) | 半導体積層構造体及びその製造方法 | |
JP5053252B2 (ja) | 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法 | |
JP2010040737A (ja) | 半導体基板及びその製造方法 | |
JP5505845B2 (ja) | 歪み層緩和のための硬化層 | |
US20160118486A1 (en) | Semiconductor device | |
JP2007287771A (ja) | ヘテロエピタキシャル膜基板、及びデバイス | |
JP2016058512A (ja) | エピ層付GaN膜複合基板およびその製造方法 | |
JP2005001961A (ja) | Iii族窒化物系化合物半導体基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4969607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |