JP4745249B2 - 決定可能な熱膨張係数を有する基板 - Google Patents
決定可能な熱膨張係数を有する基板 Download PDFInfo
- Publication number
- JP4745249B2 JP4745249B2 JP2006548416A JP2006548416A JP4745249B2 JP 4745249 B2 JP4745249 B2 JP 4745249B2 JP 2006548416 A JP2006548416 A JP 2006548416A JP 2006548416 A JP2006548416 A JP 2006548416A JP 4745249 B2 JP4745249 B2 JP 4745249B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composite support
- support substrate
- substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 227
- 239000002131 composite material Substances 0.000 claims abstract description 138
- 239000000463 material Substances 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims abstract description 75
- 239000002178 crystalline material Substances 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000005693 optoelectronics Effects 0.000 claims description 6
- 230000006911 nucleation Effects 0.000 claims description 3
- 238000010899 nucleation Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 230000003796 beauty Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 230000010339 dilation Effects 0.000 abstract 3
- 238000000407 epitaxy Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 244
- 239000000470 constituent Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000012790 adhesive layer Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000756 V alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Laminated Bodies (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Photovoltaic Devices (AREA)
Description
・成長させる有効エピ層の材料と一致する適切な格子定数、及び
・前記使用温度で形成される有効層の材料の熱膨張係数に近い熱膨張係数。
・指定された温度Tで第1熱膨張係数を有し、且つ対称平面のどちらの側にも横方向に延在する中央第1層と、
・少なくとも1対の横方向の層、即ち他方の層に対して1層を有する各対の層であって、
− 対称平面に関して、ほぼ対称である複合支持基板内の配列、
− 温度Tで互いにほぼ同一である第2熱膨張係数、及び、
− 互いにほぼ同一である厚さ、
である各対の層と、
且つ、複合支持基板が、温度Tにおける転写層の材料の熱膨張係数に近い全体的熱膨張係数(overall thermal expansion coefficient)を温度Tで有するように、複合支持基板の層を構成する材料が、選択されていることを特徴とする複合支持基板を提案することによって状況を改善することである。
− 複合支持基板が、幾つかの温度における転写層の材料の熱膨張係数に近い全体的熱膨張係数をそれらの温度において有するように、複合支持基板の層を構成する材料が、選択されている、
− 転写層を支持することを目的とする複合支持基板の上部層の材料が、転写層の材料の格子定数に近い格子定数を有するように選択されている、及び
− 複合支持基板が、SiCで作られた中央層と、以下、AlN、SiC、サファイア、Siの結晶又は多結晶材料の1つで作られるように選択された対の各層とを含む。
・複合支持基板とは別の成長基板上に層を結晶成長することと、
・複合支持基板に層を接着することと、
・成長基板を取り外すこと。
− その方法は、更に、層内に構成部品を作製するステップを含む、
− その方法は、更に、既に転写された層の上に有効層の結晶成長を含む、及び
− その方法は、更に、有効層内に構成部品を作製するステップを含む。
・転写される層(layer to be transferred)と、
・転写される層の下方の中間層と、
且つ、その方法が、多層構造から層を取り外す幾つかのステップを含み、各取り外し(removal)が、以下のステップを有する:
・中間層の中に注入深さの近傍の脆弱な領域を作り出すための、中間層の中への原子種の注入、
・転写される層の複合支持基板への接着、
・多層構造から転写される層を取り外すために脆弱な領域中へのエネルギーの供給、
・取り外された転写される層に残る中間層のその部分の選択エッチング、したがってエピタキシャル基板の作製、及び、
・転写されるべきもう1つの層が得られるまで多層構造から材料の除去(removal)、
ことを特徴とする。
− その方法は、更に、多層−取り外し構造上に新しい転写される層用にエピタキシャル核形成層(epitaxial nucleation layer)を含む、及び、
− その方法は、更に、複数の転写層上に複数の結晶成長ステップを含み、それによって複数の個々の有効層を形成する。
− 転写層がGaNで作られている、
− 複合支持基板が、3層の支持層であり、且つ以下を有する、
・SiCで作られた中央層と、
・各層がサファイアで作られた対の層と、
− 転写層が、電子構成部品を含む、
− 構造は、更に、転写層の上に結晶成長によって形成された有効層を含む、及び
− 有効層は、電子構成部品を含む。
・表面格子定数と、
・基板の全体的熱膨張係数とであり、
表面上に所望の結晶学的(crystallographic)及び熱膨張特性を有する有効層を形成するためにある。
− その主要表面と平行に対称な長手方向の平面を有する複合支持基板10、及び
− 複合支持基板10上の転写層20。
・指定された温度Tで第1の熱膨張係数を有し、対称平面100周辺にほぼ対称に延在する中央第1層と、
・各対の一層が同じ対の他方の層に向き合う、1対の横方向の層2と2’であって、
− 対称平面に関してほぼ対称である複合支持基板内の配列、
− 温度Tで、ほぼ同一の第2熱膨張係数と、
− 実質的に同一の厚さ、
である1対の横方向の層2と2’と。
・A2は、A2’とほぼ同一である;
・A1は、2つのほぼ同一領域、即ち対称平面100のいずれかの側の各領域内に分布する。
(a)上部層は転写される層に隣接することを目的とするので、転写される層の材料に充分近い主に格子定数に基づき、複合支持基板10の上部層を形成し得る材料リストの選択及び;
(b)ステップ(a)の複合支持基板10の上部層の各構成材料に対して、複合支持基板10が、最終的には、転写される層の構成材料の膨張に近い全体の膨張を使用温度で有することになるように、複合支持基板10の他の層を形成し得る材料リストの選択。
α=f(α1,α2,...,αN)、
によって、複合支持基板10の構成層の数Nに対して計算される。
・白丸によって、立方晶構造の材料;
・黒丸によって、六方晶構造の材料で示される。
・少ないそり、
・表面格子定数が、GaN層の格子定数に近い、
・使用温度で全体的熱膨張係数が、GaNの熱膨張係数に近い。
・複合支持基板10の既に形成された層にドナー基板を接着する、
・前記ドナー基板の部分の除去、したがって、残った部分が転写された層を構成する。
・複合支持基板10とは別に成長基板上に転写される層20の結晶成長;
・転写される層20に複合支持基板10を接着;
・ここで成長基板およびことによると転写される層20の一部である材料の除去、即ち除去されるべき材料の除去。
第1の材料除去技法は、以下を含む:
・転写される層のために、陽極酸化処理(anodization)により少なくとも多孔質層の形成によって、原子種の注入によって、又は、例えば、欧州特許第0849788A2号に説明されている任意の多孔質化技法(porosification technique)によって成長基板内に脆弱界面の形成、
・脆弱層の所で、転写される層を剥離するために、機械的処理又は他のエネルギー注入など、脆弱層中にエネルギーの供給。
・接着前に、転写される層又はその成長基板中に、注入深さに近接した深さの所に脆弱な領域を形成する原子種(水素又はヘリウム・イオンなど)の注入;
・次いで、接着後、脆弱な領域中で転写される層を剥離するために、脆弱な領域の中に温度及び/又は機械的処理或いは他のエネルギーの注入などのエネルギーの注入。
(A)中間層40G中に注入深さの近傍に脆弱領域101を生成するように、中間層40G中に原子種の注入、
(B)本発明による複合支持基板10への層20Gの接着、
(C)転写される層20Gを剥離するために脆弱領域101中で、且つ脆弱領域101と転写される層20Gの間に位置する中間層40Gのその部分へのエネルギーを注入、したがって転写される層20Gの取り外し、
(D)剥離され転写された層20Gの上の中間層40G残存部分の選択エッチング、したがって第1エピタキシャル基板30の作製、
(E)例えば、選択的エッチングによって実施可能である、中間層40Gの残存部分の除去、これによって多層構造の再利用。
20F/40F/20E/40E/20D/40D/20C/40C/20B/40B/20A/40A。
・それぞれの脆弱領域102、103、104、105、106及び107に関し、それぞれ第2、3、4、5及び6の複合支持基板20へ転写するために、それぞれ、次々に薄層20F、20E、20D、20C、20B及び20Aを取り外し、それによって、それぞれ第2、3、4、5及び6エピタキシャル基板30を形成する;
・引き続く取り外しが可能であるように、取り外した後にそれぞれの多層構造を再利用する。
Claims (17)
- 結晶材料から選択された材料で作られた転写層(20)を受けることを目的とする複合支持基板(10)であって、この集合体が、エピタキシャル基板(30)を形成し、その主要表面と平行に対称な長手方向の平面(100)を有し、
・指定された温度Tで第1熱膨張係数を有し、且つ前記対称な長手方向の平面のどちらの側にも横方向に延在し、且つSiCで作られた中央層(1)と、
・少なくとも1対の横方向の層(2,2’; 3,3’)、即ち他方の層に対して1層を有する各対の層であって、
−前記対称な長手方向の平面に関して、対称である前記複合支持基板(10)内の配列、
−前記温度Tで互いに同一である第2熱膨張係数、及び
−互いに同一である厚さ、
である前記各対の層と、
から成り、
前記各対の層は、AlN、SiC、サファイア、Siの結晶又は多結晶材料の1つで作られるように選択され、
前記複合支持基板(10)が、前記温度Tにおける前記転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数を前記温度Tで有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されていることを特徴とする複合支持基板。 - 前記複合支持基板(10)が、複数の温度における前記転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数をそれらの温度で有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されていることを特徴とする請求項1に記載の複合支持基板。
- 前記転写層(20)を支持することを目的とする前記複合支持基板(10)の上部層の材料が、前記転写層(20)の材料の格子定数と同じ格子定数を有するように選択されていることを特徴とする請求項1または2のいずれかに記載の複合支持基板。
- 結晶材料から選択された材料で作られた転写層(20)を受けることを目的とする複合支持基板(10)であって、この集合体が、エピタキシャル基板(30)を形成し、その主要表面と平行に対称な長手方向の平面(100)を有し、
・指定された温度Tで第1熱膨張係数を有し、且つ前記対称な長手方向の平面のどちらの側にも横方向に延在する中央層(1)と、
・少なくとも1対の横方向の層(2,2’; 3,3’)、即ち他方の層に対して1層を有する各対の層であって、
−前記対称な長手方向の平面に関して、対称である前記複合支持基板(10)内の配列、
−前記温度Tで互いに同一である第2熱膨張係数、及び
−互いに同一である厚さ、
である前記各対の層と、
から成り、
前記複合支持基板(10)が、前記温度Tにおける前記転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数を前記温度Tで有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されていることを特徴とする複合支持基板。 - 請求項1ないし4の何れかに記載の複合支持基板(10)上の層の形成方法であって、
・前記複合支持基板とは別の成長基板(50)上に転写されるべき前記転写層(20)を結晶成長することと、
・前記複合支持基板(10)に前記転写層(20)を接着することと、
・前記成長基板(50)を取り外すこと、
を含むことを特徴とする方法。 - 複合支持基板上の層の形成方法であって、更に、前記転写層(20)内に構成部品を作製するステップを含むことを特徴とする請求項5に記載の方法。
- 複合支持基板上の層の形成方法であって、更に、既に転写された前記転写層(20)の上に有効層の結晶成長を含むことを特徴とする請求項5に記載の方法。
- 複合支持基板上の層の形成方法であって、更に、前記有効層内に構成部品を作製するステップを含むことを特徴とする請求項7に記載の方法。
- 複数の各複合支持基板上に複数の層を形成することを有する複数のエピタキシャル基板の形成方法であって、
各複合支持基板が、その主要表面と平行に対称な長手方向の平面(100)を有し、且つ、
・指定された温度Tで第1熱膨張係数を有し、且つ前記対称な長手方向の平面のどちらの側にも横方向に延在する中央層(1)と、
・少なくとも1対の横方向の層(2,2’; 3,3’)、即ち他方の層に対して1層を有する各対の層であって、
−前記対称な長手方向の平面に関して、対称である前記複合支持基板(10)内の配列、
−前記温度Tで互いに同一である第2熱膨張係数、及び
−互いに同一である厚さ、
である前記各対の層と、
から成り、
前記複合支持基板(10)が、前記温度Tにおける転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数を前記温度Tで有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されるものであり、
前記形成方法は、1つの成長基板(50)とこの成長基板上の多層構造とを有するウェーハを用いて実施され、前記多層構造が、複数対の層を含み、各層が
・転写される層(20A、20B、20C、20D、20E、20F、20G)と、
・前記転写される層の下方の中間層(40A、40B、40C、40D、40E、40F、40G)と、
から成り、
その方法が、前記多層構造から層を取り外す幾つかのステップを含み、各取り外しが、
・中間層の中に注入深さの近傍の脆弱な領域を作り出すための、中間層の中への原子種の注入、
・前記転写される層の複合支持基板(10)への接着、
・前記多層構造から前記転写される層を取り外すための、前記脆弱な領域中へのエネルギーの供給、
・取り外された前記転写される層に残る前記中間層のその部分の選択エッチングによる前記エピタキシャル基板(30)の作成、及び、
・転写されるべきもう1つの層が得られるまで前記多層構造から材料の除去
を含むことを特徴とする方法。 - 複数のエピタキシャル基板の形成方法であって、更に、前記多層構造上に新しい転写される層用にエピタキシャル核形成層を含むことを特徴とする請求項9に記載の方法。
- 複数のエピタキシャル基板の形成方法であって、更に、複数の前記転写層上に複数の結晶成長ステップを含み、それによって複数の個々の有効層を形成することを特徴とする請求項9または10に記載の方法。
- 電子、光学及びオプトエレクトロニクス向けを目的とする構造であって、請求項1ないし4の何れかに記載の複合支持基板(10)と、結晶材料から選択された材料で作られた転写層(20)と、を有するエピタキシャル基板(30)を含むことを特徴とする構造。
- 前記転写層(20)がGaNで作られていることを特徴とする請求項12に記載の構造。
- 前記複合支持基板(10)が、3層の支持層であり、
・SiCで作られた中央層(1)と、
・各層がサファイアで作られた対の層(2、2’)と、
を有することを特徴とする請求項13に記載の構造。 - 前記転写層(20)が、電子構成部品を含むことを特徴とする請求項12ないし14の何れかに記載の構造。
- 前記構造が、更に、前記転写層(20)の上に結晶成長によって形成された有効層を含むことを特徴とする請求項12ないし14の何れかに記載の構造。
- 前記有効層が、電子構成部品を含むことを特徴とする請求項16に記載の構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0400175A FR2864970B1 (fr) | 2004-01-09 | 2004-01-09 | Substrat a support a coefficient de dilatation thermique determine |
FR0400175 | 2004-01-09 | ||
PCT/IB2004/003762 WO2005076345A1 (en) | 2004-01-09 | 2004-10-28 | Substrate with determinate thermal expansion coefficient |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007523472A JP2007523472A (ja) | 2007-08-16 |
JP4745249B2 true JP4745249B2 (ja) | 2011-08-10 |
Family
ID=34684904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006548416A Active JP4745249B2 (ja) | 2004-01-09 | 2004-10-28 | 決定可能な熱膨張係数を有する基板 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7887936B2 (ja) |
EP (1) | EP1702357B1 (ja) |
JP (1) | JP4745249B2 (ja) |
KR (1) | KR100855793B1 (ja) |
CN (1) | CN100472749C (ja) |
AT (1) | ATE398833T1 (ja) |
DE (1) | DE602004014533D1 (ja) |
FR (1) | FR2864970B1 (ja) |
WO (1) | WO2005076345A1 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7687372B2 (en) * | 2005-04-08 | 2010-03-30 | Versatilis Llc | System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor |
US7575982B2 (en) * | 2006-04-14 | 2009-08-18 | Applied Materials, Inc. | Stacked-substrate processes for production of nitride semiconductor structures |
MX2010004896A (es) * | 2007-11-02 | 2010-07-29 | Harvard College | Produccion de capas de estado solido independientes mediante procesamiento termico de sustratos con un polimero. |
FR2926674B1 (fr) | 2008-01-21 | 2010-03-26 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable |
DE102009007625A1 (de) | 2008-11-14 | 2010-05-20 | Osram Opto Semiconductors Gmbh | Verbundsubstrat für einen Halbleiterchip |
DE102009000514A1 (de) * | 2009-01-30 | 2010-08-26 | Robert Bosch Gmbh | Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil |
FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
US20110177638A1 (en) * | 2010-01-15 | 2011-07-21 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with curvature control layer |
DE102010046215B4 (de) | 2010-09-21 | 2019-01-03 | Infineon Technologies Austria Ag | Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers. |
JP5938871B2 (ja) | 2010-11-15 | 2016-06-22 | 住友電気工業株式会社 | GaN系膜の製造方法 |
US8697564B2 (en) | 2010-11-16 | 2014-04-15 | Sumitomo Electric Industries, Ltd. | Method of manufacturing GaN-based film |
US9184228B2 (en) | 2011-03-07 | 2015-11-10 | Sumitomo Electric Industries, Ltd. | Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer |
CN102304760A (zh) * | 2011-08-12 | 2012-01-04 | 青岛铝镓光电半导体有限公司 | 复合衬底及其制造方法、异质外延制备单晶厚膜的方法 |
WO2013051163A1 (ja) | 2011-10-07 | 2013-04-11 | 住友電気工業株式会社 | GaN系膜の製造方法およびそれに用いられる複合基板 |
CN102560676B (zh) * | 2012-01-18 | 2014-08-06 | 山东大学 | 一种使用减薄键合结构进行GaN单晶生长的方法 |
US20140048824A1 (en) | 2012-08-15 | 2014-02-20 | Epistar Corporation | Light-emitting device |
US9356070B2 (en) | 2012-08-15 | 2016-05-31 | Epistar Corporation | Light-emitting device |
WO2014057748A1 (ja) * | 2012-10-12 | 2014-04-17 | 住友電気工業株式会社 | Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法 |
CN108447855B (zh) * | 2012-11-12 | 2020-11-24 | 晶元光电股份有限公司 | 半导体光电元件的制作方法 |
US9691680B2 (en) | 2014-04-10 | 2017-06-27 | Sensor Electronic Technology, Inc. | Structured substrate |
CN105895672A (zh) * | 2015-01-26 | 2016-08-24 | 东莞市中镓半导体科技有限公司 | 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底 |
JP6735588B2 (ja) * | 2016-03-30 | 2020-08-05 | 株式会社サイオクス | 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法 |
US10790296B1 (en) | 2019-05-21 | 2020-09-29 | Sandisk Technologies Llc | Distortion-compensated wafer bonding method and apparatus using a temperature-controlled backside thermal expansion layer |
WO2021242658A1 (en) * | 2020-05-29 | 2021-12-02 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Transferring large-area group iii-nitride semiconductor material and devices to arbitrary substrates |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01144620A (ja) * | 1987-12-01 | 1989-06-06 | Fujitsu Ltd | 半導体成長装置 |
JPH0344912A (ja) * | 1989-07-12 | 1991-02-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH0472608A (ja) * | 1990-05-18 | 1992-03-06 | Toshiba Corp | 化合物半導体ウェハの製造方法および製造装置 |
JP2003068592A (ja) * | 2001-08-22 | 2003-03-07 | Toshiba Corp | エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板 |
JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5512375A (en) * | 1993-10-14 | 1996-04-30 | Intevac, Inc. | Pseudomorphic substrates |
EP0849788B1 (en) * | 1996-12-18 | 2004-03-10 | Canon Kabushiki Kaisha | Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer |
JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20010042503A1 (en) | 1999-02-10 | 2001-11-22 | Lo Yu-Hwa | Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates |
FR2789518B1 (fr) * | 1999-02-10 | 2003-06-20 | Commissariat Energie Atomique | Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure |
JP3809464B2 (ja) * | 1999-12-14 | 2006-08-16 | 独立行政法人理化学研究所 | 半導体層の形成方法 |
US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US6497763B2 (en) * | 2001-01-19 | 2002-12-24 | The United States Of America As Represented By The Secretary Of The Navy | Electronic device with composite substrate |
US7052979B2 (en) * | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
US20020195602A1 (en) * | 2001-06-21 | 2002-12-26 | Motorola, Inc. | Structure and method for fabricating double-sided semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same |
US7198671B2 (en) * | 2001-07-11 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Layered substrates for epitaxial processing, and device |
US20030017626A1 (en) * | 2001-07-23 | 2003-01-23 | Motorola Inc. | Method and apparatus for controlling propagation of dislocations in semiconductor structures and devices |
US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
-
2004
- 2004-01-09 FR FR0400175A patent/FR2864970B1/fr not_active Expired - Fee Related
- 2004-10-28 JP JP2006548416A patent/JP4745249B2/ja active Active
- 2004-10-28 WO PCT/IB2004/003762 patent/WO2005076345A1/en active IP Right Grant
- 2004-10-28 KR KR1020067013398A patent/KR100855793B1/ko active IP Right Grant
- 2004-10-28 EP EP04791788A patent/EP1702357B1/en active Active
- 2004-10-28 AT AT04791788T patent/ATE398833T1/de not_active IP Right Cessation
- 2004-10-28 DE DE602004014533T patent/DE602004014533D1/de active Active
- 2004-10-28 CN CNB2004800402057A patent/CN100472749C/zh active Active
-
2006
- 2006-06-21 US US11/472,663 patent/US7887936B2/en active Active
-
2011
- 2011-01-03 US US12/983,543 patent/US20110094668A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01144620A (ja) * | 1987-12-01 | 1989-06-06 | Fujitsu Ltd | 半導体成長装置 |
JPH0344912A (ja) * | 1989-07-12 | 1991-02-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH0472608A (ja) * | 1990-05-18 | 1992-03-06 | Toshiba Corp | 化合物半導体ウェハの製造方法および製造装置 |
JP2003068592A (ja) * | 2001-08-22 | 2003-03-07 | Toshiba Corp | エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板 |
JP2003224042A (ja) * | 2001-12-21 | 2003-08-08 | Soi Tec Silicon On Insulator Technologies | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
ATE398833T1 (de) | 2008-07-15 |
WO2005076345A1 (en) | 2005-08-18 |
EP1702357B1 (en) | 2008-06-18 |
US20110094668A1 (en) | 2011-04-28 |
FR2864970B1 (fr) | 2006-03-03 |
CN100472749C (zh) | 2009-03-25 |
JP2007523472A (ja) | 2007-08-16 |
KR100855793B1 (ko) | 2008-09-01 |
DE602004014533D1 (de) | 2008-07-31 |
EP1702357A1 (en) | 2006-09-20 |
CN1902747A (zh) | 2007-01-24 |
US7887936B2 (en) | 2011-02-15 |
FR2864970A1 (fr) | 2005-07-15 |
KR20060113983A (ko) | 2006-11-03 |
US20060240644A1 (en) | 2006-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4745249B2 (ja) | 決定可能な熱膨張係数を有する基板 | |
JP5031365B2 (ja) | エピタキシャル成長層の形成方法 | |
JP5031364B2 (ja) | エピタキシャル成長層の形成方法 | |
JP4388741B2 (ja) | 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法 | |
KR101007273B1 (ko) | 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법 | |
JP2005515150A (ja) | 単結晶半導体材料製自立基板の製造方法 | |
CN101925995B (zh) | 在复合结构上制造外延生长层的方法 | |
CN104718599B (zh) | 具有改善的单晶材料使用效率的伪衬底 | |
KR20080078679A (ko) | 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판 | |
KR100787261B1 (ko) | 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법 | |
JP2010272781A (ja) | 半導体積層構造体の製造方法 | |
US7605055B2 (en) | Wafer with diamond layer | |
US9224904B1 (en) | Composite substrates of silicon and ceramic | |
KR102523183B1 (ko) | 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법 | |
KR101236213B1 (ko) | 질화갈륨 기판을 형성하기 위한 프로세스 | |
JP5722038B2 (ja) | 基板とその一方の面上に堆積させた層とを含む構造体の製造方法 | |
JP5053252B2 (ja) | 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法 | |
US9466758B2 (en) | Composite substrates of silicon and ceramic | |
JP2007208189A (ja) | 半導体基板及びその製造方法 | |
JP2005539392A (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110511 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4745249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |