JP4745249B2 - 決定可能な熱膨張係数を有する基板 - Google Patents

決定可能な熱膨張係数を有する基板 Download PDF

Info

Publication number
JP4745249B2
JP4745249B2 JP2006548416A JP2006548416A JP4745249B2 JP 4745249 B2 JP4745249 B2 JP 4745249B2 JP 2006548416 A JP2006548416 A JP 2006548416A JP 2006548416 A JP2006548416 A JP 2006548416A JP 4745249 B2 JP4745249 B2 JP 4745249B2
Authority
JP
Japan
Prior art keywords
layer
composite support
support substrate
substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006548416A
Other languages
English (en)
Other versions
JP2007523472A (ja
Inventor
イブ‐マチュー、ル、バイヤン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007523472A publication Critical patent/JP2007523472A/ja
Application granted granted Critical
Publication of JP4745249B2 publication Critical patent/JP4745249B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、半導体材料から選択された材料で作られた有効層(useful layer)のエピタキシャル用基板に関する。
基板は、基板が支持する有効層に密接に結び付けられ、したがって基板は、とりわけ様々な態様から有効層の構造に顕著な影響を与える。
第1の態様によれば、成長させる有効層と基板界面の近傍のエピタキシャル基板の結晶構造、更に特に、その基板が、その近傍で持つ結晶の特性と格子定数とが、有効層の結晶構造に強く影響することがある。
この態様は、有効層の格子定数が基板の格子定数に重ね合わされる間、特に基板上に有効層をエピタキシャルする間に用いられる。
したがって、成長させる薄層中に過剰の欠陥を発生させないために、エピタキシャル基板は、少なくともその表面上に、有効層の構成材料の格子定数と近い格子定数を持たなければならない。
第2の態様によれば、エピタキシャル基板の構成材料は、使用温度で有効層の熱膨張係数と余り異なる熱膨張係数を有してはならない。
用語「使用温度(working temperatures)」は、基板/有効層集合体が、特に、環境温度、有効層形成温度及び他の熱処理温度を含む、関係する工業プロセスの間にさらされる温度を意味するものと理解される。
基板と有効層の間の膨張係数に余り大きな差があると、前記有効層の構造的品質を劣化させやすい高い内部歪(引張り又は圧縮の)を有効層中に誘起する。
したがって、エピタキシャル基板の構成材料は、その基板が、使用温度で、成長させる有効層の材料の熱膨張係数に近い全体的熱膨張係数を有するように選択されなければならない。(結晶と熱膨張の)これらの特性は分離され得ないし、また共には、目的とする適用分野に合致しないことがある。
したがって、成長させる有効層の材料選択は、ほとんど、バルク基板の構成材料の中の可能な選択に制限される。
更に、作製される構成部品の適用分野は、構成部品が作製されている有効層の材料と構造とに強く依存する性能によって、更に制限される。
したがって、これは、例えばIII−V族合金の分野できわめて望ましい、所与の禁制帯幅と所与の格子定数とを得る目的で、有効層用に所与の材料と所与の構造とが、選択されてもよい。
適切な基板を選択する問題の解決策は、複合エピタキシャル基板の作製、即ち、形成される有効層との界面を所望の格子定数に一致させること及び/又は塑性欠陥を制限することを可能にする結晶学的構造を形成する幾つかの層の組合せを含む。
したがって、多層構造は、一連の幾つかの層を含む変成又は緩衝構造として考え出され使用されている。
しかし、熱処理の間に、そのような複合基板の様々な層が、前記使用温度で、異なる熱膨張係数を有する場合、それらの層は別々に膨張し、その上に形成されることのある層内に膨張歪を誘起することがある(また、したがって曲げられることになる基板の全体的な変形によって、おそらく歪緩和を誘起することもある)。
したがって、生ずる主たる難しさは、成長させる有効なエピ層を有して、材料の広範な選択を可能とする構造を含むエピタキシャル基板を見出すことであり、以下のものがある:
・成長させる有効エピ層の材料と一致する適切な格子定数、及び
・前記使用温度で形成される有効層の材料の熱膨張係数に近い熱膨張係数。
それは特に、例えば、オプトエレクトニクスの適用分野用にIII−V族材料で作られた構成要素を作製するのが望ましい場合に、光起電力効果の水準が、III−V族材料のバンド構造によって制御されるこの種の基板を取得するのに必要になる。
一般に、従来技術では、既知の基板は、しばしば、ひとまとめにした少なくとも2つの前述の基準に合わせなければならない。
したがって、一定の材料と構造的特性の、基板表面上に成長させるべき薄層を達成するのに適したエピタキシャル基板用の可能な選択範囲は、制限され又はある場合には、存在しないことさえある。
第1の態様によれば、本発明の目的は、結晶材料から選択された材料で作られた転写層(transferred layer)を受けることを目的とする複合支持基板であって、その集合体は、エピタキシャル基板を形成し、主要表面と平行に対称な長手方向の平面を有し、且つ以下のものから成り:
・指定された温度Tで第1熱膨張係数を有し、且つ対称平面のどちらの側にも横方向に延在する中央第1層と、
・少なくとも1対の横方向の層、即ち他方の層に対して1層を有する各対の層であって、
− 対称平面に関して、ほぼ対称である複合支持基板内の配列、
− 温度Tで互いにほぼ同一である第2熱膨張係数、及び、
− 互いにほぼ同一である厚さ、
である各対の層と、
且つ、複合支持基板が、温度Tにおける転写層の材料の熱膨張係数に近い全体的熱膨張係数(overall thermal expansion coefficient)を温度Tで有するように、複合支持基板の層を構成する材料が、選択されていることを特徴とする複合支持基板を提案することによって状況を改善することである。
複合支持基板の他の特徴は以下である:
− 複合支持基板が、幾つかの温度における転写層の材料の熱膨張係数に近い全体的熱膨張係数をそれらの温度において有するように、複合支持基板の層を構成する材料が、選択されている、
− 転写層を支持することを目的とする複合支持基板の上部層の材料が、転写層の材料の格子定数に近い格子定数を有するように選択されている、及び
− 複合支持基板が、SiCで作られた中央層と、以下、AlN、SiC、サファイア、Siの結晶又は多結晶材料の1つで作られるように選択された対の各層とを含む。
第2の態様によれば、本発明の目的は、この複合支持基板上に層を形成する方法を提案することであって、以下を有することを特徴とする:
・複合支持基板とは別の成長基板上に層を結晶成長することと、
・複合支持基板に層を接着することと、
・成長基板を取り外すこと。
複合支持基板上に層を形成する方法の他の特徴は、即ち:
− その方法は、更に、層内に構成部品を作製するステップを含む、
− その方法は、更に、既に転写された層の上に有効層の結晶成長を含む、及び
− その方法は、更に、有効層内に構成部品を作製するステップを含む。
第3の態様によれば、本発明の目的は、複数の前記複合支持基板の上に複数の層を形成することを有する複数のエピタキシャル基板の形成方法を提案することであり、その工程が、1つの成長基板とこの成長基板上の多層構造とを有するウェーハを用いて実施され、多層構造が、複数対の層を備え、それぞれが以下から成り:
・転写される層(layer to be transferred)と、
・転写される層の下方の中間層と、
且つ、その方法が、多層構造から層を取り外す幾つかのステップを含み、各取り外し(removal)が、以下のステップを有する:
・中間層の中に注入深さの近傍の脆弱な領域を作り出すための、中間層の中への原子種の注入、
・転写される層の複合支持基板への接着、
・多層構造から転写される層を取り外すために脆弱な領域中へのエネルギーの供給、
・取り外された転写される層に残る中間層のその部分の選択エッチング、したがってエピタキシャル基板の作製、及び、
・転写されるべきもう1つの層が得られるまで多層構造から材料の除去(removal)、
ことを特徴とする。
複数のエピタキシャル基板を形成する方法の他の特徴は、以下である:
− その方法は、更に、多層−取り外し構造上に新しい転写される層用にエピタキシャル核形成層(epitaxial nucleation layer)を含む、及び、
− その方法は、更に、複数の転写層上に複数の結晶成長ステップを含み、それによって複数の個々の有効層を形成する。
第4の態様によれば、本発明の目的は、電子、光学、又はオプトエレクトロニクス向けを目的とする構造を提案することであって、その構造が、複合支持基板と、結晶材料から選択された材料で作られた転写層と、を有するエピタキシャル基板を含むことを特徴とする。
構造の他の特徴は、以下である:
− 転写層がGaNで作られている、
− 複合支持基板が、3層の支持層であり、且つ以下を有する、
・SiCで作られた中央層と、
・各層がサファイアで作られた対の層と、
− 転写層が、電子構成部品を含む、
− 構造は、更に、転写層の上に結晶成長によって形成された有効層を含む、及び
− 有効層は、電子構成部品を含む。
非限定的な例として与えられ本発明を実施する好ましい方法についての以下の詳細な説明を添付の図面を参照して読めば、本発明の他の態様、目的及び利点が、いっそう明らかになるであろう。
本発明の第1の目的は、そこに転写され、複合支持基板が使用温度で支持する、結晶層(即ち、その中、又はその上に電子、光学又はオプトエレクトロニクス構成部品が作製されることになる)の熱膨張係数と近い適切な熱膨張係数を有する複合支持基板(即ち、複数層を含む基板)を作製することである。
本発明の第2の主要な目的は、そこに転写された層を支持する、複合支持基板を有するエピタキシャル基板を作製することであり、この転写層は、有効層に対する結晶成長の支えとなる。
本発明の第3の主要な目的は、エピタキシャル基板を構成する種々の材料の選択に関して、従来技術で有するより多い自由度を得ることができ、一方、従来技術で考慮されなければならなかったかなりのそりが現われる危険を伴う制限を大幅に低減し或いは取り除くことさえする。
これは、より広い範囲の材料から基板の構成材料を選択することを可能にし、その選択は基本的に以下の基準に基づく:
・表面格子定数と、
・基板の全体的熱膨張係数とであり、
表面上に所望の結晶学的(crystallographic)及び熱膨張特性を有する有効層を形成するためにある。
本発明の第4の目的は、熱膨張の問題と別に格子定数の選択問題を考慮することを想定可能にする基板の材料と構造とを決定する方法を提案することであり、それが、更に、この基板上に形成される有効層用に望ましいそれらの特性に近い特性を有する基板を作製する幾つかの可能な方法を増やすことを可能にする。
第5の目的は、本発明に従ってエピタキシャル基板の表面上に、高い品質の結晶構造を有し、抑制された弾性歪を有する特に薄い有効層を形成することである。
図4に示されているように、本発明によるエピタキシャル基板30は、ウェーハ形状、即ち実質的に平面である表面を有する。
本発明によるエピタキシャル基板30は、以下を有する:
− その主要表面と平行に対称な長手方向の平面を有する複合支持基板10、及び
− 複合支持基板10上の転写層20。
本発明による複合支持基板10は、幾つかの層からなる。
複合支持基板10の種々の構成層は、それぞれ、一般に1μm〜1000μm程度の厚さ、典型的には、100μm程度の厚さを有する。
図1は、エピタキシャル基板と形成された有効層との間の熱膨張の差の問題及び、従来技術の基板で時々遭遇するそりの問題も解決する本発明による複合支持基板10を示す。
この複合支持基板10は、対称な長手方向の幾何学平面100を有する。
複合支持基板10は、以下から成る:
・指定された温度Tで第1の熱膨張係数を有し、対称平面100周辺にほぼ対称に延在する中央第1層と、
・各対の一層が同じ対の他方の層に向き合う、1対の横方向の層2と2’であって、
− 対称平面に関してほぼ対称である複合支持基板内の配列、
− 温度Tで、ほぼ同一の第2熱膨張係数と、
− 実質的に同一の厚さ、
である1対の横方向の層2と2’と。
この複合支持基板10は、その下と同様に平面100の上に多数の層があり、且つ任意の1対の層が、互いに向き合うほぼ同じ厚さを有するので、同じ対称平面100に対する層の構成に関して、対称性を示す。
層2が、層2’とほぼ同じ熱膨張係数を有することを考えると、平面100に対して層を形成する材料の温度Tで、熱膨張の複合支持基板10内の分布でも対称性がある。
したがって、層2’が、層1と層2との間にある熱膨張の非対称を「補償する(compensates for)」と考えると、層の間の熱膨張の差に関連する歪が、複合支持基板10のたわみによって部分的に緩和されないことがあり、それによってそりを形成する。
複合支持基板10の特別の一構成では、層2’は、層1と層2との間にある熱膨張の非対称を完全には補償せず、それによって、層が転写された場合、複合支持基板10/転写される層の集合体が、ゼロに向かうそりを有することになるように、そこに転写された層のほぼ逆のそりに相当するわずかなそりを複合支持基板10内に形成する。
全ての場合に、剪断応力は、層2’/層1界面、及び層1/層2界面(それらは、図2に矢印によって示されている)に引き起こされる。
上部層2の構造的品質を維持するために、隣接層の間の膨張の差は余り大きなものであってはならない、そうでないと層1、2及び2’内の界面の歪の幾らかが、塑性欠陥を生起させることによって緩和することがある。
しかし、これらの層1、2及び2’(及び特に、転写層を受けることを目的とする層2)は、それぞれ一般に、数μm又は数10μm程度の厚さ、すなわち、中央層1との界面の所にこれらの欠陥を閉じ込めることのできる厚さを有する。
図3は、温度Tで、複合支持基板10の厚さにわたる(y軸上にプロットされた)内部応力分布(x軸上にプロットされ、σによって示された)の一例のグラフを示す。
中央の層1内、上部層2内、及び下部層2’内の応力は、グラフ中にそれぞれ、領域A1、A2、A2’によって示されている。
層内に発生する内部応力は、この層を形成する材料の自由膨張歪に相当し、これらの応力は、隣接層の異なる膨張から引き出される。
次いで、図4は、以下を示す:
・Aは、A2’とほぼ同一である;
・Aは、2つのほぼ同一領域、即ち対称平面100のいずれかの側の各領域内に分布する。
したがって、このグラフは層構成において対称である複合支持基板10内で対称平面100に対して対称的に分布する応力を示している。
本発明による複合支持基板10のそのような構造と共に、膨張に差がある問題が「補償された膨張(compensated expansion)」の解決策によって解決されるので、複合支持基板を構成するいろいろな材料の間に存在するいろいろな膨張が厳密に考慮されなければならない従来技術の複合支持基板10と比較して、低いそりを有する複合支持基板10を構成する選択可能な材料が、増やされる。
図2は、本発明による、熱膨張係数αl(T)を有する中央主要層1、それぞれ熱膨張係数α(T)、α(T)を各対が有する2対の層2−2’、3−3’の5層で構成された複合支持基板10を示し、その全集合体が、1つの構造と対称平面100に対してほぼ対称な層構成を有する。
図1を参照して説明された3層複合支持基板10と同じように、この5層複合支持基板10は、対称平面100に対して対称な熱膨張を示す。
したがって、この複合支持基板10は、転写される層に合致する、本発明によるただ僅かにそる膨張係数を有する。
同様に、5つを超える層からなり、対称平面100に対してこの対称な熱膨張を示す複合支持基板10は、本発明による複合支持基板である。
本発明による複合支持基板10の特別の構成によって、そりの問題は解決されるので、材料の選択は、本質的に、複合支持基板10の表面の格子定数の基準と、全体的熱膨張係数の基準とに基づいてなされることになる。
「全体的熱膨張係数(overall thermal expansion coefficient)」の表現は、本明細書では、複合支持基板10が、単一の材料から形成されていた場合に有するであろう熱膨張係数を意味するものと理解される。
以下に提示される方法は、好ましいものであるが、複合支持基板10を構成する材料と、層の構成とを選択する本発明による方法を制限するものでない。
この方法は、2つの段階に別けられる、即ち:
(a)上部層は転写される層に隣接することを目的とするので、転写される層の材料に充分近い主に格子定数に基づき、複合支持基板10の上部層を形成し得る材料リストの選択及び;
(b)ステップ(a)の複合支持基板10の上部層の各構成材料に対して、複合支持基板10が、最終的には、転写される層の構成材料の膨張に近い全体の膨張を使用温度で有することになるように、複合支持基板10の他の層を形成し得る材料リストの選択。
複合支持基板10の材料と構造を決定するこの方法は、熱膨張の問題と別に格子定数の選択の問題を考慮することを可能にし、それによって、更に、この複合支持基板上に転写される層と、したがって、転写層の上にエピタキシャルによって形成される最終的な有効層とに要求される特性に近い特性を有する、複合支持基板を作製可能な方法を増やすことが可能になる。
有利なことには、複合支持基板10の層の構成材料は、結晶材料である。
次に、結晶材料の膨張は、通常、第1近似(first approximation)で、温度と共に直線的に変化する。
したがって、複合支持基板10の各構成結晶層の熱膨張係数は、温度の変化に対してほぼ一定のままである。
所与の温度で、複合支持基板10の面積膨張に相当する複合支持基板10の全体的熱膨張係数α(又は複合支持基板10の表面が円対称性である場合に直線的膨張)は、線形形式の式(linear formula of the type):
α=f(α,α,...,α)、
によって、複合支持基板10の構成層の数Nに対して計算される。
この式は、複合支持基板10の構成層の厚さも考慮している。
したがって、やはり複合支持基板10の全体的熱膨張係数αは、温度の変化に対してほぼ不変である。
図6は、nmで表わされた格子定数がx軸上に、10−6−1で表わされた熱膨張係数がy軸上にプロットされているグラフを示す。
グラフ内にある結晶材料が、その中で円形の点で示され:
・白丸によって、立方晶構造の材料;
・黒丸によって、六方晶構造の材料で示される。
したがって、例えば、立方晶のGaN(GaN(c)によって示されている)で作られた転写される層を形成することが望まれる場合、複合支持基板10の上部層は、前記方法の段階(a)に従って、サフィア又はMgO製が選択されることになる。
前記方法の段階(b)では、複合支持基板10の構成材料の熱膨張係数の和の平均で、複合支持基板の全体的熱膨張係数を概算することによって、それぞれ6H−SiCとサファイアの熱膨張係数の平均値が概ねGaNの熱膨張係数を与えると考えられてよい。
したがって、サファイア/6H−SiCサファイア構造は、特に、この複合支持基板10上に立方晶GaN層を形成するのに適した複合支持基板10を構成し、それは、以下の特性を有するからである:
・少ないそり、
・表面格子定数が、GaN層の格子定数に近い、
・使用温度で全体的熱膨張係数が、GaNの熱膨張係数に近い。
更に、特にサファイアとSiCの高い強靭さが、強靭さの劣る材料で作られた複合支持基板10と比べて複合支持基板10の厚さを低減可能にする。
したがって、複合支持基板10と転写層20とを含むある一定の所望の最終構造に対して、前記方法のうちの段階(a)を考慮する必要がないことがある。
これは、特に、絶縁材料層が転写層と複合支持基板10を分離するSeOI(セミコンダクタ・オン・インシュレータ(Semiconductor On Insulator))構造の場合である。
本発明による複合支持基板10の作製は、2つのステップで有利に実施される。
複合支持基板10の作製の第1ステップは、この作製のための基体要素として働くことになるウェーハを提供することにあり、このウェーハは、バルク材料で作られたものから有利に選択される。
そのウェーハは、例えば、複合支持基板10の前記第1層を構成する。
複合支持基板10作製の第2ステップは、(結晶材料、非晶質材料などの)堆積によって、セラミック製造技術によって、焼結によって、など、第1ステップで提供された第1層から始めて、他の層を形成することにある。
この層形成は、複合支持基板10の既に形成された層の1つの表面上の(バルク又は多層材料から作られた)ドナー基板から形成されている層の転写操作を有利に含み、この操作は、2つの連続ステップで行われる:
・複合支持基板10の既に形成された層にドナー基板を接着する、
・前記ドナー基板の部分の除去、したがって、残った部分が転写された層を構成する。
前記接着、引き続く、複合支持基板10の既に形成された層とドナー基板の密着は、接着されるべき2つの層の間のウェーハ接着(分子付着)によって、有利に成し遂げられる。
この接着技術は、変形例と共に例えば、Q.Y.Tong(トン)及びU.Gosele(ゲーセレ)著の文献、名称「Semiconductor Wafer Bonding」(Science and Technology、Interscience Technology)、出版社Wiley&Sonsに記載されている。
必要ならば、接着は、それぞれの接着されるべき表面の適切な前処理及び/又は熱エネルギーの注入が付け加えられる。
したがって、例えば、接着の間に形成される結合を強化する熱処理が、実施される。
接着は、一緒に接着させる2つの基板の間に挿入される接着層によって強化されてもよい。
この接着層は、一緒に接着させる2つの面の少なくとも1つに適用される。
シリコン酸化膜(シリカ又はSiOとも呼ばれる)は、そのような接着層を作製するのに選択されてよい材料であり、酸化膜堆積、又は熱酸化、又はどれか他の技術によって接着層を作製可能である。
表面仕上げステップが、例えば、前述の技術の1つによって接着の前及び/又は後に実施されてよい。
前記材料の除去は、好ましくは、以下の技術、化学エッチング及び/又は化学機械エッチング、研磨、ラッピングの1つを別個に又は組み合わせて用いる。
例えば、随意に、「エッチ・バック(etch-back)」プロセスを用いて、除去される材料に選択エッチング操作を実施することも可能である。
この技法は、「背後から(from the rear)」つまり、転写された層を最後に保護するために、転写された層のための成長基板の自由面からこれらの材料をエッチングすることにある。
除去される材料に適したエッチング溶液を用いるウェット・エッチング操作が、実施されてよい。
材料を除去するために、やはり、プラズマ・エッチング又はスパッタ・エッチングなどのドライ・エッチング操作が実施されてよい。
エッチング操作(又は複数の操作)は、ただ、化学的、又は電気化学的、又は光電気化学的(photoerectorchemical)だけであってもよい。
エッチング操作(又は複数の操作)は、ラッピング、研磨、機械的エッチング又は原子種のスパッタリングなど機械的処理が、先行され又は引き継がれてよい。
エッチング操作(又は複数の操作)は、随意にCMP工程中に機械的研磨材作用を組み合わされた研磨などの、機械的研磨が付け加えられてよい。
したがって、除去することが望まれるウェーハ10のその部分が、全て単一の化学的技法によって又は化学的機械的技法によって除去されてよい。
この技法は、特に転写された層の表面の品質と厚さの均一性とを、最初のうちにそれらに近く維持することを可能にする。
これらの技法は、本明細書で、例として提案されたものであって、決していかなる限定も成すものでなく、本発明は、本発明による工程に応じて材料を除去できるあらゆる種類の技法にまで及ぶ。
選択されたいかなる材料除去技法も、複合支持基板の表面仕上げのステップが、例えば、既に説明された技法の1つによって有利に実施されてよい。
したがって、複合支持基板10は、複合支持基板10の様々な層がこれらの技法の1つを用いて形成された後に、作製される。
エピタキシャル基板30を作製する第1の方法(例えば、図4に示されている)は、複合支持基板10の上に、例えばCVDエピタキシャル又はMBEによって、転写される層20の結晶成長を含む。この第1の方法は、複合支持基板10が、少なくとも結晶材料で作られた上面を有することを意味する。
このエピタキシャルは、随意に核形成層(nucleation layer)の形成が先行されてよい。
したがって、図4を参照すると、転写される立方晶GaN層20が、サファイア層2’/6H−SiC層1/サファイア層2構造からなる複合支持基板10の上にエピタキシャル成長される。
エピタキシャル基板30を作製する第2の方法は、以下のステップを含む:
・複合支持基板10とは別に成長基板上に転写される層20の結晶成長;
・転写される層20に複合支持基板10を接着;
・ここで成長基板およびことによると転写される層20の一部である材料の除去、即ち除去されるべき材料の除去。
前もって、接着は、接着層付きで、又は接着層なしで実施されてよい。
材料の除去は、以下の3つの技法の1つを用いて実施されてよい:
第1の材料除去技法は、以下を含む:
・転写される層のために、陽極酸化処理(anodization)により少なくとも多孔質層の形成によって、原子種の注入によって、又は、例えば、欧州特許第0849788A2号に説明されている任意の多孔質化技法(porosification technique)によって成長基板内に脆弱界面の形成、
・脆弱層の所で、転写される層を剥離するために、機械的処理又は他のエネルギー注入など、脆弱層中にエネルギーの供給。
転写される層の成長基板内に脆弱層を形成するために、多孔質層が、単一の結晶材料のウェーハ上に有利に形成され、そして、次に、非多孔質結晶材料の層が、多孔質層上に生成され、前記非多孔質材料は、ウェーハの格子定数とほぼ同じ格子定数を有し、したがって、前記成長基板は、多孔質層と非多孔質Si層のウェーハから成る。
Smart−Cut(登録商標)と呼ばれる第2の材料除去技法が、本明細書でも使用されてよく、この技法は、以下のステップを含む:
・接着前に、転写される層又はその成長基板中に、注入深さに近接した深さの所に脆弱な領域を形成する原子種(水素又はヘリウム・イオンなど)の注入;
・次いで、接着後、脆弱な領域中で転写される層を剥離するために、脆弱な領域の中に温度及び/又は機械的処理或いは他のエネルギーの注入などのエネルギーの注入。
有利には、脆弱な領域は、更にそこを脆弱化するために注入の間又は注入後、熱処理にかけられる。
この非限定的材料除去技法は、転写される層用の成長基板の実質部分を、素早く、一括して除去することを可能にする。
その技法は、この成長基板から取り外された部分を、例えば、本発明による一工程など、他の工程に再利用できる可能性もある。
既知のSmart−Cut(登録商標)技法は、例えば、ウェーハ還元技法(wafer reduction technique)を扱った幾つかの著作物中、例えば、Jean−Pierre Colinge(ジーン・ピエール コリンゲ)著の「Silicon−On−Insulator Technology:Materials to VLSI」2nd edition、出版社、Kluwer Academic Publishers、p.50〜p.51に説明されている。
利用可能である第3の材料除去技法は、「背後から(from the rear)」の化学又は化学機械エッチングである。
本発明による好ましい材料除去技法は、残存成長基板の材料と転写される層20の間の選択エッチングに引き継がれる、これらの3種類の材料除去の1つの使用を含み、したがって、転写される層20上の残存材料の除去を可能にする。
選択化学エッチングは、エッチングされる材料に適したエッチング溶液を利用するウェット・エッチングによって実施されてよい。
選択的化学エッチングは、プラズマ・エッチング又はスパッタ・エッチングなどのドライ・エッチングによって実施されてよい。
エッチングは、ただ、化学的、又は電気化学的、又は光電気化学的だけであってもよい。
この状況では、転写される層20が、3つの技法の1つを用いる材料除去後の成長基板の残存部分のエッチングに対する停止層を構成する。
一般に、層Aに関する、層Bのエッチング選択性は、その比によって与えられる選択比によって定量化される、即ち:
Figure 0004745249
したがって、化学エッチング液は、層Aが転写される層で層Bが成長基板の残存部分である場合に、この比が最大になるように選択されなければならない。
したがって、転写される層20は、これらの化学エッチング液によって、ほとんどエッチングされないか、全くエッチングされない。
本発明による、このような好ましい技法の実施によって、特に、成長基板上に薄層を成長する間に得られた初期構造と同様の構造を有して、複合支持基板10上に薄層を形成することが可能である。
このような好ましい技法の実施によって、複合支持基板10上に、薄いので複合支持基板10の僅かな変形に追随するようにして、実質的に弾性的構造を有する層20を形成することが可能である。
したがって、厚さが10nmの層が、形成されてよい。
後者の場合には、特に少ししかそりのない本発明による複合支持基板10が、とても有利である。
図5は、成長基板30上にエピタキシャル成長させた多層構造I内の薄層20A、20B、20C、20D、20E、20F及び20Gの多層除去(multi-removal)による複数のエピタキシャル基板30の作製工程(例えば図4に示されているような)を示しており、したがって、本発明に従って複合支持基板10の上にそれらをそれぞれ転写する。
多層構造Iは、中間層40A、40B、40C、40D、40E、40F及び40Gとそれぞれ交互に置き換わる薄層20A、20B、20C、20D、20E、20F及び20Gと含み、その全集合体が、有利に、層毎に成長基板50を始めとしてCVD又はMBEなどの成長技法を用いてエピタキシャル成長されている。
本発明による好ましい多層除去工程は、以下の操作を含むステップを包含する:
(A)中間層40G中に注入深さの近傍に脆弱領域101を生成するように、中間層40G中に原子種の注入、
(B)本発明による複合支持基板10への層20Gの接着、
(C)転写される層20Gを剥離するために脆弱領域101中で、且つ脆弱領域101と転写される層20Gの間に位置する中間層40Gのその部分へのエネルギーを注入、したがって転写される層20Gの取り外し、
(D)剥離され転写された層20Gの上の中間層40G残存部分の選択エッチング、したがって第1エピタキシャル基板30の作製、
(E)例えば、選択的エッチングによって実施可能である、中間層40Gの残存部分の除去、これによって多層構造の再利用。
したがって、多層構造I’は、最終的に以下の層からなる:
20F/40F/20E/40E/20D/40D/20C/40C/20B/40B/20A/40A。
したがって、実質的に上述のステップと同一のステップが、以下の目的のために実施されてよい:
・それぞれの脆弱領域102、103、104、105、106及び107に関し、それぞれ第2、3、4、5及び6の複合支持基板20へ転写するために、それぞれ、次々に薄層20F、20E、20D、20C、20B及び20Aを取り外し、それによって、それぞれ第2、3、4、5及び6エピタキシャル基板30を形成する;
・引き続く取り外しが可能であるように、取り外した後にそれぞれの多層構造を再利用する。
この多層構造Iは、転写される層20の形成が、変成層を含む成長基板50などの作製するのが複雑である成長基板50を必要とする場合、特に有利に用いられる。
好ましい多層除去工程と共に、そのような成長基板50が、複数の除去操作に用いられる。
したがって、このことは、特に、経済的コストに関して、そのような成長基板50が代用する工程を有利にする。
更にいっそう有利な構成では、この成長基板40が、多層構造Iの下部層の選択化学エッチングに対し停止層によって保護され、このことが、多層構造Iが種々の除去及び再生操作によって完全に使い果たされると、適切な選択エッチング操作によって成長基板40の表面を平滑化し、また他の多層除去操作用にもう1つの多層構造Iの形成をできるだけ繰返すことを可能にさせる。
随意に、転写される層20内に、或いは転写されている層の前、又は後に、電子又はオプトエレクトロニクス構成部品が作製されてよい。
随意に、有効層(示されていない)の結晶成長が、エピタキシャル基板30の転写層20上に実施されてよい。
電子又はオプトエレクトロニクス構成部品が、有効層の転写前、又は後に、この有効層内に作製されてよい。
本発明は、特にIII−V族材料又は、II−VI族材料系から選択された、転写される層20の構成合金に適しているが、本発明は、IV−IV合金に対して適用されてもよい。
本明細書の結晶又は半導体材料で作られた層には、他の構成要素、例えば、当該層中にほぼ50%以下、又は、より具体的には、濃度で5%以下である炭素又はダイアモンドで含む炭素などが追加されてよい。
複合支持基板10は、組み合わせて、複合支持基板の前記物理特性(特にそこに転写される層に合致する熱膨張係数)を達成可能であるあらゆる種類の材料から形成されてよい。
合金材料の場合に、選択される合金が、2元、3元、4元又はもっと多元であってよいことに注意されたい。
ここでは概略断面図で示されている、本発明による第1複合支持基板の図である。 ここでは概略断面図で示されている、本発明による第2複合支持基板の図である。 本発明による第1複合支持基板の厚さにわたる応力分布を示す図である。 本発明によるエピタキシャル基板を示す図である。 本発明による複合支持基板上に薄層が取り外され、転写される成長基板を示す図である。 種々の材料の格子定数の関数として熱膨張係数を与えるグラフである。

Claims (17)

  1. 結晶材料から選択された材料で作られた転写層(20)を受けることを目的とする複合支持基板(10)であって、この集合体が、エピタキシャル基板(30)を形成し、その主要表面と平行に対称な長手方向の平面(100)を有し、
    ・指定された温度Tで第1熱膨張係数を有し、且つ前記対称な長手方向の平面のどちらの側にも横方向に延在し、且つSiCで作られた中央層(1)と、
    ・少なくとも1対の横方向の層(2,2’; 3,3’)、即ち他方の層に対して1層を有する各対の層であって、
    前記対称な長手方向の平面に関して、対称である前記複合支持基板(10)内の配列、
    −前記温度Tで互いに同一である第2熱膨張係数、及び
    −互いに同一である厚さ、
    である前記各対の層と、
    から成り、
    前記各対の層は、AlN、SiC、サファイア、Siの結晶又は多結晶材料の1つで作られるように選択され、
    前記複合支持基板(10)が、前記温度Tにおける前記転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数を前記温度Tで有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されていることを特徴とする複合支持基板。
  2. 前記複合支持基板(10)が、複数の温度における前記転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数をそれらの温度で有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されていることを特徴とする請求項1に記載の複合支持基板。
  3. 前記転写層(20)を支持することを目的とする前記複合支持基板(10)の上部層の材料が、前記転写層(20)の材料の格子定数と同じ格子定数を有するように選択されていることを特徴とする請求項1または2のいずれかに記載の複合支持基板。
  4. 結晶材料から選択された材料で作られた転写層(20)を受けることを目的とする複合支持基板(10)であって、この集合体が、エピタキシャル基板(30)を形成し、その主要表面と平行に対称な長手方向の平面(100)を有し、
    ・指定された温度Tで第1熱膨張係数を有し、且つ前記対称な長手方向の平面のどちらの側にも横方向に延在する中央層(1)と、
    ・少なくとも1対の横方向の層(2,2’; 3,3’)、即ち他方の層に対して1層を有する各対の層であって、
    前記対称な長手方向の平面に関して、対称である前記複合支持基板(10)内の配列、
    −前記温度Tで互いに同一である第2熱膨張係数、及び
    −互いに同一である厚さ、
    である前記各対の層と、
    から成り、
    前記複合支持基板(10)が、前記温度Tにおける前記転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数を前記温度Tで有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されていることを特徴とする複合支持基板。
  5. 請求項1ないし4の何れかに記載の複合支持基板(10)上の層の形成方法であって、
    ・前記複合支持基板とは別の成長基板(50)上に転写されるべき前記転写層(20)を結晶成長することと、
    ・前記複合支持基板(10)に前記転写層(20)を接着することと、
    ・前記成長基板(50)を取り外すこと、
    を含むことを特徴とする方法。
  6. 複合支持基板上の層の形成方法であって、更に、前記転写層(20)内に構成部品を作製するステップを含むことを特徴とする請求項5に記載の方法。
  7. 複合支持基板上の層の形成方法であって、更に、既に転写された前記転写層(20)の上に有効層の結晶成長を含むことを特徴とする請求項5に記載の方法。
  8. 複合支持基板上の層の形成方法であって、更に、前記有効層内に構成部品を作製するステップを含むことを特徴とする請求項7に記載の方法。
  9. 複数の各複合支持基板上に複数の層を形成することを有する複数のエピタキシャル基板の形成方法であって、
    各複合支持基板が、その主要表面と平行に対称な長手方向の平面(100)を有し、且つ、
    ・指定された温度Tで第1熱膨張係数を有し、且つ前記対称な長手方向の平面のどちらの側にも横方向に延在する中央層(1)と、
    ・少なくとも1対の横方向の層(2,2’; 3,3’)、即ち他方の層に対して1層を有する各対の層であって、
    前記対称な長手方向の平面に関して、対称である前記複合支持基板(10)内の配列、
    −前記温度Tで互いに同一である第2熱膨張係数、及び
    −互いに同一である厚さ、
    である前記各対の層と、
    から成り、
    前記複合支持基板(10)が、前記温度Tにおける転写層(20)の材料の熱膨張係数と同じ全体的熱膨張係数を前記温度Tで有するように、前記複合支持基板(10)の前記横方向の層および前記中央層を構成する材料が、選択されるものであり、
    前記形成方法は、1つの成長基板(50)とこの成長基板上の多層構造とを有するウェーハを用いて実施され、前記多層構造が、複数対の層を含み、各層が
    ・転写される層(20A、20B、20C、20D、20E、20F、20G)と、
    ・前記転写される層の下方の中間層(40A、40B、40C、40D、40E、40F、40G)と、
    から成り、
    その方法が、前記多層構造から層を取り外す幾つかのステップを含み、各取り外しが、
    ・中間層の中に注入深さの近傍の脆弱な領域を作り出すための、中間層の中への原子種の注入、
    ・前記転写される層の複合支持基板(10)への接着、
    ・前記多層構造から前記転写される層を取り外すための、前記脆弱な領域中へのエネルギーの供給、
    ・取り外された前記転写される層に残る前記中間層のその部分の選択エッチングによる前記エピタキシャル基板(30)の作成、及び、
    ・転写されるべきもう1つの層が得られるまで前記多層構造から材料の除去
    を含むことを特徴とする方法。
  10. 複数のエピタキシャル基板の形成方法であって、更に、前記多層構造上に新しい転写される層用にエピタキシャル核形成層を含むことを特徴とする請求項9に記載の方法。
  11. 複数のエピタキシャル基板の形成方法であって、更に、複数の前記転写層上に複数の結晶成長ステップを含み、それによって複数の個々の有効層を形成することを特徴とする請求項9または10に記載の方法。
  12. 電子、光学及びオプトエレクトロニクス向けを目的とする構造であって、請求項1ないし4の何れかに記載の複合支持基板(10)と、結晶材料から選択された材料で作られた転写層(20)と、を有するエピタキシャル基板(30)を含むことを特徴とする構造。
  13. 前記転写層(20)がGaNで作られていることを特徴とする請求項12に記載の構造。
  14. 前記複合支持基板(10)が、3層の支持層であり、
    ・SiCで作られた中央層(1)と、
    ・各層がサファイアで作られた対の層(2、2’)と、
    を有することを特徴とする請求項13に記載の構造。
  15. 前記転写層(20)が、電子構成部品を含むことを特徴とする請求項12ないし14の何れかに記載の構造。
  16. 前記構造が、更に、前記転写層(20)の上に結晶成長によって形成された有効層を含むことを特徴とする請求項12ないし14の何れかに記載の構造。
  17. 前記有効層が、電子構成部品を含むことを特徴とする請求項16に記載の構造。
JP2006548416A 2004-01-09 2004-10-28 決定可能な熱膨張係数を有する基板 Active JP4745249B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0400175A FR2864970B1 (fr) 2004-01-09 2004-01-09 Substrat a support a coefficient de dilatation thermique determine
FR0400175 2004-01-09
PCT/IB2004/003762 WO2005076345A1 (en) 2004-01-09 2004-10-28 Substrate with determinate thermal expansion coefficient

Publications (2)

Publication Number Publication Date
JP2007523472A JP2007523472A (ja) 2007-08-16
JP4745249B2 true JP4745249B2 (ja) 2011-08-10

Family

ID=34684904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006548416A Active JP4745249B2 (ja) 2004-01-09 2004-10-28 決定可能な熱膨張係数を有する基板

Country Status (9)

Country Link
US (2) US7887936B2 (ja)
EP (1) EP1702357B1 (ja)
JP (1) JP4745249B2 (ja)
KR (1) KR100855793B1 (ja)
CN (1) CN100472749C (ja)
AT (1) ATE398833T1 (ja)
DE (1) DE602004014533D1 (ja)
FR (1) FR2864970B1 (ja)
WO (1) WO2005076345A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
US7575982B2 (en) * 2006-04-14 2009-08-18 Applied Materials, Inc. Stacked-substrate processes for production of nitride semiconductor structures
MX2010004896A (es) * 2007-11-02 2010-07-29 Harvard College Produccion de capas de estado solido independientes mediante procesamiento termico de sustratos con un polimero.
FR2926674B1 (fr) 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
DE102009007625A1 (de) 2008-11-14 2010-05-20 Osram Opto Semiconductors Gmbh Verbundsubstrat für einen Halbleiterchip
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
JP5938871B2 (ja) 2010-11-15 2016-06-22 住友電気工業株式会社 GaN系膜の製造方法
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
CN102304760A (zh) * 2011-08-12 2012-01-04 青岛铝镓光电半导体有限公司 复合衬底及其制造方法、异质外延制备单晶厚膜的方法
WO2013051163A1 (ja) 2011-10-07 2013-04-11 住友電気工業株式会社 GaN系膜の製造方法およびそれに用いられる複合基板
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
CN108447855B (zh) * 2012-11-12 2020-11-24 晶元光电股份有限公司 半导体光电元件的制作方法
US9691680B2 (en) 2014-04-10 2017-06-27 Sensor Electronic Technology, Inc. Structured substrate
CN105895672A (zh) * 2015-01-26 2016-08-24 东莞市中镓半导体科技有限公司 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底
JP6735588B2 (ja) * 2016-03-30 2020-08-05 株式会社サイオクス 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法
US10790296B1 (en) 2019-05-21 2020-09-29 Sandisk Technologies Llc Distortion-compensated wafer bonding method and apparatus using a temperature-controlled backside thermal expansion layer
WO2021242658A1 (en) * 2020-05-29 2021-12-02 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transferring large-area group iii-nitride semiconductor material and devices to arbitrary substrates

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144620A (ja) * 1987-12-01 1989-06-06 Fujitsu Ltd 半導体成長装置
JPH0344912A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 半導体装置及びその製造方法
JPH0472608A (ja) * 1990-05-18 1992-03-06 Toshiba Corp 化合物半導体ウェハの製造方法および製造装置
JP2003068592A (ja) * 2001-08-22 2003-03-07 Toshiba Corp エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512375A (en) * 1993-10-14 1996-04-30 Intevac, Inc. Pseudomorphic substrates
EP0849788B1 (en) * 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20010042503A1 (en) 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US20020195602A1 (en) * 2001-06-21 2002-12-26 Motorola, Inc. Structure and method for fabricating double-sided semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US20030017626A1 (en) * 2001-07-23 2003-01-23 Motorola Inc. Method and apparatus for controlling propagation of dislocations in semiconductor structures and devices
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01144620A (ja) * 1987-12-01 1989-06-06 Fujitsu Ltd 半導体成長装置
JPH0344912A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 半導体装置及びその製造方法
JPH0472608A (ja) * 1990-05-18 1992-03-06 Toshiba Corp 化合物半導体ウェハの製造方法および製造装置
JP2003068592A (ja) * 2001-08-22 2003-03-07 Toshiba Corp エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法

Also Published As

Publication number Publication date
ATE398833T1 (de) 2008-07-15
WO2005076345A1 (en) 2005-08-18
EP1702357B1 (en) 2008-06-18
US20110094668A1 (en) 2011-04-28
FR2864970B1 (fr) 2006-03-03
CN100472749C (zh) 2009-03-25
JP2007523472A (ja) 2007-08-16
KR100855793B1 (ko) 2008-09-01
DE602004014533D1 (de) 2008-07-31
EP1702357A1 (en) 2006-09-20
CN1902747A (zh) 2007-01-24
US7887936B2 (en) 2011-02-15
FR2864970A1 (fr) 2005-07-15
KR20060113983A (ko) 2006-11-03
US20060240644A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP4745249B2 (ja) 決定可能な熱膨張係数を有する基板
JP5031365B2 (ja) エピタキシャル成長層の形成方法
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
KR101007273B1 (ko) 배제 영역을 가지지 않는 에피택시를 위한 구조의 제조방법
JP2005515150A (ja) 単結晶半導体材料製自立基板の製造方法
CN101925995B (zh) 在复合结构上制造外延生长层的方法
CN104718599B (zh) 具有改善的单晶材料使用效率的伪衬底
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
KR100787261B1 (ko) 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법
JP2010272781A (ja) 半導体積層構造体の製造方法
US7605055B2 (en) Wafer with diamond layer
US9224904B1 (en) Composite substrates of silicon and ceramic
KR102523183B1 (ko) 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법
KR101236213B1 (ko) 질화갈륨 기판을 형성하기 위한 프로세스
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
JP5053252B2 (ja) 半導体材料の少なくとも1つの厚い層を含むヘテロ構造の製造方法
US9466758B2 (en) Composite substrates of silicon and ceramic
JP2007208189A (ja) 半導体基板及びその製造方法
JP2005539392A (ja) バッファ層を有しないウエハからの緩和された有用層の形成

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4745249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250