JPH0472608A - 化合物半導体ウェハの製造方法および製造装置 - Google Patents

化合物半導体ウェハの製造方法および製造装置

Info

Publication number
JPH0472608A
JPH0472608A JP34040190A JP34040190A JPH0472608A JP H0472608 A JPH0472608 A JP H0472608A JP 34040190 A JP34040190 A JP 34040190A JP 34040190 A JP34040190 A JP 34040190A JP H0472608 A JPH0472608 A JP H0472608A
Authority
JP
Japan
Prior art keywords
atomic layer
substrate
compound semiconductor
substrates
semiconductor substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34040190A
Other languages
English (en)
Inventor
Koji Usuda
宏治 臼田
Takashi Fujii
高志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP34040190A priority Critical patent/JPH0472608A/ja
Publication of JPH0472608A publication Critical patent/JPH0472608A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、複数枚の化合物半導体基板を直接接着して1
枚の化合物半導体ウェハを製造する方法および製造装置
に関する。
(従来の技術) 半導体単結晶基板を直接接着する技術は、シリコン単結
晶基板について実用化され、特にパワ−素子等に応用さ
れてその有効性か確認されている。この方法は、鏡面研
磨された2枚のシリコン単結晶基板を表面清浄化処理を
施した後にその研磨面同士を張合わせ、その後所定の温
度で熱処理することにより強固に一体化されたウエノ\
を得る。
しかしこの直接接着技術は、化合物半導体基板について
はシリコンの場合のように容易ではない。
その理由は、化合物半導体の場合にはシリコンの場合の
直接接着のモデルがそのまま当てはまらないためである
。シリコンの場合、表面に化学結合した水酸基の脱水縮
合、シリコン表面の原子のダングリングボンドを介した
シリコン同志の結合という過程を経て接着が行われると
されている。ところが化合物半導体の場合には、水酸基
との結合エネルギーその他の表面状態がシリコンとは異
なる。例えば化合物半導体基板の鏡面はシリコン等の単
元素半導体基板の鏡面に比べて活性であり、酸素等の気
体か物理吸着しやすく、また化学吸着がされている度合
いも高い。GaAsの場合を例にとると、その清浄な表
面は大気に晒されて薄い自然酸化膜Qa203 、AS
203か形成される。これらの酸化に要する標準生成エ
ネルギーは、G a 203の方がAs2O3より大き
く、Ga2O,が優先的に形成される。H2Oの生成エ
ネルギーはこれらより低く、したかってシリコンの場合
のように水酸基を基板表面に供給するのは容易ではない
。この結果、基板同志の直接接着に必要なOH基を介し
てのGaとGaの結合、AsとAsの結合、さらにGa
とAsの結合等が生じにくい。したがってシリコン接着
の場合のモデルか化合物半導体にはそのまま適用できな
い。
また、直接接着によって強固な一体化つエバを得るため
には通常、張合わせた後に熱処理を必要とするため、異
種材料の単結晶基板の接着には適さない。異種材料の半
導体基板は一般に熱膨張係数が異なるため、熱処理によ
って剥がれや割れ等を生じるからである。したがって化
合物半導体基板とシリコン基板の直接接着や異種材料の
化合物基板同士の直接接着は難しい。
(発明か解決しようとする課題) 以上のように、従来の半導体基板の直接接着技術では、
化合物半導体基板の直接接着か難しいという問題かあっ
た。
本発明はこの様な点に鑑み、複数枚の化合物半導体基板
を直接接着して一体化する半導体ウェハの製造方法およ
び製造装置を提供することを目的とする。
[発明の構成] (課題を解決するための手段) 本発明の製造方法は、鏡面研磨された少くとも2枚の化
合物半導体基板を直接接着するに際して、予めその少な
くとも一つの接着すべき面に、所定の原子層を成長させ
ることを特徴とする。
本発明の製造装置は、原料ガス供給口および排気口を有
し、内部に2枚の化合物半導体基板を支持する支持手段
を有し、これら支持手段に支持された2枚の化合物半導
体基板の少くとも一枚の表面に所定の原子層を成長させ
る反応チャンバと、この反応チャンバ内で2枚の化合物
半導体基板を原子層か形成された而を直接接着して一体
化する手段とを偏えたことを特徴とする。
(作 用) 本発明によれば、化合物半導体基板の接着すべき表面へ
の原子層成長によって、その表面状態をシリコンの場合
と同様に、接着に必要な多数のダングリングボンドが分
布した状態とすることができる。そしてこの状態で接着
すれば、強固に一体化された化合物半導体ウェハを得る
ことかできる。
本発明の方法は、シリコン基板の直接接着におけるよう
にOH基の脱水縮合を積極的に利用するものではないか
ら、貼り合わせ後の熱処理は格別必要ではなく、したが
って熱膨張係数の異なる異種化合物半導体基板の一体化
も簡単にできる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
まず、p型Zn5e基板とn型Zn5e基板を直接接着
する実施例を説明する。p型Zn5e基板とn型Zn5
e基板は、垂直ブリッジマン法により育成されたもので
あり、それぞれ直径10m5.  (100)面方位を
もって切り出されて、<11Q>方向にオリエンテーシ
ョンフラットが形成される。またこれらのZn5e基板
は平面機械研磨および機械化学研磨によりそれぞれ鏡面
基板に仕上げられる。鏡面仕上げされたZn5e基板は
、適当な酸またはアルカリ等により表面が清浄化される
。ここまでか予備段階である。
第1図(a)は、この様な予備段階を経た2枚のZn5
e基板2.3をCVD用チャンバ1内に収容した状態を
示す。以後接着までの一連の処理はこのチャンバ1内で
行われる。まずチャンバ1に収容したZn5e基板2,
3は、チャンバ1内を真空状態とした後に加熱処理する
。これにより、Zn5e基板2,3の表面に形成されて
いた自然酸化膜は除去されて、清浄な表面が得られる。
次に、第1図(b)に示すように、一方のp型Zn5e
基板2の表面にSe原子層4を成長させる。このSe原
子層4は、ある程度以上の密度をもってSe原子が分布
する状態であればよく、例えば1/100原子層程度以
上であればよい。次に第1図(C)に示すように、他方
のn型Zn5e基板3の表面にはZn原子層5を成長さ
せる。このZn原子層5も1/100原子層以上あれば
よい。
この様に一つのチャンバ1内で二つのZn5e基板2,
3に順次膜成長を行うには、図では示していないが、幾
つかの方法がある。例えば原料ガス供給管を上部に配置
し、基板2,3を図面に垂直な市内で回転可能に支持し
て、それぞれガス供給管のガス出口にもっていけるよう
にする。そして基板2,3の回転操作と、原料ガスの切
替えを利用して、原料ガスのダウンフローにより選択的
に各基板2.3上で必要な膜形成を行えばよい。
或いはまた、チャンバ1内の2枚の基板配置領域間に仕
切り板を設け、実質的に独立した二つの成長室を構成す
れば、同時に2枚の基板2,3上に必要な原子層成長を
行う事も可能である。
この様にしてそれぞれSe原子層4.Zn原子層5が形
成されたZn5e基板2,3を、チャンバ1内を真空に
保ったまま、第1図(d)に示すように一方を図の面内
で回転させて他方の面に重ね、互いに貼り合わせる。こ
の状態で降温して、一体化されたZn5eウエハを取り
出す。
第2図はこの実施例により一体化された、pn接合を有
するZn5eウエハを拡大して示す。
この実施例によれば、2枚のZn5e基板2゜3の表面
の酸化膜除去、それぞれに接着に必要なダングリングボ
ンドの分布した状態の形成、そして接着という一連の処
理が真空中で行われ、強固な一体化つエバが得られる。
得られたウェハの両面に電極を形成して発光ダイオード
を構成したところ、高効率の青色発光が認められた。
第3図は、上記実施例とほぼ同様の工程で、p型1nA
s基板11とn型GaAs基板12を接着した実施例で
ある。I nAs基板11の表面には予めAs原子層1
3を成長させ、GaAs基板12の表面にはGaおよび
In原子層14を成長させている。先の実施例と異なる
点は、各基板の原子層成長前の加熱処理を、アルシン雰
囲気中で行うこと、および原子層成長にMOCVD法を
用いることである。
この実施例によるウェハの接着界面を電圧電流特性によ
り評価したところ、良好なpn接合が得られていること
か確認された。
上記実施例に説明したような方法を実施するための製造
装置を少し詳しく説明する。
第4図(、l) (b)は、第1図の実施例に用いた装
置であって、反応チャンバ1にはこの実施例では、上部
に2本の原料ガス供給管21..22が設けられ、下部
に排気口23が設けられている。反応チャンバ1内には
、二つの基板支持台25I。
252が設けられている。これら基板支持台251.2
52にはそれぞれ基板加熱用ヒータ241.242が内
蔵されている。これら二つの基板支持台251,252
は、図の2軸回りに同時に回転可能に保持されている。
また二つの基板支持台251,252の少なくとも一方
は回転駆動機構26によって、紙面に垂直なy軸回りに
ついて回転できるようになっている。
この装置を用いて、例えば第1図で説明したと同様に、
2枚の基板2,3に所定の原子層45を形成した後、第
4図(b)に示すように回転駆動機構26によってそれ
らの基板を接着させる事ができる。
第5図は別の実施例の装置である。この実施例では、反
応チャンバl内を仕切り板27により実質的に独立した
二つの成長室に分けられるようになっている。そしてそ
れぞれの成長室に独立に原料ガス供給管211,221
および212゜222が設けられている。仕切り板27
は上下動可能になっている。
仕切り板27を図のように下ろした状態で二つの基板支
持台251,252上の基板2.3にそれぞれ必要な原
子層を成長する。その後、仕切り板27を引き上げて、
先の実施例と同様に基板を回転させることにより接着を
行うことができる。
第6図(a) (b)は更に別の実施例の装置の基板支
持部の構造である。反応チャンバ内の基板支持台251
,252はそれぞれ支持棒281282の先端に取り付
けられている。支持棒281.282にはそれぞれ回転
駆動機構291゜292が設けられている。基板支持台
251゜252か共に上を向いた6第6図(a)の状態
で先の実施例と同様にして各支持台251,252に支
持した基板2,3に原子層を成長させる。その後回転駆
動機構291,292により、第6図(b)に示すよう
に基板2,3を対向させて、基板接着を行う。
第7図(a) (b)は更に別の実施例の装置の基板支
持部の構造である。この実施例では、二つの基板支持台
251,252は最初から第7図(a)に示すように垂
直面を持って対向して配置された状態にある。この状態
で各基板支持台251゜252上の基板2.3にそれぞ
れ必要な原子層成長を行う。その後支持棒281,28
2を駆動して、第7図(b)に示すように2枚の基板を
貼り合わせる。このとき支持棒281,282は同時に
両方を駆動してもよいし、いずれか一方のみを駆動して
もよい。
本発明は、上記実施例に限られるものではない。
実施例では原子層成長前の基板表面処理を加熱処理とし
たが、例えばHCfJガスの吹き付けによる表面処理等
を利用することもできる。また基板張り合わせは、必ず
しも真空中である必要はなく、要は表面処理後の基板を
大気に晒さなければよいのであって、例えばN2.Ar
、He等の不活性ガス雰囲気中で行ってもよい。一体化
する基板も実施例の他、各種のII−Vl族化合物半導
体基板、■−v族化合物半導体基板を用い得る。結晶成
長させる原子層は単一組成の結晶であることは必要ない
。例えば格子定数のことなる異種基板同志を貼り合わせ
る場合には、格子不整合による接着面における格子欠陥
の発生が予想される。この様な場合には、それぞれの基
板に成長させた原子層の格子定数が基板の格子定数の中
間になるように組成制御を行う事によって、格子欠陥の
発生を効果的に抑制することができる。この場合成長層
の組成は、基板上で連続的に変化するようにしてもよい
。たとえば、基板の構成元素による結晶成長から出発し
て、順次対向する基板側の原子層の組成に近付くように
、組成制御を行うことにより、大きな効果か得られる。
結晶組成を変化させるには、導入する原料ガスの濃度を
変化させる方法、原料ガスの分圧を変化させる方法等が
ある。また、ALE (^to1c Layer Ep
itaxy)を用いて超格子を作成することにより組成
を変化させてもよい。
さらに各基板に成長させる原子層は、必ずしも基板の構
成元素であることは必要ではなく、基板特性に悪影響を
与えることなく、必要なダングリングボンドを分布させ
ることができるものであればよい。また基板張合わせは
、基板上に結晶成長を行った後直ちに行ってもよいし、
基板温度をある点まで落としてから接着を行ってもよい
。たとえば格子定数の異なる基板同志の場合には、基板
温度を降温した後に接着することにより、熱膨張係数の
相違による基板の反り等を抑制する事ができる。また原
子層の成長は、少なくとも一方の基板の接着すべき面に
形成すればよい。原子層の成長方法としては、CVD法
、MOCVD法のほかに、VPE法、MBE法、MOM
BE法、CBE(Chemical−Beam−Epi
taxy )法、MOCBE法、RB E (Radi
cal−Beam−Epitaxy)法、VCE(Va
cuum−Chemical−Epjtaxy )法等
を用いることができる。
[発明の効果] 以上述べたように本発明によれば、化合物半導体基板を
直接接着した半導体ウェハを得ることができる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例のZn5e基
板接着工程を説明するための図、第2図は得られたZn
5e接着ウェハを示す図、第3図は他の実施例によるG
 a A s / I n A s接着ウェハを示す図
、 第4図(a) (b)は本発明の一実施例の装置構成を
示す図、 第5図は他の装置構成例を示す図、 第6図(a) (b)はさらに他の装置構成例を示す図
、 第7図(a) (b)はさらに他の装置構成例を示す図
である。 1・・・CVD用チャンバ、2・p型Zn5e基板、3
− n型Zn5e基板、 4・・・Se原子層、5・・・Zn原子層、11・・・
p型1nAs基板、12 ・n型GaAs基板・13・
・・As原子層、14・・・GaおよびIn原子層、2
1.22・・・原料ガス供給管、23・・排気口、24
1.242・・・基板支持台、251,252・・・ヒ
ータ、26・・・回転駆動機構、27・・・仕切り板、
281.282・・・支持棒、291.292・・・回
転駆動機構。 出願人代理人 弁理士 鈴江武彦 l1m 第 1m 第 2m 第 5図 @6図

Claims (4)

    【特許請求の範囲】
  1. (1)鏡面研磨された少くとも2枚の化合物半導体基板
    の研磨面同士を間に異物の介在しない状態で直接接着し
    て一体化されたウェハを製造する際に、前記化合物半導
    体基板の少なくとも一つの接着すべき面に、接着に先立
    って所定の原子層を成長させることを特徴とする化合物
    半導体ウェハの製造方法。
  2. (2)前記原子層の成長に先立つ基板表面清浄化処理、
    その後の原子層成長、およびその後の基板接着の一連の
    工程を、基板を大気に晒すことなく行うことを特徴とす
    る請求項1記載の化合物半導体ウェハの製造方法。
  3. (3)前記原子層は、これを成長させる半導体基板の構
    成元素の一種であって1/100原子層以上であること
    を特徴とする請求項1記載の化合物半導体ウェハの製造
    方法。
  4. (4)原料ガス供給口および排気口を有し、内部に2枚
    の化合物半導体基板を支持する支持手段を有し、これら
    支持手段に支持された2枚の化合物半導体基板の少なく
    とも一枚の表面に所定の原子層を成長させる反応チャン
    バと、 前記反応チャンバ内で前記2枚の化合物半導体基板を前
    記原子層が形成された面を直接接着して一体化する手段
    と、 を備えたことを特徴とする化合物半導体ウェハの製造装
    置。
JP34040190A 1990-05-18 1990-11-30 化合物半導体ウェハの製造方法および製造装置 Pending JPH0472608A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34040190A JPH0472608A (ja) 1990-05-18 1990-11-30 化合物半導体ウェハの製造方法および製造装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12679790 1990-05-18
JP2-126797 1990-05-18
JP34040190A JPH0472608A (ja) 1990-05-18 1990-11-30 化合物半導体ウェハの製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPH0472608A true JPH0472608A (ja) 1992-03-06

Family

ID=26462920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34040190A Pending JPH0472608A (ja) 1990-05-18 1990-11-30 化合物半導体ウェハの製造方法および製造装置

Country Status (1)

Country Link
JP (1) JPH0472608A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453394A (en) * 1992-01-31 1995-09-26 Canon Kabushiki Kaisha Process for preparing semiconductor substrate by bringing first and second substrates in contact
EP1246238A2 (en) * 2001-03-30 2002-10-02 Hewlett-Packard Company Method of fabricating a bonded substrate
EP1261023A2 (en) * 2001-05-21 2002-11-27 Hewlett-Packard Company Atomic resolution storage system
EP1260481A2 (en) * 2001-05-21 2002-11-27 Hewlett-Packard Company Atomic resolution storage system
JP2007523472A (ja) * 2004-01-09 2007-08-16 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 決定可能な熱膨張係数を有する基板
US7633619B2 (en) 2000-08-24 2009-12-15 Asml Netherlands B.V. Calibrating a lithographic apparatus
JP2010135837A (ja) * 2004-01-07 2010-06-17 Nikon Corp 積層装置及び集積回路素子の積層方法
US7940392B2 (en) 2000-08-24 2011-05-10 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method and device manufactured thereby

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453394A (en) * 1992-01-31 1995-09-26 Canon Kabushiki Kaisha Process for preparing semiconductor substrate by bringing first and second substrates in contact
US7633619B2 (en) 2000-08-24 2009-12-15 Asml Netherlands B.V. Calibrating a lithographic apparatus
US7940392B2 (en) 2000-08-24 2011-05-10 Asml Netherlands B.V. Lithographic apparatus, device manufacturing method and device manufactured thereby
EP1246238A2 (en) * 2001-03-30 2002-10-02 Hewlett-Packard Company Method of fabricating a bonded substrate
EP1246238A3 (en) * 2001-03-30 2003-11-26 Hewlett-Packard Company Method of fabricating a bonded substrate
EP1261023A2 (en) * 2001-05-21 2002-11-27 Hewlett-Packard Company Atomic resolution storage system
EP1260481A2 (en) * 2001-05-21 2002-11-27 Hewlett-Packard Company Atomic resolution storage system
EP1261023A3 (en) * 2001-05-21 2003-12-03 Hewlett-Packard Company Atomic resolution storage system
EP1260481A3 (en) * 2001-05-21 2003-12-03 Hewlett-Packard Company Atomic resolution storage system
JP2010135837A (ja) * 2004-01-07 2010-06-17 Nikon Corp 積層装置及び集積回路素子の積層方法
JP2007523472A (ja) * 2004-01-09 2007-08-16 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 決定可能な熱膨張係数を有する基板
JP4745249B2 (ja) * 2004-01-09 2011-08-10 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 決定可能な熱膨張係数を有する基板

Similar Documents

Publication Publication Date Title
KR100416963B1 (ko) 웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법
EP0867918B1 (en) Process for producing semiconductor substrate
US6143629A (en) Process for producing semiconductor substrate
KR100352368B1 (ko) 반도체기판 및 이것의 제조방법
US6841274B2 (en) GaN single-crystal substrate, nitride type semiconductor epitaxial substrate, nitride type semiconductor device, and methods of making the same
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
JP3754897B2 (ja) 半導体装置用基板およびsoi基板の製造方法
JP2014529184A (ja) エピタキシャルプロセスのための半導体製造設備
JPH0856015A (ja) 半導体薄膜の形成方法
JPH0472608A (ja) 化合物半導体ウェハの製造方法および製造装置
US20050268848A1 (en) Atomic layer deposition apparatus and process
JP2002053399A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP2820024B2 (ja) シリコン半導体素子製造用基板の製造方法
JPH08203834A (ja) 半導体薄膜及び半導体薄膜の製造方法
JPH09129651A (ja) サファイア基板のサーマル・アニーリング方法及び装置
US11976380B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material
JP2010539723A (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
WO2023040237A1 (zh) 自支撑氮化镓衬底的制作方法
CN106784227B (zh) 基于c面SiC图形衬底的极性c面AlN薄膜及其制备方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
CN106856162A (zh) 基于r面Al2O3图形衬底的非极性a面AlN薄膜及其制备方法
JPS59124124A (ja) 半導体装置の製造方法
JP2004307253A (ja) 半導体基板の製造方法
CN106784228A (zh) 基于r面SiC图形衬底的非极性a面AlN薄膜及其制备方法
JPH10229218A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板