KR100416963B1 - 웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법 - Google Patents

웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법 Download PDF

Info

Publication number
KR100416963B1
KR100416963B1 KR10-1998-0003020A KR19980003020A KR100416963B1 KR 100416963 B1 KR100416963 B1 KR 100416963B1 KR 19980003020 A KR19980003020 A KR 19980003020A KR 100416963 B1 KR100416963 B1 KR 100416963B1
Authority
KR
South Korea
Prior art keywords
wafer
processing
processing apparatus
wafer processing
rod
Prior art date
Application number
KR10-1998-0003020A
Other languages
English (en)
Other versions
KR19980071052A (ko
Inventor
키요후미 사카구찌
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19980071052A publication Critical patent/KR19980071052A/ko
Application granted granted Critical
Publication of KR100416963B1 publication Critical patent/KR100416963B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에 의한 웨이퍼처리장치는 홈을 가지는 4개의 웨이퍼회전봉에 의해 웨이퍼를 회전하면서 지지한다. 웨이퍼회전봉은 웨이퍼처리조의 외부에 장치된 모터로부터 전달된 구동력에 의해 회전된다. 초음파조는 웨이퍼처리조의 아래쪽에 배치되고, 초음파원에 의해 발생된 초음파가 초음파조로 전달된다. 초음파는 웨이퍼가 웨이퍼회전봉에 의해서만 지지되기 때문에 웨이퍼에 효율적으로 전달된다.

Description

웨이퍼처리장치와 그 방법 및 에스오아이 웨이퍼제조방법
본 발명은 웨이퍼처리장치와 웨이퍼처리방법 및 SOI웨이퍼제조방법에 관한 것으로서, 특히, 웨이퍼를 처리액속에 침적하여 처리하는 웨이퍼처리장치와 웨이퍼처리방법 및 SOI웨이퍼의 제조방법에 관한 것이다.
웨이퍼를 액속에 침적하여 행하는 처리의 대표적 예로서는 웨트에칭(Wet etching)이 있다. 웨트에칭의 한 과제는, 평면내의 균일성을 향상하는 것이다. 종래에는, 에칭액을 조내에서 순환시켜 신선한 에칭액을 반응면에 공급함으로써 평면내의 균일성을 확보하고 있다.
웨이퍼를 액속에 침적하여 행하는 처리의 다른 예로서는 웨이퍼세정처리가 있다. 일본국 특개평 8-293478호에는, 캐리어카세트에 수용된 웨이퍼를 캠기구에 의해 액속에서 수직이동시킴과 동시에 회전시키면서 초음파를 인가함으로써 웨이퍼세정효율을 높인 웨이퍼세정장치에 대하여 개시되어 있다.
웨이퍼세정장치의 다른 예로서, 카세트리스웨이퍼세정장치가 있다. 카세트리스웨이퍼세정장치는, 일반적으로, 봉형상부재를 서로 평행으로 배치하고, 이들봉형상부재에 홈을 형성하여, 이들 홈에 의해 웨이퍼를 지지하면서 웨이퍼를 세정하는 장치이다. 캐리어카세트에 웨이퍼를 수용한 상태에서 웨이퍼를 세정하는 장치에서는, 캐리어카세트의 홈내의 웨이퍼부분은 세정하기가 어렵다. 또한, 각 웨이퍼의 양쪽의 대부분이 캐리어카세트의 구성부재로 덮여 있기 때문에, 웨이퍼용 세정액의 대부분은 캐리어카세트하부의 개구부로부터 공급된다. 따라서, 세정불량이 발생하기 쉽다는 문제가 있다. 이러한 문제를 해결하기 위해서는, 카세트리스웨이퍼세정장치가 매우 효과적이다. 일본국 특개평 7-169731호에는, 다양한 사이즈의 웨이퍼를 처리할 수 있는 카세트리스웨이퍼세정장치에 대해 개시되어 있다.
상기의 일본국 특개평 8-293478호에 개시된 웨이퍼세정장치는, 캐리어카세트의 구성부재에 의해 초음파의 강도가 불균일하게 되기 때문에 웨이퍼를 균일하게 세정할 수 없다. 이 웨이퍼세정장치에서는 캠기구에 의해 웨이퍼를 회전 또는 수직이동시킬 때 웨이퍼가 넘어지는 것을 방지하기 위해서는 캐리어카세트가 필수적이다. 통상, 캐리어카세트는, PFA나 PEEK 등의 수지로 이루어져 있지만, 이들 재료는 초음파를 쉽게 전달할 수 없기 때문에, 세정처리의 효율이 악화된다는 문제가 있다.
또한, 상기의 일본국 특개평 7-169731호에 개시된 웨이퍼세정장치 역시 세정불량을 개선하는 데에는 매우 효과적이나, 이 장치는 웨이퍼를 조내에 고정한 상태에서 웨이퍼를 세정하기 때문에 웨이퍼를 균일하게 세정할 수 없고, 또, 웨이퍼지지부재와 웨이퍼사이의 접촉부분이 세정시에는 고정되기 때문에, 이 접촉부분을 세정하기가 어렵다는 문제가 있다.
본 발명은 상기의 사정을 고려하여 이루어진 것이며 웨이퍼처리를 균일하게 하는 것을 목적으로 한다.
도 1은 본 발명의 바람직한 실시예에 의한 웨이퍼처리장치의 개략적 구성을 도시한 사시도
도 2는 도 1에 도시한 웨이퍼처리장치의 단면도
도 3은 웨이퍼회전봉의 형상을 도시한 단면도
도 4는 웨이퍼회전기구의 개략적 구성을 도시한 도
도 5는 웨이퍼회전기구의 개략적 구성을 도시한 도
도 6은 복수의 웨이퍼처리장치를 배열한 웨이퍼처리시스템의 구성예를 개략적으로 도시한 도
도 7은 웨이퍼회전기구의 다른 구성예를 도시한 도
도 8은 도 7에 도시한 웨이퍼회전기구를 구비한 웨이퍼처리장치의 개략적구성을 도시한 도
도 9A 내지 9F는 SOI웨이퍼제조방법의 공정을 도시한 단면도
<도면의 주요부분에 대한 부호의 설명>
10: 웨이퍼처리조 11: 웨이퍼회전봉
11a: 홈 12: 구동력전달기어
14: 중간기어 14a: 구동력전달기어
15: 크랭크 16: 연결봉
17: 크랭크 18, 18': 봉지지부재
19: 모터 20: 오버플로조
21: 순환기 21a: 배출파이프
21b: 공급파이프 21c: 공급구
30: 초음파조 31: 초음파원
32: 조정기구 40: 웨이퍼
50: 로보트 51: 연결부재
52: 아암 60a∼60c: 반송로보트
100: 웨이퍼처리장치 100a, 100c: 세정장치
100b: 에칭장치 501: 단결정Si기판
502: 다공질Si층 503: 단결정Si층
504: SiO2층 505: Si기판
본 발명에 의한 웨이퍼처리장치는, 웨이퍼를 처리액속에 침적하여 웨이퍼를 처리하는 웨이퍼처리장치로서, 웨이퍼의 처리조와, 서로 대략 평행하게 배치된 복수의 봉형상부재에 의해 웨이퍼를 회전시키면서 웨이퍼를 지지하는 회전지지기구를 구비하는 것을 특징으로 한다.
상기 웨이퍼처리장치는 상기 처리조내에 초음파를 유도하는 초음파유도수단을 또한 구비하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 회전지지기구는 상기 봉형상부재중, 적어도 웨이퍼를 상기 처리조의 바닥면쪽으로부터 지지하는 봉형상부재를 회전시킴으로써 웨이퍼에 회전력을 인가하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 회전지지기구는, 상기 봉형상부재를 동일방향으로 회전시킴으로써 웨이퍼에 회전력을 인가하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 각각의 봉형상부재는, 웨이퍼가 축방향으로 이동하는 것을 제한하기 위한 홈을 가지는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 회전지지기구는, 웨이퍼를 회전시키기 위한 구동력을 발생하는 구동력발생수단을 상기 처리조의 외부에 구비하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 회전지지기구는, 상기 구동력발생수단에 의해 발생된 구동력을 상기 봉형상부재에 전달하기 위한 크랭크기구를 또한 구비하는 것이 바람직하다.
상기 웨이퍼처리장치는, 상기 회전지지기구를 상기 처리조내에서 요동시키기 위한 구동기구를 또한 구비하는 것이 바람직하다.
상기 웨이퍼처리장치는, 상기 회전지지기구를 부유시키거나 침적하기 위한 구동기구를 또한 구비하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 처리조는, 오버플로조를 포함하는 순환기구를 구비하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 순환기구는, 상기 회전지지기구에 의해 발생할 수 있는 파티클로 인한 웨이퍼의 오염을 경감시키기 위한 수단을 구비하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 초음파유도수단은 초음파조와, 초음파원과, 상기 초음파원의 위치를 상기 초음파조내에서 조정하는 조정기구를 구비하고, 상기 초음파는 상기 초음파조에 놓인 초음파전달매체를 통하여 상기 처리조에 전달되는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 처리조와 상기 회전지지기구중, 적어도 처리액과 접촉가능한 부분은, 석영과 플라스틱으로 구성된 군으로부터 선택된 물질로 이루어지는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 처리조와 상기 회전지지기구중, 적어도처리액과 접촉가능한 부분은, 불소수지, 염화비닐, 폴리에틸렌, 폴리프로필렌, 폴리부틸렌테레프탈레이트(PBT) 또는 폴리에테르에테르케톤(PEEK)으로 구성된 군으로부터 선택된 물질로 이루어지는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 회전지지기구는 4개의 봉형상부재에 의해 웨이퍼를 지지하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 봉형상부재는, 오리엔테이션플랫(orientation flat)을 가지는 웨이퍼를 처리할 때, 오리엔테이션플랫에 의해 해당 웨이퍼의 회전이 방해받지 않는 위치에 배치되는 것이 바람직하다.
본 발명에 의한 웨이퍼처리장치는, 웨이퍼를 처리액속에 침적하여 웨이퍼를 처리하는 웨이퍼처리장치로서, 웨이퍼처리조와, 웨이퍼를 상기 처리조의 바닥면에 대해 대략 수직인 상태로 유지하도록 웨이퍼의 양쪽 및 아래쪽으로부터 봉형상부재에 의해 웨이퍼를 지지하는 지지수단과, 지지한 웨이퍼를 회전시키기 위한 구동수단을 구비하는 것을 특징으로 한다.
상기 웨이퍼처리장치는, 상기 처리조내에 초음파를 유도하는 초음파유도수단을 또한 구비하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 구동수단은 상기 봉형상부재를 회전시킴으로써 웨이퍼에 회전력을 인가하는 것이 바람직하다.
상기 웨이퍼처리장치에 있어서, 상기 봉형상부재는, 웨이퍼가 축방향으로 이동하는 것을 제한하기 위한 홈을 가지는 것이 바람직하다.
본 발명에 의한 웨이퍼처리방법은, 웨이퍼를 처리액속에 침적하여 웨이퍼를 처리하는 웨이퍼처리방법으로서, 웨이퍼를 처리조의 바닥면에 대해 대략 수직인 상태로 유지하도록 해당 웨이퍼의 양쪽 및 아래쪽으로부터 봉형상부재에 의해 해당 웨이퍼를 지지하면서 회전시키는 것을 특징으로 한다.
상기 웨이퍼처리방법은, 웨이퍼를 상기 처리조내에서 회전시키는 한편, 상기 처리액에 초음파를 유도하는 것이 바람직하다.
상기 웨이퍼처리방법은, 상기 처리액으로서 에칭액을 사용하여 웨이퍼를 에칭하는데 적합한 방법이다.
상기 웨이퍼처리방법은, 상기 처리액으로서 에칭액을 사용하여 다공질실리콘층을 가지는 웨이퍼를 에칭하는 데에 적합한 방법이다.
본 발명에 의한 SOI웨이퍼의 제조방법은, 상기 설명한 웨이퍼처리방법을 제조공정의 일부로 사용하여 SOI웨이퍼를 제조하는 것을 특징으로 한다.
본 발명에 의한 웨이퍼처리방법은, 상기 설명한 웨이퍼처리장치를 사용하여 웨이퍼를 처리하는 것을 특징으로 한다.
본 발명에 의한 웨이퍼처리방법은, 상기 설명한 웨이퍼처리장치를 사용하여, 웨이퍼상에 형성된 특정의 층을 에칭하는 것을 특징으로 한다.
본 발명에 의한 SOI웨이퍼의 제조방법은, 상기 설명한 웨이퍼처리방법을 공정의 일부로 사용하여 SOI웨이퍼를 제조하는 것을 특징으로 한다.
본 발명의 기타목적, 특징 및 이점은 본 발명의 실시예에 대한, 도면을 참조한 다음의 상세한 설명으로부터 명백해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 대하여 설명한다. 도 1은 본 발명의 바람직한 실시예에 의한 웨이퍼처리장치의 개략적 구성을 도시한 사시도이고, 도 2는 도 1에 도시한 웨이퍼처리장치의 단면도이다.
이 실시예에 의한 웨이퍼처리장치(100)에서, 처리액과 접촉가능한 부분은 사용의도에 따라 석영이나 플라스틱으로 하는 것이 바람직하다. 플라스틱으로서는, 예를 들면, 불소수지, 염화비닐, 폴리에틸렌, 폴리프로필렌, 폴리부틸렌테레프탈레이트(PBT) 및 폴리에테르에테르케톤(PEEK)이 바람직하다. 이 중 불소수지로서는, 예를 들면, PVDF, PFA, PTFE가 바람직하다.
이 웨이퍼처리장치(100)는, 웨이퍼처리조(10)와, 오버플로조(20)와, 초음파조(30)와, 웨이퍼(40)를 회전시키면서 웨이퍼를 지지하는 웨이퍼회전기구(11∼19)를 가진다.
웨이퍼를 처리하기 위해, 웨이퍼처리조(10)에 처리액(예를 들면, 에칭액 또는 세정액)을 채운다. 웨이퍼처리조(10)의 상부주변에는, 웨이퍼처리조(10)로부터 흘러넘치는 처리액을 일시적으로 저장하기 위한 오버플로조(20)가 제공되어 있다. 일단 오버플로조(20)에 저장된 처리액은 오버플로조(20)의 바닥부로부터 순환기(21)로 배출파이프(21a)를 통하여 배출된다. 순환기(21)는 배출된 처리액을 필터링하여 파티클을 제거하고, 공급파이프(21b)를 통하여 웨이퍼처리조(10)의 바닥부에 상기 처리액을 공급한다. 따라서, 웨이퍼처리조(10)내의 파티클이 효율적으로 제거된다.
웨이퍼처리조(10)의 깊이는, 웨이퍼(40)가 완전히 침적되는 깊이로 하는 것이 바람직하고, 이에 의해 대기중의 파티클 및 웨이퍼처리조(10)의 상부주변에 모인 파티클이 웨이퍼(40)에 흡착되는 것을 방지할 수 있다.
웨이퍼처리조(10)의 아래쪽에는 초음파조(30)가 배치되어 있다. 초음파조(30)의 내부에는 조정기구(32)에 의해 초음파원(31)이 지지되어 있다. 이 조정기구(32)는, 초음파원(31)과 웨이퍼처리조(10)사이의 상대적인 위치관계를 조정하기 위한 기구로서, 초음파원(31)의 수직방향의 위치를 조정하기 위한 기구와, 수평방향의 위치를 조정하기 위한 기구를 포함하며, 이 기구에 의해, 웨이퍼처리조(10), 보다 구체적으로는, 웨이퍼(40)에 공급될 초음파를 최적화할 수 있다. 초음파원(31)은 발생될 초음파의 주파수나 강도를 조정하는 기능을 가지는 것이 바람직하고, 이에 의해 초음파의 공급을 또한 최적화할 수 있다. 이와 같이 상기장치는 웨이퍼(40)로의 초음파공급을 최적화하는 기능을 가지기 때문에, 다양한 유형의 웨이퍼를 처리할 수 있다. 초음파조(30)는, 초음파전달매체(예를 들면, 물)로 채워져 있고, 이 초음파전달매체에 의해 웨이퍼처리조(10)에 초음파가 전달된다.
웨이퍼(40)는, 웨이퍼(40)가 끼워지게 되는 홈(11a)을 가지는 4개의 웨이퍼회전봉(11)에 의해 웨이퍼처리조(10)의 바닥면과 대략 수직으로 유지된다. 이들 웨이퍼회전봉(11)은, 웨이퍼(40)를 회전시키면서 지지하는 기능을 가지며, 웨이퍼회전기구의 일부를 형성한다. 웨이퍼회전기구(11)는, 대향하는 1쌍의 봉지지부재(18)에 의해 회전가능하게 지지되어 있고, 모터(19)에 의해 발생된 구동토크에 의해 동일방향으로 회전한다. 웨이퍼회전봉(11)은, 초음파의 전달을 방해하지 않을 정도의 작은 직경으로 하는 것이 바람직하다.
웨이퍼회전봉(11)의 수는 적은 쪽이 바람직하다. 그러나, 웨이퍼(40)와의 마찰력을 확보하기 위해서는, 회전방향(X축방향)으로웨이퍼(40)가 이동하는 것을 제한하기 위한 2개의 웨이퍼회전봉(11)과, 웨이퍼(40)를 아래쪽으로부터 지지하기 위한 2개의 웨이퍼회전봉(11)을 사용하는 것이 바람직하다. 웨이퍼의 아래쪽에 2개의 웨이퍼회전봉(11)을 적절한 간극을 두고 배치함으로써, 오리엔테이션플랫을 가지는 웨이퍼로 구동토크를 효율적으로 전달할 수 있다. 이것은, 웨이퍼의 아래쪽에 1개의 웨이퍼회전봉(11)만이 존재하고 이 웨이퍼회전봉(11)위에 웨이퍼의 오리엔테이션플랫이 위치하는 경우, 이 웨이퍼회전봉(11)에 의해서는 웨이퍼를 회전시킬 수 없기 때문이다.
통상, 웨이퍼처리조(10)의 바닥면과 액면(liquid surface)사이에는 정재파 즉, 초음파의 강도가 강한 부분과 약한 부분이 형성되지만, 이 웨이퍼처리장치(100)는, 웨이퍼(40)를 회전시키면서 처리할 수 있기 때문에, 정재파로 인한 처리의 불균일성이 저감된다.
이 웨이퍼처리장치(100)는 웨이퍼처리조(10)의 바닥부 및 웨이퍼(40)의 주변의 부재를 가능한 한 많이 제거한 구조를 가지기 때문에, 웨이퍼(40)로의 초음파공급을 효율화함과 동시에 균일화할 수 있다. 또한, 이와 같은 구조에 의해 웨이퍼(40)부근의 처리액이 자유롭게 유동할 수 있기 때문에, 웨이퍼에 대한 처리를 균일화하고, 처리불량의 발생을 방지할 수 있다.
도 3은, 웨이퍼회전봉(11)의 형상을 도시한 단면도이다. 웨이퍼회전봉(11)은, 웨이퍼(40)의 베베링부(beveling)를 클램프(clamp)하여 지지하기 위한 복수의홈(11a)을 가진다. 이 홈(11a)의 형상은, U형상이나 V형상인 것이 바람직하다. 이 웨이퍼처리장치에서는, 웨이퍼회전봉(11)에 의해 웨이퍼(40)를 회전시키면서 지지하기 때문에, 웨이퍼(40)의 베베링부의 특정영역이 항상 지지되는 것이 아니다. 따라서, 웨이퍼(40)의 베베링부 역시 균일하게 처리할 수 있다.
도 4 및 도 5는, 웨이퍼회전기구의 개략적 구성을 도시한 것이다. 4개의 웨이퍼회전봉(11)은 웨이퍼(40)에 의해 형성된 원주(columnar)형상을 따라 뻗도록 수평방향(Y축방향)으로, 서로 평행하게 배치되어 있다. 각 웨이퍼회전봉(11)의 선단부근에는 구동력전달기어(12)가 설치되어 있다. 모터(19)에 의해 발생된 구동토크는 크랭크(17) 및 연결봉(16)을 경유하여 크랭크(15)에 전달된다. 크랭크(15)의 선단부에는 구동력전달기어(14a)가 설치되어 있다. 구동력전달기어(14a)로 전달된 구동토크는 중간기어(14)를 경유하여 구동력전달기어(12)에 전달된다. 이러한 구성에 의해, 각 웨이퍼회전봉(11)은 동일방향으로 동일속도로 회전한다.
도 4 및 도 5에 도시한 예에서는, 구성을 단순화하기 위하여, 모터(19)에 의해 발생된 구동토크를 크랭크(15)에 전달하고, 이 구동토크를 각 웨이퍼회전봉(11)에 분배하고 있다. 그러나, 각 웨이퍼회전봉(11)마다 1대1로 크랭크를 설치하여도 좋다. 이 경우, 구동력전달기어(12), (14a) 및 중간기어(14)를 설치할 필요가 없기 때문에, 기어의 마찰로 인한 파티클의 발생을 방지할 수 있다.
또, 반드시 4개의 웨이퍼회전봉(11)을 동시에 회전시킬 필요는 없지만, 회전력을 웨이퍼(40)에 효율적으로 전달하기 위해서는 웨이퍼(40)아래쪽의 웨이퍼회전봉(11)을 하나이상 회전시키는 것이 바람직하다. 또한, 회전력을 보다 효율적으로 웨이퍼(40)에 전달하고, 또, 오리엔테이션플랫을 가지는 웨이퍼를 원활하게 회전시키기 위해서는, 웨이퍼(40)의 아래쪽의 2개의 웨이퍼회전봉(11)을 회전시키는 것이 바람직하다.
또, 웨이퍼회전기구는 상기의 구성에 한정되지 않는다. 즉, 각 웨이퍼회전봉(11)을 동일방향으로 회전시킬 수 있는 기구라면 어떠한 기구라도 사용가능하다. 예를 들면, 모터(19)의 구동력을 베벨기어나 벨트에 의해 구동력전달기어(14a)에 전달하는 구성 또한 사용가능하다.
이 웨이퍼처리장치(100)는 처리액을 웨이퍼처리조(10)에 공급하기 위한 공급구(21c)를 웨이퍼처리조(10)의 바닥부부근에 배치하여, 웨이퍼처리조(10)의 바닥부로부터 위쪽을 향하여 처리액이 순환하도록 구성되어 있다. 또 이 웨이퍼처리장치(100)는, 웨이퍼(40)부근에 복수의 공급구(21c)를 배치하여, 기어(12),(14), (14a), 크랭크(15), 연결봉(16)등으로 구성된 구동력전달기구부근의 처리액이 웨이퍼(40)쪽으로 이동하지 않도록, 처리액의 유동방향을 조정하고 있다. 따라서 구동력전달기구의 마찰에 의해 발생할 수 있는 파티클에 의한 웨이퍼(40)의 오염가능성이 저감된다.
구동력전달기구에 의해서 발생할 수 있는 파티클에 의한 웨이퍼의 오염을 방지하기 위한 다른 수단 역시 사용가능하다. 예를 들면, 각 공급구(21c)의 직경을 조정하거나 웨이퍼(40)쪽과 구동력전달기구쪽을 분리하기 위한 분리판을 형성하는 것이 효과적이다.
도 6은, 복수의 웨이퍼처리장치를 배치한 웨이퍼처리시스템의 구성을 개략적으로 도시한 도이다. 웨이퍼처리장치(100a)∼(100c)는 상기 설명한 웨이퍼처리장치(100)와 실질적으로 동일한 구성을 가진다. 이 실시예에서는, 장치(100a) 및 (100c)를 세정장치로서 사용하고, 장치(100b)를 에칭장치로서 사용한다.
(60a)∼(60c)는 싱글웨이퍼반송로봇이고, 웨이퍼의 이면을 진공흡착함으로써 웨이퍼를 유지한다. 반송로봇(60a)은, 컴퓨터의 제어아래, 전(前)공정에서 처리완료된 웨이퍼(40)를 진공흡착하여, 세정장치(100a)까지 반송하고, 세정장치(100a)의 웨이퍼회전봉(11)의 대응하는 홈(11a)에 웨이퍼가 끼워지도록 웨이퍼(40)를 세트한다. 세정장치(100a)는, 웨이퍼처리조(10)내에 소정매수의 웨이퍼(40)가 세트될 때, 컴퓨터제어아래 웨이퍼회전봉(11)을 회전시키면서 세정처리를 실행한다.
세정장치(100a)에 의한 웨이퍼(40)의 세정처리가 완료될 때, 반송로봇(60b)은, 컴퓨터제어아래, 세정장치(100a)의 웨이퍼처리조(10)내의 웨이퍼(40)를 진공흡착하여, 다음의 웨이퍼처리장치인 에칭장치(100b)까지 웨이퍼(40)를 반송하고, 웨이퍼회전봉(11)의 대응하는 홈(11a)에 웨이퍼가 끼워지도록 웨이퍼(40)를 세트한다. 에칭장치(100b)는, 웨이퍼처리조(10)내에 소정매수의 웨이퍼가 세트될 때, 컴퓨터제어아래, 웨이퍼회전봉(11)을 회전시키면서 에칭처리를 실행한다.
에칭장치(10c)에 의한 웨이퍼(40)의 에칭이 완료될 때, 반송로봇(60c)은 컴퓨터의 제어아래, 에칭장치(100b)의 웨이퍼처리조(10)내의 웨이퍼(40)를 진공흡착하여 다음의 웨이퍼처리장치인 세정장치(100c)까지 웨이퍼(40)를 반송하고, 웨이퍼회전봉(11)의 대응하는 홈(11a)에 웨이퍼가 끼워지도록 웨이퍼(40)를 세트한다.세정장치(100c)는, 웨이퍼처리조(10)내에 소정매수의 웨이퍼가 세트될 때, 컴퓨터제어아래, 웨이퍼회전봉(11)을 회전시키면서 세정처리를 실행한다.
도 7은 웨이퍼회전기구의 다른 구성예를 도시한 도이다. 이 웨이퍼회전기구(110)는, 웨이퍼지지부재를 웨이퍼처리조(10)내에서 요동(rocking)시키는 기능과, 웨이퍼의 지지부재를 웨이퍼처리조(10)의 위쪽까지 끌어올리는 기능을 가지며, 이에 의해 웨이퍼(40)의 장착 및 분리를 웨이퍼처리조(10)의 바깥쪽에서 행하는 것이 가능하다. 전자의 기능에 의하면, 웨이퍼(40)에 행하는 처리를 한층 더 균일화할 수 있고, 후자의 기능에 의하면, 웨이퍼(40)의 장착 및 분리를 용이하게 할 수 있다. 또, 이러한 기능에 의해, 회전기구에 웨이퍼를 세트시킨 상태로 다른 처리조로 웨이퍼를 이동시키는 것이 가능하다.
이 웨이퍼회전기구(110)에서는, 연결부재(51)에 의해 2개의 봉지지부재(18),(18')가 연결되어 있다. 또, 모터(19)는, 오버플로조(20)보다는 봉지지부재(18')에 고정되어 있다. 봉지지부재(18')에는, 웨이퍼회전기구(110)를 로봇에 의해 이동시키기 위한 아암(52)이 부착되어 있다.
도 8은 웨이퍼회전기구(110)를 구비한 웨이퍼처리장치의 개략적구성을 도시한 도이다. 로봇(50)은 컴퓨터제어아래, 웨이퍼회전기구(110)를 웨이퍼처리조(10)내에 침적시키거나 웨이퍼처리조(10)로부터 다시 끌어올릴 수 있다. 그러므로 웨이퍼처리조(10)의 외부에서 웨이퍼를 세트할 수 있다. 또한, 웨이퍼회전기구(110)에 웨이퍼를 세트시킨 상태로 다른 처리조(10)에 이동시킬 수도 있다. 또한, 로봇(50)은 웨이퍼회전기구(110)를 웨이퍼처리조(10)내에서 수직·수평방향으로 요동시키는 기능을 가진다. 이 기능에 의해 웨이퍼에 대해 행하는 처리를 한층 더 균일하게 할 수 있다.
이하, 웨이퍼처리장치(100)에 의해 행해지는 웨이퍼처리의 실시예에 대해 설명한다.
(실시예 1)
이 실시예는 세정처리에 관한 것이다.
초순수로 채운 웨이퍼처리조(10)내에 웨이퍼를 세트하고, 웨이퍼를 회전시키면서, 약 1㎒의 초음파를 인가하여 웨이퍼를 세정했다. 이 세정에 의해 웨이퍼표면으로부터 파티클의 90%이상이 제거되었다. 또한, 이러한 파트클의 제거는 웨이퍼표면에 있어서 균일하게 이루어졌다.
(실시예 2)
이 실시예는 암모니아, 과산화수소수, 순수의 혼합액을 사용한 세정처리에 관한 것이다. 이 혼합액을 사용한 세정은 실리콘웨이퍼의 표면으로부터의 파티클제거에 적합하다.
약 80℃의 암모니아, 과산화수소수, 순수의 혼합액으로 채운 웨이퍼처리조(10)내에 실리콘웨이퍼를 세트했다. 웨이퍼를 회전시키면서, 약 1㎒의 초음파를 인가하여 웨이퍼를 세정했다. 이 세정에 의해 웨이퍼표면으로부터 파티클의 95%이상이 제거되었다. 또한, 이러한 파티클의 제거는 웨이퍼표면에 있어서 균일하게 이루어졌다.
(실시예 3)
이 실시예는 실리콘층의 에칭에 관한 것이다.
불산, 질산, 초산을 1:200:200의 비율로 혼합하여 조제한 혼합액으로 채운 웨이퍼처리조(10)내에 실리콘웨이퍼를 세트했다. 웨이퍼를 회전시키면서, 약 0.5㎒의 초음파를 인가하여 웨이퍼의 표면을 30초간 에칭했다. 그 결과, 실리콘웨이퍼가 균일하게 약 1.0㎛만큼 에칭되었다. 에칭속도의 균일성은 웨이퍼표면상 및 웨이퍼사이에서 ±5%이하였다.
(실시예 4)
이 실시예는 SiO2층의 에칭에 관한 것이다. SiO2층의 에칭에는 불산이 적합하다.
1.2%의 불산으로 채운 웨이퍼처리조(10)내에 SiO2층이 형성된 웨이퍼를 세트했다. 웨이퍼를 회전시키면서, 약 0.5㎒의 초음파를 인가하여 SiO2층을 30초간 에칭했다. 그 결과, SiO2층이 균일하게 약 40㎚만큼 에칭되었다. 에칭속도의 균일성은 웨이퍼표면상 및 웨이퍼사이에서 ±3%이하였다.
(실시예 5)
이 실시예는 Si3N4층의 에칭에 관한 것이다. Si3N4층의 에칭에는 열농축된 (hot concentrated) 인산이 적합하다.
열농축된 인산으로 채운 웨이퍼처리조(10)내에 Si3N4층이 형성된 웨이퍼를 세트했다. 웨이퍼를 회전시키면서, 약 0.5㎒의 초음파를 인가하여 Si3N4층을 에칭했다. 이 결과, Si3N4층이 균일하게 약 100㎚만큼 에칭되었다. 에칭속도의 균일성은 웨이퍼표면상 및 웨이퍼사이에서 ±3%이하였다.
(실시예 6)
이 실시예는 다공질실리콘층의 에칭에 관한 것이다. 다공질실리콘층의 에칭에는 불산, 과산화수소산, 순수의 혼합액이 적합하다.
불산, 과산화수소산, 순수의 혼합액으로 채운 웨이퍼처리조(10)내에 다공질실리콘층을 지니는 웨이퍼를 세트했다. 웨이퍼를 회전시키면서, 약 0.25㎒의 초음파를 인가하여 다공질실리콘층을 에칭했다. 이 결과, 다공질실리콘층이 균일하게 5㎛만큼 에칭되었다. 에칭속도의 균일성은 웨이퍼표면상 및 웨이퍼간에서 ±3%이하였다.
K. Sakaguchi et al., Jpn. Appl. Phys. Vol. 34, part 1, No. 2B, 842-847 (1995)에는 다공질실리콘의 에칭메커니즘에 대하여 개시되어 있다. 이 문헌에 의하면, 다공질실리콘은, 에칭액이 모세관현상에 의해 다공질실리콘의 미세공으로 침입하여 그 미세공의 공벽을 에칭함으로써 에칭된다. 공벽이 얇아지게 되면, 이들 공벽은 어느 시점에서 스스로를 지탱할 수 없게 된다. 최종적으로는, 다공질층이 전면적으로 붕괴되어 에칭이 완료된다.
(실시예 7)
이 실시예는 SOI웨이퍼의 제조방법에 관한 것이다. 도 9A 내지 9F는 본 실시예에 의한 SOI웨이퍼의 제조방법의 공정을 도시한 단면도이다.
먼저, 제 1기판을 형성하기 위한 단결정Si기판(501)을 HF용액내에서 양극화성하여 다공질Si층(502)을 형성했다(도 9A). 양극화성조건은 다음과 같이 하였다.
전 류 밀 도 : 7(mA/㎠)
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시 간 : 11 (min)
다공질Si의 두께 : 12 (㎛)
다음은, 이 기판을 400℃의 산소분위기속에서 1시간동안 산화시켰다. 이 산화에 의해 다공질 Si층(502)의 미세공의 내벽은 열산화막으로 덮였다.
다음은, 다공질Si층(502)상에 CVD(Chemical Vapor Deposition)처리에 의해 0.30㎛두께의 단결정Si층(503)을 에피택셜성장시켰다(도 9B). 에피택셜성장의 조건은 다음과 같이 하였다.
소스가스 : SiH2Cl2/H2
가스유량 : 0.5/180 (ℓ/min)
가스압력 : 80 (Torr)
온 도 : 950 (℃)
성장속도 : 0.3 (㎛/min)
다음은 단결정Si층(에피택셜층)상에 열산화에 의해 200㎚두께의 SiO2층(504)을 형성했다(도 9C).
다음에, 이와 같이 하여 형성한 도 9C에 도시한 제 1기판과, 제 2기판인 Si기판(505)을 SiO2층(504)이 샌드위치되도록 접합했다(도 9D).
다음은 제 1기판으로부터 단결정Si기판(501)을 제거하여 다공질Si층(502)을 표출시켰다(도 9E).
다음에, 불산, 과산화수소산, 순수의 혼합액으로 채운 웨이퍼처리조(10)내에, 도 9E에 도시한 웨이퍼를 세트시키고, 이 웨이퍼를 회전시키면서, 약 0.25㎒의 초음파를 인가하여 다공질Si층(502)을 에칭했다(도 9F). 이 때 다공질Si층(502)의 에칭속도의 균일성은, 웨이퍼표면상 및 웨이퍼간에서 ±5%이하였다. 상기 설명한 바와 같이 웨이퍼를 회전시키면서 초음파를 인가함으로써, 다공질Si의 붕괴(에칭)를 웨이퍼표면상 및 웨이퍼간에서 균일하게 촉진시킬 수 있다.
다공질Si층(502)의 에칭에 있어서, 단결정Si층(에피택셜층)은 에칭스탑층으로서 기능한다. 따라서, 다공질Si층(502)이 웨이퍼의 전체표면에 있어서 선택적으로 에칭된다.
즉, 상기 설명한 에칭액에 의해 단결정Si층(503)이 에칭되는 속도는 매우 낮아, 단결정Si층(503)에 대한 다공질Si층(502)의 에칭 선택비는 105이상이다. 따라서, 단결정Si층(503)의 에칭량은 약 수십Å이어서 실용상 무시가능하다.
도 9F는 상기의 공정에 의해 얻어진 SOI웨이퍼를 도시한 것이다. 이 SOI웨이퍼는 SiO2층(504)상에 0.2㎛두께의 단결정Si층(503)을 지닌다. 이 단결정 Si층(503)의 막두께는 전체표면에 걸친 100개의 점에서 측정한 바 그 두께는 201㎚ ±4㎚였다.
이 실시예에서는, 또한, 1100℃의 수소분위기속에서 약 1시간동안 열처리를 행하였다. 그 결과로 생긴 SOI웨이퍼의 표면조도(roughness)를 원자간력현미경(atomic force microscope)으로 평가한 바, 5㎛각의 영역에 있어서 평균자승조도는 약 0.2㎚였다. 이것은, 통상 시판되고 있는 Si웨이퍼와 동등한 품질이다.
또한, 상기의 열처리후에, 투과전자현미경에 의해 SOI웨이퍼의 단면을 관찰했다. 그 결과, 단결정Si층(503)에는, 새로운 결정결함이 발생되어 있지 않았고, 양호한 결정성이 유지되어 있는 것을 확인하였다.
SiO2층은, 상기 설명한 바와 같이, 제 1기판의 단결정 Si막(에피택셜층)(503)상에 형성하는 것 외에, 제 2기판(505)의 표면에 형성하여도 좋고, 양자에 형성하여도 좋다. 이들 경우 모두, 상기 설명한 바와 마찬가지의 결과를 얻었다.
또한, 제 2기판으로서, 석영웨이퍼 등의 광투과성웨이퍼를 사용하여도 상기 제조공정에 의해 고품질의 SOI웨이퍼를 형성할 수 있었다. 그러나, 석영(제 2기판)과 단결정Si층(503)과의 열팽창계수의 차이로 인해 단결정Si층(503)에서의 슬립(slip)을 방지하기 위해서 수소분위기속에서의 열처리는 1000℃이하의 온도로 했다.
(실시예 8)
이 실시예는, SOI웨이퍼의 다른 제조방법에 관한 것이다. 도면으로 표현가능한 제조공정은 도 9A∼9F에 도시한 공정과 동일하기 때문에, 이하 도 9A∼9F를 참조하여 설명한다.
먼저, 제 1기판을 형성하기 위한 단결정Si기판(501)을 HF용액속에서 양극화성하여 다공질Si층(502)을 형성했다.(도 9A) 양극화성조건은 다음과 같이 하였다.
제 1단계
전 류 밀 도 : 7 (mA/㎠)
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시 간 : 5 (min)
다공질Si두께 : 5.5 (㎛)
제 2단계
전 류 밀 도 : 21 (mA/㎠)
양극화성용액 : HF:H2O:C2H5OH = 1:1:1
시 간 : 20 (sec)
다공질Si두께 : 0.5 (㎛)
다음은, 이 기판을 400℃의 산소분위기속에서 1시간동안 산화시켰다. 이 산화에 의해 다공질Si층(502)의 미세공의 내벽은 열산화막으로 덮였다.
다음은 다공질Si층(502)상에 CVD(Chemical Vapor Deposition)처리에 의해 0.15㎛두께의 단결정Si층(503)을 에피택셜성장시켰다(도 9B). 에피택셜성장의 조건은 다음과 같이 하였다.
소스가스 : SiH2Cl2/H2
가스유량 : 0.5/180 (ℓ/min)
가스압력 : 80 (Torr)
온 도 : 950 (℃)
성장속도 : 0.3 (㎛/min)
다음은 단결정Si층(에피택셜층)상에 산화에 의해 100㎚두께의 SiO2층(504)을 형성했다(도 9C).
다음에, 이와 같이 하여 형성한 도 9C에 도시한 제 1기판과, 제 2Si기판(505)을 SiO2층(504)이 샌드위치되도록 접합했다(도 9D).
다음에, 21mA/㎝2의 전류밀도(제 2단계)에서 형성한 다공질Si층을 경계로 하여 접합된 웨이퍼를 2매의 웨이퍼로 분리시키고, 이에 의해 제 2기판(505)쪽의 표면으로 다공질Si층(503)을 표출했다(도 9E). 접합된 웨이퍼의 분리방법은, 예를 들면, 1) 2매의 기판을 기계적으로 잡아당긴다. 2) 기판을 비튼다(twisting). 3) 기판을 가압한다. 4) 기판사이에 쐐기를 박는다. 5) 단면(端面)으로부터 산화하여 기판을 박피한다. 6) 열응력을 이용한다. 7) 초음파를 인가한다 등의 방법이 있고, 이들 방법을 임의로 선택하여 사용할 수 있다.
다음에, 불산, 과산화수소산, 순수의 혼합액으로 채운 웨이퍼처리조(10)내에, 도 9E에 도시한 웨이퍼를 세트시키고, 이 웨이퍼를 회전시키면서, 약 0.25㎒의초음파를 인가하여 다공질Si층(502)을 에칭했다(도 9F). 이 때 다공질Si층(502)의 에칭속도의 균일성은, 웨이퍼표면상 및 웨이퍼간에서 ±5%이하였다. 상기 설명한 바와 같이 웨이퍼를 회전시키면서 초음파를 인가함으로써, 다공질Si의 붕괴(에칭)를 웨이퍼표면상 및 웨이퍼간에서 균일하게 촉진시킬 수 있다.
다공질Si층(502)의 에칭에 있어서, 단결정Si층(에피택셜층)(503)은 에칭스탑층으로서 기능한다. 따라서, 다공질Si층(502)이 웨이퍼의 전체표면에 있어서 선택적으로 에칭된다.
즉, 상기 설명한 에칭액에 의해 단결정Si층(503)이 에칭되는 속도는 매우 낮아, 단결정Si층(503)에 대한 다공질Si(502)의 에칭선택비는 105이상이다. 따라서, 단결정Si층(503)의 에칭량은 약 수십Å이어서 실용상 무시가능하다.
도 9F는 상기의 공정에 의해 얻어진 SOI웨이퍼를 도시한 것이다. 이 SOI웨이퍼는 SiO2층(504)상에 0.1㎛두께의 단결정Si층(503)을 가진다. 이 단결정Si층(503)의 막두께는 전체표면에 걸친 100개의 점에서 측정한 바 그 두께는 101㎚±3㎚였다.
이 실시예에서는, 또한, 1100℃의 수소분위기속에서 약 1시간동안 열처리를 행하였다. 그 결과로 생긴 SOI웨이퍼의 표면조도를 원자간력현미경(AFM)으로 평가한 바, 5㎛각의 영역에 있어서 평균자승조도는 약 0.2㎚였다. 이것은, 통상 시판되고 있는 Si웨이퍼와 동등한 품질이다.
또한, 상기의 열처리후에, 투과전자현미경에 의해 SOI웨이퍼의 단면을 관찰했다. 그 결과, 단결정Si층(503)에는, 새로운 결정결함이 발생되어 있지 않았고, 양호한 결정성이 유지되어 있는 것을 확인하였다.
SiO2층은, 상기 설명한 바와 같이, 제 1기판의 단결정Si막(에피택셜층)(503)상에 형성하는 것 외에, 제 2기판(505)의 표면에 형성하여도 좋고, 양자에 형성하여도 좋다. 이들 경우 모두, 상기 설명한 바와 마찬가지의 결과를 얻었다.
또한, 제 2기판으로서, 석영웨이퍼 등의 광투과성웨이퍼를 사용하여도 상기 제조공정에 의해 고품질의 SOI웨이퍼를 형성할 수 있었다. 그러나, 석영(제 2기판)과 단결정Si층(503)과의 열팽창계수의 차이로 인해 단결정Si층(503)에서의 슬립(slip)을 방지하기 위해서 수소분위기속에서의 열처리는 1000℃이하의 온도로 했다.
이 실시예에서는, 접합한 웨이퍼를 2매의 웨이퍼로 분리함으로써 얻어진 제 1기판(이하, 분리기판이라 칭함)을 재이용할 수 있다. 즉, 분리기판의 표면에 잔류하는 다공질Si막을, 상기 설명한 다공질Si막의 에칭방법과 동일한 방법에 의해 선택적으로 에칭하여, 그 결과물을 처리(예를 들면 수소분위기속에서의 어니일링이나 표면연마 등의 표면처리)함으로써 분리기판을 제 1기판 또는 제 2기판으로서 재이용할 수 있다.
상기 설명한 실시예 7 및 8에서는, 다공질Si층상에 단결정Si층을 형성하기 위해 에피택셜성장을 사용하지만, 단결정Si층의 형성에는, CVD법, MBE법, 스퍼터링법, 액상성장법 등의 각종 방법을 사용할 수 있다.
또한, 다공질Si층상에는, GaAs, InP 등의 단결정화합물반도체층을 에피택셜성장법에 의해 형성가능하고, 이 경우, "GaAs on Si", "GaAs on Glass(Quartz)" 등의 고주파디바이스 및 OEIC에 적합한 웨이퍼를 제조할 수 있다.
또한, 다공질Si층을 선택적으로 에칭하기 위한 에칭액으로서는 49%의 불산과 30%의 과산화수소수와의 혼합액이 적절하지만, 이하의 에칭액도 적절하다. 다공질Si는 거대한 표면적을 가지기 때문에 선택적인 에칭이 용이하다.
(a) 불산
(b) 불산에 알콜 및 과산화수소수중 적어도 하나를 첨가하여 조제한 혼합액
(c) 버퍼드(buffered) 불산
(d) 버퍼드(buffered) 불산에 알콜 및 과산화수소수 중 적어도 하나를 첨가하여 조제한 혼합액
(e) 불산, 질산, 초산의 혼합액
다른 공정에 대해서도 상기의 실시예에서의 조건에 한정되지 않기 때문에, 다른 여러 가지 조건을 사용할 수 있다.
본 발명에 의하면 웨이퍼처리를 균일하게 할 수 있다.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 취지 및 범위내에서 다양한 변경 및 조정을 행할 수 있다. 따라서 본 발명의 취지를 공개적으로 알리기 위해 다음의 청구범위를 작성하였다.

Claims (28)

  1. 웨이퍼를 처리액속에 침적하여 웨이퍼를 처리하는 웨이퍼처리장치에 있어서,
    웨이퍼처리조와,
    서로 대략 평행하게 배치된 복수의 봉형상부재에 의해 웨이퍼를 회전시키면서 웨이퍼를 지지하는 회전지지기구를 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  2. 제 1항에 있어서, 상기 처리조내에 초음파를 유도하는 초음파유도수단을 또한 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  3. 제 1항 또는 2항에 있어서, 상기 회전지지기구는, 상기 봉형상부재중, 적어도 웨이퍼를 상기 처리조의 바닥면쪽으로부터 지지하는 봉형상부재를 회전시킴으로써 웨이퍼에 회전력을 인가하는 것을 특징으로 하는 웨이퍼처리장치.
  4. 제 1항 또는 2항에 있어서, 상기 회전지지기구는 상기 봉형상부재를 동일방향으로 회전시킴으로써 웨이퍼에 회전력을 인가하는 것을 특징으로 하는 웨이퍼처리장치.
  5. 제 1항 내지 4항중 어느 한 항에 있어서, 각각의 봉형상부재는 웨이퍼가 축방향으로 이동하는 것을 제한하기 위한 홈을 가지는 것을 특징으로 하는 웨이퍼처리장치.
  6. 제 1항 또는 2항에 있어서, 상기 회전지지기구는 웨이퍼를 회전시키기 위한 구동력을 발생하는 구동력발생수단을 상기 처리조의 외부에 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  7. 제 6항에 있어서, 상기 회전지지기구는 상기 구동력발생수단에 의해 발생된 구동력을 상기 봉형상부재에 전달하기 위한 크랭크기구를 또한 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  8. 제 1항 또는 2항에 있어서, 상기 회전지지기구를 상기 처리조내에서 요동시키기 위한 구동기구를 또한 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  9. 제 1항 또는 2항에 있어서, 상기 회전지지기구를 부유시키거나 침적하기 위한 구동기구를 또한 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  10. 제 1항 또는 제 2항에 있어서, 상기 처리조는 오버플로조를 포함하는 순환기구를 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  11. 제 10항에 있어서, 상기 순환기구는 상기 회전지지기구에 의해 발생할 수 있는 파티클로 인한 웨이퍼의 오염을 경감시키기 위한 수단을 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  12. 제 2항에 있어서, 상기 초음파유도수단은 초음파조와, 초음파원과, 상기 초음파원의 위치를 상기 초음파조내에서 조정하는 조정수단을 구비하고, 상기 초음파는 상기 초음파조내에 놓인 초음파전달매체를 통하여 상기 처리조에 전달되는 것을 특징으로 하는 웨이퍼처리장치.
  13. 제 1항 또는 2항에 있어서, 상기 처리조와 상기 회전지지기구중, 적어도 처리액과 접촉가능한 부분은, 석영과 플라스틱으로 구성된 군으로부터 선택된 물질로 이루어지는 것을 특징으로 하는 웨이퍼처리장치.
  14. 제 1항 또는 2항에 있어서, 상기 처리조와 상기 회전지지기구중, 적어도 처리액과 접촉가능한 부분은, 불소수지 염화비닐, 폴리에틸렌, 폴리프로필렌, 폴리부틸렌테레프탈레이트(PBT), 폴리에테르에테르케톤(PEEK)으로 구성된 군으로부터 선택된 물질로 이루어지는 것을 특징으로 하는 웨이퍼처리장치.
  15. 제 1항 또는 2항에 있어서, 상기 회전지지기구는 4개의 봉형상부재에 의해 웨이퍼를 지지하는 것을 특징으로 하는 웨이퍼처리장치.
  16. 제 1항 또는 2항에 있어서, 상기 봉형상부재는 오리엔테이션플랫을 가지는 웨이퍼를 처리할 때 오리엔테이션플랫에 의해 해당 웨이퍼의 회전이 방해받지 않는 위치에 배치되는 것을 특징으로 하는 웨이퍼처리장치.
  17. 웨이퍼를 처리액속에 침적하여 웨이퍼를 처리하는 웨이퍼처리장치에 있어서,
    웨이퍼처리조와,
    웨이퍼를 상기 처리조의 바닥면에 대하여 대략 수직인 상태로 유지하도록 웨이퍼의 양쪽 및 아래쪽으로부터 봉형상부재에 의해 웨이퍼를 지지하는 지지수단과,
    지지한 웨이퍼를 회전시키기 위한 구동수단을 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  18. 제 17항에 있어서, 상기 처리조내에 초음파를 유도하는 초음파유도수단을 또한 구비하는 것을 특징으로 하는 웨이퍼처리장치.
  19. 제 17항 또는 18항에 있어서, 상기 구동수단은 상기 봉형상부재를 회전시킴으로써 웨이퍼에 회전력을 인가하는 것을 특징으로 하는 웨이퍼처리장치.
  20. 제 17항 내지 19항 중 어느 한 항에 있어서, 상기 봉형상부재는 웨이퍼가 축방향으로 이동하는 것을 제한하기 위한 홈을 가지는 것을 특징으로 하는 웨이퍼처리장치.
  21. 웨이퍼를 처리액속에 침적하여 웨이퍼를 처리하는 웨이퍼처리방법에 있어서, 웨이퍼를 처리조의 바닥면에 대하여 대략 수직인 상태로 유지하도록 해당 웨이퍼의 양쪽 및 아래쪽으로부터 봉형상부재에 의해 해당 웨이퍼를 지지하면서 회전시키는 것을 특징으로 하는 웨이퍼처리방법.
  22. 제 21항에 있어서, 웨이퍼를 상기 처리조내에서 회전시키는 한편, 상기 처리액에 초음파를 유도하는 것을 특징으로 하는 웨이퍼처리방법.
  23. 제 21항 또는 22항에 있어서, 상기 처리액으로서 에칭액을 사용하여 웨이퍼를 에칭하는 것을 특징으로 하는 웨이퍼처리방법.
  24. 제 21항 또는 22항에 있어서, 상기 처리액으로서 에칭액을 사용하여 다공질실리콘층을 가지는 웨이퍼를 에칭하는 것을 특징으로 하는 웨이퍼처리방법.
  25. 제 24항에 의한 방법을 제조공정의 일부로 사용하여 SOI웨이퍼를 제조하는 것을 특징으로 하는 SOI웨이퍼제조방법.
  26. 제 1항 내지 20항중 어느 한 항에 의한 장치를 사용하여 웨이퍼를 처리하는 것을 특징으로 하는 웨이퍼처리방법.
  27. 제 1항 내지 20항 중 어느 한 항에 의한 장치를 사용하여 웨이퍼상에 형성된 특정의 층을 에칭하는 것을 특징으로 하는 웨이퍼처리방법.
  28. 제 27항에 의한 방법을 제조공정의 일부로 사용하여 SOI웨이퍼를 제조하는 것을 특징으로 하는 SOI웨이퍼제조방법.
KR10-1998-0003020A 1997-02-04 1998-02-04 웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법 KR100416963B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9021796A JPH10223585A (ja) 1997-02-04 1997-02-04 ウェハ処理装置及びその方法並びにｓｏｉウェハの製造方法
JP97-21796 1997-02-04
JP1997-21796 1997-02-04

Publications (2)

Publication Number Publication Date
KR19980071052A KR19980071052A (ko) 1998-10-26
KR100416963B1 true KR100416963B1 (ko) 2004-03-26

Family

ID=12065023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0003020A KR100416963B1 (ko) 1997-02-04 1998-02-04 웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법

Country Status (11)

Country Link
US (1) US6337030B1 (ko)
EP (1) EP0856873B1 (ko)
JP (1) JPH10223585A (ko)
KR (1) KR100416963B1 (ko)
CN (1) CN1108632C (ko)
AT (1) ATE280435T1 (ko)
AU (1) AU722096B2 (ko)
CA (1) CA2228571C (ko)
DE (1) DE69827051T2 (ko)
SG (1) SG73497A1 (ko)
TW (1) TW473863B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391067B2 (en) 1997-02-04 2002-05-21 Canon Kabushiki Kaisha Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
JPH10223585A (ja) 1997-02-04 1998-08-21 Canon Inc ウェハ処理装置及びその方法並びにｓｏｉウェハの製造方法
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JP2000124183A (ja) * 1998-10-19 2000-04-28 Memc Kk シリコンウェーハ洗浄用キャリア
US6520191B1 (en) 1998-10-19 2003-02-18 Memc Electronic Materials, Inc. Carrier for cleaning silicon wafers
US6412503B1 (en) * 1999-06-01 2002-07-02 Applied Materials, Inc. Magnetically coupled substrate roller
DE19934300C2 (de) * 1999-07-21 2002-02-07 Steag Micro Tech Gmbh Vorrichtung zum Behandeln von Substraten
EP1139396A3 (en) * 2000-03-31 2003-08-27 Texas Instruments Incorporated Fixture and method for uniform electroless metal deposition on integrated circuit bond pads
US20030181042A1 (en) * 2002-03-19 2003-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Etching uniformity in wet bench tools
US20030211427A1 (en) * 2002-05-07 2003-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for thick film photoresist stripping
KR100710160B1 (ko) * 2002-10-07 2007-04-20 엘지.필립스 엘시디 주식회사 유리기판 파손방지용 카세트
US7040330B2 (en) * 2003-02-20 2006-05-09 Lam Research Corporation Method and apparatus for megasonic cleaning of patterned substrates
JP4162524B2 (ja) * 2003-03-27 2008-10-08 大日本スクリーン製造株式会社 基板処理方法およびその装置
US20040238119A1 (en) * 2003-05-26 2004-12-02 Ching-Yu Chang [apparatus and method for etching silicon nitride thin film ]
JP4509501B2 (ja) * 2003-07-31 2010-07-21 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 円板状部材のエッチング方法及び装置
US7415985B2 (en) * 2003-09-24 2008-08-26 Dainippon Screen Mfg. Co., Ltd. Substrate cleaning and drying apparatus
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
EP1761998A4 (en) * 2004-02-27 2011-05-11 Georgia Tech Res Inst CMUT DEVICES AND METHODS OF MAKING THE SAME
WO2005091424A1 (ja) * 2004-03-18 2005-09-29 Matsushita Electric Industrial Co., Ltd. 電力システムおよびその管理方法
US20050211379A1 (en) * 2004-03-29 2005-09-29 Hung-Wen Su Apparatus and method for removing metal from wafer edge
KR100604051B1 (ko) * 2004-06-30 2006-07-24 동부일렉트로닉스 주식회사 게이트 산화막의 전세정방법
KR100644054B1 (ko) * 2004-12-29 2006-11-10 동부일렉트로닉스 주식회사 세정 장치 및 게이트 산화막의 전세정 방법
US7730898B2 (en) 2005-03-01 2010-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer lifter
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
JP4705517B2 (ja) * 2006-05-19 2011-06-22 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置、プログラム、および記録媒体
KR100766417B1 (ko) 2006-07-11 2007-10-12 이기정 수납 부재 및 이를 포함하는 박판화 장치
DE102006059810A1 (de) * 2006-12-15 2008-06-19 Rena Sondermaschinen Gmbh Vorrichtung und Verfahren zum Reinigen von Gegenständen, insbesondere von dünnen Scheiben
US8327861B2 (en) 2006-12-19 2012-12-11 Lam Research Corporation Megasonic precision cleaning of semiconductor process equipment components and parts
KR20100050403A (ko) * 2008-11-04 2010-05-13 주식회사 실트론 대상물의 습식 처리 장치 및 방법과 이에 사용되는 유체 확산판
CN101844111A (zh) * 2009-04-08 2010-09-29 佛山市兴民科技有限公司 一种超声浮选方法及其装置和用途
KR101009584B1 (ko) 2010-11-10 2011-01-20 주식회사 에이에스이 웨이퍼 세정장치
JP5696491B2 (ja) * 2011-01-20 2015-04-08 株式会社Sumco ウェーハ洗浄装置及び洗浄方法
JP2012178458A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 半導体装置の製造方法及び半導体基板の洗浄方法
CN102787315B (zh) * 2011-05-19 2015-01-07 昆山西钛微电子科技有限公司 单片杯式旋转蚀刻装置
DE102012214316A1 (de) 2012-08-10 2014-02-13 Siltronic Ag Halterung für eine Vielzahl von scheibenförmigen Werkstücken
DE102013204830B4 (de) * 2013-03-19 2014-10-09 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe mit einem Ätzmedium
CN104746146A (zh) * 2013-12-25 2015-07-01 新奥光伏能源有限公司 一种单晶硅片的制绒方法
US9562291B2 (en) * 2014-01-14 2017-02-07 Mei, Llc Metal etch system
CN104465464A (zh) * 2014-12-16 2015-03-25 中国电子科技集团公司第四十六研究所 一种小尺寸硫化镉单晶片超声清洗架
CN105225992B (zh) * 2015-11-03 2018-08-24 株洲南车时代电气股份有限公司 一种刻蚀装置及晶圆片单面刻蚀方法
CN106540910A (zh) * 2016-12-09 2017-03-29 苏州爱彼光电材料有限公司 游星轮片清洗架
CN108206145B (zh) * 2016-12-20 2020-05-19 有研半导体材料有限公司 一种实现相邻晶圆对转的腐蚀装置及腐蚀方法
JP6860447B2 (ja) * 2017-02-15 2021-04-14 キオクシア株式会社 基板処理装置
DE102018103808A1 (de) * 2018-02-20 2019-08-22 AP&S International GmbH Vorrichtung zur stromlosen Metallisierung einer Zieloberfläche wenigstens eines Werkstücks
US12074041B2 (en) 2018-06-29 2024-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wet bench structure
CN111477561A (zh) * 2019-01-23 2020-07-31 弘塑科技股份有限公司 批次基板湿式处理装置及批次基板湿式处理方法
CN112435955B (zh) * 2019-08-26 2024-04-16 合肥晶合集成电路股份有限公司 一种晶圆裂片的支撑装置及其固定方法
CN111063642B (zh) * 2019-11-20 2023-04-14 至微半导体(上海)有限公司 具有限位功能的活动式多轴向连杆装置
CN110931401B (zh) * 2020-01-02 2022-06-03 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 晶圆片盒旋转装置及片盒旋转升降设备
CN113066753B (zh) * 2021-03-10 2024-05-17 北京北方华创微电子装备有限公司 晶片升降支撑装置及清洗设备
CN116598252B (zh) * 2023-07-13 2023-10-03 南轩（天津）科技有限公司 一种用于硅片浸蚀均匀的旋转结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152277A (ja) * 1991-11-27 1993-06-18 Nec Kansai Ltd ウエツトエツチング装置
JPH05343377A (ja) * 1992-04-15 1993-12-24 Nec Corp 半導体製造ウェット処理装置

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3473670A (en) 1968-01-30 1969-10-21 Fluoroware Inc Article supporting basket
US3782522A (en) 1972-09-18 1974-01-01 Fluoroware Inc Transfer mechanism
US3964957A (en) * 1973-12-19 1976-06-22 Monsanto Company Apparatus for processing semiconductor wafers
US3893869A (en) 1974-05-31 1975-07-08 Rca Corp Megasonic cleaning system
US4191295A (en) 1978-08-14 1980-03-04 Rca Corporation Processing rack
DE3435931A1 (de) 1984-09-29 1986-04-03 Bayer Ag, 5090 Leverkusen Verfahren zur entschwefelung von rauchgasen
JPS61228629A (ja) 1985-04-02 1986-10-11 Mitsubishi Electric Corp ウエハ等薄板体の表面処理装置
JPH0691062B2 (ja) 1985-04-24 1994-11-14 日本電気株式会社 半導体スライスの洗浄方法
WO1987006862A1 (en) 1986-05-16 1987-11-19 Eastman Kodak Company Ultrasonic cleaning method and apparatus
JPS62274730A (ja) 1986-05-23 1987-11-28 Nec Corp エツチング装置
JPS62281430A (ja) 1986-05-30 1987-12-07 Hitachi Electronics Eng Co Ltd 拡散前ウエハ洗浄方法および洗浄装置
JPH01143223A (ja) 1987-11-28 1989-06-05 Toshiba Corp 半導体基板の表面処理方法
FR2626261B1 (fr) 1988-01-26 1992-08-14 Recif Sa Appareil elevateur de plaquettes de silicium notamment
US4952115A (en) 1988-02-29 1990-08-28 Tel Sagami Limited Wafer support device
JPH01304733A (ja) 1988-06-01 1989-12-08 Mitsubishi Electric Corp 半導体ウエハの洗浄装置
KR910006087B1 (ko) 1988-06-29 1991-08-12 삼성반도체통신 주식회사 반도체 제조용 웨이퍼 세정기
US4927781A (en) 1989-03-20 1990-05-22 Miller Robert O Method of making a silicon integrated circuit waveguide
JPH0377347A (ja) 1989-08-19 1991-04-02 Mitsubishi Electric Corp ウエハのファセットアライメント方法
JPH03231428A (ja) 1990-02-07 1991-10-15 Hitachi Cable Ltd 半導体ウエハの洗浄方法
JPH03257826A (ja) 1990-03-07 1991-11-18 Shimada Phys & Chem Ind Co Ltd 半導体ウェハの洗浄方法
JPH0785471B2 (ja) 1990-10-16 1995-09-13 信越半導体株式会社 エッチング装置
US5275184A (en) 1990-10-19 1994-01-04 Dainippon Screen Mfg. Co., Ltd. Apparatus and system for treating surface of a wafer by dipping the same in a treatment solution and a gate device for chemical agent used in the apparatus and the system
JPH071796Y2 (ja) 1990-12-28 1995-01-18 大日本スクリーン製造株式会社 浸漬型基板処理装置
US5174045A (en) 1991-05-17 1992-12-29 Semitool, Inc. Semiconductor processor with extendible receiver for handling multiple discrete wafers without wafer carriers
JPH0555180A (ja) 1991-08-29 1993-03-05 Fujitsu Ltd 大型基板用リフトオフ装置とその調整方法
JP3157030B2 (ja) 1992-01-31 2001-04-16 キヤノン株式会社 半導体基体とその作製方法
KR0163362B1 (ko) 1992-03-05 1999-02-01 이노우에 아키라 세정장치용 처리조
JPH05335401A (ja) 1992-05-28 1993-12-17 Mitsubishi Electric Corp 半導体ウエハ用移送装置
JP3005117B2 (ja) 1992-06-26 2000-01-31 キヤノン株式会社 電子写真感光体用支持体の洗浄方法
JPH0621030A (ja) 1992-07-01 1994-01-28 Hitachi Cable Ltd 半導体ウエハの洗浄方法
JPH06168928A (ja) 1992-11-30 1994-06-14 Nec Kansai Ltd ウェーハ洗浄装置およびウェーハ洗浄方法
JPH0722495A (ja) 1993-06-29 1995-01-24 Kokusai Electric Co Ltd ウェーハ姿勢合わせ装置
US5356300A (en) 1993-09-16 1994-10-18 The Whitaker Corporation Blind mating guides with ground contacts
JPH07106292A (ja) 1993-09-29 1995-04-21 Kawasaki Steel Corp 半導体ウエハの洗浄装置
US5340437A (en) * 1993-10-08 1994-08-23 Memc Electronic Materials, Inc. Process and apparatus for etching semiconductor wafers
JP2888409B2 (ja) 1993-12-14 1999-05-10 信越半導体株式会社 ウェーハ洗浄槽
US5672212A (en) * 1994-07-01 1997-09-30 Texas Instruments Incorporated Rotational megasonic cleaner/etcher for wafers
US5520205A (en) 1994-07-01 1996-05-28 Texas Instruments Incorporated Apparatus for wafer cleaning with rotation
JPH0878387A (ja) 1994-09-01 1996-03-22 Fujitsu Ltd 半導体装置の製造方法
US5593505A (en) * 1995-04-19 1997-01-14 Memc Electronic Materials, Inc. Method for cleaning semiconductor wafers with sonic energy and passing through a gas-liquid-interface
JP3177729B2 (ja) 1995-05-12 2001-06-18 東京エレクトロン株式会社 処理装置
JPH0910709A (ja) 1995-06-30 1997-01-14 Dainippon Screen Mfg Co Ltd 基板処理装置
TW355815B (en) 1996-05-28 1999-04-11 Canon Kasei Kk Cleaning methods of porous surface and semiconductor surface
JPH10150013A (ja) 1996-11-20 1998-06-02 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH10223585A (ja) 1997-02-04 1998-08-21 Canon Inc ウェハ処理装置及びその方法並びにｓｏｉウェハの製造方法
SG63810A1 (en) 1997-02-21 1999-03-30 Canon Kk Wafer processing apparatus wafer processing method and semiconductor substrate fabrication method
JP3847935B2 (ja) 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152277A (ja) * 1991-11-27 1993-06-18 Nec Kansai Ltd ウエツトエツチング装置
JPH05343377A (ja) * 1992-04-15 1993-12-24 Nec Corp 半導体製造ウェット処理装置

Also Published As

Publication number Publication date
ATE280435T1 (de) 2004-11-15
SG73497A1 (en) 2000-06-20
CA2228571A1 (en) 1998-08-04
JPH10223585A (ja) 1998-08-21
DE69827051D1 (de) 2004-11-25
TW473863B (en) 2002-01-21
AU722096B2 (en) 2000-07-20
DE69827051T2 (de) 2005-09-08
CA2228571C (en) 2003-04-29
CN1192579A (zh) 1998-09-09
EP0856873B1 (en) 2004-10-20
CN1108632C (zh) 2003-05-14
US6337030B1 (en) 2002-01-08
KR19980071052A (ko) 1998-10-26
EP0856873A3 (en) 2001-08-29
EP0856873A2 (en) 1998-08-05
AU5289798A (en) 1998-08-06

Similar Documents

Publication Publication Date Title
KR100416963B1 (ko) 웨이퍼처리장치와그방법및에스오아이웨이퍼제조방법
KR100347824B1 (ko) 웨이퍼 처리장치, 웨이퍼 처리방법 및 반도체기체의제조방법
US6380099B2 (en) Porous region removing method and semiconductor substrate manufacturing method
KR100300279B1 (ko) 반도체기판의제조방법
EP0940483A2 (en) Anodizing method and apparatus and semiconductor substrate manufacturing method
US6767840B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
EP1039517A2 (en) Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
EP0938132B1 (en) Porous region removing method and semiconductor substrate manufacturing method
JP3831878B2 (ja) ウェハ処理装置
JP3831877B2 (ja) 半導体基体の製造方法
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee