JP2005539392A - バッファ層を有しないウエハからの緩和された有用層の形成 - Google Patents

バッファ層を有しないウエハからの緩和された有用層の形成 Download PDF

Info

Publication number
JP2005539392A
JP2005539392A JP2004537455A JP2004537455A JP2005539392A JP 2005539392 A JP2005539392 A JP 2005539392A JP 2004537455 A JP2004537455 A JP 2004537455A JP 2004537455 A JP2004537455 A JP 2004537455A JP 2005539392 A JP2005539392 A JP 2005539392A
Authority
JP
Japan
Prior art keywords
layer
forming
strained
useful
useful layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004537455A
Other languages
English (en)
Other versions
JP5032743B2 (ja
Inventor
ブリュノ、ギスレン
タケシ、アカツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0211543A external-priority patent/FR2844634B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005539392A publication Critical patent/JP2005539392A/ja
Application granted granted Critical
Publication of JP5032743B2 publication Critical patent/JP5032743B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

結晶材料から各々が選ばれた支持基板(1)と歪み層(2)を備えるウエハから有用層を形成する方法。

Description

この発明は、マイクロエレクトロニクス、光学又は光電子工学用の結晶材料から各々が選ばれた基板と歪み層を備えるウエハからの有用層の形成に関する。
この明細書において、バルク状態で平衡している材料の格子定数である公称格子定数に実質的に同じである格子定数を有する結晶材料により層が形成された場合、その層は「緩和」されたという。
逆に、「歪んだ」層とは、エピタキシャル成長等の結晶成長中に結晶構造が伸張又は圧縮により弾性的に歪んだ結晶材料による層のことで、その格子定数がこの材料の公称格子定数とは実質的に異なるものである。
同じウエハ内において、格子定数が互いに異なり、少なくとも部分的に緩和され且つ又は過度な数の結晶欠陥が無い結晶構造を維持している、第一の結晶材料の層を第二の結晶材料の基板上に形成することは場合によって有用又は効果的である。
この目的のために、基板と形成された層とに間にバッファ層を挿入することが知られている。
この構造においては、「バッファ層」は形成された層の格子定数が基板の格子定数と合う遷移層を意味する。
この目的のために、この種のバッファ層は厚みに応じて次第に変わる組成を有してもよく、そのバッファ層の組成が次第に変わるのは、基板と形成された層との格子定数の間で、バッファ層の格子定数が次第に変わることと直接関わっている。
それは、例えば、可変含有量組成変化(variable−content compositional variation)、含有量の符号の反転、又は、組成の段階的変化というようなさらに複雑な態様とすることもできる。
そのような可変組成を形成するのは時間を要し、また、実施が複雑となる。
さらに、結晶欠陥密度を小さくするにはバッファ層が、通常、厚くなり、典型的には1から数ミクロンである。
従って、そのようなバッファ層の製造には、屡々、時間が掛かり、難しくコストが掛かる処理が含まれる。
形成された層内の弾性歪みを緩和し、必要な処理が少なく、同様な結果が得られる他の技術がB.Hollander et al.の、例えば、“Strain relaxation of pseudomorphic Si1−xGe/Si(100)heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication”(in Nuclear and Instruments and Methods in Physics Research B 175−177 (2001) 357−367)という題の文書に示されている。
記載されている処理は、圧縮により歪んだSiGe層の緩和に関し、この層はSi基板上に形成されている。
用いられている技術では、歪み層表面からSi基板内へ、所定深さに、水素又はヘリウムイオンを注入する。
イオンを注入により生じ、注入領域とSiGe層との間に横たわるSi基板の一重内に位置する結晶の摂動により、熱処理下で、SiGe層がある程度緩和される。
従って、この技術により、基板内への簡単な原子又は分子注入により、中間バッファ層内に緩和された又は擬似的に緩和された層が形成される。
従って、この技術は、バッファ層の形成を含む技術に比べ、時間が少なく、実施が簡単、そして、コストが掛からないように見える。
素子、特に、電子工学や光電子工学用の素子を製造するために、ある構造にこの緩和又は擬似的緩和層を後で一体化させるのにこの技術を用いるのは興味深いと思われる。
この発明の目的は、この層一体化の実施を盛行させるために、第一のアスペクトにおいて、マイクロエレクトロニクス、光学又は光電子工学用の結晶材料から各々が選ばれた支持基板と歪み層を備えるウエハから有用層を形成する方法であって、前記支持基板の、構造的摂動を形成しうる所定深さに、摂動領域を形成する工程と、エネルギを供給して前記歪み層内の弾性歪みに少なくとも相対的緩和を起こさせる工程と、前記歪み層とは反対側の前記ウエハの部分を除去し、前記有用層が前記ウエハの残存部分となる工程を備えたことを特徴とする方法を提供する。
この発明のさらなるアスペクトである再利用方法が請求項2乃至34に与えられる。
第二のアスペクトにおいて、この発明の主題は請求項35の除去方法の応用である。
第三のアスペクトにおいて、この発明の主題は、請求項36乃至39に与えられる、剥離により薄層を提供する源ウエハとある構造である。
この発明のさらなる特徴、目的及び効果が、添付図面を参照し、詳細な説明を読むことにより明らかになる。
この発明は、有用層が支持基板と支持基板上の歪み層を備える源基板と、有用層の形成のための支持部材を形成する受け取り基板とを含む。
この明細書において、そして、一般に、「有用層」は受け取り基板上に形成される源基板の一部を示す。
この発明の主なる目的は、源基板から受け取り基板上に緩和又は擬似的緩和層を形成するもので、有用層は少なくとも部分的に源基板の歪み層内に含まれる。
歪み層は、バッファ層が無く、事前に緩和又は擬似的に緩和されたものである。
図1aに示されているのはこの発明の源基板10である。
源基板10は支持基板1と歪み層2より成る。
支持基板1の第一の態様では、支持基板1は半導体材料等の結晶材料(図1には示されない)より成る上部層を備える疑似基板であり、上部層は歪み層2との間に界面を有し、そして、その歪み層2との界面で第一の格子定数を有する。
上部層の第一の格子定数は、効果的にも、それが形成される材料の公称格子定数であり、従って、この材料は緩和状態にある。
上部層は、さらに、上部歪み層2が支持基板1の上部層の結晶構造に大きな影響を与えることなしに、その格子定数を歪み層2に与えるに十分な厚みを有する。
支持基板1の第二の態様では、支持基板1は第一の格子定数を有する結晶材料のみにより成る。
他の効果的な態様では、支持基板1は単結晶基板である。
どのような態様が支持基板1に選ばれても、効果的なことに、支持基板1は、転位等の構造欠陥の密度が低い結晶構造を有する。
歪み層2の第一の態様では、歪み層2は半導体材料等の結晶材料の一重のみより成る。
この歪み層2を形成するのに選ばれる材料は、第一の格子定数と実質的に異なる第二の公称格子定数を有する。
形成された歪み層2は、支持基板1により圧縮又は伸張されて弾性的に歪み、即ち、それが成る材料の公称格子定数と実質的に異なる格子定数を持たされ、従って、この格子定数は第一の格子定数に近いものとなる。
この歪み層2を形成するのにに選ばれる材料は、効果的なことに、第一の格子定数より実質的に大きい第二の公称格子定数を有し、従って、圧縮により歪む。
歪み層2は、さらに効果的なことに、実質的に一定な原子組成を有する。
歪み層2の第二の態様では、歪み層2は幾重の複数材料より成り、各一重は半導体材料等の結晶材料より成る。
歪み層2の各一重は、さらに効果的なことに、実質的に一定な原子組成を有する。
支持基板1との界面に直接近接する歪み層2の材料厚みは第一の態様の歪み層2と実質的に同じ特性を有する。
歪み層2の緩和された材料の厚みが小さいということは少なくとも以下の内の効果の一つを有する。
それは、ある材料特性を達成するために受け取り基板上に形成される活性層の少なくとも一部分を構成する。
それは、特に、エッチング溶液よる選択的化学エッチング等の材料除去から近傍層を保護するための、選択的材料除去手段により行われる選択的材料除去の間の停止層を構成する。
それは、選択エッチング等の選択的材料除去手段により行われて、選択的材料除去の間の停止層となる近傍層より実質的に材料除去が大きくなる可能性があり、従って、材料除去から保護される。
緩和された材料はその一重にこれら機能が組み合わされてもよく、そして、他の機能を有してもよい。
すべての場合において、歪み層2は歪んだ材料より成る通常の構造を有するが、それは、さらに、歪み層2よりかなり薄い蓄積厚みを有する緩和された一つ又は幾重もの材料を含んでもよく、これにより、歪み層2が全体的に歪んだ状態を維持する。
どのような態様が歪み層2に選ばれても、例えば、CVD(Chemical Vapour Deposition)やMBE(Molecular Beam Epitaxy)等の既知の技術を用いたエピタキシャル成長等の結晶成長により、歪み層2が効果的に支持基板1上に形成される。
例えば、点欠陥や転位等の拡張欠陥等、過度な数の結晶欠陥無しにそのような歪み層2を得るには、支持基板1と(支持基板1との界面近傍において)歪み層2とが形成される結晶材料において、それら第一、第二の公称格子定数の差が十分小さい結晶材料を選ぶと効果的である。
この格子定数の差は、例えば、典型的には、約0.5%と約1.5%との間であるが、それより高い値でもよい。
例えば、IV−IV属材料においては、GeはSiの公称格子定数より大きい約4.2%の公称格子定数を有しており、従って、Geを30%含むSiGeはSiの公称格子定数よりより大きい約1.15%の公称格子定数を有する。
さらには、歪み層2は、それが一定な固有特性、且つ又は、(図1cに見られるように)受け取り基板5に付着できるように、略一定な厚みを有すると好ましい。
歪み層2にプラスティックのような種類の緩和や内部応力が現れないように、歪み層2の厚みは、さらに、臨界弾性歪み厚みより薄くなければならない。
この臨界弾性歪み厚みは、主に、歪み層2のために選ばれた材料と、支持基板1との格子定数の差とに応じて変わる。
支持基板1に用いた材料の上に形成される歪み層2に用いた材料の臨界弾性歪み厚みの値は当業者であればこの分野において知り得る。
歪み層2は、一旦形成されると、その格子定数がその成長基板1の格子定数と実質的に同様になり、圧縮又は伸張により内部弾性歪みを有することになる。
図1bを参照すると、歪み層2を備えるウエハ10が製造されると、摂動領域3が支持基板1内の所定深さに形成され、遷移層4が実質的に摂動領域3と歪み層2により拘束される。
摂動領域3は、周囲部分内に構造的な摂動を生じさせる内部歪みを有する領域として特徴付けられる。
この摂動領域3は、実際、支持基板1の表面全体に効果的に形成される。
この摂動領域3は全体的に支持基板1の表面に平行に効果的に形成される。
そのような脆弱領域3を形成する一つの処理は所定の注入エネルギと所定の原子種ドーズ量で支持基板1内の上記所定深さに原子種を注入することを含む。
注入を実施する一つのある方法では注入原子種が水素且つ又はヘリウムを含む。
注入により形成されたそのような摂動領域3は、この領域近傍の結晶格子上の注入された原子種により与えられた内部歪み又は結晶欠陥さえも有する。
従って、これらの内部歪みによりウエハ10上に横たわる部分内に結晶摂動を生じさせることができる。
特に、この目的のために、以下の事項のために適切にパラメータ化された処理を行うと効果的である。
遷移層4内の摂動の出現を助長する。
これらの遷移層4内の摂動を脆弱領域3から歪み層2との界面方向に移動させる。
摂動の出現及び移動の後に歪み層2に少なくとも相対的な緩和を生じさせる。
従って、そのような処理の主なる目的は緩和歪み層2‘を形成するために歪み層2内に少なくとも歪みの相対的な緩和を生じさせることである。
そこで、適切にパラメータ化されれば、熱処理が、これら構造的変更を生じさせるために行われる。
この熱処理は、特に、それ以上高いと著しい数の注入原子種が脱ガスされる臨界温度より十分低いある温度又は複数温度で行われなければならない。
そこで、内部歪みにより脆弱領域3内に局部的な結晶摂動が生じる。
特に、歪み層2内の弾性エネルギを抑制するという理由で、特定の結晶平面により定められた経路に沿った、遷移層4と歪み層2との間の界面方向にずらされるこれらの摂動が遷移層4内に現れる。
遷移層4と歪み層2との間の界面に到達すると、これらの摂動により、歪み層2内に弾性歪みの相対緩和が生じ、これら相対緩和は、主に、歪み層2の材料と支持基板1の材料の公称格子定数間の格子のミスマッチによる歪みである。
そのような歪み層2内の弾性歪みの緩和は歪み層2周辺に結晶摂動を伴うことが多く、これらは、恐らく、界面でのパラメータが異なる歪みを伴う転位と、そして、自由面での原子ステップである。
ところが、歪み層2の緩和も、横断転位等の、この層の厚み内における非弾性結晶欠陥を伴う。
これらの欠陥数を減らすために適切な処理を行うことができる。
例えば、二つの制限値間で転位密度が増える適切な処理が行われ、これら二制限値は少なくとも転位の一部が消失する転位密度範囲を確定する。
この目的のために、上記転位層4内に摂動が生じるように、用いられる材料に合った熱処理が効果的に行われてもよい。
すべての場合において最終的に得られるのは、中間バッファ層が無い、緩和又は擬似的緩和層2‘であり、その公称格子定数は成長基板1の公称格子定数と実質的に異なる。
しかし、一重又はそれ以上の弾性歪み材料が緩和歪み層2‘内にあってもよい。
これらの幾重もの材料は、歪み層2の弾性緩和が起きる前に歪み層2内に設けられたもので、その格子定数は残りの歪み層2の格子定数とは実質的に異なる。
そのような幾重もの材料は、例えば、歪み層2の第二の態様で記載されたように、元から緩和されている。
歪み層2の全体的な緩和の間に、これらの幾重もの材料は周辺の緩和材料により生じた弾性歪みを受けて歪む。
ところが、これらの幾重もの材料はその蓄積厚みが歪み層2の厚みよりかなり薄いので、弾性緩和工程の後、歪み層2は全体的に緩和又は擬似的緩和状態を維持する。
図1cを参照すると、受け取り基板5が、緩和歪み層2‘側のウエハ10表面に載置される。
受け取り基板5は、形成される有用層を支持し、そして、外界から与えられうる機械的応力から有用層を保護するのに十分なだけ強い機械的支持部材を備える。
この受け取り基板5は、例えば、シリコン、石英、又は、その他の材料から作られても良い。
受け取り基板5は、ウエハ10に強く密着させ、ボンディング処理、効果的には、受け取り基板5とウエハ10との間のウエハボンディング(分子付着)により付着される。
この付着技術、並びに、他の方法が、例えば、Q.Y.Tong,U.GoseleそしてWileyによる文書“Semiconductor Wafer Bonding”,(Science and Technology)に記載されている。
必要に応じて、付着と共に、付着される各表面の適切な事前処理、且つ又は、熱エネルギ供給を行う。
そこで、例えば、付着中に熱処理を行うと付着力が高まる。
ウエハ10と受け取り基板5との間に付着層を挿入するとさらに付着力が高まる。
この付着層は付着させる二表面の少なくとも一方に適用される。
二酸化シリコン(シリカ又はSiOとも呼ばれる)をそのような付着層として選択してもよく、これは、酸化堆積、熱酸化又は他の技術により形成できる。
付着前且つ又は後で、例えば、エッチング、化学機械研磨CMP、熱処理又はその他の平坦化処理により表面仕上げ処理を行ってもよい。
一旦、受け取り基板5が付着されると、緩和歪み層2‘とは反対側のウエハ10の部分が除去され、有用層6がウエハ10の残存部分となる。
様々な材料除去技術が用いられる。
Smart−cut(R)と呼ばれ、当業者に知られている(そして、その記述はウエハを薄くするための技術をカバーする多くの研究に見られる)第一の材料除去技術は、受け取り基板5の付着前の、注入深さに近い深さに脆弱領域を形成するために、(水素又はヘリウムイオン等)の原子種の注入と、脆弱領域においてウエハ10を二つの部分に剥離するために、熱且つ又は機械的処理又は他のエネルギ供給等の脆弱領域へのエネルギ供給とを備える。
脆弱領域をさらに脆弱化させるために、注入中又は後にウエハ10に熱処理を施すと効果的である。
この材料除去を実施する第一の方法において、脆弱領域が支持基板1と緩和歪み層2‘との間に、又は、緩和歪み層2‘内に形成される。
この材料除去を実施する第二の方法においては、脆弱領域が支持基板1内に形成される。
脆弱領域は摂動層3の形成中又は後に形成されてもよい。
上記材料除去を実施する第二の方法の特別な場合、そして、摂動領域3を形成することによる遷移層4を形成する場合において、所定の注入エネルギと所定の原子種ドーズ量での原子種注入のような実質的に同じ技術で、摂動領域3と実質的に同じ位置に脆弱領域を形成してもよい。
この特別な場合、摂動領域3が形成されるのと実質的に同じ時間で脆弱領域が形成されうる。
注入前又は後に、さらなる脆弱領域の脆弱化とさらなる歪み層2の緩和という二つの機能を有する熱処理にウエハ10をさらに施すこともできる。
そこで、その中で支持基板1を脆弱化させ、そして、歪み層2を緩和させるという二重の機能を持つかのような脆弱領域が形成される。
第二の材料除去技術は、原子種注入、又は、例えば、文書EP0849788A2に記載されているようなその他の多孔形成技術による陽極酸化による少なくとも一つの多孔層の形成と、脆弱層内でウエハ10を二部分に剥離するための機械的処理又は他のエネルギ供給等の脆弱層へのエネルギ供給とを備える。
この材料除去を実施する第一の方法において、脆弱層が支持基板1と緩和歪み層2‘との間に、又は、緩和歪み層2‘内に形成される。
この材料除去を実施する第二の方法においては、脆弱層が支持基板1内に形成される。
脆弱層を支持基板1内に形成するには、多孔層を単結晶材料の薄片上に効果的に形成し、薄片と格子定数が実質的に同じ非多孔性結晶材料の層を多孔層上に成長させ、そして、支持基板1は薄片、多孔層、そして、非多孔性Si層より成る。
第一、第二の限定の無い材料除去技術により、ウエハ10のかなりの部分がかたまって早く除去される。
これらの技術により、ウエハ10の除去された部分を、例えば、この発明の処理等、他の処理で再度用いることができる。
従って、歪み層2と、場合によっては、支持基板1、且つ又は、その他の層が、好ましくは、支持基板1表面が研磨された後に再形成される。
第三の既知の技術は化学的、且つ又は、化学機械的材料除去処理より成る。
例えば、「エッチバック」型の処理を用いて、除去すべきドナーウエハ10の材料の任意の選択エッチングを行ってもよい。
この技術は、受け取り基板5上に残しておきたいウエハ10の部分を最終的に残すために、「後ろから」、即ち、支持基板1の自由面からウエハ10のエッチングを行う。
材料を除去するエッチング溶液を用いる湿式エッチングを行ってもよい。
材料を除去するために、プラズマエッチングやスパッタリング等の乾式エッチングを行ってもよい。
エッチング処理又は複数のエッチング処理は純粋に化学的、電気化学的、又は光電気化学的に行ってもよい。
エッチング処理又は複数のエッチング処理は、ラッピング、研磨、機械的エッチング、又は、原子種のスパッタリング等、ウエハ10に対する機械的アタックに先んじて又は後から行ってもよい。
エッチング処理又は複数のエッチング処理は、任意にCMP処理において機械研磨剤の作用を組み合わせた研磨等の機械的アタックを伴ってもよい。
そこで、除去したいウエハ10の部分が純粋化学手段、又は、化学機械手段により完全に除去される。
この材料除去を実施する第一の方法において、エッチング処理又は複数のエッチング処理は、緩和歪み層2‘の少なくとも一部分のみをウエハ10上に残すように行われる。
この材料除去を実施する第二の方法においては、エッチング処理又は複数のエッチング処理は、支持基板の一部分と緩和歪み層2‘をウエハ10上に残すように行われる。
この第三の技術は、特に、歪み層2の結晶成長の間に得られる歪み層2の高い表面品質と一定な厚みを維持することができる。
これら三つの技術がこの文書において例として提案されているが、これらに限定されるものではなく、この発明の処理に従ってウエハから材料を除去できる如何なる種類の技術にもこの発明は拡張されるものである。
これら三つの技術、又は、その他の既知の技術から如何なる技術がが選ばれても、任意の選択化学エッチング、CMP研磨、熱処理、又は、その他の平坦化処理等の表面処理技術が活性層に対して効果的に行われる。
これら三つの技術の内の一つが行われた後に支持基板1の一部が残るという特別な場合、そして、この支持基板1の残存部分が不要な場合、緩和歪み層2‘に対する支持基板1の残存部分の選択エッチングを備える仕上げ工程を行うと効果的である。
後者の特別な場合、厚みが一定且つ又は表面仕上がりが良好で、機械的仕上げで時々起こる加工硬化領域等の多くの欠陥を防止できる緩和歪み層2‘が得られる。
実行されるエッチングの停止層となる緩和歪み層2‘に選択エッチングを行い厚みが一定且つ又は表面仕上がりが良好な緩和歪み層2‘の一部分を得ることもできる。
選択エッチングを含む後の二つの仕上げ工程は、最終的に非常に薄い緩和歪み層2‘を得たい場合に特に効果的である。
すべての場合において、最終的に得られるのは、受け取り基板5と,活性層6と,そして、任意ではあるが、挿入付着層とを備えた構造20である。
材料除去を実施する第一の方法においては、緩和歪み層2‘の少なくとも一部分のみが残される。
従って、活性層6は緩和歪み層2‘の少なくとも一部分より成る。
この材料除去を実施する第二の方法においては、支持基板1の一部分と緩和歪み層2‘のみが残される。
従って、活性層6は支持基板1の残存部分と緩和歪み層2‘より成る。
この場合、支持基板1の残存部分は、下部緩和歪み層2‘により、少なくとも部分的に歪む。
構造20を用いる一つの特別な方法では、一回又は複数回の結晶成長処理が構造20に対して行われる。
最終構造が得られると、例えば、有用層6と受け取り基板5との間の付着界面を増強するために、アニール処理等の仕上げ処理等の仕上げ工程を任意に行ってもよい。
構造20を用いる一つの特別な方法で、且つ、どのような構造20であっても、一つ又はそれ以上のエピ層がウエハ10上に成長してもよい。
この文書の残部に、この発明の処理を実施することにより得られる構造を構成する材料の例が幾つか挙げられる。
特に、SiとSiGeタイプの材料のより成る層が検討される。
上記のように、Geを30%含むSiGeはSiの公称格子定数より約1%大きい公称格子定数を有する。
特定のGe濃度を有し、そして、Si支持基板上に形成されたSiGeの歪み層2はこの発明の処理を実施するのに適切である。
この発明の有用層を形成する好ましい処理が以下の例に示される。
例1:図1を参照すると、これは、ウエハ10が、Si支持基板1と、特定のGe濃度を有し、厚みが(上記の)臨界歪み終結厚み(critical end−of−strain thickness)より薄いSiGeより成る歪み層2とを備える。
歪みSiGe層2は15%より大きい典型的なGe濃度を有する。
歪みSiGe層2は、効果的にも、約10cm―2より小さい転位等の欠陥密度を有する。
Geを15%含む歪み層2とGeを30%含む歪み層2の典型的な厚みは、各々、約250nm、約100nmであり、従って、各々、臨界歪み終結厚みを下回る。
図1bを参照すると、H又はHe等の原子種による注入によりSi支持基板内に摂動領域3が形成される。
用いられるH又はHe注入エネルギの範囲は典型的には12から25KeVの間である。
注入されるH又はHeドーズ量は典型的には1014から1017cm―2の間である。
従って、例えば、Geを15%含む歪み層2にとっては、約25KeVのエネルギで、約3x1016cm―2のドーズ量のHをインプラントとして用いるのが好ましい。
従って、例えば、Geを30%含む歪み層2にとっては、約18KeVのエネルギで、約2.0x1016cm―2のドーズ量のHeをインプラントとして用いるのが好ましい。
原子種の注入深さは典型的には50nmから100nmの間である。
摂動領域3形成後、適切な熱処理を行い、特に、遷移層4内の摂動を移動させ、そして、緩和歪み層2‘内に転位を消滅させる。
不活性雰囲気内で熱処理が行われる。
しかし、他の雰囲気内、例えば、酸化雰囲気内で熱処理が行われてもよい。
そこで、この種のウエハ10に対しては、典型的に600℃から1000℃の間の温度で、典型的に約5分から約15分の間の時間、ある熱処理が行われる。
そのような実験的な技術のさらなる詳細がB.Hollander et al.により検討された、特に、“Strain relaxation of pseudomorphic Si1−xGe/Si(100)heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication”(in Nuclear and Instruments and Methods in Physics Research B 175−177 (2001) 357−367)という題の文書に示されている。
この発明の摂動領域3を形成する他の場合では、水素又はヘリウムが約1017cm―2のドース量で注入される。
この所定ドース量によりSmart−cut(R)処理を用いた脆弱領域の形成に基づき、摂動領域3と脆弱領域の両方を形成できる。
この脆弱領域は、従って、上部遷移層4内に結晶摂動を形成し、そして、エネルギ供給後に、ウエハ10が二つの部分に剥離するのに十分弱い内部応力を生じさせるという二つの機能を有する。
一つの特別な実施形態では、その後の熱処理が歪み層2内の歪みを緩和させ、そして、脆弱領域をさらに脆弱させるという二つの機能を有する。
遷移層4を形成するためのどのような注入方法が選ばれても、SiGe緩和歪み層2‘を形成するために、SiGe歪み層2が少なくとも部分的に緩和する。
図1cを参照すると、ウエハ10に付着している受け取り基板5が、シリコン又は石英のような如何なる材料で形成されてもよい。
SiO付着層が、効果的に、緩和歪み層2‘と受け取り基板5との間に挿入され、最終的に(図1d参照)SGOI又はSi/SGOIタイプの構造20が形成され、この構造20において絶縁物はSiO層である。
図1dを参照すると、材料除去のための一つ又はそれ以上の既知の技術が実施されてもよい。
特に、SiGeに対して実質的に選択性のあるエッチング溶液を用いてSiの選択エッチングが行われ、そのような溶液は、少なくとも、KOH、NHOH(水酸化アンモニウム)、TMAH、EDP又はHNOの内の少なくとも一つの化合物を含む溶液、又は、現在検討中で、文書WO99/53539の9頁に説明されているような、HNO、HNO、H、HF、HSO、CHCOOH、そして、HO等の化学剤を混合した溶液である。
第一の状態では、後者の選択エッチングにより、構造2上に残るべく緩和歪み層2‘に対して除去されるべき支持基板1の残存部分を除去することができ、エッチング後に、有用層6が緩和歪み層2’より成る。
第二の状態では、支持基板1内にSiエッチング停止層が設けられ、エッチバック型の選択化学エッチングから停止層上のSi層を保護し、活性層6が、この場合、緩和歪み層2‘と停止層上のSi層を備える。
停止層は、例えば、SiGeから形成されてもよく、ここで選択化学エッチングは上記エッチング溶液の一つを用いる。
図1dを参照すると、受け取り基板5と活性層6を備える構造20が得られる。
用いられる除去方法に応じて、活性層6は、SiGe緩和歪み層2‘の少なくとも一部分と、任意であるが、Si層と、支持基板1の残存部分とを備える。
例2:図2を参照すると、この例は、例1と実質的に同じであるが、歪みSiGe層上で実質的に緩和されたSi層をさらに含むウエハ10に関する。
歪み層2は、従って、歪みSiGe層2Aと緩和Si層2Bより成る。
この歪み層2はこれより厚いとSiGeが緩和するSiGeの臨界厚みより薄い。
歪み層2Aは例1の歪みSiGe層2と特性が実質的に同じである。
緩和Si層2Bの厚みは歪み層2全体の厚みより非常に薄く、歪み層2が歪み構造特性全体を維持する。
緩和Si層2Bの厚みは数十ナノメートルである。
除去処理の実施は実質的に例1と同じである。
実質的に例1と同じである遷移層4の形成とさらなる効果的な熱処理とが、(図示されない)緩和歪み層2A‘を形成するために歪み層2Aを弾性的に緩和させ、そして、(図示されない)歪み緩和層2B‘を形成するために緩和層2Bを弾性的に歪ませ、歪み緩和層2B‘は下部緩和SiGeの格子定数に近い格子定数を有するという効果を呈する。
歪み緩和層2B‘において、中間付着層を有し又は有さずに、ウエハ10が受け取り基板5に付着されると、上記の一つ又はそれ以上の既知の技術を用いて材料が除去できる。
材料除去を実施する第一の方法においては、緩和歪み層2A‘の少なくとも一部分と歪みSi層2B‘を残すのが望ましく、材料除去は例1で説明されたものと実質的に同じである。
最終的に得られるのは、受け取り基板5と活性層6を備えた(図1dのような)構造20であり、活性層6は歪みSi層2B‘と緩和SiGe層2A‘の少なくとも一部分(さらに、用いられる除去方法に応じて、任意ではあるが、Si層又は支持基板1の残存部分)より成る。
除去処理を実施する第二の方法においては、歪みSi層2B‘の少なくとも一部分のみを残すのが望ましく、材料除去は例1で説明されたものとほぼ同一で、さらに、緩和SiGe層2A’を除去するさらなる工程が加わる。
この目的のために、Siに対するSiGeの選択エッチングのための溶液、例えば、HF:H:CHCOOH(選択比約1:1000)を含む溶液を用いてSiGeを選択エッチングすることもできる。
従って、この処理を実施する第二の方法においては緩和SiGe層2A’が犠牲層となる。
そのように緩和SiGe層2A’が犠牲層となるには、パラメータが異なる歪みを伴う転位のような構造欠陥が消失し、これは、表面上に含まれていることもあり、付着前で、遷移層4内の摂動が伝搬した後に遷移層4との界面近傍に現れることもある。
緩和SiGe層2A’は、従って、この発明の処理で用いられるある緩和方法の結果により考えられる構造欠陥から歪みSi層2B‘を保護する。
従って、この犠牲技術は、特に、最終的に、構造欠陥が非常に少ない歪みSi層2B‘を得るのに適している。
最終的に得られるのは(図1dの構造のような)構造20で、受け取り基板5と、歪みSi層2B‘から成る活性層6とを備える。
例3:図3を参照すると、この例は、例2と実質的に同じであるが、緩和Si層上に実質的に緩和されたSiGe層をさらに含むウエハ10に関する。
歪み層2は、従って、歪みSiGe層2Aと緩和Si層2Bと、そして、緩和SiGe層2Cより成る。
この歪み層2はこれより厚いとSiGeが緩和するSiGeの臨界厚みより薄い。
歪み層2Aは例1の歪みSiGe層2と特性が実質的に同じである。
遷移層4内の摂動が伝搬した後に遷移層4との界面近傍に現れる構造欠陥が層2A内に含まれるような典型的な厚みより大きく又は等しく層2Aの厚みを選定すると効果的である。
そのような歪みSiGe層2Aは、従って、歪み層2が全体的に緩和される間の如何なる構造欠陥から緩和Si層2Bと歪みSiGe層2Cを保護する。
従って、この犠牲技術は、特に、最終的に、構造欠陥が非常に少ないSi層2Bを得るのに適している。
緩和Si層2Bの厚みは歪み層2全体の厚みより非常に薄いので、歪み層2が全体的な歪み構造特性を維持する。
緩和Si層2Bの厚みは約数十ナノメートルである。
歪みSiGe層2Cは歪みSiGe層2Aと実質的に同じ特性を有する。
ところが、歪みSiGe層2Cは、効果的にも、歪みSiGe層2Aより厚い。
歪みSiGe層2Cは、ある特別な状況では、歪み層2の一重の主要部分となる。
除去処理の実施は例2と実質的に同じである。
例1と同じである遷移層4の形成とさらなる効果的な熱処理とが、(図示されない)緩和歪み層2A‘を形成するために歪み層2Aを弾性的に緩和させ、(図示されない)歪み緩和層2B‘を形成するために緩和層2Bを弾性的に歪ませ、歪み緩和層2B‘は下部緩和SiGeの格子定数に近い格子定数を有し、そして、(図示されない)緩和歪み層2C’を形成するために歪み層2Cを弾性的に緩和させるという効果がある。
緩和歪み層2C‘において、中間付着層を有し又は有さずに、ウエハ10が受け取り基板5に付着されると、上記の一つ又はそれ以上の既知の技術を用いて材料が除去できる。
材料除去を実施する第一の方法においては、緩和歪み層2A‘の少なくとも一部分と、歪みSi層2B‘と、緩和SiGe層2C’とを残すのが望ましく、材料除去は例1で説明されたものと実質的に同じである。
最終的に得られるのは、受け取り基板5と活性層6を備えた(図1dのような)構造20であり、活性層6は緩和SiGe層2C’と、歪みSi層2B‘と緩和SiGe層2A‘の少なくとも一部分(さらに、用いられる除去方法に応じて、任意ではあるが、Si層又は支持基板1の残存部分)より成る。
除去処理を実施する第二の方法においては、歪みSi層2B‘の少なくとも一部分と緩和SiGe層2C’のみを残すのが望ましく、材料除去は例2で説明されたものとほぼ同一である。
最終的に得られるのは、受け取り基板5と活性層6を備えた(図1dのような)構造20であり、活性層6は歪みSi層2B‘の少なくとも一部分と緩和SiGe層2C‘より成る。
除去処理を実施する第三の方法においては、緩和Si層2C‘の少なくとも一部分のみを残すのが望ましく、材料除去は上記の第二の方法の実施とほぼ同一で、さらに、歪みSi層2B’を除去するさらなる工程が加わる。
この目的のために、KOH、NHOH(水酸化アンモニウム)、TMAH、EDP又はHNOHの内の少なくとも一つの化合物を含む溶液、又は、HNO、H、HF、HSO、HSO、CHCOOH、そして、HOのような化学剤の組み合わせで、現在、検討中の溶液のような溶液を用いて歪みSi層2B’を選択エッチングすることもできる。
緩和SiGe層2C‘はエッチング停止層なので、この方法により、最終的に、特に、表面荒さの少ない均一な厚みの層が得られる。
従って、特に、質が高く、非常に薄い層をえることができる。
最終的に得られるのは、受け取り基板5と活性層6を備えた(図1dのような)構造20であり、活性層6は緩和SiGe層2C‘より成る。
構造20を用いる一つの特別な方法で、且つ、どのような構造20であっても、多層構造を形成するために、SiGe層又は歪みSi層のエピタキシャル成長、又は、SiGe層又は歪みSi層の積層によるエピ層等の、一つ又はそれ以上のエピ層がウエハ10上に成長してもよい。
この文書で示された半導体層には他の成分、例えば、この半導体層内の炭素濃度が実質的に50%より低い又はこれに等しい、又は、特に、濃度5%より低い又はこれに等しい炭素を加えることができる。
この発明は、歪みSiGe層2とSi支持基板には限定されず、この発明の処理により用いることができる(二成分、三成分、四成分、又は、それ以上の)III−V又はII−VI原子属等の他の材料にも適用される。
剥離後に最終的に得られる構造はSGOI、SOI又はSi/SGOIタイプには限定されるものではない。
この発明の処理工程を示す図である。 この発明の処理工程を示す図である。 この発明の処理工程を示す図である。 この発明の処理工程を示す図である。 有用層が剥離されるこの発明のウエハを示す図である。 有用層が剥離されるこの発明の他のウエハを示す図である。

Claims (39)

  1. マイクロエレクトロニクス、光学又は光電子工学用の結晶材料から各々が選ばれた支持基板と歪み層を備えるウエハから有用層を形成する方法であって、
    前記支持基板の、構造的摂動を形成しうる所定深さに、摂動領域を形成する工程と、
    エネルギを供給して前記歪み層内の弾性歪みに少なくとも相対的緩和を起こさせる工程と、
    前記緩和歪み層とは反対側の前記ウエハの部分を除去し、前記有用層が前記ウエハの残存部分となる工程を備えたことを特徴とする方法。
  2. 前記供給工程中の前記歪み層の前記少なくとも相対的緩和は前記歪み層から前記摂動領域を分離する遷移層を越えて起こることを特徴とする請求項1に記載の有用層を形成する方法。
  3. 前記摂動領域は原子種の注入により形成されることを特徴とする請求項1又は2に記載の有用層を形成する方法。
  4. 前記注入される原子種は少なくとも部分的に水素且つ又はヘリウムを備えることを特徴とする請求項3に記載の有用層を形成する方法。
  5. 前記供給工程中に供給されるエネルギは前記歪み層内の歪みの緩和を助長するための熱エネルギを備えることを特徴とする請求項1乃至4いずれかに記載の有用層を形成する方法。
  6. 前記除去工程の前に、前記歪み層と同じ側において前記ウエハに受け取り基板を付着させる工程をさらに備えることを特徴とする請求項1乃至5いずれかに記載の有用層を形成する方法。
  7. 前記付着工程は付着される二面の内の少なくとも一面に付着層を設けてから行われることを特徴とする請求項6に記載の有用層を形成する方法。
  8. 前記付着層はシリカより成ることを特徴とする請求項7に記載の有用層を形成する方法。
  9. 付着される二面の内の少なくとも一面の表面において仕上げ工程を実施することを特徴とする請求項6乃至8いずれかに記載の有用層を形成する方法。
  10. 付着を高めるための熱処理をさらに含むことを特徴とする請求項6乃至9いずれかに記載の有用層を形成する方法。
  11. 前記除去工程の前に、前記支持基板内に脆弱領域を形成する工程を備え、
    前記除去工程は前記ドナーウエハから前記有用層を剥離するために前記脆弱領域内にエネルギを供給する工程を備えることを特徴とする請求項1乃至10いずれかに記載の有用層を形成する方法。
  12. 前記脆弱領域は原子種の注入により形成されることを特徴とする請求項11に記載の有用層を形成する方法。
  13. 前記注入される原子種は少なくとも部分的に水素且つ又はヘリウムを備えることを特徴とする請求項12に記載の有用層を形成する方法。
  14. 前記脆弱領域と前記摂動領域とは前記ウエハ内の実質的に同じ点に位置することを特徴とする請求項12又は13いずれかに記載の有用層を形成する方法。
  15. 前記脆弱領域と前記摂動領域とは該両領域を形成するための実質的に同じ時間で同じ手段で形成されることを特徴とする請求項14に記載の有用層を形成する方法。
  16. 前記脆弱領域は前記ウエハ内の層を多孔化することにより形成されることを特徴とする請求項11に記載の有用層を形成する方法。
  17. 前記除去工程は前記ウエハの除去される少なくとも一部分を化学エッチングする工程を備えることを特徴とする請求項1乃至16いずれかに記載の有用層を形成する方法。
  18. 前記除去工程は、前記緩和歪み層近傍の前記支持基板の一部分の選択化学エッチングを実施する工程を備え、前記緩和歪み層がこのエッチングの停止層を形成することを特徴とする請求項1乃至17いずれかに記載の有用層を形成する方法。
  19. 前記緩和歪み層が化学エッチング停止層を備え、前記除去工程は、前記停止層を覆う部分を除去するための前記緩和歪み層の選択化学エッチングを実施する工程を備えることを特徴とする請求項1乃至18いずれかに記載の有用層を形成する方法。
  20. 前記有用層は前記緩和歪み層の少なくとも一部分より成ることを特徴とする請求項1乃至19いずれかに記載の有用層を形成する方法。
  21. 前記有用層は前記緩和歪み層と前記除去工程の後に残る前記支持基板の一部分より成ることを特徴とする請求項1乃至17いずれかに記載の有用層を形成する方法。
  22. 前記支持基板の残存層は前記緩和歪み層により歪まされることを特徴とする請求項21に記載の再利用方法。
  23. 前記除去工程の後に、前記有用層の表面において実施される仕上げ工程を含むことを特徴とする請求項1乃至22いずれかに記載の有用層を形成する方法。
  24. 前記除去工程の後に、前記有用層上に少なくとも一層を形成する工程を含むことを特徴とする請求項1乃至23いずれかに記載の有用層を形成する方法。
  25. 前記有用層上に形成される少なくとも一つの薄い層は前記緩和歪み層により歪まされた格子定数を有することを特徴とする請求項23又は24いずれかに記載の有用層を形成する方法。
  26. 前記支持基板はシリコンより成り、前記歪み層はシリコンゲルマニウムより成ることを特徴とする請求項1乃至25いずれかに記載の有用層を形成する方法。
  27. 前記支持基板はシリコンより成り、前記歪み層は歪みシリコンゲルマニウムの一重と緩和シリコンの一重が連続して成ることを特徴とする請求項1乃至26いずれかに記載の有用層を形成する方法。
  28. 前記支持基板はシリコンより成り、前記歪み層は歪みシリコンゲルマニウムの一重と緩和シリコンの一重と歪みシリコンゲルマニウムの一重とが連続して成ることを特徴とする請求項1乃至27いずれかに記載の有用層を形成する方法。
  29. 前記除去工程は、支持基板近傍で、前記形成工程の間に緩和される前記歪みシリコンゲルマニウムの一重を除去する工程を備えることを特徴とする請求項27又は28いずれかに記載の有用層を形成する方法。
  30. 前記除去工程は、前記供給工程実施中に歪まされる前記緩和シリコンの一重を除去する工程を備えることを特徴とする請求項28又は29いずれかに記載の有用層を形成する方法。
  31. 前記有用層上に形成される少なくとも一つの薄い層が、前記歪み層のゲルマニウム濃度にほぼ等しいゲルマニウム濃度の緩和又は疑似緩和シリコンゲルマニウムと、前記緩和歪み層の格子定数に近い格子定数を有するように少なくとも部分的に歪まされたシリコンとの内の少なくとも一つを備えることを特徴とする請求項26乃至30いずれかに記載の有用層を形成する方法。
  32. 前記受け取り基板はシリコン又は石英より成ることを特徴とする請求項1乃至31いずれかに記載の有用層を形成する方法。
  33. 前記方法中に用いられる層の内の少なくとも一層は、さらに、炭素濃度が実質的に50%より少ない又は等しい炭素を含むことを特徴とする請求項1乃至32いずれかに記載の有用層を形成する方法。
  34. この方法中に用いられる層の内の少なくとも一層は、さらに、炭素濃度が実質的に5%より少ない又は等しい炭素を含むことを特徴とする請求項1乃至33いずれかに記載の有用層を形成する方法。
  35. 請求項1乃至34いずれかに記載の有用層を形成する方法をセミコンダクタ・オン・インシュレータ構造に応用し、該構造のセミコンダクタの一重が前記有用層を備えることを特徴とする応用。
  36. 請求項1乃至34いずれかに記載の有用層を形成する方法で用いられるウエハであって、第一の格子定数を有する支持基板と、さらに、第二の格子定数を有する全体が緩和又は疑似緩和された層とを有し、そして、バッファ層を含まないことを特徴とするウエハ。
  37. 前記支持基板内に摂動領域をさらに含むことを特徴とする請求項36に記載のウエハ。
  38. 脆弱領域をさらに含むことを特徴とする請求項36又は37いずれかに記載のウエハ。
  39. 請求項36乃至38いずれかに記載のウエハと受け取り基板を備える構造。
JP2004537455A 2002-09-18 2003-09-17 バッファ層を有しないウエハからの緩和された有用層の形成 Expired - Lifetime JP5032743B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0211543A FR2844634B1 (fr) 2002-09-18 2002-09-18 Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
FR0211543 2002-09-18
US43942802A 2002-12-24 2002-12-24
US60/439,428 2003-01-13
PCT/IB2003/004793 WO2004027858A1 (en) 2002-09-18 2003-09-17 Formation of a relaxed useful layer from a wafer with no buffer layer

Publications (2)

Publication Number Publication Date
JP2005539392A true JP2005539392A (ja) 2005-12-22
JP5032743B2 JP5032743B2 (ja) 2012-09-26

Family

ID=35588960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004537455A Expired - Lifetime JP5032743B2 (ja) 2002-09-18 2003-09-17 バッファ層を有しないウエハからの緩和された有用層の形成

Country Status (1)

Country Link
JP (1) JP5032743B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308503A (ja) * 1997-04-30 1998-11-17 Internatl Business Mach Corp <Ibm> 絶縁体上にひずみ層を形成する方法
JP2000030992A (ja) * 1998-07-10 2000-01-28 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2001284558A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 積層半導体基板及びその製造方法並びに半導体装置
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2002525839A (ja) * 1998-07-10 2002-08-13 コミツサリア タ レネルジー アトミーク 熱伝導層を有する薄膜層型半導体構造体
JP2002359367A (ja) * 2001-05-31 2002-12-13 Sharp Corp 半導体基板、その製造方法及び半導体装置
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308503A (ja) * 1997-04-30 1998-11-17 Internatl Business Mach Corp <Ibm> 絶縁体上にひずみ層を形成する方法
JP2000030992A (ja) * 1998-07-10 2000-01-28 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2002525839A (ja) * 1998-07-10 2002-08-13 コミツサリア タ レネルジー アトミーク 熱伝導層を有する薄膜層型半導体構造体
JP2001284558A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 積層半導体基板及びその製造方法並びに半導体装置
JP2002164520A (ja) * 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP2002359367A (ja) * 2001-05-31 2002-12-13 Sharp Corp 半導体基板、その製造方法及び半導体装置
JP2003249641A (ja) * 2002-02-22 2003-09-05 Sharp Corp 半導体基板、その製造方法及び半導体装置

Also Published As

Publication number Publication date
JP5032743B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
US7018909B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
EP1522097B1 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US7348260B2 (en) Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US6054363A (en) Method of manufacturing semiconductor article
EP1309989B1 (en) Process for producing semiconductor article using graded expitaxial growth
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ(GeOI)型ウェーハの製造方法
US20040192067A1 (en) Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
KR100787261B1 (ko) 버퍼층이 없는 웨이퍼로부터 완화된 유용층을 형성하는방법
US20060014363A1 (en) Thermal treatment of a semiconductor layer
EP3573094B1 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacturing
EP0843346B1 (en) Method of manufacturing a semiconductor article
EP1588416A1 (en) Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
US10304722B2 (en) Method of manufacturing semiconductor-on-insulator
KR100874788B1 (ko) 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
JP4980049B2 (ja) 遷移後の薄層の緩和
US6607968B1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
US20070099399A1 (en) Relaxation of layers
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成
US20050023610A1 (en) Semiconductor-on-insulator structure having high-temperature elastic constraints

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100517

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110328

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120629

R150 Certificate of patent or registration of utility model

Ref document number: 5032743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term