CN1902747A - 具有确定热膨胀系数的衬底 - Google Patents

具有确定热膨胀系数的衬底 Download PDF

Info

Publication number
CN1902747A
CN1902747A CNA2004800402057A CN200480040205A CN1902747A CN 1902747 A CN1902747 A CN 1902747A CN A2004800402057 A CNA2004800402057 A CN A2004800402057A CN 200480040205 A CN200480040205 A CN 200480040205A CN 1902747 A CN1902747 A CN 1902747A
Authority
CN
China
Prior art keywords
layer
compound support
transferred
expansion
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800402057A
Other languages
English (en)
Other versions
CN100472749C (zh
Inventor
Y-M·勒瓦扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1902747A publication Critical patent/CN1902747A/zh
Application granted granted Critical
Publication of CN100472749C publication Critical patent/CN100472749C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及用于接收由选自晶体材料的材料构成的转移层(20)的复合支撑体(10)，这样组装件构成用于外延的衬底(30)，支撑体的特征在于其具有与其主表面平行的纵向对称面(100)并且其包含：·在规定温度T具有第一热膨胀系数的中心第一层(1)，所述层在对称面的任一面上横向延伸；和·至少一对横向层(2，2’；3，3’)，每对的层彼此相对并具有：－在复合支撑体(10)中相对于对称面基本对称的排列；－在温度T的基本彼此相等的第二热膨胀系数；和－基本彼此相等的厚度；并且特征在于选择构成复合支撑体(10)的层的材料，以使复合支撑体(10)在温度T的整体热膨胀系数与转移层(20)的材料在温度T的热膨胀系数接近。本发明还涉及在所述复合支撑体上形成有用层的方法，以及涉及包含用于外延的衬底的结构。

Description

具有确定热膨胀系数的衬底
技术领域
本发明涉及用于外延有用层的衬底，所述有用层由选自半导体材料的材料制成。
背景技术
衬底与其支撑的有用层紧密结合，并且其可由此对有用层的结构具有重大影响，尤其是从许多方面：
按照第一方面，在与待生长的有用层的界面附近，外延衬底的晶体结构，特别是衬底在该位置具有的晶体本性和晶格参数，会极大地影响有用层的晶体结构。
在衬底上外延有用层的过程中特别用到这一方面，在该过程中，有用层的晶格参数与衬底的晶格参数相对准(in registration with)。
为了不在待生长的薄层中产生过量缺陷，外延衬底因此必须至少在表面上具有与有用层的组成材料接近的晶格参数。
按照第二方面，外延衬底的组成材料决不能在工作温度下具有与有用层相差太大的热膨胀系数。
术语“工作温度”是指在相关工业过程中衬底/有用层的组装件经受的温度，其特别包括环境温度、有用层形成温度和其它热处理温度。
衬底与有用层之间太大的膨胀系数差会在有用层中引发高内应变(拉伸或压缩)，这容易降低所述层的结构质量。
因此必须选择外延衬底的组成材料，以使该衬底在工作温度下具有与待生长的有用层的材料接近的整体热膨胀系数。
(晶体和热膨胀)性能不能分开并且可能不能都符合预计用途。
因此，待生长的有用层的材料选择极大地受限于块体(bulk)衬底的组成材料的可能选择。
此外，由此更加限制了待制造元件的应用，其性能极大地取决于它们制造在其中的有用层的材料和结构。
因此，可以选择有用层的特定材料和特定结构以获得特定带隙和特定晶格参数，这在例如III-V合金领域中是非常合意的。
对选择合适衬底问题的解决方法包括制造复合外延衬底，结合数层以形成结晶结构，这可以使所需晶格参数与待形成的有用层的界面匹配和/或限制塑性缺陷。
因此设计出多层结构并用作包含连续数层的变态(metamorphic)或缓冲结构。
然而，在热处理过程中，如果这种复合衬底的各层在所述工作温度具有不同热膨胀系数，它们就会不同地膨胀并在将于其上形成的层中引发膨胀应变(并且还可能通过衬底的整体变形而引发应变松弛，衬底由此被偏转)。
由此产生的主要困难是找到一种外延衬底，其结构使得待生长的有用外延层具有很广的材料选择范围，其提供：
·与待生长的有用外延层的材料匹配的良好晶格；和
·在所述工作温度下与待形成的有用层的材料接近的热膨胀系数。
当需要制造由III-V材料制成的元件(例如用于光电子领域，对其而言，光生伏打效应的水平是由III-V材料的能带结构控制的)时，尤其必须获得这种类型的衬底。
一般而言，现有技术中已知的衬底通常必须符合上述标准中的至少两个。
对于外延衬底而言，适合实现在其表面上生长的薄层的某些材料和结构性能的可能选择因此受到限制，甚至在某些情况下不存在。
发明内容
按照第一方面，本发明的目的是通过以下来改进现有状况：提出一种用于接收由选自晶体材料的材料制成的转移层的复合支撑体，从而该组装件构成外延衬底。该复合支撑体的特征在于，其具有与其主表面平行的纵向对称面并且其包含：
·在指定温度T具有第一热膨胀系数并在对称面的任一侧横向延伸的中心第一层；和
·至少一对横向层，每一对的层一个相对于另一个具有：
-在复合支撑体中相对于对称面基本对称的排列；
-在温度T基本彼此相等的第二热膨胀系数；和
-基本彼此相等的厚度；并且特征在于，选择构成复合支撑体的层的材料，以使复合支撑体在温度T的整体热膨胀系数接近转移层的材料在温度T的热膨胀系数。
复合支撑体的其它特征是：
-选择构成复合支撑体的层的材料，以使复合支撑体在数个温度的整体热膨胀系数接近转移层的材料在这些温度的热膨胀系数。
-选择用于支撑转移层的复合支撑体上层的材料，以具有与转移层的材料接近的晶格参数；且
-其包括由SiC制成的中心层和各自选择成由下列晶体或多晶材料的一种制成的一对层：AlN、SiC、蓝宝石、Si。
按照第二方面，本发明的目的是提出一种在该复合支撑体上形成层的过程，其特征在于包括：
·在除了复合支撑体之外的生长衬底上进行层的晶体生长；
·将该层键合到复合支撑体上；以及
·去除生长衬底。
在复合支撑体上形成层的过程的其它特征是：
-其进一步包括在该层中制造元件的步骤；
-其进一步包括在已经转移的层上进行有用层的晶体生长；以及
-其进一步包括在有用层中制造元件的步骤。
按照第三方面，本发明的目的是提出一种形成多个外延衬底的过程，包括在多个所述复合支撑体上形成多个层，其特征在于，其是使用包含生长衬底和在该生长衬底上的多层结构的晶片进行的，该多层结构包含多对层，各包括：
·待转移层；
·在待转移层下方的中间层；
并且特征在于，其包括从多层结构去除层的数个步骤，每一去除包括下列步骤：
·将原子种类注入中间层中，以在其中在注入深度附近产生弱区；
·将待转移层键合到复合支撑体上；
·将能量注入弱区，以便从多层结构分离待转移层；
·选择性蚀刻剩余在待转移的分离层上的中间层部分，由此制造外延衬底；以及
·从多层结构去除材料直至到达另一待转移层。
形成多个外延衬底的过程的其它特征如下：
-其进一步在多去除(multi-removal)结构上包括用于新的待转移层的外延成核层；以及
-其进一步包括在多个转移层上的多个晶体生长步骤，以形成多个各自的有用层。
按照第四方面，本发明的目的是提供一种用于电子、光学或光电子领域的结构，其特征在于，其包括含有复合支撑体和由选自晶体材料的材料制成的转移层的外延衬底。
该结构的其它特征是：
-转移层由GaN制成；
-复合支撑体是三层支撑体并包括：
·由SiC制成的中心层；和
·一对各自由蓝宝石制成的层；
-转移层包括电子元件；
-该结构进一步包括通过在转移层上晶体生长而形成的有用层；以及
-有用层包括电子元件。
附图说明
在阅读下列优选实施方法的详细描述后，本发明的其它方面、目的和优点会变得更明显，这些优选实施方法作为非限制性例子并参照附图给出，其中：
-图1显示了按照本发明的第一复合支撑体，衬底在此以截面示意图的形式显示；
-图2显示了按照本发明的第二复合支撑体，复合支撑体在此以截面示意图的形式显示；
-图3显示了穿过本发明的第一复合支撑体的厚度的应力分布；
-图4显示了按照本发明的外延衬底；
-图5显示了生长衬底，从其上去除薄层并转移到本发明的复合支撑体上；以及
-图6显示了各种材料的热膨胀系数与晶格参数的函数关系图。
具体实施方式
本发明的第一目的是制造一种复合支撑体(也就是，包含多个层的支撑体)，其在工作温度下具有合适的、与其支撑的待转移到其上的晶体层(也就是，将在该层中或在其上制造电子、光学或光电子元件)接近的热膨胀系数。
本发明的第二主要目的是制造一种外延衬底，其包含支撑已经转移到其上的层的复合支撑体，该转移层构成有用层的晶体生长支撑体。
本发明的第三主要目的是在选择构成外延衬底的各种材料方面能够获得比现有技术更多的自由度，同时极大降低或甚至消除与出现明显偏转的风险有关的限制，而这在现有技术中是必须考虑的。
这样可以从更大材料范围中选择衬底的组成材料，该选择从根本上基于下列标准：
·表面晶格参数；和
·衬底的整体热膨胀系数，
从而在表面上形成具有所需的结晶和热膨胀性能的有用层。
本发明的第四目的是提出一种确定衬底的材料和结构的方法，从而可以分开考虑晶格参数的选择问题与热膨胀的问题，这样可以进一步增加制造衬底的可行方法的数目，该衬底的性能与其上形成的有用层的所需性能接近。
第五目的是在本发明的外延衬底的表面上形成具有高质量晶体结构和受控弹性应力的特别薄的有用层。
如图4中所示，本发明的外延衬底30具有晶片形式，其表面基本是平面。
本发明的外延衬底30包括：
-具有与其主表面平行的纵向对称面的复合支撑体10；和
-在该复合支撑体10上的转移层20。
本发明的复合支撑体10包括数层。
复合支撑体10的各个组成层通常各具有1微米至1000微米的量级的厚度，通常在100微米的量级。
图1显示了本发明的复合支撑体10，其用于解决外延衬底与待形成的有用层之间热膨胀不同的问题，以及使用现有技术的衬底有时会遇到的偏转问题。
该复合支撑体10具有纵向对称几何面100。
复合支撑体10包含：
·在特定温度T具有第一热膨胀系数并围绕对称面100基本对称延伸的中心第一层1；和
·一对横向层2和2’，每对中的一层面向相同对中的另一层：
-在复合支撑体中相对于对称面基本对称的排列；
-在温度T基本相等的第二热膨胀系数；和
-基本相等的厚度。
该复合支撑体10在各层的构造上相对于同一对称面100呈对称状，因为在平面100上方存在与平面100下方一样多的层，并且任一对中的层具有彼此面向的基本相同的厚度。
构成层的材料在温度T的热膨胀系数在复合支撑体10中的分布也相对于平面100呈对称，只要层2具有与层2’基本相同的热膨胀系数。
因此，复合支撑体10的弯曲不能部分松弛与层之间的热膨胀差有关的应变进而形成偏转，只要层2’“补偿”了层1和层2之间存在的热膨胀不对称。
在复合支撑体10的一种特定构造中，层2’没有完全补偿层1和层2之间存在的热膨胀不对称，从而在复合支撑体10中形成轻微偏转，其与待转移到其上的层的反向偏转基本相当，由此，当转移该层时，复合支撑体10/待转移层组装件具有趋向于0的偏转。
在所有情况下，在层2’/层1界面和层1/层2界面处产生剪切应力(它们通过箭头显示在图2中)。
为了保持上层2的结构质量，相邻层之间的膨胀差不能太大，否则会由于产生塑性缺陷而松弛层1、2和2’中的一些界面应变。
然而，这些层1、2和2’(尤其是用于接收转移层的层2)各自具有数微米或甚至数十微米的量级的典型厚度，并因此具有能够将这些缺陷限定在其与中心层1的界面处的厚度。
图3显示了在温度T下，复合支撑体10的厚度(绘制在y轴上)中的内应力(绘制在x轴上，并标作σ)分布的一个例子。
图中用区域A1、A2和A2’分别显示中心层1、上层2和下层2’中的应力。
在层中出现的内应力相应于构成该层的材料的自由膨胀应变，这些应力来自相邻层的不同膨胀。
因此，图4表明：
·A2与A2’基本相等；
·A1分布在两个基本相等的区域，各自位于对称面100的一侧。
因此，该图证明，在层构造对称的复合支撑体10中，应力相对于对称面100对称分布。
使用本发明的这种复合支撑体10结构，与现有技术的复合支撑体10(对其必须严格考虑存在于各种组成材料之间的各个膨胀)相比，增加了构成具有低偏转的复合支撑体10的材料的可能选择，因为“补偿膨胀”方案解决了膨胀不同的问题。
图2显示了按照本发明由五层构成的复合支撑体10，中心主要层1具有热膨胀系数α1(T)，两对层2-2’和3-3’各具有各自的热膨胀系数α2(T)和α3(T)，整个组装件具有相对于对称面100基本对称的结构和层构造。
按照与参照图1所述的三层复合支撑体10相同的方式，这种五层复合支撑体10相对于对称面100呈现出热膨胀对称。
因此，该复合支撑体10具有与待转移层匹配的膨胀系数并且按照本发明仅有轻微偏转。
类似地，由五层以上构成并相对于对称面100呈现这种热膨胀对称的复合支撑体10也是本发明的复合支撑体。
由于本发明的复合支撑体10的特殊构造解决了偏转问题，所以材料的选择基本基于复合支撑体10的表面晶格参数标准和整体热膨胀系数标准。
术语“整体热膨胀系数”在此是指如果复合支撑体10是由单种材料构成时所具有的热膨胀系数。
下面提出的方法是本发明的优选但非限制性的方法，用于选择构成复合支撑体10的层的材料和构造。
该方法分成两个阶段：
(a)主要基于与待转移层的材料足够接近的晶格参数，选择可以构成复合支撑体10的上层的材料名单，该层将毗邻待转移层；
(b)针对步骤(a)中复合支撑体10上层的每一组成材料，选择可以构成复合支撑体10的其他层的材料名单，从而使复合支撑体10最终具有在工作温度下与待转移层的组成材料的膨胀接近的整体膨胀。
因此，这种确定复合支撑体10的材料和结构的方法使得可以分开考虑晶格参数的选择问题与热膨胀的问题，这样可以进一步增加制造复合支撑体的可行方法，该复合支撑体的性能与转移到其上的层所追求的性能接近，并因此与通过外延在转移层上形成的最终有用层所追求的性能接近。
有利地，复合支撑体10的层的组成材料是晶体材料。
现在，晶体材料的膨胀在第一近似下通常接近线性地随温度进行变化。
复合支撑体10的各个组成晶体层的热膨胀系数因此随温度的变化大致保持恒定。
对于复合支撑体10的N层组成层，通过下列类型的线性公式计算在给定温度下，与复合支撑体10的面积膨胀(或如果复合支撑体10的表面具有圆对称，则为线性膨胀)相对应的复合支撑体10的整体热膨胀系数α：
                α＝f(α1，α2，...，αN)
该公式还考虑了复合支撑体10的组成层的厚度。
因此，复合支撑体10的整体热膨胀系数α同样以大致恒定的方式随温度变化。
图6显示了将以纳米表示的晶格参数绘制在x轴上并将以10-6K-1表示的热膨胀系数绘制在y轴上的图。
该图中的晶体材料通过圆点显示：
·空心圆显示立方结构的材料；
·实心圆显示六方结构的材料。
因此，例如，如果需要形成由立方GaN材料(由GaN(c)表示)构成的转移层，则应该按照所述方法的阶段(a)选择由蓝宝石或MgO制成的复合支撑体10的上层。
在所述方法的阶段(b)中，通过复合支撑体10的组成材料的热膨胀系数总和的平均值近似计算复合支撑体的整体膨胀系数，可以看出，6H-SiC与蓝宝石的各自热膨胀系数的平均值大致得出GaN的热膨胀系数。
因此，蓝宝石/6H-SiC/蓝宝石结构构成一种复合支撑体10，特别适合在该复合支撑体10上形成立方GaN层，因为其具有：
·小的偏转；
·与GaN层接近的表面晶格参数；和
·在工作温度下与GaN接近的整体热膨胀。
此外，蓝宝石和SiC特别高的坚固性使得复合支撑体10的厚度与由较不坚固的材料制成的复合支撑体10相比可以降低。
对于某些所需的最终结构(因此包含复合支撑体10和转移层20)，不需要考虑所述方法中的阶段(a)。
在SeOI(绝缘体上半导体)结构中尤为如此，其中绝缘材料层将复合支撑体10与转移层分隔开。
有利地，分两个步骤进行本发明的复合支撑体10的制造。
制造复合支撑体10的第一步骤在于提供对于该制造作为基础元件(base element)的晶片，该晶片有利地选择成由块体材料制成。
晶片例如构成复合支撑体10的所述第一层。
制造复合支撑体10的第二步骤在于从第一步骤中提供的第一层开始，通过沉积(晶体材料、非晶材料等等)、通过陶瓷制造技术、通过烧结等等形成其它层。
这种层形成有利地包括将待形成的层从施主衬底(由块体或多层材料制成)转移到复合支撑体10已经形成的层的一个表面上的操作，该操作以两个连续步骤进行：
·将施主衬底键合到复合支撑体10的已经形成的层上；
·去除施主衬底的部分，剩余部分随后构成待转移层。
在施主衬底与复合支撑体10已经形成的层紧密接触之后，所述键合有利地通过待键合的两层之间的晶片键合(分子吸附)实现。
在例如Q.Y.Tong和U.Gsele的题为“Semiconductor WaferBonding”(Science and Technology，Interscience Technology)Wiley &Sons的文献中描述了这种键合技术以及变体。
如果需要，键合可以伴随有对待键合的各表面进行合适的预处理和/或注入热能。
因此，例如，在键合过程中进行的热处理加强了所形成的键。
还可以通过插在两个待键合在一起的衬底之间的键合层加强键合。
该键合层被施加到待键合在一起的两个表面中的至少一个上。
氧化硅(也称作硅石或SiO2)是可选择用于制造这种键合层的材料，可以通过氧化物沉积或通过热氧化或通过任何其它技术制造它。
可以在键合之前和/或之后，例如用上述技术之一进行表面精整(finish)步骤。
所述材料去除优选单独或结合使用下列技术之一：化学蚀刻和/或化学-机械蚀刻、抛光、研磨。
例如，可以可选地在待去除的材料上使用“回蚀(etch back)”方法进行选择性蚀刻操作。
该技术在于“从后部”、也就是从用于待转移层的生长衬底的自由面上蚀刻这些材料，从而最终保留待转移层。
可以进行使用蚀刻液(其适合于待去除的材料)的湿蚀刻操作。
也可以进行干蚀刻操作以去除材料，例如等离子蚀刻或溅射蚀刻。
蚀刻操作也可以仅是化学的或电化学的或光电化学的。
蚀刻操作之前或之后可以进行机械处理，例如研磨、抛光、机械蚀刻或原子种类溅射。
蚀刻操作可以伴随有机械处理，例如抛光，可选地在CMP过程中与机械磨蚀作用结合。
这样，可以通过单个化学技术或通过化学-机械技术完全去除待去除的晶片10部分。
该技术特别可以使待转移层的表面质量和厚度均匀性保持与起始接近。
在此作为例子提出这些技术，但是它们不构成任何限制，本发明涵盖能够按照本发明的方法去除材料的所有类型的技术。
无论选择哪种材料去除技术，有利的是例如通过上述技术之一进行精整复合支撑体表面的步骤。
在使用这些技术之一形成了复合支撑体10的各层后，由此制成复合支撑体10。
制造外延衬底30(例如，如图4所示)的第一方法包括在复合支撑体10上例如通过CVD外延或MBE进行待转移层20的晶体生长。该第一方法意味着至少复合衬底10的上表面是由晶体材料构成。
该外延之前可以可选地形成成核层。
参照图4，于是在由蓝宝石层2’/6H-SiC层1/蓝宝石层2结构构成的复合支撑体10上外延生长了待转移的立方GaN层20。
制造外延衬底30的第二方法包括下列步骤：
·在除了复合支撑体10之外的生长衬底上进行待转移层20的晶体生长；
·将复合支撑体10键合到待转移层20上；以及
·去除材料，待去除的材料在此是指生长衬底并可以是部分的待转移层20。
如上所述，键合可以用或不用键合层进行。
可以使用下列三种技术中的一种进行材料去除：
第一种材料去除技术包括：
·如文献EP 0 849 788 A2中所述，通过阳极化、通过注入原子种类或通过任何其它孔隙化(porosification)技术形成至少一层多孔层，从而在待转移层的生长衬底上形成弱界面；
·对弱层提供能量，例如机械处理或另一能量注入，从而在弱层处分离待转移层。
为了在待转移层的生长衬底中形成弱层，有利地，在单晶材料的晶片上形成多孔层，然后在多孔层上生长非多孔晶体材料，该非多孔材料具有与晶片基本相同的晶格参数，所述生成衬底于是由晶片、多孔层和非多孔Si层构成。
在此也可以使用被称作Smart-Cut的第二种材料去除技术，其包括下列步骤：
·在键合之前，将原子种类(例如氢或氦离子)注入到待转移层或其生长衬底中，用于在与注入深度接近的深度处形成弱区；
·然后在键合之后，将能量注入弱区中，例如热和/或机械处理，或另一能量注入，从而在弱区分离待转移层。
有利地，在注入过程中或之后对弱区进行热处理以进一步将其弱化。
该非限定性材料去除技术可以迅速并整个去除待转移层的大部分生长衬底。
从该生长衬底上去除的部分还可以再利用于另一过程，例如，根据本发明的过程。
在许多涉及晶片还原(reduction)技术的文献中描述了已知的Smart-Cut技术，例如Jean-Pierre Colinge的“Silicon-On-InsulatorTechnology：Materials to VLSI”，第二版，Kluwer Academic Publishers，第50和51页。
可以使用的第三种材料去除技术是“从后部”化学或化学-机械蚀刻。
按照本发明优选的材料去除技术包括使用这三种材料去除中的一种，然后在剩余生长衬底材料和待转移层20之间进行选择性蚀刻，由此可以去除在待转移层20上的剩余材料。
选择性化学蚀刻可以通过湿蚀刻进行，其使用适合于待蚀刻材料的蚀刻液。
选择性化学蚀刻可以通过干蚀刻进行，例如等离子蚀刻或溅射蚀刻。
蚀刻也可以仅是化学的、电化学的或光电化学的。
在这种情况下，待转移层20构成在使用三种技术之一去除材料后蚀刻生长衬底剩余部分的终止层。
一般而言，层B相对于层A的蚀刻选择性被量化为通过下列比率给出的选择性因数：
层A的蚀刻速率/层B的蚀刻速率
因此，在层A是待转移层而层B是生长衬底剩余部分的情况下，必须选择化学蚀刻剂以使该比率最大化。
因此，待转移层20几乎或甚至完全不会被这些化学蚀刻剂蚀刻。
通过实施本发明的这种优选技术，可以在复合支撑体10上形成特别薄的层，其结构与其在生长衬底上生长过程中获得的初始结构相类似。
通过实施这种技术，可以在复合支撑体10上形成如此薄的层20，以至于其具有相当弹性的结构，从而使复合支撑体10的形变最轻微。
由此可以形成厚度约为10纳米的层。
在后一种情况中，本发明的复合支撑体10非常有利，尤其是当其表现出小的偏转时。
图5显示了通过在生长衬底30上外延生长的多层结构I中多去除薄层20A、20B、20C、20D、20E、20F和20G以便将它们各自转移到本发明复合支撑体10上来制造多个外延衬底30(例如，如图4所示)的方法。
多层结构I包括薄层20A、20B、20C、20D、20E、20F和20G，它们分别与中间层40A、40B、40C、40D、40E、40F和40G交错，有利地，使用CVD或MBE之类的生长技术从生长衬底50开始逐层外延生长整个组装件。
按照本发明优选的多去除过程包括一个含下列操作的步骤：
(A)将原子种类注入到中间层40G中，以在其中在注入深度附近产生弱区101；
(B)将层20G键合到本发明的复合支撑体10上；
(C)将能量注入到弱区101中，以便分离待转移层20G与位于弱区101和待转移层20G之间的中间层40G部分，由此去除待转移层20G；
(D)选择性蚀刻在分离的待转移层20G上的中间层40G剩余部分，由此制造第一外延衬底30；以及
(E)去除中间层40G的剩余部分，以使多层结构再利用，该去除可以例如通过选择性蚀刻进行。
最终获得的多层结构I’于是包含下列层：20F/40F/20E/40E/20D/40D/20C/40C/20B/40B/20A/40A。
然后可以进行与上述步骤基本相同的步骤以便：
·相对于各自的弱区102、103、104、105、106和107分别并依次去除薄层20F、20E、20D、20C、20B和20A，从而将它们转移到各自的第二、第三、第四、第五和第六复合支撑体20上，从而形成各自的第二、第三、第四、第五和第六外延衬底30；以及
·在去除之后再利用各个多层结构，以便可以进行随后的去除。
当待转移层20的形成需要制造复杂的生长衬底50时，例如包含变态层的生长衬底50，该多层结构I的使用特别有利。
使用这种优选的多去除过程，将这种生长衬底50用于数个去除操作。
这由此使该过程有益，尤其是在这种生长衬底50所代表的经济成本方面。
在更有利的构造中，该生长衬底40被终止层保护，该终止层用于多层结构I下层的选择性化学蚀刻，这样，一旦多层结构I已经被各种去除和再利用操作完全消耗，就可以通过合适的选择性蚀刻操作使生长衬底40的表面平滑化，并可以重复形成另一多层结构I用于其它多去除操作。
可选地，可以在待转移层20转移之前或之后，在其中制造电子或光电元件。
可选地，在外延衬底30的转移层20上进行有用层(未显示)的晶体生长。
可以在层转移之前或之后，在该有用层中制造电子或光电元件。
本发明特别适合由选自III-V材料族或II-VI材料族的合金构成的待转移层20，但其也适用于IV-IV合金。
在本文中提出的由晶体或半导体材料制成的层中，可以加入其它成分，例如碳，其中所述层中碳或金刚石浓度显著低于或等于50％，或更特别地，该浓度低于或等于5％。
复合支撑体10可以由能够结合实现复合衬底的所述物理性能(尤其是与待转移到其上的层匹配的热膨胀系数)的所有类型的材料构成。
应该指出，在合金材料的情况下，所选合金可以是二元、三元、四元或更高元的。

Claims (17)

1.一种用于接收由选自晶体材料的材料所构成的转移层(20)的复合支撑体(10)，从而组装件形成外延衬底(30)，支撑体的特征在于其具有与其主表面平行的纵向对称面(100)并且其包含：
·在特定温度T具有第一热膨胀系数并在对称面的任一侧横向延伸的中心第一层(1)；和
·至少一对横向层(2，2’；3，3’)，每对的层一个相对于另一个具有：
-在复合支撑体(10)中相对于对称面基本对称的排列；
-在温度T的基本彼此相等的第二热膨胀系数；和
-基本彼此相等的厚度；
并且其特征在于，选择构成复合支撑体(10)的层的材料，以使复合支撑体(10)在温度T的整体热膨胀系数接近转移层(20)的材料在温度T的热膨胀系数。
2.根据前一权利要求的复合支撑体，其特征在于，选择构成复合支撑体(10)的层的材料，以使复合支撑体(10)在数个温度的整体热膨胀系数接近转移层(20)的材料在这些温度的热膨胀系数。
3.根据前述权利要求任一项的复合支撑体，其特征在于，选择用于支撑转移层(20)的复合支撑体(10)上层的材料，以具有与转移层(20)的材料接近的晶格参数。
4.根据前述权利要求之一的复合支撑体，其特征在于，其包括由SiC制成的中心层和一对各选择成由下列晶体或多晶材料的一种制成的层：AlN、SiC、蓝宝石、Si。
5.一种在根据前述权利要求之一的复合支撑体(10)上形成层的方法，其特征在于包括：
·在除了复合支撑体之外的生长衬底(50)上进行层(20)的晶体生长；
·将该层键合到复合支撑体(10)上；以及
·去除生长衬底(50)。
6.根据前一权利要求的在复合支撑体上形成层的方法，其特征在于，其进一步包括在层(20)中制造元件的步骤。
7.根据权利要求5的在复合支撑体上形成层的方法，其特征在于，其进一步包括在已经转移的层(20)上进行有用层的晶体生长。
8.根据前一权利要求的在复合支撑体上形成层的方法，其特征在于，其进一步包括在有用层中制造元件的步骤。
9.一种形成多个外延衬底的方法，包括在多个各根据权利要求1至4之一的复合支撑体上形成多个层，其特征在于，其是使用包含生长衬底(50)和在该生长衬底上的多层结构的晶片进行的，该多层结构包含多对层，各包括：
·待转移层(20A、20B、20C、20D、20E、20F、20G)；
·在待转移层下方的中间层(40A、40B、40C、40D、40E、40F、40G)；
并且其特征在于，其包括数个从多层结构去除层的步骤，每次去除包括下列步骤：
·将原子种类注入到中间层中，以在其中在注入深度附近产生弱区；
·将待转移层键合到复合支撑体(10)上；
·提供能量到弱区中，以便将待转移层从多层结构分离；
·选择性蚀刻剩余在分离的待转移层上的中间层部分，由此制造外延衬底(30)；以及
·从多层结构去除材料直至到达另一待转移层。
10.根据权利要求9的形成多个外延衬底的方法，其特征在于，其进一步在多层结构上包括用于新的待转移层的外延成核层。
11.根据权利要求9或10的形成多个外延衬底的方法，其特征在于，其进一步包括在多个转移层上的多个晶体生长步骤，以形成多个各自的有用层。
12.一种用于电子学、光学或光电子学的结构，其特征在于，其包括外延衬底(30)，该外延衬底(30)含有根据权利要求1至4之一的复合支撑体(10)和由选自晶体材料的材料所制成的转移层(20)。
13.根据前一权利要求的结构，其特征在于，转移层(20)由GaN制成。
14.根据前一权利要求的结构，其特征在于，复合支撑体(10)是三层支撑体并包含：
·由SiC制成的中心层(1)；和
·一对各自由蓝宝石制成的层(2，2’)。
15.根据前三项权利要求之一的结构，其特征在于，转移层(20)包括电子元件。
16.根据权利要求12至14之一的结构，其特征在于，其进一步包括通过在转移层(20)上晶体生长而形成的有用层。
17.根据前一权利要求的结构，其特征在于，有用层包括电子元件。
CNB2004800402057A 2004-01-09 2004-10-28 具有确定热膨胀系数的衬底 Active CN100472749C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0400175 2004-01-09
FR0400175A FR2864970B1 (fr) 2004-01-09 2004-01-09 Substrat a support a coefficient de dilatation thermique determine

Publications (2)

Publication Number Publication Date
CN1902747A true CN1902747A (zh) 2007-01-24
CN100472749C CN100472749C (zh) 2009-03-25

Family

ID=34684904

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800402057A Active CN100472749C (zh) 2004-01-09 2004-10-28 具有确定热膨胀系数的衬底

Country Status (9)

Country Link
US (2) US7887936B2 (zh)
EP (1) EP1702357B1 (zh)
JP (1) JP4745249B2 (zh)
KR (1) KR100855793B1 (zh)
CN (1) CN100472749C (zh)
AT (1) ATE398833T1 (zh)
DE (1) DE602004014533D1 (zh)
FR (1) FR2864970B1 (zh)
WO (1) WO2005076345A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102304760A (zh) * 2011-08-12 2012-01-04 青岛铝镓光电半导体有限公司 复合衬底及其制造方法、异质外延制备单晶厚膜的方法
CN102560676A (zh) * 2012-01-18 2012-07-11 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
CN102959677A (zh) * 2010-11-15 2013-03-06 住友电气工业株式会社 制造GaN基膜的方法
US8598705B2 (en) 2008-11-14 2013-12-03 Osram Opto Semiconductors Gmbh Composite substrate for a semiconductor chip
CN105895672A (zh) * 2015-01-26 2016-08-24 东莞市中镓半导体科技有限公司 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687372B2 (en) * 2005-04-08 2010-03-30 Versatilis Llc System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
US7575982B2 (en) * 2006-04-14 2009-08-18 Applied Materials, Inc. Stacked-substrate processes for production of nitride semiconductor structures
MX2010004896A (es) * 2007-11-02 2010-07-29 Harvard College Produccion de capas de estado solido independientes mediante procesamiento termico de sustratos con un polimero.
FR2926674B1 (fr) 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
DE102009000514A1 (de) * 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
CN103180494A (zh) 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底
US20140048824A1 (en) 2012-08-15 2014-02-20 Epistar Corporation Light-emitting device
US9356070B2 (en) 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
CN103811593B (zh) * 2012-11-12 2018-06-19 晶元光电股份有限公司 半导体光电元件的制作方法
US9691680B2 (en) 2014-04-10 2017-06-27 Sensor Electronic Technology, Inc. Structured substrate
JP6735588B2 (ja) * 2016-03-30 2020-08-05 株式会社サイオクス 窒化物半導体テンプレート、窒化物半導体積層物、窒化物半導体テンプレートの製造方法、および窒化物半導体積層物の製造方法
US10790296B1 (en) 2019-05-21 2020-09-29 Sandisk Technologies Llc Distortion-compensated wafer bonding method and apparatus using a temperature-controlled backside thermal expansion layer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2528912B2 (ja) * 1987-12-01 1996-08-28 富士通株式会社 半導体成長装置
JPH0344912A (ja) * 1989-07-12 1991-02-26 Fujitsu Ltd 半導体装置及びその製造方法
JPH0472608A (ja) * 1990-05-18 1992-03-06 Toshiba Corp 化合物半導体ウェハの製造方法および製造装置
US5512375A (en) * 1993-10-14 1996-04-30 Intevac, Inc. Pseudomorphic substrates
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20010042503A1 (en) 1999-02-10 2001-11-22 Lo Yu-Hwa Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP3809464B2 (ja) * 1999-12-14 2006-08-16 独立行政法人理化学研究所 半導体層の形成方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US20020195602A1 (en) * 2001-06-21 2002-12-26 Motorola, Inc. Structure and method for fabricating double-sided semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US20030017626A1 (en) * 2001-07-23 2003-01-23 Motorola Inc. Method and apparatus for controlling propagation of dislocations in semiconductor structures and devices
JP3785067B2 (ja) * 2001-08-22 2006-06-14 株式会社東芝 半導体素子の製造方法
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598705B2 (en) 2008-11-14 2013-12-03 Osram Opto Semiconductors Gmbh Composite substrate for a semiconductor chip
CN102217035B (zh) * 2008-11-14 2016-04-20 欧司朗光电半导体有限公司 用于半导体芯片的复合衬底
CN102959677A (zh) * 2010-11-15 2013-03-06 住友电气工业株式会社 制造GaN基膜的方法
CN102959677B (zh) * 2010-11-15 2015-04-22 住友电气工业株式会社 制造GaN基膜的方法
CN102304760A (zh) * 2011-08-12 2012-01-04 青岛铝镓光电半导体有限公司 复合衬底及其制造方法、异质外延制备单晶厚膜的方法
CN102560676A (zh) * 2012-01-18 2012-07-11 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
CN102560676B (zh) * 2012-01-18 2014-08-06 山东大学 一种使用减薄键合结构进行GaN单晶生长的方法
CN105895672A (zh) * 2015-01-26 2016-08-24 东莞市中镓半导体科技有限公司 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底

Also Published As

Publication number Publication date
ATE398833T1 (de) 2008-07-15
KR20060113983A (ko) 2006-11-03
US7887936B2 (en) 2011-02-15
EP1702357A1 (en) 2006-09-20
KR100855793B1 (ko) 2008-09-01
FR2864970A1 (fr) 2005-07-15
FR2864970B1 (fr) 2006-03-03
US20060240644A1 (en) 2006-10-26
DE602004014533D1 (de) 2008-07-31
WO2005076345A1 (en) 2005-08-18
CN100472749C (zh) 2009-03-25
EP1702357B1 (en) 2008-06-18
JP2007523472A (ja) 2007-08-16
US20110094668A1 (en) 2011-04-28
JP4745249B2 (ja) 2011-08-10

Similar Documents

Publication Publication Date Title
CN1902747A (zh) 具有确定热膨胀系数的衬底
CN1139969C (zh) 半导体基片及其制备方法
CN1135601C (zh) 半导体衬底的制造方法
CN1036813C (zh) 半导体衬底及其制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1079989C (zh) 制造半导体产品的工艺
CN1123915C (zh) 半导体制品的制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1150594C (zh) 半导体产品的制造方法
CN1759468A (zh) 半导体衬底和场效应晶体管以及它们的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1269599A (zh) 制造半导体部件的方法
CN1826434A (zh) 制造外延生长层的方法
CN1826433A (zh) 外延生长层的制造方法
CN1114936C (zh) 半导体衬底及其制作方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1774798A (zh) 从不具有缓冲层的晶片形成松弛的有用层
CN1930674A (zh) 用于改进所剥离薄层质量的热处理
CN1541405A (zh) 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
CN1314701A (zh) 半导体衬底及其生产工艺
CN1914709A (zh) 由选自半导体材料的材料层形成的多层晶片的表面处理
CN1152187A (zh) 半导体基片及其制造方法
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant