CN102959677B - 制造GaN基膜的方法 - Google Patents

制造GaN基膜的方法 Download PDF

Info

Publication number
CN102959677B
CN102959677B CN201180030507.6A CN201180030507A CN102959677B CN 102959677 B CN102959677 B CN 102959677B CN 201180030507 A CN201180030507 A CN 201180030507A CN 102959677 B CN102959677 B CN 102959677B
Authority
CN
China
Prior art keywords
gan
film
substrate
gan film
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180030507.6A
Other languages
English (en)
Other versions
CN102959677A (zh
Inventor
佐藤一成
关裕纪
上松康二
山本喜之
松原秀树
藤原伸介
吉村雅司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102959677A publication Critical patent/CN102959677A/zh
Application granted granted Critical
Publication of CN102959677B publication Critical patent/CN102959677B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种制造GaN基膜的方法，所述方法包括：准备复合衬底(10)的步骤，所述复合衬底包含支持衬底(11)和布置在所述支持衬底(11)的主表面(11m)侧的单晶膜(13)，在所述支持衬底(11)中在主表面(11m)中的热膨胀系数大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍，所述单晶膜(13)相对于垂直于所述单晶膜(13)的主表面(13m)的轴呈三重对称；和在所述复合衬底(10)中的所述单晶膜(13)的所述主表面(13m)上形成GaN基膜(20)的步骤。由此，提供了一种制造GaN基膜的方法，所述方法能够制造具有大的主表面积和较小翘曲的GaN基膜。

Description

制造GaN基膜的方法
技术领域
本发明涉及一种制造GaN基膜的方法，所述方法能够得到具有大的主表面积和较小翘曲的GaN基膜。
背景技术
GaN基膜适合用作半导体器件如发光器件和电子器件中的衬底和半导体层。从衬底与GaN基膜之间的晶格常数和热膨胀系数的匹配或基本匹配考虑，作为用于制造这种GaN基膜的衬底，GaN衬底是最好的。然而，GaN衬底非常贵，且难以获得主表面的直径超过2英寸的具有大直径的GaN衬底。
因此，通常将蓝宝石衬底用作用于形成GaN基膜的衬底。蓝宝石衬底和GaN晶体在晶格常数和热膨胀系数方面相互明显不同。
因此，为了缓和蓝宝石衬底与GaN晶体之间的晶格常数的不匹配并生长具有良好结晶性的GaN晶体，例如，日本特开平04-297023号公报公开了，在蓝宝石衬底上形成GaN缓冲层并在所述蓝宝石衬底上生长GaN晶体中在所述GaN缓冲层上生长GaN晶体层。
另外，为了通过使用具有接近于GaN晶体的热膨胀系数的衬底而得到翘曲较小的GaN膜，例如，日本特表2007-523472号公报公开了具有一对或多对层的复合支持衬底，所述一对或多对层具有与位于其间的中心层基本相同的热膨胀系数并具有与GaN晶体的热膨胀系数基本相同的总热膨胀系数。
引用列表
专利文献
专利文献1：日本特开平04-297023号公报
专利文献2：日本特表2007-523472号公报
发明内容
技术问题
根据上述日本特开平04-297023号公报，在晶体生长方向上发生凹进形翘曲的同时生长GaN晶体，可能是因为在GaN晶体的生长期间晶体缺陷如位错由于缔合而消失。
然而，如上所述，蓝宝石衬底的热膨胀系数远高于GaN晶体的热膨胀系数，因此在晶体生长之后的冷却期间生长的GaN晶体以在晶体生长方向上突出的形状大幅度翘曲并得到了以在晶体生长方向上突出的形状大幅度翘曲的GaN膜。此处，由于蓝宝石衬底的主表面具有更大的直径，所以在上述冷却期间的GaN晶体的翘曲变得更大(具体地，得到的GaN膜的翘曲与蓝宝石衬底主表面的直径的平方基本成比例)。因此，在主表面具有更大的直径时，难以得到翘曲较小的GaN膜。
上述日本特表2007-523472号公报中公开的复合支持衬底具有与GaN晶体基本相同的热膨胀系数，因此在其上生长的GaN层的翘曲能够较小。然而，这种复合支持衬底具有复杂的结构，且所述结构的设计和形成困难。因此，用于设计和制造的成本非常高且用于制造GaN膜的成本变得非常高。
本发明的目的是解决上述问题并提供一种制造GaN基膜的方法，所述方法能够制造具有大的主表面积和较小翘曲的GaN基膜。
解决问题的手段
根据一个方面，本发明涉及一种制造GaN基膜的方法，所述方法包括准备复合衬底的步骤，所述复合衬底包含支持衬底和布置在所述支持衬底的主表面侧的单晶膜，在所述支持衬底中在主表面中的热膨胀系数大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍，所述单晶膜相对于垂直于所述单晶膜的主表面的轴呈三重对称；和在所述复合衬底中的所述单晶膜的所述主表面上形成GaN基膜的步骤。
在根据本发明的制造GaN基膜的方法中，所述复合衬底中的所述单晶膜的所述主表面能够具有等于或大于45cm2的面积。另外，所述复合衬底的所述支持衬底能够由含有氧化物的烧结体制成。而且，所述复合衬底的支持衬底能够含有氧化钇稳定的氧化锆和由氧化铝和二氧化硅形成的Al2O3-SiO2复合氧化物。此处，氧化钇稳定的氧化锆相对于Al2O3-SiO2复合氧化物和氧化钇稳定的氧化锆的总量的含量能够为不低于20质量%且不高于40质量%。此外，氧化钇相对于氧化钇稳定的氧化锆的含量为不低于5摩尔%。此外，所述形成GaN基膜的步骤包括在所述单晶膜的所述主表面上形成GaN基缓冲层的分步和在所述GaN基缓冲层的主表面上形成GaN基单晶层的分步。
发明效果
根据本发明，能够提供一种制造GaN基膜的方法，所述方法能够制造具有大的主表面积和较小翘曲的GaN基膜。
附图说明
图1是显示根据本发明的制造GaN基膜的方法的一个实例的示意性横断面图，(A)显示了准备复合衬底的步骤且(B)显示了形成GaN基膜的步骤。
图2是显示在根据本发明的制造GaN基膜的方法中所使用的准备复合衬底的步骤的一个实例的示意性横断面图，(A)显示了准备支持衬底的分步，(B)显示了在底部衬底上形成单晶膜的分步，(C)显示了将单晶膜结合到支持衬底上的分步，且(D)显示了将底部衬底与单晶膜分离的分步。
具体实施方式
参考图1，根据本发明的制造GaN基膜的方法的一个实施方案包括准备复合衬底10的步骤，所述复合衬底10包含支持衬底11和布置在支持衬底11的主表面11m侧的单晶膜13，在支持衬底11中在主表面11m中的热膨胀系数大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍，单晶膜13相对于垂直于单晶膜13的主表面13m的轴呈三重对称(图1(A))；和在复合衬底10中的单晶膜13的主表面13m上形成GaN基膜20的步骤(图1(B))。此处，GaN基膜是指由含Ga作为III族元素的III族氮化物形成的膜，其例示地有例如GaxInyAl1-x-yN膜(x>0，y≥0，x+y≤1)。
根据本实施方案中的制造GaN基膜的方法，通过使用复合衬底，能够得到具有大的主表面积(即大直径)和较小翘曲的GaN基膜，所述复合衬底包含支持衬底和布置在所述支持衬底的主表面侧的单晶膜，在支持衬底中在主表面中的热膨胀系数大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍，单晶膜相对于垂直于单晶膜的主表面的轴呈三重对称。
(准备复合衬底的步骤)
参考图1(A)，本实施方案中的制造GaN基膜的方法包括准备复合衬底10的步骤，所述复合衬底10包含支持衬底11和布置在支持衬底11的主表面11m侧的单晶膜13，在支持衬底11中在主表面11m中的热膨胀系数大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍，单晶膜13相对于垂直于单晶膜13的主表面13m的轴呈三重对称。
上述复合衬底10包含支持衬底11和布置在支持衬底11的主表面11m侧的单晶膜13，在支持衬底11中在主表面11m中的热膨胀系数与GaN晶体在a轴方向上的热膨胀系数相匹配或接近(具体地，大于其0.8倍且小于其1.2倍)，单晶膜13相对于垂直于单晶膜13的主表面13m的轴呈三重对称。因此，能够在复合衬底10的单晶膜13的主表面13m上生长翘曲较小、位错密度低且直径大的GaN基膜。
从在复合衬底10的单晶膜13上生长翘曲较小、位错密度低且直径大的GaN基膜考虑，在上述复合衬底10中所包含的支持衬底11在主表面11m中的热膨胀系数应大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍，优选大于其0.9倍且小于其1.15倍，进一步优选大于其0.95倍且小于其1.1倍。
此处，支持衬底11没有特别限制，只要衬底在主表面11m中的热膨胀系数大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍即可，且衬底可以为单晶、多晶或非晶的。从易于基于原料的类型和比例的变化而调节热膨胀系数、易于得到在上述范围内的热膨胀系数、对生长GaN基膜的气氛的耐性、以及在生长GaN基膜之后可以通过溶剂如氢氟酸(氟化氢)进行选择性腐蚀考虑，支持衬底11优选由含有氧化物的烧结体制成。例如，烧结体的优选实例包括Al2O3-SiO2基烧结体、MgO-SiO2基烧结体、ZrO2-SiO2基烧结体、ZrO2-Al2O3-SiO2基烧结体、Y2O3-Al2O3-SiO2基烧结体、Y2O3-ZrO2-Al2O3-SiO2基烧结体等。
或者，支持衬底11特别优选含有氧化钇稳定的氧化锆(Y2O3稳定的ZrO2，下文中也称作YSZ)和由氧化铝(Al2O3)和二氧化硅(SiO2)形成的Al2O3-SiO2复合氧化物。含有Al2O3-SiO2复合氧化物和YSZ(氧化钇稳定的氧化锆)的支持衬底11可溶于氢氟酸(氟化氢)中且其使得可以在布置在复合衬底10的支持衬底11的主表面侧的单晶膜13上生长结晶性优异的GaN基膜。此处，Al2O3-SiO2复合氧化物没有特别限制，且莫来石(3Al2O3·2SiO2到2Al2O3·SiO2或Al6O13Si2)等是合适的。
从在含有Al2O3-SiO2复合氧化物和YSZ(氧化钇稳定的氧化锆)的支持衬底11上的单晶膜13上生长结晶性优异的GaN基膜期间抑制在GaN基膜中产生的裂纹考虑，YSZ相对于Al2O3-SiO2复合氧化物和YSZ的总量的含量优选不低于20质量%且不高于40质量%，更优选不低于25质量%且不高于35质量%。此外，基于与上述相同的考虑，氧化钇(Y2O3)相对于YSZ的含量优选为不低于5摩尔%，更优选不低于6摩尔%且不高于50摩尔%。
此处，由于支持衬底11和GaN晶体各自的热膨胀系数通常随其温度而大幅度波动，所以重要的是，应基于热膨胀系数确定温度或温度区域。本发明的目的是在复合衬底上制造翘曲较小的GaN基膜。在从室温升高的用于GaN基膜的成膜温度下在复合衬底上形成GaN基膜，其后将温度降至室温，然后，将在复合衬底上形成的GaN基膜取出。因此考虑，作为支持衬底和GaN晶体各自的热膨胀系数，适当对支持衬底和GaN晶体各自的从室温到用于GaN基膜的成膜温度的平均热膨胀系数进行处理。然而，即使在惰性气氛中，如果温度超过800℃，则所述GaN晶体也会分解。因此，在本发明中，支持衬底和GaN晶体各自的热膨胀系数由从室温(具体地，25℃)到800℃的平均热膨胀系数确定。
另外，从在复合衬底10的单晶膜13上生长翘曲较小、位错密度低且直径大的GaN基膜考虑，布置在上述复合衬底10中所包含的支持衬底11的主表面11m侧的单晶膜13应相对于垂直于单晶膜13的主表面13m的轴呈三重对称，所述单晶膜的优选实例包括具有(0001)面作为主表面13m的蓝宝石膜、具有(0001)面作为主表面13m的SiC膜、具有(111)面作为主表面13m的Si膜、具有(111)面作为主表面13m的GaAs膜等。此处，相对于垂直于单晶膜的主表面的轴呈三重对称的单晶膜不是指在晶体几何形状方面严格三重对称，而是在实际单晶膜中基本呈三重对称，且具体是指，在单晶膜的晶体几何形状方面严格的三重对称轴与垂直于单晶膜的主表面的轴之间的角度的绝对值不超过10°。
从在复合衬底10中减小翘曲并降低位错密度考虑，支持衬底11的主表面11m和单晶膜13的主表面13m优选基本相互平行。此处，两个表面基本相互平行是指，由这两个表面形成的角度的绝对值不超过10°。
另外，在复合衬底10的支持衬底11的主表面11m侧布置单晶膜13的方法没有特别限制，且例示性方法包括在支持衬底11的主表面11m上直接生长单晶膜13的方法(第一方法)、将在底部衬底的主表面上形成的单晶膜13结合到支持衬底11的主表面11m上并其后将所述底部衬底除去的方法(第二方法)、将单晶(未示出)结合到支持衬底11的主表面11m上并其后在指定深度的面处将单晶与结合表面分离以由此在支持衬底11的主表面11m上形成单晶膜13的方法(第三方法)等。在支持衬底由多晶烧结体制成的情况中，上述第一方法困难且因此优选使用上述第二和第三方法中的任意方法。在上述第二方法中将单晶膜13结合到支持衬底11上的方法没有特别限制，且例示性方法包括将单晶膜13直接结合到支持衬底11的主表面11m上的方法、利用插入的胶粘层12将单晶膜13结合到支持衬底11的主表面11m上的方法等。在上述第三方法中将单晶结合到支持衬底11上的方法没有特别限制，且例示性方法包括将单晶直接结合到支持衬底11的主表面11m上的方法、利用插入的胶粘层12将单晶结合到支持衬底11的主表面11m上的方法等。
上述准备复合衬底10的步骤没有特别限制。然而，从有效准备高品质的复合衬底10考虑，例如，参考图2，上述第二方法能够包括准备支持衬底11的分步(图2(A))、在底部衬底30的主表面30n上形成单晶膜13的分步(图2(B))、将支持衬底11和单晶膜13相互结合的分步(图2(C))、以及除去底部衬底30的分步(图2(D))。
在图2(C)中，在将支持衬底11和单晶膜13相互结合的分步中，在支持衬底11的主表面11m上形成胶粘层12a(图2(C1))，且在底部衬底30的主表面30n上生长的单晶膜13的主表面13n上形成胶粘层12b(图2(C2))，其后将在支持衬底11上形成的胶粘层12a的主表面12am与在底部衬底30上形成的单晶膜13上形成的胶粘层12b的主表面12bm相互结合，由此利用通过插入的胶粘层12a与胶粘层12b之间的接合而形成的胶粘层12将支持衬底11与单晶膜13相互结合(图2(C3))。然而，如果能够将支持衬底11与单晶膜13相互接合，能够将支持衬底11与单晶膜13直接相互结合而不插入胶粘层12。
将支持衬底11和单晶膜13相互结合的具体技术没有特别限制。然而，从在结合之后即使在高温下仍能保持接合强度的能力考虑，优选使用对结合表面进行洗涤、实施结合、并其后将温度提高至约600℃～1200℃以用于接合的直接接合法，对结合表面进行洗涤、利用等离子体或离子等对结合表面进行活化、并其后在约室温(例如25℃)到400℃的低温下实施接合的表面活化法等。
(形成GaN基膜的步骤)
参考图1(B)，本实施方案中的制造GaN基膜的方法包括在复合衬底10中的单晶膜13的主表面13m上形成GaN基膜20的步骤。
在上述准备复合衬底的步骤中准备的复合衬底10包含支持衬底11和布置在支持衬底11的主表面11m侧的单晶膜13，在所述支持衬底11中在主表面11m中的热膨胀系数与GaN晶体在a轴方向上的热膨胀系数相匹配或接近(具体地，大于其0.8倍且小于其1.2倍)，且单晶膜13相对于垂直于单晶膜13的主表面13m的轴呈三重对称。因此，能够在复合衬底10的单晶膜13的主表面13m上形成翘曲较小、位错密度低且直径大的GaN基膜20。
尽管形成GaN基膜的方法没有特别限制，但是从形成位错密度低的GaN基膜考虑，优选例示性地有气相外延法如MOCVD(金属有机化学气相沉积)法、HVPE(氢化物气相外延)法、MBE(分子束外延)法和升华法；液相外延法如助熔剂法和高氮压溶液法。
形成GaN基膜的步骤没有特别限制。然而，从形成位错密度低的GaN基膜考虑，所述步骤优选包括在复合衬底10的单晶膜13的主表面13m上形成GaN基缓冲层21的分步和在GaN基缓冲层21的主表面21m上形成GaN基单晶层23的分步。此处，GaN基缓冲层21是指结晶性低或非结晶的层，其为GaN基膜20的一部分且是在低于GaN基单晶层23的生长温度的温度下生长的，所述GaN基单晶层23是GaN基膜20的另一部分。
通过形成GaN基缓冲层21，缓和了在GaN基缓冲层21上形成的GaN基单晶层23与单晶膜13之间晶格常数的不匹配，因此GaN基单晶层23的结晶性提高且其位错密度下降。因此，GaN基膜20的结晶性提高且其位错密度下降。
还能够将GaN基单晶层23生长为单晶膜13上的GaN基膜20而不生长GaN基缓冲层21。这种方法适用于单晶膜13与在其上形成的GaN基膜20之间的晶格常数不匹配较小的情况。
实施例
(实施例1)
1.测量GaN晶体的热膨胀系数
从利用HVPE法生长的并具有1×106cm-2的位错密度、1×1018cm-2的Si浓度、1×1017cm-2的氧浓度和1×1016cm-2的碳浓度的GaN单晶中切割具有2×2×20mm尺寸的评价用试样(具有在纵向上的a轴并具有c面和m面中的任一种面以作为平行于所述纵向的面，面取向的精确度在±0.1°内)。
利用TMA(热机械分析)对在将温度从室温(25℃)升至800℃时上述评价用试样的平均热膨胀系数进行了测量。具体地，使用由日本理学株式会社(Rigaku Corporation)制造的TMA 8310，在氮气流动的气氛中利用差示热膨胀法测量了评价用试样的热膨胀系数。通过这种测量得到的GaN晶体在a轴方向上的25℃～800℃下的平均热膨胀系数αGaN-a为5.84×10-6/℃。
2.准备复合衬底的步骤
(1)准备支持衬底的分步
参考图2(A)，通过在1700℃下的氩气气氛中在一个轴的方向上在50MPa的压力下，在指定摩尔比下将作为支持衬底11的材料的Al2O3和SiO2的混合物烧结1小时，制备了13种可商购获得的Al2O3-SiO2基烧结体A～M。作为X射线衍射分析确认的结果，在这13种Al2O3-SiO2基烧结体A～M中的各种烧结体中，存在Al6O13Si2(莫来石)、Al2O3和SiO2。另外，从13种上述Al2O3-SiO2基烧结体中的各种烧结体中切割具有2×2×20mm尺寸的测量用试样(具有基本平行于从烧结体中切割的支持衬底主表面的方向以作为纵向)。此处，由于Al2O3-SiO2基烧结体不具有方向特性，所以可设置任意切割方向。按上述测量了在将温度从室温(25℃)升至800℃时这些测量用试样中各种试样的平均热膨胀系数αS。
Al2O3-SiO2基烧结体A具有53:47的Al2O3与SiO2之间的摩尔比且获得了4.2×10-6/℃的25℃～800℃下的平均热膨胀系数αS(下文中简称做平均热膨胀系数αS)且烧结体的热膨胀系数αS对GaN晶体在a轴方向上在25℃～800℃下的平均热膨胀系数αGaN-a(下文中简称作平均热膨胀系数αGaN-a)之比(下文中称作αS/αGaN-a比)为0.719。Al2O3-SiO2基烧结体B具有45:55的Al2O3与SiO2之间的摩尔比且获得了4.7×10-6/℃的平均热膨胀系数αS和0.805的αS/αGaN-a比。Al2O3-SiO2基烧结体C具有40:60的Al2O3与SiO2之间的摩尔比且获得了5.2×10-6/℃的平均热膨胀系数αS和0.890的αS/αGaN-a比。Al2O3-SiO2基烧结体D具有36:64的Al2O3与SiO2之间的摩尔比且获得了5.4×10-6/℃的平均热膨胀系数αS和0.925的αS/αGaN-a比。Al2O3-SiO2基烧结体E具有35:65的Al2O3与SiO2之间的摩尔比且获得了5.5×10-6/℃的平均热膨胀系数αS和0.942的αS/αGaN-a比。Al2O3-SiO2基烧结体F具有34:66的Al2O3与SiO2之间的摩尔比且获得了5.6×10-6/℃的平均热膨胀系数αS和0.959的αS/αGaN-a比。Al2O3-SiO2基烧结体G具有32:68的Al2O3与SiO2之间的摩尔比且获得了5.7×10-6/℃的平均热膨胀系数αS和0.976的αS/αGaN-a比。Al2O3-SiO2基烧结体H具有26:74的Al2O3与SiO2之间的摩尔比且获得了6.1×10-6/℃的平均热膨胀系数αS和1.045的αS/αGaN-a比。Al2O3-SiO2基烧结体I具有24:76的Al2O3与SiO2之间的摩尔比且获得了6.4×10-6/℃的平均热膨胀系数αS和1.096的αS/αGaN-a比。Al2O3-SiO2基烧结体J具有20:80的Al2O3与SiO2之间的摩尔比且获得了6.6×10-6/℃的平均热膨胀系数αS和1.130的αS/αGaN-a比。Al2O3-SiO2基烧结体K具有16:84的Al2O3与SiO2之间的摩尔比且获得了7.0×10-6/℃的平均热膨胀系数αS和1.199的αS/αGaN-a比。Al2O3-SiO2基烧结体L具有14:86的Al2O3与SiO2之间的摩尔比且获得了7.2×10-6/℃的平均热膨胀系数αS和1.233的αS/αGaN-a比。Al2O3-SiO2基烧结体M具有9:91的Al2O3与SiO2之间的摩尔比且获得了7.5×10-6/℃的平均热膨胀系数αS和1.284的αS/αGaN-a比。
从上述13种Al2O3-SiO2基烧结体A～M中的各种烧结体中切割具有4英寸(101.6mm)直径和1mm厚度的支持衬底，并对各种支持衬底的相对主表面进行镜面研磨，由此得到支持衬底A～M。即，支持衬底A～M中的各种支持衬底在25℃～800℃下的平均热膨胀系数等于Al2O3-SiO2基烧结体A～M中的各对应烧结体在25℃～800℃下的平均热膨胀系数。表1总结了所述结果。
(2)在底部衬底上形成单晶膜的分步
参考图2(B)，准备具有镜面研磨(111)面作为主表面30n并具有5英寸(127mm)直径和0.5mm厚度的Si衬底以作为底部衬底30。
利用CVD(化学气相沉积)法在上述Si衬底(底部衬底30)的主表面30n上形成具有0.4μm厚度的SiC膜以作为单晶膜13。关于成膜条件，将SiH4气和C3H8气用作原料气体，将H2气用作载气，将成膜温度设置为1300℃，并将成膜压力设置为大气压。由此得到的SiC膜(单晶膜13)的主表面13m具有相对于(0001)面的偏离角在±1°内的面取向，且包含Si原子面((0001)面)和C原子面((000-1)面)以作为混合状镶嵌图案(mosaic)。
(3)将支持衬底和单晶膜相互结合的分步
参考图2(C)中的(C1)，利用CVD法在图2(A)中的支持衬底A～M中的各种支持衬底(支持衬底11)的主表面11m上形成具有2μm厚度的SiO2膜。然后，通过利用CeO2浆体对支持衬底A～M中的各种支持衬底(支持衬底11)的主表面11m上的具有2μm厚度的SiO2膜进行研磨，使得仅保留具有0.2μm厚度的SiO2膜以充当胶粘层12a。由此，掩埋支持衬底A～M中的各种支持衬底(支持衬底11)的主表面11m中的孔，由此得到具有平坦主表面12am和0.2μm厚度的SiO2层(胶粘层12a)。
此外，参考图2(C)中的(C2)，在1000℃的氧气气氛中对图2(B)中的在Si衬底(底部衬底30)上形成的SiC膜(单晶膜13)的主表面13n进行氧化，由此在SiC膜(单晶膜13)的主表面13n上形成具有0.2μm厚度的SiO2层(胶粘层12b)。
接下来，参考图2(C)中的(C3)，通过氩等离子体对在支持衬底A～M中的各种支持衬底(支持衬底11)上形成的SiO2层(胶粘层12a)的主表面12am和在Si衬底(底部衬底30)上形成的SiC膜(单晶膜13)上形成的SiO2层(胶粘层12b)的主表面12bn进行清洁并活化，其后，将SiO2层(胶粘层12a)的主表面12am和SiO2层(胶粘层12b)的主表面12bn相互结合，随后在300℃的氮气气氛中热处理2小时。
(4)除去底部衬底的分步
参考图2(D)，利用蜡40对支持衬底A～M中的各种支持衬底(支持衬底11)的背面侧(未结合单晶膜13的侧)的主表面和侧面进行覆盖和保护，其后，通过使用氢氟酸(氟化氢)和硝酸的混合酸水溶液进行腐蚀而将Si衬底(底部衬底30)除去。由此，得到分别在支持衬底A～M(支持衬底11)的主表面11m侧布置SiC膜(单晶膜13)的复合衬底A～M。
3.形成GaN基膜的步骤
参考图1(B)，利用MOCVD法在支持衬底A～M中的各种支持衬底(复合衬底10)的SiC膜(单晶膜13)的主表面13m(这种主表面为(0001)面、(000-1)面或这些面的混合)上和在具有4英寸(101.6mm)直径和1mm厚度的蓝宝石衬底的主表面(这种主表面为(0001)面)上形成GaN膜(GaN基膜20)。在形成GaN膜(GaN基膜20)中，将TMG(三甲基镓)气体和NH3气用作原料气体，将H2气用作载气，并在500℃下将GaN缓冲层(GaN基缓冲层21)生长至0.1μm的厚度并然后在1050℃下将GaN单晶层(GaN基单晶层23)生长至5μm的厚度。此处，GaN单晶层的生长速率为1μm/小时。其后，在10℃/分钟的速率下将其中在复合衬底A～M和蓝宝石衬底上分别形成GaN膜的晶片A～M和R冷却至室温(25℃)。
关于在冷却至室温之后从成膜设备中取出的晶片A～M和R，测量晶片的翘曲以及GaN膜的裂纹数和位错密度。此处，基于利用Corning Tropel的FM200E晶片在GaN膜的主表面观察到的干涉条纹，确定了晶片的翘曲形状和翘曲量。关于GaN膜中的裂纹数，利用Nomarski显微镜对每单位长度上的裂纹数进行计数，且当计数小于1个/mm，当计数不小于1个/mm且小于5个/mm，当计数不小于5个/mm且小于10个/mm，且当计数不小于10个/mm时，分别评价为“极少”、“少”、“多”和“极多”。基于每单位面积上的黑点数利用CL(阴极发光)测量GaN膜的位错密度。应注意，在本实施例中的GaN膜中产生的裂纹小而不会贯通膜。
晶片A在GaN膜侧以凹进方式翘曲，翘曲量为700μm，且在GaN膜中计数的裂纹极多。晶片B在GaN膜侧以凹进方式翘曲，翘曲量为650μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为4×108cm-2。晶片C在GaN膜侧以凹进方式翘曲，翘曲量为400μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为3×108cm-2。晶片D在GaN膜侧以凹进方式翘曲，翘曲量为350μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2.5×108cm-2。晶片E在GaN膜侧以凹进方式翘曲，翘曲量为320μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片F在GaN膜侧以凹进方式翘曲，翘曲量为230μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片G在GaN膜侧以凹进方式翘曲，翘曲量为200μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片H在GaN膜侧以凹进方式翘曲，翘曲量为10μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片I在GaN膜侧以突出方式翘曲，翘曲量为20μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片J在GaN膜侧以突出方式翘曲，翘曲量为110μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片K在GaN膜侧以突出方式翘曲，翘曲量为230μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为3×108cm-2。晶片L在GaN膜侧以突出方式翘曲，翘曲量为740μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为4×108cm-2。在晶片M中，在支持衬底M中发生裂纹且未得到充分的GaN膜。晶片R在GaN膜侧以突出方式翘曲，翘曲量为750μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为4×108cm-2。表1总结了这些结果。在表1中，“-”表示未测量物理性质值。
表1
参考表1，通过使用具有如下支持衬底的复合衬底(晶片B～K)，在所述支持衬底中在主表面中的热膨胀系数αS大于GaN晶体在a轴方向上的热膨胀系数αGaN-a的0.8倍且小于其1.2倍(即0.8<(αS/αGaN-a比)<1.2)，与使用蓝宝石衬底的情况(晶片R)相比，可形成翘曲极小的GaN膜。另外，从进一步降低晶片中GaN膜的翘曲和位错密度考虑，在复合衬底的支持衬底的主表面中的热膨胀系数αS优选大于GaN晶体在a轴方向上的热膨胀系数αGaN-a的0.9倍且小于其1.15倍(即0.9<(αS/αGaN-a比)<1.15)(晶片D～J)，进一步优选大于GaN晶体在a轴方向上的热膨胀系数αGaN-a的0.95倍且小于其1.10倍(即0.95<(αS/αGaN-a比)<1.10)(晶片F～I)。
(实施例2)
1.测量GaN晶体的热膨胀系数
按实施例1中进行测量，则GaN晶体在25℃～800℃下在a轴方向上的平均热膨胀系数αGaN-a为5.84×10-6/℃。
2.准备复合衬底的步骤
(1)准备支持衬底的分步
参考图2(A)，对作为支持衬底11用原料的57种YSZ(氧化钇稳定的氧化锆)-莫来石基烧结体A0、B1～B8、C1～C8、D1～D8、E1～E8、F1～F8、G1～G8和H1～H8进行X射线衍射以确认Y2O3、ZrO2和莫来石(3Al2O3·2SiO2到2Al2O3·SiO2，特别是Al6O13Si2)的存在和比例，其中所述烧结体利用在1700℃下在1大气压下烧结10小时的常压烧结和在1700℃下在2000大气压下烧结1小时的HIP(热等静压)来制造。另外，从57种上述YSZ-莫来石基烧结体中的各种烧结体中切割具有2×2×20mm尺寸的测量用试样(具有基本平行于从烧结体中切割的支持衬底主表面的方向以作为纵向)。此处，由于YSZ-莫来石基烧结体不具有方向特性，所以可设置任意切割方向。按上述测量了在将温度从室温(25℃)升至800℃时这些测量用试样中各种试样的平均热膨胀系数αS。
在YSZ-莫来石基烧结体A0中，YSZ相对于YSZ和莫来石的总量的含量(下文中称作YSZ含量)为0质量%，未对其在25℃～800℃下的平均热膨胀系数αS(下文中简称作平均热膨胀系数αS)进行测量，未对烧结体的热膨胀系数αS对GaN晶体在a轴方向上的平均热膨胀系数αGaN-a(下文中简称作平均热膨胀系数αGaN-a)之比(下文中称作αS/αGaN-a比)进行计算。
YSZ-莫来石基烧结体B1的YSZ含量为20质量%，Y2O3(氧化钇)相对于YSZ的含量(下文中称作Y2O3含量)为0摩尔%，平均热膨胀系数αS为4.40×10-6/℃，且αS/αGaN-a之比为0.753。YSZ-莫来石基烧结体B2的YSZ含量为20质量%，Y2O3含量为3摩尔%，平均热膨胀系数αS为4.58×10-6/℃，且αS/αGaN-a之比为0.784。YSZ-莫来石基烧结体B3的YSZ含量为20质量%，Y2O3含量为5摩尔%，平均热膨胀系数αS为4.68×10-6/℃，且αS/αGaN-a之比为0.801。YSZ-莫来石基烧结体B4的YSZ含量为20质量%，Y2O3含量为6摩尔%，平均热膨胀系数αS为4.69×10-6/℃，且αS/αGaN-a之比为0.803。YSZ-莫来石基烧结体B5的YSZ含量为20质量%，Y2O3含量为10摩尔%，平均热膨胀系数αS为4.72×10-6/℃，且αS/αGaN-a之比为0.808。YSZ-莫来石基烧结体B6的YSZ含量为20质量%，Y2O3含量为20摩尔%，平均热膨胀系数αS为4.81×10-6/℃，且αS/αGaN-a之比为0.823。YSZ-莫来石基烧结体B7的YSZ含量为20质量%，Y2O3含量为50摩尔%，平均热膨胀系数αS为5.06×10-6/℃，且αS/αGaN-a之比为0.866。YSZ-莫来石基烧结体B8的YSZ含量为20质量%，Y2O3含量为100摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。
YSZ-莫来石基烧结体C1的YSZ含量为25质量%，Y2O3含量为0摩尔%，平均热膨胀系数αS为4.48×10-6/℃，且αS/αGaN-a之比为0.767。YSZ-莫来石基烧结体C2的YSZ含量为25质量%，Y2O3的含量为3摩尔%，平均热膨胀系数αS为4.62×10-6/℃，且αS/αGaN-a之比为0.791。YSZ-莫来石基烧结体C3的YSZ含量为25质量%，Y2O3含量为5摩尔%，平均热膨胀系数αS为5.26×10-6/℃，且αS/αGaN-a之比为0.901。YSZ-莫来石基烧结体C4的YSZ含量为25质量%，Y2O3含量为6摩尔%，平均热膨胀系数αS为5.27×10-6/℃，且αS/αGaN-a之比为0.903。YSZ-莫来石基烧结体C5的YSZ含量为25质量%，Y2O3含量为10摩尔%，平均热膨胀系数αS为5.31×10-6/℃，且αS/αGaN-a之比为0.909。YSZ-莫来石基烧结体C6的YSZ含量为25质量%，Y2O3含量为20摩尔%，平均热膨胀系数αS为5.40×10-6/℃，且αS/αGaN-a之比为0.925。YSZ-莫来石基烧结体C7的YSZ含量为25质量%，Y2O3含量为50摩尔%，平均热膨胀系数αS为5.69×10-6/℃，且αS/αGaN-a之比为0.974。YSZ-莫来石基烧结体C8的YSZ含量为25质量%，Y2O3含量为100摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。
YSZ-莫来石基烧结体D1的YSZ含量为30质量%，Y2O3含量为0摩尔%，平均热膨胀系数αS为4.56×10-6/℃，且αS/αGaN-a之比为0.781。YSZ-莫来石基烧结体D2的YSZ含量为30质量%，Y2O3含量为3摩尔%，平均热膨胀系数αS为4.65×10-6/℃，且αS/αGaN-a之比为0.796。YSZ-莫来石基烧结体D3的YSZ含量为30质量%，Y2O3含量为5摩尔%，平均热膨胀系数αS为5.55×10-6/℃，且αS/αGaN-a之比为0.950。YSZ-莫来石基烧结体D4的YSZ含量为30质量%，Y2O3含量为6摩尔%，平均热膨胀系数αS为5.56×10-6/℃，且αS/αGaN-a之比为0.952。YSZ-莫来石基烧结体D5的YSZ含量为30质量%，Y2O3含量为10摩尔%，平均热膨胀系数αS为5.60×10-6/℃，且αS/αGaN-a之比为0.959。YSZ-莫来石基烧结体D6的YSZ含量为30质量%，Y2O3含量为20摩尔%，平均热膨胀系数αS为5.70×10-6/℃，且αS/αGaN-a之比为0.976。YSZ-莫来石基烧结体D7的YSZ含量为30质量%，Y2O3含量为50摩尔%，平均热膨胀系数αS为6.00×10-6/℃，且αS/αGaN-a之比为1.027。YSZ-莫来石基烧结体D8的YSZ含量为30质量%，Y2O3含量为100摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。
YSZ-莫来石基烧结体E1的YSZ含量为35质量%，Y2O3含量为0摩尔%，平均热膨胀系数αS为4.77×10-6/℃，且αS/αGaN-a之比为0.816。YSZ-莫来石基烧结体E2的YSZ含量为35质量%，Y2O3含量为3摩尔%，平均热膨胀系数αS为4.86×10-6/℃，且αS/αGaN-a之比为0.832。YSZ-莫来石基烧结体E3的YSZ含量为35质量%，Y2O3含量为5摩尔%，平均热膨胀系数αS为5.80×10-6/℃，且αS/αGaN-a之比为0.993。YSZ-莫来石基烧结体E4的YSZ含量为35质量%，Y2O3含量为6摩尔%，平均热膨胀系数αS为5.81×10-6/℃，且αS/αGaN-a之比为0.995。YSZ-莫来石基烧结体E5的YSZ含量为35质量%，Y2O3含量为10摩尔%，平均热膨胀系数αS为5.85×10-6/℃，且αS/αGaN-a之比为1.002。YSZ-莫来石基烧结体E6的YSZ含量为35质量%，Y2O3含量为20摩尔%，平均热膨胀系数αS为5.96×10-6/℃，且αS/αGaN-a之比为1.020。YSZ-莫来石基烧结体E7的YSZ含量为35质量%，Y2O3含量为50摩尔%，平均热膨胀系数αS为6.27×10-6/℃，且αS/αGaN-a之比为1.074。YSZ-莫来石基烧结体E8的YSZ含量为35质量%，Y2O3含量为100摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。
YSZ-莫来石基烧结体F1的YSZ含量为40质量%，Y2O3含量为0摩尔%，平均热膨胀系数αS为4.97×10-6/℃，且αS/αGaN-a之比为0.851。YSZ-莫来石基烧结体F2的YSZ含量为40质量%，Y2O3含量为3摩尔%，平均热膨胀系数αS为5.07×10-6/℃，且αS/αGaN-a之比为0.868。YSZ-莫来石基烧结体F3的YSZ含量为40质量%，Y2O3含量为5摩尔%，平均热膨胀系数αS为6.05×10-6/℃，且αS/αGaN-a之比为1.036。YSZ-莫来石基烧结体F4的YSZ含量为40质量%，Y2O3含量为6摩尔%，平均热膨胀系数αS为6.06×10-6/℃，且αS/αGaN-a之比为1.038。YSZ-莫来石基烧结体F5的YSZ含量为40质量%，Y2O3含量为10摩尔%，平均热膨胀系数αS为6.10×10-6/℃，且αS/αGaN-a之比为1.045。YSZ-莫来石基烧结体F6的YSZ含量为40质量%，Y2O3含量为20摩尔%，平均热膨胀系数αS为6.21×10-6/℃，且αS/αGaN-a之比为1.064。YSZ-莫来石基烧结体F7的YSZ含量为40质量%，Y2O3含量为50摩尔%，平均热膨胀系数αS为6.54×10-6/℃，且αS/αGaN-a之比为1.120。YSZ-莫来石基烧结体F8的YSZ含量为40质量%，Y2O3含量为100摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。
YSZ-莫来石基烧结体G1的YSZ含量为70质量%，Y2O3含量为0摩尔%，平均热膨胀系数αS为4.99×10-6/℃，且αS/αGaN-a之比为0.854。YSZ-莫来石基烧结体G2的YSZ含量为70质量%，Y2O3含量为3摩尔%，平均热膨胀系数αS为5.09×10-6/℃，且αS/αGaN-a之比为0.872。YSZ-莫来石基烧结体G3的YSZ含量为70质量%，Y2O3含量为5摩尔%，平均热膨胀系数αS为6.07×10-6/℃，且αS/αGaN-a之比为1.039。YSZ-莫来石基烧结体G4的YSZ含量为70质量%，Y2O3含量为6摩尔%，平均热膨胀系数αS为6.08×10-6/℃，且αS/αGaN-a之比为1.041。YSZ-莫来石基烧结体G5的YSZ含量为70质量%，Y2O3含量为10摩尔%，平均热膨胀系数αS为6.12×10-6/℃，且αS/αGaN-a之比为1.048。YSZ-莫来石基烧结体G6的YSZ含量为70质量%，Y2O3含量为20摩尔%，平均热膨胀系数αS为6.23×10-6/℃，且αS/αGaN-a之比为1.067。YSZ-莫来石基烧结体G7的YSZ含量为70质量%，Y2O3含量为50摩尔%，平均热膨胀系数αS为6.56×10-6/℃，且αS/αGaN-a之比为1.123。YSZ-莫来石基烧结体G8的YSZ含量为70质量%，Y2O3含量为100摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。
YSZ-莫来石基烧结体H1的YSZ含量为100质量%，Y2O3含量为0摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。YSZ-莫来石基烧结体H2的YSZ含量为100质量%，Y2O3含量为3摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。YSZ-莫来石基烧结体H3的YSZ含量为100质量%，Y2O3含量为5摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。YSZ-莫来石基烧结体H4的YSZ含量为100质量%，Y2O3含量为6摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。YSZ-莫来石基烧结体H5的YSZ含量为100质量%，Y2O3含量为10摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。YSZ-莫来石基烧结体H6的YSZ含量为100质量%，Y2O3含量为20摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。YSZ-莫来石基烧结体H7的YSZ含量为100质量%，Y2O3含量为50摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。YSZ-莫来石基烧结体H8的YSZ含量为100质量%，Y2O3含量为100摩尔%，未测量平均热膨胀系数αS，且未计算αS/αGaN-a之比。
从上述57种YSZ-莫来石基烧结体中的各种烧结体中切割具有4英寸(101.6mm)直径和1mm厚度的支持衬底，并对各支持衬底的相对主表面进行镜面研磨，由此得到57种支持衬底A0、B1～B8、C1～C8、D1～D8、E1～E8、F1～F8、G1～G8和H1～H8。即，上述57种支持衬底的YSZ相对于YSZ和莫来石的总量的含量(YSZ含量)、Y2O3(氧化钇)相对于YSZ的含量(Y2O3含量)和在25℃～800℃下的平均热膨胀系数分别与上述57种YSZ-莫来石基烧结体的YSZ含量、Y2O3含量和在25℃～800℃下的平均热膨胀系数相等。表2～8总结了这些结果。在表2～8中，“-”表示未测量或未计算物理性质值。
(2)在底部衬底上形成单晶膜的分步
参考图2(B)，准备具有镜面研磨(111)面作为主表面30n并具有5英寸(127mm)直径和0.5mm厚度的Si衬底以作为底部衬底30。
利用MOCVD法在上述Si衬底(底部衬底30)的主表面30n上形成具有0.4μm厚度的GaN膜以作为单晶膜13。关于成膜条件，将TMG气和NH3气用作原料气体，将H2气用作载气，将成膜温度设置为1000℃，并将成膜压力设置为1大气压。由此得到的GaN膜(单晶膜13)的主表面13m具有相对于(0001)面的偏离角度在±1°内的面取向且其为Ga原子面。
(3)将支持衬底和单晶膜相互结合的分步
参考图2(C)中的(C1)，利用CVD(化学气相沉积)法在图2(A)中的57种支持衬底A0、B1～B8、C1～C8、D1～D8、E1～E8、F1～F8、G1～G8和H1～H8中的各种支持衬底(支持衬底11)的主表面11m上形成具有300nm厚度的SiO2膜。然后，通过利用CeO2浆体对上述57种支持衬底中的各种衬底(支持衬底11)的主表面11m上的具有300nm厚度的SiO2膜进行研磨，使得仅保留具有270nm厚度的SiO2层以充当胶粘层12a。由此，掩埋上述57种支持衬底中的各种衬底(支持衬底11)的主表面11m中的孔，由此得到具有平坦主表面12am和270nm厚度的SiO2层(胶粘层12a)。
此外，参考图2(C)中的(C2)，利用CVD法在图2(B)中的Si衬底(底部衬底30)上形成的GaN膜(单晶膜13)的主表面13n上形成具有300nm厚度的SiO2膜。然后，通过利用CeO2浆体对具有300nm厚度的这种SiO2膜进行研磨，使得仅保留具有270nm厚度的SiO2层以充当胶粘层12b。
接下来，参考图2(C)中的(C3)，通过氩等离子体对在57种支持衬底中的各种支持衬底(支持衬底11)上形成的SiO2层(胶粘层12a)的主表面12am和在Si衬底(底部衬底30)上形成的GaN膜(单晶膜13)上形成的SiO2层(胶粘层12b)的主表面12bn进行清洁并活化，其后，将SiO2层(胶粘层12a)的主表面12am和SiO2层(胶粘层12b)的主表面12bn相互结合，随后在300℃的氮气气氛中热处理2小时。
(4)除去底部衬底的分步
参考图2(D)，利用蜡40对上述57种支持衬底中的各种衬底(支持衬底11)的背面侧(未结合单晶膜13的侧)的主表面和侧面进行覆盖和保护，其后，通过使用10质量%的氢氟酸(氟化氢)和5质量%的硝酸的混合酸水溶液进行腐蚀而将Si衬底(底部衬底30)除去。由此，得到分别在上述57种支持衬底(支持衬底11)的主表面11m侧布置了GaN膜(单晶膜13)的57种复合衬底A0、B1～B8、C1～C8、D1～D8、E1～E8、F1～F8、G1～G8和H1～H8(复合衬底10)。
3.形成GaN基膜的步骤
参考图1(B)，利用MOCVD法在57种复合衬底中的各种复合衬底(复合衬底10)的GaN膜(单晶膜13)的主表面13m(这种主表面为(0001)面)和具有4英寸(101.6mm)直径和1mm厚度的蓝宝石衬底的主表面(这种主表面为(0001)面)上形成GaN膜(GaN基膜20)。在形成GaN膜(GaN基膜20)中，将TMG(三甲基镓)气体和NH3气用作原料气体，将H2气用作载气，并在500℃下将GaN缓冲层(GaN基缓冲层21)生长至50nm的厚度并然后在1050℃下将GaN单晶层(GaN基单晶层23)生长至50mm的厚度。此处，GaN单晶层的生长速率为1μm/小时。其后，在10℃/分钟的速率下将其中在上述57种复合衬底上分别形成GaN膜的57种晶片A0、B1～B8、C1～C8、D1～D8、E1～E8、F1～F8、G1～G8和H1～H8冷却至室温(25℃)。
关于在冷却至室温之后从成膜设备中取出的57种晶片，确定晶片的翘曲以及GaN膜的裂纹数和位错密度。此处，基于利用CorningTropel的FM200E晶片在GaN膜的主表面观察到的干涉条纹，确定了晶片的翘曲形状和翘曲量。关于GaN膜中的裂纹数，利用Nomarski显微镜对每单位长度上的裂纹数进行计数，且当所述计数小于1个/mm，当计数不小于1个/mm且小于5个/mm，当计数不小于5个/mm且小于10个/mm，且当计数不小于10个/mm时，分别评价为“极少”、“少”、“多”和“极多”。基于每单位面积上的黑点数利用CL(阴极发光)测量GaN膜的位错密度。应注意，在本实施例中的GaN膜中产生的裂纹小而不会贯通膜。
晶片A0在GaN膜中计数的裂纹极多，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表2总结了结果。
晶片B1在GaN膜侧以凹进方式翘曲，翘曲量为670μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片B2在GaN膜侧以凹进方式翘曲，翘曲量为660μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片B3在GaN膜侧以凹进方式翘曲，翘曲量为655μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片B4在GaN膜侧以凹进方式翘曲，翘曲量为650μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片B5在GaN膜侧以凹进方式翘曲，翘曲量为645μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片B6在GaN膜侧以凹进方式翘曲，翘曲量为610μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片B7在GaN膜侧以凹进方式翘曲，翘曲量为480μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片B8在GaN膜中计数的裂纹少，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表2总结了结果。
晶片C1在GaN膜侧以凹进方式翘曲，翘曲量为665μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片C2在GaN膜侧以凹进方式翘曲，翘曲量为657μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片C3在GaN膜侧以凹进方式翘曲，翘曲量为390μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片C4在GaN膜侧以凹进方式翘曲，翘曲量为385μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片C5在GaN膜侧以凹进方式翘曲，翘曲量为380μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片C6在GaN膜侧以凹进方式翘曲，翘曲量为350μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片C7在GaN膜侧以凹进方式翘曲，翘曲量为180μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片C8在GaN膜中计数的裂纹少，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表3总结了结果。
晶片D1在GaN膜侧以凹进方式翘曲，翘曲量为660μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片D2在GaN膜侧以凹进方式翘曲，翘曲量为650μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片D3在GaN膜侧以凹进方式翘曲，翘曲量为250μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片D4在GaN膜侧以凹进方式翘曲，翘曲量为240μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片D5在GaN膜侧以凹进方式翘曲，翘曲量为230μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片D6在GaN膜侧以凹进方式翘曲，翘曲量为180μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片D7在GaN膜侧以凹进方式翘曲，翘曲量为10μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片D8在GaN膜中计数的裂纹少，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表4总结了结果。
晶片E1在GaN膜侧以凹进方式翘曲，翘曲量为630μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片E2在GaN膜侧以凹进方式翘曲，翘曲量为520μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片E3在GaN膜侧以凹进方式翘曲，翘曲量为150μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片E4在GaN膜侧以凹进方式翘曲，翘曲量为120μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片E5在GaN膜侧以凹进方式翘曲，翘曲量为1μm，在GaN膜中计数的裂纹极少，且GaN膜的位错密度为1×108cm-2。晶片E6在GaN膜侧以突出方式翘曲，翘曲量为7μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片E7在GaN膜侧以突出方式翘曲，翘曲量为12μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片E8在GaN膜中计数的裂纹少，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表5总结了结果。
晶片F1在GaN膜侧以凹进方式翘曲，翘曲量为500μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片F2在GaN膜侧以凹进方式翘曲，翘曲量为480μm，在GaN膜中计数的裂纹多，且GaN膜的位错密度为5×108cm-2。晶片F3在GaN膜侧以突出方式翘曲，翘曲量为10μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片F4在GaN膜侧以突出方式翘曲，翘曲量为10μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片F5在GaN膜侧以突出方式翘曲，翘曲量为11μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片F6在GaN膜侧以突出方式翘曲，翘曲量为12μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片F7在GaN膜侧以突出方式翘曲，翘曲量为110μm，在GaN膜中计数的裂纹少，且GaN膜的位错密度为2×108cm-2。晶片F8在GaN膜中计数的裂纹少，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表6总结了结果。
晶片G1在GaN膜侧以凹进方式翘曲，翘曲量为510μm，在GaN膜中计数的裂纹极多，且GaN膜的位错密度为5×108cm-2。晶片G2在GaN膜侧以凹进方式翘曲，翘曲量为490μm，在GaN膜中计数的裂纹极多，且GaN膜的位错密度为5×108cm-2。晶片G3在GaN膜侧以突出方式翘曲，翘曲量为10μm，在GaN膜中计数的裂纹极多，且GaN膜的位错密度为2×108cm-2。晶片G4在GaN膜侧以突出方式翘曲，翘曲量为11μm，在GaN膜中计数的裂纹极多，且GaN膜的位错密度为2×108cm-2。晶片G5在GaN膜侧以突出方式翘曲，翘曲量为11μm，在GaN膜中计数的裂纹极多，且GaN膜的位错密度为2×108cm-2。晶片G6在GaN膜侧以突出方式翘曲，翘曲量为12μm，在GaN膜中计数的裂纹极多，且GaN膜的位错密度为2×108cm-2。晶片G7在GaN膜侧以突出方式翘曲，翘曲量为110μm，在GaN膜中计数的裂纹极多，且GaN膜的位错密度为2×108cm-2。晶片G8在GaN膜中计数的裂纹极多，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表7总结了结果。
晶片H1～H8的所有晶片在GaN膜中计数的裂纹都极多，且未测量GaN膜的翘曲形状、翘曲量和位错密度。表8总结了结果。
表2
表3
表4
表5
表6
表7
表8
参考表2～8，通过使用具有如下支持衬底的复合衬底(晶片B3～B7、C3～C7、D3～D7、E1～E7、F1～F7和G1～G7)，在所述支持衬底中在主表面中的热膨胀系数αS大于GaN晶体的热膨胀系数αGaN-a的0.8倍且小于其1.2倍(即0.8<(αS/αGaN-a比)<1.2)，可形成翘曲较小、位错密度低且结晶性优异的GaN膜。另外，从进一步降低GaN膜的翘曲和位错密度考虑，在所述复合衬底的支持衬底的主表面中的热膨胀系数αS优选大于GaN晶体的热膨胀系数αGaN-a的0.9倍且小于其1.15倍(即0.9<(αS/αGaN-a比)<1.15)(晶片C3～C7、D3～D7、E3～E7、F3～F7和G3～G7)，进一步优选大于GaN晶体的热膨胀系数αGaN-a的0.95倍且小于其1.1倍(即0.95<(αS/αGaN-a比)<1.1)(晶片C7、D3～D7、E3～E7、F3～F6和G3～G6)。
另外，表9总结了表2～表8中在57种复合衬底中的各种衬底的GaN单晶层(GaN基单晶层23)上生长的GaN膜(GaN基膜20)中计数的裂纹与57种复合衬底10的57种支持衬底11中的各种支持衬底的YSZ含量和Y2O3含量之间的关系。
表9
参考表9，当YSZ相对于复合衬底的支持衬底中所含有的莫来石(Al2O3-SiO2复合氧化物)和YSZ(氧化钇稳定的氧化锆)的总量的含量为不低于20质量%且不高于40质量%、更优选不低于25质量%且不高于35质量%时，在复合衬底的GaN膜(单晶膜)上形成的GaN膜(GaN基膜)中计数的裂纹明显减少。另外，当Y2O3(氧化钇)相对于YSZ的含量为不低于5摩尔%并更优选不低于6摩尔%且不高于50摩尔%时，在复合衬底的GaN膜(单晶膜)上形成的GaN膜(GaN基膜)中计数的裂纹非常明显地减少。
尽管在上述实施例中显示了在复合衬底上形成未掺杂的GaN膜的情况，但是在形成通过掺杂而具有n-或p-型导电性的GaN膜的情况中和在形成通过掺杂而提高其电阻率的GaN膜的情况中，也获得了与上述实施例中基本相同的结果。
此外，在形成GaN基膜如GaxInyAl1-x-yN膜(x>0，y≥0，x+y≤1)代替GaN膜的情况中，也获得了与上述实施例中相同的结果。特别地，在形成GaxInyAl1-x-yN膜(x>0.5，y≥0，x+y≤1)代替GaN膜的情况中，获得了与上述实施例中基本相同的结果。
此外，通过改变III族元素如Ga、In和Al的组成比也能够形成多种GaN基膜(具体地，GaxInyAl1-x-yN膜(x>0，y≥0，x+y≤1)等)。即，通过改变III族元素如Ga、In和Al的组成比，能够形成多种GaN基膜如GaxInyAl1-x-yN膜(x>0，y≥0，x+y≤1)等代替GaN膜。
在实施本发明中，可将已知的位错降低技术如ELO(外延侧向过生长)技术应用于形成GaN基膜。
另外，在复合衬底上形成GaN基膜之后，可仅将复合衬底的支持衬底或将整个复合衬底(支持衬底和单晶膜)腐蚀掉。此处，可将GaN基膜转移至另一个支持衬底上。
应理解，本文中公开的实施方案和实施例在各方面都是例示性的而不是限制性的。本发明的范围由权利要求书的权项，而不是由上述说明来限定，且本发明的范围旨在包括在与权利要求书的权项等价的范围和含义内的所有变化。
附图标记
10：复合衬底；11：支持衬底；11m、12m、12am、12bn、13m、13n、21m、23m、30n：主表面；12、12a、12b：胶粘层；13：单晶膜；20：GaN基膜；21：GaN基缓冲层；23：GaN基单晶层；30：底部衬底；以及40：蜡。

Claims (6)

1.一种制造GaN基膜的方法，所述方法包括：
准备复合衬底(10)的步骤，所述复合衬底包含支持衬底(11)和布置在所述支持衬底(11)的主表面(11m)侧的单晶膜(13)，在所述支持衬底(11)中在主表面(11m)中的热膨胀系数大于GaN晶体在a轴方向上的热膨胀系数的0.8倍且小于其1.2倍，所述单晶膜(13)相对于垂直于所述单晶膜(13)的主表面(13m)的轴呈三重对称；和
在所述复合衬底(10)中的所述单晶膜(13)的所述主表面(13m)上形成GaN基膜(20)的步骤，
其中所述复合衬底(10)中的所述支持衬底(11)含有氧化钇稳定的氧化锆和由氧化铝和二氧化硅形成的Al2O3-SiO2复合氧化物。
2.如权利要求1所述的制造GaN基膜的方法，其中所述复合衬底(10)中的所述单晶膜(13)的所述主表面(13m)具有等于或大于45cm2的面积。
3.如权利要求1所述的制造GaN基膜的方法，其中所述复合衬底(10)中的所述支持衬底(11)由含有氧化物的烧结体制成。
4.如权利要求1所述的制造GaN基膜的方法，其中所述氧化钇稳定的氧化锆相对于所述Al2O3-SiO2复合氧化物和所述氧化钇稳定的氧化锆的总量的含量为不低于20质量％且不高于40质量％。
5.如权利要求4所述的制造GaN基膜的方法，其中氧化钇相对于所述氧化钇稳定的氧化锆的含量为不低于5摩尔％。
6.如权利要求1所述的制造GaN基膜的方法，其中所述形成GaN基膜(20)的步骤包括：
在所述单晶膜(13)的所述主表面(13m)上形成GaN基缓冲层(21)的分步，以及
在所述GaN基缓冲层(21)的主表面(21m)上形成GaN基单晶层(23)的分步。
CN201180030507.6A 2010-11-15 2011-11-10 制造GaN基膜的方法 Expired - Fee Related CN102959677B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2010-254529 2010-11-15
JP2010254529 2010-11-15
JP2010-255840 2010-11-16
JP2010255840 2010-11-16
JP2011230682A JP5938871B2 (ja) 2010-11-15 2011-10-20 ＧａＮ系膜の製造方法
JP2011-230682 2011-10-20
PCT/JP2011/075961 WO2012067015A1 (ja) 2010-11-15 2011-11-10 ＧａＮ系膜の製造方法

Publications (2)

Publication Number Publication Date
CN102959677A CN102959677A (zh) 2013-03-06
CN102959677B true CN102959677B (zh) 2015-04-22

Family

ID=46083948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180030507.6A Expired - Fee Related CN102959677B (zh) 2010-11-15 2011-11-10 制造GaN基膜的方法

Country Status (7)

Country Link
US (1) US8697550B2 (zh)
EP (1) EP2551892B1 (zh)
JP (1) JP5938871B2 (zh)
KR (1) KR20130098156A (zh)
CN (1) CN102959677B (zh)
TW (1) TW201230155A (zh)
WO (1) WO2012067015A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120118222A1 (en) * 2010-11-15 2012-05-17 Sumitomo Electric Industries, Ltd. METHOD OF MANUFACTURING GaN-BASED FILM
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP5987599B2 (ja) * 2011-09-29 2016-09-07 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板からの支持基板の分離方法およびｉｉｉ族窒化物ウエハの製造方法
CN103180494A (zh) * 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底
JP6024239B2 (ja) * 2012-06-29 2016-11-09 株式会社豊田自動織機 半導体装置の製造方法
JP5928238B2 (ja) * 2012-08-10 2016-06-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体ウエハの製造方法
US9917004B2 (en) * 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP6094243B2 (ja) * 2013-02-07 2017-03-15 住友電気工業株式会社 複合基板およびそれを用いた半導体ウエハの製造方法
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
JP6180162B2 (ja) * 2013-04-09 2017-08-16 アルバック成膜株式会社 基板の貼り合わせ方法および貼り合わせ基板
JP6331553B2 (ja) * 2014-03-25 2018-05-30 住友電気工業株式会社 複合基板およびそれを用いた半導体ウエハの製造方法
JP6662160B2 (ja) * 2016-04-07 2020-03-11 住友電気工業株式会社 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板
CN106098864A (zh) * 2016-06-28 2016-11-09 山东浪潮华光光电子股份有限公司 一种led用砷化镓衬底减薄工艺中的贴片方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902747A (zh) * 2004-01-09 2007-01-24 S.O.I.Tec绝缘体上硅技术公司 具有确定热膨胀系数的衬底

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3788104B2 (ja) * 1998-05-28 2006-06-21 住友電気工業株式会社 窒化ガリウム単結晶基板及びその製造方法
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
TW417315B (en) 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP2002293697A (ja) 2001-03-29 2002-10-09 Sumitomo Electric Ind Ltd ＧａＮエピタキシャル層の成長方法
JP3883827B2 (ja) * 2001-08-02 2007-02-21 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
EP1712662A4 (en) * 2003-06-30 2009-12-02 Kenichiro Miyahara SUBSTRATE FOR THE MANUFACTURE OF THIN FILMS, SUBSTRATE FOR THIN FILMS AND LIGHT EMITTING ELEMENT
JP2007246289A (ja) * 2004-03-11 2007-09-27 Nec Corp 窒化ガリウム系半導体基板の作製方法
JP4815569B2 (ja) * 2005-03-18 2011-11-16 農工大ティー・エル・オー株式会社 Ｓｉ基板結晶上における窒化ガリウム結晶成長方法
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP4645622B2 (ja) 2007-06-01 2011-03-09 住友電気工業株式会社 ＧａＮ結晶の成長方法
CN101246899B (zh) 2008-03-20 2012-02-08 中国电子科技集团公司第十三研究所 碳化硅二次外延结构
JP5407385B2 (ja) * 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
US20120118222A1 (en) 2010-11-15 2012-05-17 Sumitomo Electric Industries, Ltd. METHOD OF MANUFACTURING GaN-BASED FILM
US8709921B2 (en) * 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902747A (zh) * 2004-01-09 2007-01-24 S.O.I.Tec绝缘体上硅技术公司 具有确定热膨胀系数的衬底

Also Published As

Publication number Publication date
EP2551892A4 (en) 2016-06-22
US8697550B2 (en) 2014-04-15
JP5938871B2 (ja) 2016-06-22
EP2551892B1 (en) 2017-12-20
KR20130098156A (ko) 2013-09-04
EP2551892A1 (en) 2013-01-30
JP2012121788A (ja) 2012-06-28
TW201230155A (en) 2012-07-16
US20130040442A1 (en) 2013-02-14
CN102959677A (zh) 2013-03-06
WO2012067015A1 (ja) 2012-05-24
WO2012067015A9 (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
CN102959677B (zh) 制造GaN基膜的方法
CN102465343A (zh) 制造GaN基膜的方法
CN102465342B (zh) 制造GaN基膜的方法
US20210404090A1 (en) Ground substrate and method for producing same
CN103180494A (zh) GaN基膜的制造方法及为此使用的复合衬底
JP2006290697A (ja) 窒化物半導体基板及びその製造方法
CN106536794B (zh) 氮化镓衬底
US20230274934A1 (en) Semiconductor substrate with nitrided interface layer
JP6331553B2 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法
JP5929434B2 (ja) ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
WO2021064816A1 (ja) 下地基板及びその製造方法
CN102137960A (zh) 制造氮化物衬底的方法和氮化物衬底
JP6094243B2 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法
JP2013116848A (ja) ＧａＡｓ系膜の製造方法およびそれに用いられる複合基板
JP2002231640A (ja) 窒化ガリウム基板及びその製造方法
JP2012106906A (ja) ＧａＮ系膜の製造方法
JP2013199389A (ja) ＩｎＰ系膜の製造方法およびそれに用いられる複合基板
JP2012106907A (ja) ＧａＮ系膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20171110