CN101714505B - 应用硬化剂对应变材料层的松弛 - Google Patents

应用硬化剂对应变材料层的松弛 Download PDF

Info

Publication number
CN101714505B
CN101714505B CN200910172880.XA CN200910172880A CN101714505B CN 101714505 B CN101714505 B CN 101714505B CN 200910172880 A CN200910172880 A CN 200910172880A CN 101714505 B CN101714505 B CN 101714505B
Authority
CN
China
Prior art keywords
layer
curing agent
material layer
lax
reflux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910172880.XA
Other languages
English (en)
Other versions
CN101714505A (zh
Inventor
奥列格·科农丘克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101714505A publication Critical patent/CN101714505A/zh
Application granted granted Critical
Publication of CN101714505B publication Critical patent/CN101714505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

本发明涉及一种制造至少部分松弛的材料层(5，5a，5b)的方法，其包括以下步骤：提供包括位于回流层(2，2a，2b)与硬化剂层(4，4a，4b)之间的应变材料层(3，3a，3b)的结构(10)；施加热处理，该热处理使回流层(2，2a，2b)的温度等于或大于回流层(2，2a，2b)的玻璃转化温度，该方法包括在施加热处理期间，逐渐减小硬化剂层(4，4a，4b)的厚度。本发明还涉及制造半导体器件的方法，该方法包括提供通过前述方法获得的至少部分松弛的材料层(5，5a，5b)，该方法还包括在所述至少部分松弛的材料层(5，5a，5b)上形成至少一个有源层(6，6a，6b)，尤其是激光部件、光伏部件或电致发光二极管的有源层(6，6a，6b)。

Description

应用硬化剂对应变材料层的松弛
技术领域
本发明涉及制造用于电子装置、光电子装置或光伏装置(photovoltaics)的至少部分松弛的材料层的方法，该方法包括：提供包括位于回流层(reflow layer)与硬化剂层之间的应变材料层的结构，以及实施使所述回流层达到的温度大于或等于所述回流层的玻璃转化温度的热处理。
本发明还涉及用这种至少部分松弛的材料层来制作半导体器件。
背景技术
当固态形式的衬底难以获得或者非常昂贵时，可以通过在种子衬底上进行外延生长而在较薄层中获得所述衬底。然而，这些种子衬底的属性并不总是适合于希望执行生长的材料。实际上，与希望执行生长的材料相比较，种子衬底例如可能呈现出不同的热膨胀系数和晶格参数，而这会在所形成的层中产生某些缺陷，诸如在所述结构的生长或冷却期间可能产生裂纹，或者存在会降低之后形成的器件的功效的晶格缺陷，或者甚至产生所述层的压应力或张应力。
用于松弛这种应变材料层的技术，尤其是通过在应变层与支承衬底之间引入回流层来进行这种松弛的技术是已知的。但是这些技术并没有得到完全满意的结果；应变层并不总是或者并未完全弹性松弛。由层堆叠形成的结构也可能发生劣化，并且被松弛的层可能与结构的剩余部分脱离。此外，当材料发生压应变时，这种弹性松弛可能导致材料的翘曲，而翘曲层的峰谷之间的粗糙度和幅度不能符合期望的应用。当材料发生拉应变时，所述松弛经常会产生裂纹，并且增加表面的粗糙度。
H.Yin等人的文章“buckling suppression of SiGe islands on compliantsubstrates”(2003年11月15日发表在Journal of Applied Physics第94卷第10期中)描述了当实施两种竞争现象时，压应变材料的弹性松弛、横向松弛以及翘曲松弛。根据该文献，第一现象包括应变材料的横向松弛；然后，这种松弛从膜的边沿或从膜中形成的岛的边沿传播到该膜或岛的中心。因此，可以理解：岛越小，则横向松弛(其因应变材料层的厚度而加强)越快。这种横向松弛使得能够获得基本上平坦而松弛的材料膜，且该膜具有较低的表面粗糙度。例如，对在初始硅衬底上外延附生的含30％锗的60微米×60微米的SiGe岛进行横向松弛，导致获得粗糙度rms小于2nm的平坦膜。
诸如前面引用的文章中所说明的那样，第二现象是翘曲松弛，其中，松弛速度并不取决于要松弛的膜或岛的表面，而取决于材料中的应力。翘曲导致获得至少部分松弛但是非常粗糙的膜，如果粗糙度超过临界值，甚至会使得该膜破裂。相对薄的膜使得弯曲容易发生，从而会促进该现象。
为了获得具有最佳形态的松弛材料，H.Yin建议减慢翘曲现象而加快横向松弛现象。为此，他提出在要松弛的材料膜上淀积无应变的材料层。这样的层允许通过形成双层(应变材料层和覆盖层)来增加回流层上的材料的总厚度，由此允许加快横向松弛的速度。淀积该覆盖层还允许获得在机械上更具刚度且弯曲倾向更低的双层结构。此外，由于该双层的平均应力因所述覆盖层的自由淀积而变得更低，所以翘曲力也更低。然而，在热处理期间，松弛仍部分地存在于初始应变材料中。实际上，当应力在双层中平衡时，该松弛被中断。于是，为了鼓励横向松弛以弥补翘曲松弛的损害，提出了多周期方法。该方法对双层执行热处理，直到获得新的应力平衡所允许的松弛，然后，将覆盖层减小既定厚度，以允许在第二松弛退火结束时获得新的应力平衡和新的部分松弛，同时减少翘曲松弛现象。重复这些薄化/退火步骤，直到覆盖层被完全移除为止。每个周期要移除的覆盖层的厚度可以相等，或者可以变化并且被限定为前一周期的覆盖层厚度的一半。也可以设计组合了这两种变化的周期优化，但是这种松弛方法实施起来仍然相对过长。
发明内容
本发明的目的是克服前述缺点，并提出一种制造用于电子装置、光电子装置或光伏装置的至少部分松弛的材料层的方法，并且所述方法快速、有效且可实际实施。
根据本发明，通过下列事实来实现所述目的，即，所述方法包括在施加所述热处理期间，逐渐减小硬化剂层的厚度。
按照特别有利的方式，所述制造方法还包括在施加所述热处理之前，在所述应变材料层中形成岛的步骤，尤其是通过刻蚀或者通过电磁辐射来形成所述岛的步骤。
根据本发明的特定实施方式，所述应变材料层通过以下连续步骤形成：
a)在成核衬底上淀积单晶或多晶的应变材料层，
b)通过回流层组合所述应变材料层和支承衬底，
c)至少部分去除所述成核衬底。
根据本发明的另一特定实施方式，部分地去除所述成核衬底，并且所述硬化剂层至少部分是由所述成核衬底的剩余部分形成的。
根据本发明的特定方面，所述回流层由至少一种低粘度材料构成；特别地，所述材料是包括3％与7％之间的硼(优选在3％与5％之间的硼)的硼磷硅玻璃。
根据本发明的优选实施方式，所述硬化剂层是GaN，所述应变材料层是InGaN，并且在包括HCL气氛中执行刻蚀所述硬化剂层的步骤。
本发明还涉及一种制造半导体器件的方法，所述方法包括提供根据本发明的至少部分松弛的材料层，以及在所述至少部分松弛的材料层上形成至少一个有源层。特别地，这些有源层是激光部件、光伏部件或电致发光二极管的有源层。
根据本发明的特定方法，所述至少部分松弛的材料层是III/N材料，所述有源层是III/N材料，并且通过在所述至少部分松弛的材料层的材料的III元素面上进行外延附生来执行形成所述有源层的步骤。
附图说明
参照附图的以下详细描述将呈现出本发明的其他特性、目的以及优点，在附图中：
图1和2例示了根据本发明的第一实施方式；
图3和4例示了根据本发明的另一实施方式；
图5到8例示了依照本发明的实施方式的制造用于松弛应变层的衬底的不同步骤；
图9到11例示了依照本发明的实施方式的制造用于松弛应变层的衬底的变型例；
图12到14例示了在根据本发明的实施方式获得的至少部分松弛的材料层上制造有源层；
图15到17例示了依照本发明的实施方式的用于松弛应变层的衬底的制造方法的实施例；
图18到20例示了依照本发明的实施方式的用于松弛应变材料层岛的方法的实施例，和对岛进行转移以暴露所述材料的期望极性的实施例。
具体实施方式
图1示出结构10，结构10包括位于回流层2与应变层4之间的应变材料层3。优选地，结构10还包括回流层2置于其上的支承衬底1。支承衬底1在施加热处理期间可增强结构10的刚度。
施加所述热处理，使得回流层2达到的温度大于或等于其玻璃转化温度，在该热处理期间，逐渐减小硬化剂层4的厚度，如图2中所示。
注意，当材料的晶格参数分别小于或大于其标定晶格参数(即，其在自然状态下的晶格参数)时，该材料被分别称为在与所层布的材料的分界面内拉应变或压应变。还应指出，必须广义地理解术语“层”，即层可以是连续的或非连续的。
回流层被理解为指非晶材料的层，所述层流动且在其温度超出其玻璃转化温度时变得具有粘性。优选地，针对本发明使用低粘度的回流层，即，使用其玻璃转化温度相当低的层。例如，高粘度氧化物的玻璃转化温度在1000摄氏度或者甚至低于1200摄氏度的量级，而低粘度氧化物的玻璃转化温度在600摄氏度到1000摄氏度之间。
根据本发明的回流层2的非晶材料可以是诸如锂基玻璃的玻璃，或者是诸如SiO2的氧化物，其掺杂有硼或掺杂有硼和磷以形成硼硅玻璃(bsg)或硼磷硅玻璃(bpsg)。因为硼的比例决定了氧化物的玻璃转化温度，因此可以固定氧化物成分来使其在期望的温度具有粘性。例如，包含4.5％的硼的bpsg层的玻璃转化温度大致为650摄氏度。回流层2的材料可以按如下方式选择，即，使得可以在750摄氏度与1050摄氏度之间，优选在850摄氏度与950摄氏度之间进行热处理。
依照本发明的特定实施方式，回流层2是硼磷硅玻璃，并且氧化物的硼含量优选在7％与3％之间。当希望在850摄氏度以上的温度进行操作时，硼含量优选小于或等于4％。
因此，当结构10的回流层2达到的温度超过使得层材料转化为粘性态的玻璃转化温度时，应变材料层3会至少部分松弛，并且产生至少部分松弛的材料层5。通过因在该材料层5的表面存在硬化剂4而主要是横向的弹性形变来实现该松弛。硬化剂层4通过翘曲、通过形成裂纹或者通过增加表面粗糙度(有利于横向形变)而有助于限制形变速度。但是与应变材料层3接触的硬化剂4会对抗应变材料的松弛。只要硬化剂所施加的部分上取决于硬化剂厚度的该对抗对于推动松弛的力来说不是可忽略的，则应变材料的松弛仍是部分松弛。这就是为什么在保持回流层2的温度大于玻璃转化温度的同时逐渐减小硬化剂4的厚度，能够允许作用力持续再平衡，并且可以获得应变材料的总体或者至少部分横向松弛。
优选地，通过在加热设备中对整个表面10进行加热，从而使得构成结构10的所有层都被加热，来使回流层2达到的温度超过其玻璃转化温度。但是，对回流层2的平面施加局部热处理也是可行的。
硬化剂层4还可以由被淀积为非应变的材料构成，或者有利地是如果材料层3呈现出分别在压缩或者拉伸方向的应力，则硬化剂层4可以通过淀积具有压应力或拉应力的材料构成。所使用的淀积方法可以从液相化学淀积、化学气相淀积或者分子束淀积中选择。
硬化剂4的材料可以是单晶的、多晶的或者非晶的。其应当呈现适合的热机械性质以确保在所考虑的温度下的足够刚度，并且呈现期望的硬化效果。该材料可以为锗或硅，或者由III/N材料构成。如果选择硅，则该硅优选为多晶的，因为形成成本不那么昂贵。其厚度可以在50纳米到1微米之间。
用于逐渐减小硬化剂层4的厚度的方法可以是等离子体辅助干法刻蚀型的干法刻蚀，或者是气相化学反应干法刻蚀。所使用的刻蚀技术必须与施加于该结构的热处理的温度相兼容。
可以减小硬化剂层4的厚度，直至完全去除该层为止。尽管热处理的持续时间取决于刻蚀的结束，但是层3的应变材料也可能没有完全或充分松弛。在这种情况下，热处理可以持续数个小时，以便于例如完成应变材料的松弛，并且产生完全或者至少部分松弛(主要是横向松弛)的材料层5。
根据层3的应变材料的热机械性质，尤其是它的杨氏模量以及要松弛材料的体积，本领域技术人员可以容易地进行必要的调整，以便优化硬化剂层4的减少，从而在防止形成翘曲、裂纹以及表面粗糙的同时优选地在横向上至少部分松弛材料层3。
应变材料层3优选为多晶或单晶材料。根据依照本发明的一种实施方式，应变材料为包括III元素和氮基二元、三元或四元合金材料的III/N材料。优选地，III/N材料是铟含量在3％到35％之间的单晶InGaN。更优选地，InGaN具有在5％到10％之间的铟含量。
根据本发明的另一方面，应变材料层3可以被切割为图3中示出的材料岛3a、3b。这些岛允许通过在促进横向松弛的同时限制翘曲或者限制形成裂纹，来进行松弛。随后，能够加速硬化剂层4的厚度减小速度，同时保留主要横向松弛，从而产生图4中所例示的至少部分横向松弛的材料5a、5b。这些岛可以具有任何形状和尺寸。出于与它们的制造有关的实践原因，方形岛是优选的；它们的尺寸可以根据材料的初始应力例如在100微米×100微米到3毫米×3毫米之间变化。得益于波长对应于所述材料的吸收性质的辐射源，所述岛可以通过电磁辐射形成。例如，激光器可以允许以III/N型氮化材料形成岛，更具体地，波长小于400纳米的激光器将允许刻蚀沟槽来形成GaN岛。如本领域技术人员公知的，这些岛还可以通过掩模工艺和刻蚀工艺来形成。
根据本发明的一种变型例，在回流层2的厚度的至少一部分中形成在应变材料层岛3a、3b上对齐的图案2a、2b，以便于在对应变材料进行松弛时，进一步使翘曲过程或者裂纹的形成最小化。基于上述情况，按照回流层2的整个厚度形成所述图案，直到获得分离的岛为止，如图3中所示。优选地，这些岛2a、2b具有与应变材料岛3a、3b相同的尺寸。
根据形成这些岛3a、3b的实施方式，硬化剂层4也被切割为如图3中所示在应变材料岛3a、3b上对齐的岛4a、4b的形式，以便于优化对如图4所示的岛5a、5b的松弛。
本发明还涉及制造结构10的方法。如图5中所示，最先例如通过外延附生而在成核衬底11上淀积应变材料层3，所述成核衬底11的材料晶格参数与层3的材料晶格参数不同。该外延附生可以根据诸如MOVPE(有机金属气相外延附生)或者MBE(分子束外延附生)的已知方法来实施，随后获得单晶或者多晶应变材料的连续的层3。还可以通过简单的淀积来获得多晶材料的层3。该应变材料层3的厚度优选是受限的，以便于防止累积应力导致弹性形变，因此改变层3的材料的结晶质量。在不在生长期间造成错位或者裂纹型的缺陷的情况下，该厚度可以根据所使用材料的属性在50纳米到2微米之间变化。
当利用形成于成核衬底上的掩模来实施外延附生时，可以获得非连续的层3，并且该非连续的层3可以包括尺寸范围从50微米×50微米到3毫米×3毫米的岛3a、3b。所述岛可以具有任何形状。成核衬底11可以为固体或者复合物。复合衬底11包括机械支承体16(附图中未示出)和其上将形成层3的种子层15，呈现出能够分开种子层15与机械支承体16的晶格参数和热膨胀系数应力的优点，或者如果机械支承体16是多晶或者可被回收，则呈现出能够限制衬底成本的优点。
参照图6，在应变材料层3、3a、3b上，或者在应变材料层3、3a、3b和支承衬底1上，淀积回流层2、2a、2b。如图7中所示，随后通过回流层2、2a、2b将层3、3a、3b与支承衬底1的面相结合。该结合可以包括分子粘结键合。回流层2、2a、2b随后可以呈现从0.1微米到5微米的厚度。
随后从层3至少部分移除成核衬底11。当例如在与层3的分界面处通过机械或化学薄化或电磁辐射完成所述移除后，将硬化剂层4、4a、4b直接淀积在应变材料层3、3a、3b的暴露面上，直到获得期望的厚度从而产生图8所表示的结构10为止。
如图9和10中所示，可以通过机械和/或化学薄化或者通过例如在衬底11中的脆化区13的平面上进行分离来获得成核衬底11的部分移除。该脆化区是之前例如根据Smart CutTM技术通过引入离子种类(ionicspecies)而在衬底11中形成的，如图9中所示。图11中例示的成核衬底11的剩余部分14随后可以形成硬化剂层4的至少一部分。还可以在该剩余部分14上淀积材料层来实现期望的硬化剂层4的形成。可替换的是，可以在形成硬化剂层4之前去除剩余部分14。剩余部分14的厚度根据注入离子种类的能量以及这些离子种类所穿过的材料层的厚度而变化。该厚度可以在50纳米到1微米之间。
根据本发明的另一方面，一旦施加热处理并且获得如图12中例示的优选在横向上至少部分松弛的材料层5、5a、5b，则去除硬化剂层4、4a、4b的可能剩余部分，并且进行一个或更多个材料层的外延附生以形成一个或更多个有源层6、6a、6b，如图13中所示。材料层5、5a、5b优选地被选择为一旦至少部分横向松弛，则呈现与所述期望有源层6、6a、6b的材料晶格参数相同或非常接近的晶格参数。因为这些层5、5a、5b被用作种子层，所获得的有源层6、6a、6b因此具有非常好的结晶质量。例如，对于铟含量在5％到10％之间的完全松弛的InGaN层5、5a、5b，至少一个有源层6的材料将优选地为包含范围从5％到1 0％的铟的InGaN。有源层6因此被松弛并且呈现小于或等于5.10e8/cm2的线程位错密度(threading dislocation density)。它们可以呈现100纳米到2微米的累积厚度。这些层具有必要的结晶特性，从而能够被用作激光或光伏部件或电致发光二极管。
此外，当直接在结构10上进行有源层6、6a、6b的外延附生时，优选的是，使得能够产生松弛的热处理温度高于有源层的外延附生温度。当在800摄氏度下进行InGaN的外延附生时，所使用的硼磷硅玻璃将有利地包括少于4％的硼含量。
在极性III/N材料的情况下，已知在元素III极化面上(即，对于InGaN来说是镓)比在N极化面上更容易进行外延附生。随后必需通过结合层17将至少部分横向松弛的材料层5、5a、5b转移到最终衬底18(如图14中所示)上，以便呈现元素III面用于有源层的外延附生。
现在描述依据本发明的实施方式的第一实施例。参照图15，通过外延附生在成核衬底11上淀积包含10％的铟并且厚度为50纳米的氮化铟和镓(InGaN)层3，该成核衬底11由覆盖有氮化镓GaN的种子层15的蓝宝石机械支承体16构成。
形成在氮化镓种子层15上的该InGaN层呈现出与该氮化镓种子层15约1％的晶格参数差。其呈现小于或等于5.108/cm2的位错密度，并且优选为小于或等于1.108/cm2的位错密度。
如图16中所示，随后在InGaN层3上淀积厚度为大致500纳米的硼含量为4.5％的硼磷硅玻璃回流层。可选地，可以在InGaN的镓面上淀积50纳米的SiO2埋层(附图中未示出)，以改善该材料与衬底1的粘结。
随后以2.5到6.1017原子/厘米2之间的总剂量穿过InGaN层和硼磷硅玻璃层在GaN中注入氢离子或氢和氦离子，以形成脆化区13。如图16中所示，该脆化区一方面界定包括蓝宝石机械支承体和镓层剩余部分的拒绝部分12，另一方面界定由厚度为150纳米的GaN构成的剩余部分14。
以1微米的厚度在支承衬底1上淀积硼磷硅玻璃层，随后在使它们紧密接触之前，通过例如CMP(化学机械抛光)技术对淀积在衬底1和InGaN层3上的硼磷硅玻璃层的暴露表面进行抛光(图中未示出)。由于在抛光期间去除了500纳米的材料，因此形成的硼磷硅玻璃回流层2呈现大致1微米的厚度。
随后施加分离热处理，以便在形成于成核衬底1中的脆化区13的平面处将拒绝部分12与剩余部分14分离。该热处理可通过输入机械能或任何其他类型的能量来完成。参照图17，通过回流层2获得转移到支承衬底1上的InGaN层3，并且随后将由GaN形成的剩余部分14用作硬化剂层4。
可选地，并且参照图18，通过标准光刻/刻蚀方法来刻蚀剩余部分14、InGaN的应变层3以及回流层2，来获得分别包括硬化剂层4a、4b、应变材料层3a、3b以及回流层2a、2b的、尺寸为1毫米×1毫米的方形岛。与产生自剩余部分14的硬化剂层4类似，也用参考标记4来指示由4a和4b所指代的岛14a和14b。
对该结构施加在包含HCL的中性气体气氛中进行的热处理，以使回流层2a、2b超出其玻璃转化温度，例如至850摄氏度达4小时。在热处理期间通过包含HCL的气体的刻蚀作用而将硬化剂层4a、4b薄化。中性气体气氛中的热处理在整体去除硬化剂层4、4a、4b之后仍持续，以便获得完全的横向松弛，即，如图19中所示，在InGaN层5、5a、5b中，不存在InGaN层3、3a、3b的翘曲或者材料结晶质量的其他劣化。
InGaN层5、5a、5b的暴露面由于InGaN层5、5a、5b转移到衬底1上而呈现极化N。随后如图20中所示，通过经由结合层17组合图19中呈现的且去除了衬底1和层2a、2b的结构，来将InGaN层5、5a、5b再次转移到支承衬底18上。因此，InGaN材料层5、5a、5b呈现暴露的镓极化面。随后，可以通过外延附生而在完全横向松弛的InGaN层5、5a、5b的镓面上淀积包括一个或更多个III/N材料层(例如10％InGaN或者具有类似铟含量)的有源层6、6a、6b。
根据本发明的实施方式的第二实施例，通过使用掩模，在成核衬底11上非连续地淀积铟含量为5％的InGaN层3。该层的厚度为100纳米，并且因此形成的岛3a和3b呈现1毫米×1毫米的大小。
回流层2a、2b也非连续地淀积并且对齐在岛3a、3b上。回流层材料为具有4.5％硼的硼磷硅玻璃。层2a、2b以2微米的厚度淀积。随后，在对回流层2a、2b施加使其去除1微米厚度的CMP抛光步骤之后，通过所述回流层2a、2b将层3a、3b和支承衬底1组合在一起。
通过机械薄化完全去除成核衬底11，并且以200纳米的厚度在岛3a、3b上淀积了多晶硅的非连续硬化剂层4a、4b，并且将该硬化剂层4a、4b淀积为与岛3a、3b对齐。
向该结构施加在中性气体和HCL气氛中持续4小时的950摄氏度的热处理，以薄化硅硬化剂层4、4a、4b。事实上在该温度下通过包含HCl的气氛可对所述硅进行刻蚀，从而使得能够同时获得松弛。在完全去除了硬化剂层4a、4b之后热处理仍持续2小时，以便在InGaN层5a、5b中获得InGaN层3a、3b的至少部分松弛。
从形成有源层6a、6b的角度来看，用于转移层5a、5b的后续步骤与第一实施例中描述的那些步骤一致。

Claims (17)

1.一种制造用于电子装置的至少部分松弛的材料层（5，5a，5b）的方法，所述方法包括以下步骤：
提供结构（10），所述结构（10）包括支承衬底（1）和应变材料层（3，3a，3b），回流层（2，2a，2b）位于所述支承衬底（1）上，所述应变材料层（3，3a，3b）位于所述回流层（2，2a，2b）与硬化剂层（4，4a，4b）之间，
施加热处理，所述热处理使所述回流层（2，2a，2b）到达等于或大于所述回流层（2，2a，2b）的玻璃转化温度的温度，
其特征在于，所述方法包括在施加所述热处理期间，逐渐减小所述硬化剂层（4，4a，4b）的厚度，
所述方法还包括在施加所述热处理之前，在所述应变材料层（3）中形成岛（3a，3b），并且
在所述回流层（2）的至少一部分厚度中形成与所述岛（3a，3b）对齐的图案（2a，2b）。
2.根据权利要求1所述的方法，其特征在于，对整个所述结构（10）施加所述热处理，并且通过干法刻蚀，来执行减小所述硬化剂层（4，4a，4b）的厚度的步骤。
3.根据权利要求2所述的方法，其特征在于，所述干法刻蚀是气相化学反应刻蚀。
4.根据权利要求1所述的方法，其特征在于，所述岛（3a，3b）通过刻蚀或者电磁辐射来形成。
5.根据权利要求1所述的方法，其特征在于，所述应变材料层（3，3a，3b）是通过以下连续步骤形成的：
a）在成核衬底（11）上淀积单晶或多晶的应变材料层（3，3a，3b），
b）通过所述回流层（2，2a，2b）组合所述应变材料层（3，3a，3b）和所述支承衬底（1），
c）形成所述硬化剂层（4，4a，4b）。
6.根据权利要求5所述的方法，其特征在于，对所述成核衬底（11）执行部分去除，以形成所述成核衬底（11）的剩余部分（14，14a，14b），并且所述硬化剂层（4，4a，4b）至少部分由所述成核衬底（11）的所述剩余部分（14，14a，14b）形成。
7.根据权利要求5所述的方法，其特征在于，对所述成核衬底（11）执行完全去除，并且通过在所述应变材料层（3，3a，3b）上进行淀积来形成所述硬化剂层（4，4a，4b）。
8.根据权利要求6或7所述的方法，其特征在于，所述成核衬底（11）是通过分离处理去除的。
9.根据权利要求1所述的方法，其特征在于，减小所述硬化剂层（4，4a，4b）的厚度，直到完全去除了所述硬化剂层（4，4a，4b）为止，并且在完全去除了所述硬化剂层（4，4a，4b）之后，继续施加所述热处理。
10.根据权利要求1所述的方法，其特征在于，所述硬化剂层（4，4a，4b）是多晶硅、锗或III/N材料。
11.根据权利要求1所述的方法，其特征在于，所述应变材料层（3，3a，3b）是单晶III/N材料。
12.根据权利要求11所述的方法，其特征在于，所述应变材料层（3，3a，3b）是InGaN。
13.根据权利要求1所述的方法，其特征在于，所述硬化剂层（4，4a，4b）是GaN，所述应变材料层（3，3a，3b）是InGaN，并且在包括HCL的气氛中执行刻蚀所述硬化剂层（4，4a，4b）的步骤。
14.一种制造半导体器件的方法，所述方法包括提供至少部分松弛的材料层（5，5a，5b），所述至少部分松弛的材料层（5，5a，5b）是通过根据前述权利要求中的任何一项所述的方法来获得的，其特征在于，所述方法还包括在所述至少部分松弛的材料层（5，5a，5b）上形成至少一个有源层（6，6a，6b）。
15.根据权利要求14所述的方法，其特征在于，所述有源层（6，6a，6b）是激光部件、光伏部件或电致发光二极管的有源层。
16.根据权利要求14或15所述的方法，其特征在于，所述方法还包括在形成所述有源层（6，6a，6b）之前，将所述至少部分松弛的材料层（5，5a，5b）转移到最终衬底（18）上。
17.根据权利要求14或15所述的方法，其特征在于，所述至少部分松弛的材料层（5，5a，5b）是III/N材料，所述有源层（6，6a，6b）是III/N材料，并且通过在所述至少部分松弛的材料层（5，5a，5b）的材料中的III元素极化面上进行外延附生来执行形成所述有源层（6，6a，6b）的步骤。
CN200910172880.XA 2008-10-07 2009-09-07 应用硬化剂对应变材料层的松弛 Active CN101714505B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0805532A FR2936903B1 (fr) 2008-10-07 2008-10-07 Relaxation d'une couche de materiau contraint avec application d'un raidisseur
FR0805532 2008-10-07

Publications (2)

Publication Number Publication Date
CN101714505A CN101714505A (zh) 2010-05-26
CN101714505B true CN101714505B (zh) 2014-05-28

Family

ID=40622166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910172880.XA Active CN101714505B (zh) 2008-10-07 2009-09-07 应用硬化剂对应变材料层的松弛

Country Status (8)

Country Link
US (1) US8067298B2 (zh)
JP (1) JP2010093233A (zh)
KR (1) KR20100039216A (zh)
CN (1) CN101714505B (zh)
DE (1) DE102009036412A1 (zh)
FR (1) FR2936903B1 (zh)
SG (1) SG160272A1 (zh)
TW (1) TW201021127A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8486771B2 (en) * 2008-09-24 2013-07-16 Soitec Methods of forming relaxed layers of semiconductor materials, semiconductor structures, devices and engineered substrates including same
US8637383B2 (en) * 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
JP5696543B2 (ja) * 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
FR2973157B1 (fr) * 2011-03-25 2014-03-14 Soitec Silicon On Insulator Procédé de réalisation d'ilots de matériau contraint au moins partiellement relaxe
US8471243B1 (en) 2012-01-31 2013-06-25 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
WO2013114152A1 (en) * 2012-01-31 2013-08-08 Soitec Photoactive devices with improved distribution of charge carriers, and methods of forming same
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
FR3063571B1 (fr) * 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
EP4033531B1 (fr) 2017-03-17 2023-08-02 Soitec Procédé de fabrication d'une pluralité d'îlots semiconducteurs cristallins
FR3064108B1 (fr) 2017-03-17 2022-12-30 Soitec Silicon On Insulator Substrat de croissance pour la formation de dispositifs optoelectroniques, procede de fabrication d'un tel susbstrat, et utilisation du susbtrat notamment dans le domaine des micro-ecrans d'affichage
FR3079070B1 (fr) 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins presentant une variete de parametres de maille
FR3079071B1 (fr) 2018-03-13 2020-02-28 Soitec Procede de fabrication d'une pluralite d'ilots semi-conducteurs cristallins prensentant une variete de parametres de maille
FR3075833B1 (fr) * 2017-12-22 2022-05-20 Commissariat Energie Atomique Procede permettant d'obtention d'une couche de nitrure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802739A (zh) * 2003-06-06 2006-07-12 硅绝缘体技术有限公司 外延基片的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478005B2 (ja) * 1996-06-10 2003-12-10 ソニー株式会社 窒化物系化合物半導体のエッチング方法および半導体装置の製造方法
JPH10321533A (ja) * 1997-05-22 1998-12-04 Tokin Corp ウェーハの製造方法、及び半導体装置
JP3274674B2 (ja) * 2000-05-16 2002-04-15 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2002261075A (ja) * 2001-03-02 2002-09-13 Gakushuin School Corp 窒化ガリウム部材の気相エッチング方法
JP2003017790A (ja) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
JP2004104056A (ja) * 2002-09-09 2004-04-02 Hosiden Corp 窒化ガリウム系半導体発光素子
FR2851847B1 (fr) * 2003-02-28 2005-10-14 Soitec Silicon On Insulator Relaxation d'une couche mince apres transfert
US20040192067A1 (en) * 2003-02-28 2004-09-30 Bruno Ghyselen Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
FR2851848B1 (fr) * 2003-02-28 2005-07-08 Soitec Silicon On Insulator Relaxation a haute temperature d'une couche mince apres transfert
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7261777B2 (en) * 2003-06-06 2007-08-28 S.O.I.Tec Silicon On Insulator Technologies Method for fabricating an epitaxial substrate
JP4218597B2 (ja) * 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
JP4055763B2 (ja) * 2004-09-30 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体及び半導体基板
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP5095244B2 (ja) * 2006-03-20 2012-12-12 株式会社半導体エネルギー研究所 マイクロマシン、およびその作製方法
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802739A (zh) * 2003-06-06 2006-07-12 硅绝缘体技术有限公司 外延基片的制备方法

Also Published As

Publication number Publication date
TW201021127A (en) 2010-06-01
US20100087049A1 (en) 2010-04-08
DE102009036412A1 (de) 2010-04-15
FR2936903A1 (fr) 2010-04-09
FR2936903B1 (fr) 2011-01-14
SG160272A1 (en) 2010-04-29
CN101714505A (zh) 2010-05-26
KR20100039216A (ko) 2010-04-15
JP2010093233A (ja) 2010-04-22
US8067298B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
CN101714505B (zh) 应用硬化剂对应变材料层的松弛
US7018484B1 (en) Semiconductor-on-insulator silicon wafer and method of formation
JP3681178B2 (ja) 包含物作成工程を含んで成る薄膜の移行法
US7253080B1 (en) Silicon-on-insulator semiconductor wafer
CN103946970B (zh) 限制缺陷形成的制备异质结构的工艺
US8481407B2 (en) Processes for fabricating heterostructures
CN102113090A (zh) 应变层的松弛与转移
JP2007096274A (ja) 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
KR20130023207A (ko) 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 ｓｏｉ 웨이퍼 및 그 제조방법
JP5582617B2 (ja) 歪み層の緩和
CN102439695B (zh) 应变材料层的松弛和转移
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
US7695564B1 (en) Thermal management substrate
CN102349148B (zh) 应变材料层的晶格参数的调节
JP5505845B2 (ja) 歪み層緩和のための硬化層
JP2008532328A (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
US20240030061A1 (en) Donor substrate for the transfer of a thin layer and associated transfer method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant