JP2008532328A - 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法 - Google Patents

Abstract

本発明は、マイクロエレクトロニクス、オプトエレクトロニクス、オプティクスなどで使用される少なくとも１種の半導体材料を含む構造の製造方法に関する。本発明の方法は、下記のステップ、すなわち第１の材料で作製された支持体（１０）に、この支持体に転写されることになる第１の材料とは異なる第２の材料の薄い単結晶層（２２）を備えること、および少なくともこの薄層と支持体との間の結合界面（１２）を強化するなどのために、所定の熱処理を施すことにあるステップを含む。この方法は、支持体／転写された薄層アセンブリに対して前記処理により加えられた応力がこのアセンブリを無傷のまま残すように、薄層の厚さ（ｅ１）が、第１および第２の材料の熱膨張係数の差の関数として、また前記所定の熱処理のパラメータの関数として選択されることを特徴とする。本発明は、単結晶状態にある第２の材料の追加の厚さ（２２’）が薄層上に堆積される、追加のステップを含むことも特徴とする。本発明は、厚い有効層を含むヘテロ基板の製造に適している。

Description

本発明は、一般に、マイクロエレクトロニクス、オプトエレクトロニクス、オプティクス、またはフォトニクスで使用される材料の製作、より詳細には、ヘテロ基板の製作に関する。

より正確には、本発明は、少なくとも１つの支持体および１つまたは複数の薄膜からなるヘテロ基板であって、使用される材料およびその熱的性質が異なってもよいヘテロ基板の、新規な製造方法に関する。

このタイプの方法は、既に知られている。

したがって、結合技法、特に分子接着（以下、「直接結合」と呼ぶ）技法を用いて、ヘテロ基板を製造することが知られている。

結合ステップを使用する既知の方法の非限定的な例には、Ｂｅｓｏｉ（登録商標）、Ｅｌｔｒａｎ（登録商標）、またはＳｍａｒｔ Ｃｕｔ（登録商標）が含まれる。

一般に、ヘテロ基板を製作する意味で、前記方法は、少なくとも下記のステップ、すなわち
ａ）一般に異なる材料で構成された２枚の略バルク基板と、支持基板上に位置する有効膜とを接触させることによって結合するステップであって、そのアセンブリ全体がヘテロ構造を形成するステップと、
ｂ）高温熱処理にかけることによって、これら２枚の基板の結合界面を強化し、それによって前記界面の脆弱性を低下させ、したがって前記有効膜の層間剥離と機械的および／または電気的品質の欠陥の問題が回避され、あるいは最低限でも制限されるステップと、
ｃ）薄膜が構成されるように、支持基板上に位置する有効膜の厚さを減じるステップと
を含む。

そのようなステップは、例えばステップｃ）における犠牲酸化などの様々な選択肢と共に、あるいは異なる順序で、特にステップｂ）およびｃ）を逆にして用いてもよい。

さらに、これらのステップのいくつかを、この方法の全体を最適化する目的で組み合わせてもよい（処理の累積所要時間、取扱いに関連した累積所要時間など）。

例えば、結合した膜を安定化させるための熱処理（ステップｂ）は、前記熱処理を薄膜化ステップ（ステップｃ）と組み合わせるように利用してもよい（例えば、特許文献１参照）。

米国特許第６４０３４５０号明細書

しかし、異なる性質、例えば異なる熱膨張係数を有する材料でヘテロ基板を製造する状況では、製作中に複合体基板が受ける熱処理（界面の強化のため、例えば薄膜化など）によって、高い機械的応力が生じる。

そのような応力は、脆化をもたらすことがあり、したがってある場合には、処理された基板の一方または両方に亀裂が入り、または破損することさえある。

このような応力は、処理された基板に、回復できない塑性変形をもたらすこともある。

特に、転位および／または滑り面および／またはその他の結晶欠陥が現れることもある。

また、問題が生ずる温度は、典型的には
・用いられる熱処理中に、複合体構造によって保存される機械的エネルギー；
・複合体構造を構成する材料間の熱膨張係数の差；および
・使用される基板の厚さ
に依存することも知られている。

したがって、Ｓｍａｒｔ Ｃｕｔ（登録商標）タイプの方法によってヘテロ基板を製作する状況では、そのような問題が、現実的な制約を構成する可能性がある。

より詳細には、温度に関して可能な最大レベルが低下し、そのため効果が不足して熱処理を適用することが難しくなる。

例えば、これが全てではないが、１０５０〜１０００℃程度で界面を強化するための熱処理は、厚さ５００Åの有効膜を有するヘテロ構造の場合に適用することが難しくなり、このタイプの処理に一般に用いられる温度レベルは、上述の問題に関して高すぎるものになる。

さらに、余分な熱供給なしで、ヘテロ基板の結合界面の強化を向上させるための解決策が、知られている。

「プラズマ結合」として知られる最初の提案は、所与の強化熱処理に関する結合エネルギーを高めるために、結合されることになる表面に、ある処理を適用することにある。

この方法によって、基板が受ける熱応力が緩和され、それと同時に、複合体構造の界面の適切な強化および結合が維持される。

しかしこの提案は、特定の装置を必要とし、したがって経済的な観点から、その魅力に限りがある。

第２の知られている解決策は、共晶結合を実施することにあり、金属（Ａｕ₂Ｓｉ₃）膜を、結合されることになる２枚の基板の間に介在させて、これらの熱処理による結合がより容易になるようにし、したがって温度レベルを比較的低く維持することができる。

したがってこの解決策は、処理における熱応力を緩和させると共に、ヘテロ基板の界面を強化することができるという利点をもたらす。

しかし、界面に前記金属膜が存在することにより、製作プロセスの後続のステップで許容される最高温度が制限され、過度に高い温度レベルであると、膜の融解が生じることがある。さらに、この解決策は、この金属膜を介在させる追加のステップが必要である。

本発明の１つの目的は、上述の問題を克服することである。

この目的のため、本発明は、第１の材料で作製された支持体上への、この第１の材料とは異なる第２の材料で作製された単結晶薄膜の転写と、この薄膜および支持体の間の結合界面を少なくとも強化するための所定の熱処理とを含む、マイクロエレクトロニクス、オプトエレクトロニクス、オプティクスなどに利用される少なくとも１種の半導体材料を含む構造の製作方法であって、この薄膜の厚さは、前記支持体および転写された薄膜を含むアセンブリに対して前記熱処理により加えられた応力が、前記アセンブリを無傷のまま残すように、第１および第２の材料の熱膨張係数の差に応じてかつ前記所定の熱処理のパラメータに応じて選択されること、およびこの薄膜上に、単結晶状態にある第２の材料の追加の厚さの膜を堆積する追加のステップを含むことを特徴とする方法を提供する。

その他の好ましい、しかし非限定的な、本発明による方法の態様は、下記の通りである。
^*転写された薄膜の厚さは、約１００から３００オングストロームの間であり、好ましくは１５０から２５０Åの間である。
^*転写された薄膜上に堆積された膜の厚さは、１０００から５０００Åの間である。
^*第２の材料の薄膜を転写するステップは、化学種の注入によって、ドナーウェハーに、転写されることになる薄膜の境界を有する脆弱ゾーンを生成すること、このドナーウェハーを支持体に接触させること、およびこの接触操作後に、ドナーウェハーの残りの部分から薄膜を剥離することが可能な応力を加えることにある、サブステップを含む。
^*この方法は、膜を堆積するために、剥離後に薄膜の自由表面を調製する追加のステップを含む。
^*堆積ステップは、エピタキシーによって実施される。
^*第１の材料は、絶縁体である。
^*第１の材料は石英であり、一方、第２の材料はシリコンである。
^*第１の材料は半導体である。
^*第１の材料はシリコンであり、一方、第２の材料はゲルマニウムである。
^*前記熱処理は、第１および第２の材料の熱膨張係数の差に起因して、転写された薄膜に許容可能なレベルの欠陥を発生させる可能がある。

本発明のその他の態様、目的、および利点は、非限定的な例として与えられたその好ましい実施形態の下記の詳細な説明を読むことによって、かつ図１Ａから１Ｄが本発明の好ましい方法の主なステップを概略的に示している添付図面を参照することによって、より明らかにされよう。

本明細書では、図に示される寸法、特にその相対的な厚さは、理解し易いように選択されており、物質の実態を示そうとするものではないことに留意されたい。

まず最初に図１Ａを参照すると、この図は、支持体１０と、ドナーウェハー２０、例えばこのウェハーの面２０ａを通したイオン注入によって脆弱ゾーン２１が生成されているドナーウェハー２０を示し、前記ゾーンは、支持体１０上に転写されることになるウェハー２０のゾーン２２の境界をマークしている。

図１Ｂでは、支持体１０とウェハー２０とが一体化され、直接結合によって１つに結合されており、酸化物または窒化物膜などの結合界面の膜（図示せず）は、任意選択で支持体および／またはウェハー上に形成されている。結合界面を、符号１２で示す。

次いでこのアセンブリを、上述のように、一方では脆弱ゾーンに沿ってウェハー２０の残りの部分からゾーン２２が剥離するように、他方では、支持体１０と、ここでは剥離されたゾーン２２によって形成された薄膜との間の結合界面が強化するように、１つまたは複数のステップで熱処理にかける。このように形成された構造を、図１Ｃに示す。

上述のステップは、本出願人によって開発されたＳｍａｒｔ Ｃｕｔ（登録商標）に、全体的に対応する。

本発明は、支持体１０の材料および薄膜２２の材料が互いに十分異なる熱膨張係数を有し、それにより、支持体１０および薄膜２２からなり任意選択の結合界面膜を有する構造に、若干の劣化を引き起こすことなく前述の熱処理を実施することができない状態を対象とする。

本発明によれば、前述の熱処理によって実質的に影響を受けない構造が残るように、転写された膜２２の厚さｅ１には低い値が選択され、言い換えれば、膜２２の厚さは、例えば膜２２における転位、原子面の滑り、亀裂などに起因したあらゆる破裂または望ましくない塑性変形を引き起こさないように、十分小さくなるよう選択される。

次いで膜２２の自由表面を、その上に堆積されることになる同じ材料の膜に関して調製する。この調製は、化学的機械研磨、犠牲酸化、ＲＴＡ（急速熱アニール）、さらに炉アニールなどを含んでもよく、この目的は、粗さが十分に低い表面にすることである。

図１Ｄに示されるこの方法の次のステップは、このように調製された膜２２を、エピタキシーによって、厚さがｅ２である同じ材料の膜２２’を堆積するためのシード膜として使用すること、および膜２２および２２’を構成する材料の膜２２０の全体（有効膜）の厚さを、所望の値まで増加させることにある。エピタキシーによって、良好な結晶品質を得ることが可能になる。

ここでは、転写されたフィルム２２の厚さｅ１の選択が、ある密度の転位または滑り面が図１Ｃに示される中間体ヘテロ構造に存在するように、特に転写された膜２２に存在するように選択されることを指摘すべきである。確かに、膜２２’のエピタキシャル成長後のそのような欠陥は、有効膜２２０内に深さ方向に埋もれており、貫通欠陥ではない。

また、膜２２’のエピタキシャル堆積によって厚くする段階は、可能な注入深さによって本質的に制限されるＳｍａｒｔ Ｃｕｔ（登録商標）タイプの技法を使用したときに可能であると考えられる場合よりも、最終的には、多量の厚さを転写することが可能になることが観察されよう。

この第１の実施例の目的は、マイクロエレクトロニクスで利用される５００から２０００Å、またはＣＣＤ（電荷結合素子）の適用例などその他の適用例で使用される、それ以上の厚さに達してもよい厚さの単結晶シリコン膜で被覆された、例えば厚さ１．２ｍｍの石英支持体からなる構造を製造することである。

実験により、臨界温度、すなわちこれよりも高いとＳｍａｒｔ Ｃｕｔ法を使用して石英支持体上に転写された薄いＳｉ膜からなる構造で（転位、滑り面などにより）過剰な塑性変形が生ずる臨界温度は、下記の転写された膜の厚さに依存することが実証された。
膜２２の厚さ 臨界温度
２０００Å ７５０℃
５００Å ９５０℃
２００Å １１００℃

本実施例では、厚さ２００Åの単結晶シリコン膜２２を、石英支持体１０上に転写し、この転写では、約２時間にわたる１０５０℃での熱処理によって、結合界面を強化する。膜２２の厚さが制限されるおかげで、この構造は、この熱処理に起因する不利益な劣化（亀裂または破砕）を被ることがない。次いで所望の厚さの単結晶有効膜を生成するために、薄膜の自由表面２２を、シリコン補完物質のエピタキシャル堆積に合わせて調製する。このエピタキシーは、やはり単結晶シリコンで作製された、適用例に応じて広く変化させることができる厚さを有する膜２２’を形成するように実施される。

したがって、マイクロエレクトロニクスの適用例では、有効膜の厚さが１０００から２０００オングストロームになるように、膜２２’の厚さは例えば約８００から１８００Åである。

ＣＣＤの適用例では、所望の全厚が、典型的には５から１０μｍである。

この実施例の目的は、例えば光起電力部品で利用される、シリコン（単結晶または多結晶シリコン）で作製された支持体と単結晶ゲルマニウムで作製された厚い有効膜とを含むセミコンダクタ−オン−インシュレータ構造を製造することである。

薄いゲルマニウム膜２２の、そのドナーウェハーからの剥離、およびシリコン支持体１０との結合界面の強化に必要とされる熱処理を、決定する。

典型的な場合、これらの処理は、約３００から４００℃の温度での約２分から２時間にわたる剥離段階、次いで約５００から８００℃の温度での約１時間にわたる結合界面強化段階を含む。

次に、約２００Åを超えない薄膜２２の厚さのとき、この構造に、前記薄膜を劣化させることなくこれらの熱処理を施すことが可能か否か、実験的に決定する。

次に、化学的機械研磨ステップなど、エピタキシーの準備としての処理を薄膜２２に実施した後、単結晶ゲルマニウム膜２２’を結晶構造として薄膜２２に続けて堆積し、したがって薄膜２２が厚くなる。本実施例では、全体で５０００Å以上（３μｍまで）の厚さの単結晶有効ゲルマニウム膜を形成するために、この膜２２’を、約７００℃の温度でかつ４８００Åの厚さに堆積する。

当然ながら本発明は、記述される実施形態に決して限定されるものではなく、当業者なら、これらの実施形態に、どのように多くの変更を加えるか分かるであろう。本発明は、少なくとも１種の半導体材料を含むヘテロ構造であって、付加された膜が、必要不可欠な開始データ、すなわち実施される熱処理および２種の材料間の熱膨張係数の差によって許容されるよりも大きい厚さでなければならないヘテロ構造の製造が望まれるときに、いつでも適用可能である。ＩｎＰオンＳｉおよびＧａＡｓオンＳｉ構造を、特に挙げることができる。

転写された薄膜を、張力または圧縮によって歪ませ、この歪みを維持しながら、堆積によって、材料の追加の厚さが得られると指摘することもできる。これにより、厚い歪み膜が生成され、この歪みは、維持することが望まれる歪みレベルに応じて、数十ナノメートルまたは最大で数百ナノメートルもの厚さ全体にわたって与えられる。

本発明の好ましい方法の主なステップを概略的に示す図である。

Claims (13)

1. 第１の材料で作製された支持体（１０）上への、前記第１の材料とは異なる第２の材料で作製された単結晶薄膜（２２）の転写と、前記薄膜および前記支持体の間の結合界面（１２）を少なくとも強化するための所定の熱処理とを含む、マイクロエレクトロニクス、オプトエレクトロニクス、オプティクスなどに利用される少なくとも１種の半導体材料を含む構造の製作方法であって、前記薄膜の厚さ（ｅ１）は、前記支持体および転写された薄膜を含むアセンブリに対して前記熱処理により加えられた応力が前記アセンブリを無傷のまま残すように、前記第１および第２の材料の熱膨張係数の差に応じてかつ前記所定の熱処理のパラメータに応じて選択されること、および前記薄膜上に、単結晶状態にある前記第２の材料の追加の厚さの膜（２２’）を堆積する追加のステップを含むことを特徴とする方法。
2. 前記転写された薄膜の厚さ（ｅ１）は、約１００から３００Åの間、好ましくは１５０から２５０Åの間であることを特徴とする請求項１に記載の方法。
3. 前記転写された薄膜（２２）上に堆積された、膜（２２’）の厚さ（ｅ２）は、１０００から５０００Åの間であることを特徴とする請求項２に記載の方法。
4. 前記第２の材料の薄膜（２２）を転写するステップは、化学種の注入によってドナーウェハー（２０）に、転写されることになる薄膜の境界を有する脆弱ゾーン（２１）を生成すること、前記ドナーウェハーを前記支持体に接触させること、および前記接触操作後に、前記ドナーウェハーの残りの部分から薄膜を剥離することが可能な応力を加えることにあるサブステップを含むことを特徴とする請求項１から３の一項に記載の方法。
5. 前記膜（２２’）を堆積するために、剥離後に、前記薄膜（２２）の自由表面を調製する追加のステップを含むことを特徴とする請求項４に記載の方法。
6. 前記堆積ステップは、エピタキシーによって実施されることを特徴とする請求項１から５の一項に記載の方法。
7. 前記第１の材料は、絶縁体であることを特徴とする請求項１から６の一項に記載の方法。
8. 前記第１の材料は、石英であることを特徴とする請求項７に記載の方法。
9. 前記第２の材料は、シリコンであることを特徴とする請求項８に記載の方法。
10. 前記第１の材料は、半導体であることを特徴とする請求項１から６の一項に記載の方法。
11. 前記第１の材料は、シリコンであることを特徴とする請求項１０に記載の方法。
12. 前記第２の材料は、ゲルマニウムであることを特徴とする請求項１１に記載の方法。
13. 前記熱処理は、前記第１および第２の材料の熱膨張係数の差に起因して、前記転写された薄膜（２２）に許容可能なレベルの欠陥を発生させる可能性があることを特徴とする請求項１から１２の一項に記載の方法。

Images