FR2835096A1 - Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin - Google Patents
Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin Download PDFInfo
- Publication number
- FR2835096A1 FR2835096A1 FR0200762A FR0200762A FR2835096A1 FR 2835096 A1 FR2835096 A1 FR 2835096A1 FR 0200762 A FR0200762 A FR 0200762A FR 0200762 A FR0200762 A FR 0200762A FR 2835096 A1 FR2835096 A1 FR 2835096A1
- Authority
- FR
- France
- Prior art keywords
- layer
- nucleation layer
- bonding
- support
- bonding interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un substrat auto-supporté en matériau semi-conducteur monocristallin.Ce procédé est remarquable en ce qu'il comprend les étapes consistant à :- rapporter une couche de nucléation (5) sur un support (7) en réalisant entre les deux une interface de collage (9) démontable,- faire croître par épitaxie, sur ladite couche de nucléation (5), une couche monocristalline (10) du matériau constituant ledit substrat, jusqu'à ce qu'elle atteigne une épaisseur suffisante pour être auto-portée, les coefficients de dilatation thermique du matériau de la couche épaisse (10) et du matériau du support (7) étant choisis différents l'un de l'autre, de telle sorte que lors du refroidissement de l'ensemble, à partir de la température de croissance épitaxiale, les contraintes engendrées par la dilatation thermique différentielle entre le matériau du support (7) et celui de la couche épaisse (10) provoquent la séparation au niveau de ladite interface de collage démontable (9).
Description
<Desc/Clms Page number 1>
La présente invention concerne un procédé de fabrication d'un substrat auto-porté en matériau semi-conducteur monocristallin, notamment un matériau à large bande interdite, et en particulier un substrat en nitrure de gallium (GaN), en nitrure d'aluminium (AIN) ou en diamant.
On entend par substrat auto-porté, un substrat dont l'épaisseur est suffisante pour qu'il se tienne seul, sans support.
Raisonnablement, un tel substrat doit donc présenter une épaisseur d'au moins 100 m. Toutefois, pour pouvoir être manipulé dans une ligne de fabrication sans risque de casse, il doit généralement être plus épais.
A titre d'exemple, les substrats auto-portés de GaN disponibles dans le commerce présentent une épaisseur de 300 m.
De tels substrats auto-portés de GaN ou AIN sont utilisés dans des dispositifs opto-électroniques, tels que des LED, des lasers, des détecteurs ou dans des dispositifs de micro-électronique (transistors) ou fonctionnant dans un environnement à haute température, ou enfin, dans les domaines de l'hyperfréquence de puissance ou de l'électronique de puissance.
Une première possibilité pour obtenir des substrats autoportés peut consister à les prélever depuis un lingot du matériau concerné par sciage et polissage.
Malheureusement, à l'heure actuelle, il n'existe pas de procédé de fabrication de lingots de GaN ou d'AIN, à un stade de développement industriel.
Le document "Bulk and homoepitaxial GaN growth and characterisation", Porowski-S, Journal of Crystal Growth, vol 189-190, Juin 1998, p 153-158, décrit un procédé de croissance de lingot de GaN monocristallin en phase liquide, sous une pression de 12 à 20 kbars (12 à 20.108 Pa) et à une température comprise entre 1400 et 1700 C. Ces conditions sont toutefois difficiles à mettre en #uvre au cours d'une production de masse. En outre, elles ne permettent d'obtenir que des cristaux d'un diamètre maximal de 18 mm.
<Desc/Clms Page number 2>
D'autres équipes de chercheurs ont également travaillé sur un procédé de croissance de lingot en phase liquide, à pression réduite, (inférieure à 2 bars (2 .105 Pa)) et à une température de 1000 C. Le diamètre des cristaux obtenus est supérieur, voisin de 50 mm, mais la qualité cristalline obtenue est moins bonne qu'avec la technique précitée.
Enfin, le document "Growth and characterisation of GaN single crystals", Balka et al., Journal of Crystal Growth, vol 208, janvier 2000, p 100-106, divulgue la croissance de GaN monocristallin par sublimation. Les conditions de fabrication utilisées sont une pression inférieure à 1 bar (105 Pa) et une température de 1000 à 1200 C. La qualité cristalline obtenue est très bonne, mais la taille des cristaux est de 3 mm, ce qui est nettement insuffisant pour les applications envisagées.
A l'heure actuelle, il n'existe donc pas sur le marché de nitrure de gallium ou de nitrure d'aluminium monocristallin, sous une forme massive, de bonne qualité, avec des diamètres suffisants et un prix raisonnable.
Pour résoudre ce problème, on note dans la littérature, de nombreuses tentatives de fabrication de substrats en nitrure de gallium monocristallin, auto-portés, par hétéro-épitaxie épaisse, puis élimination du substrat d'épitaxie.
Cette épitaxie épaisse ou épitaxie en phase de vapeurs d'hydrure, (connue de l'homme du métier sous l'acronyme HVPE, de l'expression anglaise "Hydride Vapor Phase Epitaxy") consiste à réaliser une croissance épitaxiale de GaN sur divers substrats, entre 1000 C et 1100 C et à la pression atmosphérique, en vue d'obtenir une couche de GaN de plusieurs dizaines voir centaines de microns.
Cette technique est avantageuse en ce qu'elle permet d'obtenir une bonne qualité cristalline et en ce qu'il n'est pas nécessaire de façonner et de découper des lingots de matière brute comme dans l'art antérieur précité. Toutefois, les plaquettes de GaN obtenues présentent de nombreuses tensions et contraintes résiduelles, liées à l'hétéro-épitaxie.
On distingue plusieurs procédés selon la nature du substrat support de l'épitaxie et la technique de retrait de ce substrat.
On connaît ainsi d'après le document "Physical properties of bulk GaN crystals grown by HVPE", Melnik et al., MRS Internet Journal of Nitride Semiconductor Research, vol 2, art 39, un procédé de croissance de
<Desc/Clms Page number 3>
monocristaux de GaN, par HVPE, sur un substrat en carbure de silicium (SiC) monocristallin, avec retrait de ce substrat par une technique de gravure ionique réactive, (connue de l'homme du métier sous l'acronyme de RIE, d'après l'expression anglaise de Reactive lonic Etching ). Toutefois, ce substrat de SiC est très long à enlever car très inerte chimiquement.
On connaît également d'après le document "Large freestanding GaN substrates by hydride vapor phase epitaxy et laser induced lift-off,", Kelly et al., Jpn. J. Appl. Phys., vol 38,1999, un procédé de croissance par épitaxie HVPE de GaN, sur un substrat en saphir, puis retrait de ce substrat par élimination au laser, (connue sous la terminologie anglaise de "laser-induced lift-off ). Cette technique de retrait est délicate à mettre en #uvre pour traiter de grandes surfaces, car le balayage par faisceau laser est long.
Il est également possible de retirer le substrat en saphir par un polissage mécanique, mais ce procédé est également long et présente de plus, un risque de rupture de la couche de GaN au moment dudit retrait du substrat qui libère les contraintes.
Enfin, on connaît d'après le document "Preparation of large free-standing GaN substrates by hydride vapor phase epitaxy using GaAs as a starting substrate", Motoki et al., Jpn. J. Appl. Phys. Vol 40 (2001) pp L140-L143, un procédé de croissance de GaN, sur un substrat en arseniure de gallium (GaAs) par HVPE, puis dissolution chimique de ce substrat.
Cette technique permet de retirer facilement le substrat, toutefois, ce dernier est perdu ce qui n'est pas avantageux d'un point de vue économique.
Enfin, d'autres essais ont également été effectués mettant en #uvre une technique consistant à faire croître du GaN ou du nitrure d'aluminium (AIN) sur un substrat support en silicium Si {111}, par HVPE, puis à retirer le substrat support par gravure chimique. Cette technique présente les mêmes inconvénients que ceux cités ci-dessus.
Les points importants pour la réalisation de substrats autoportés sont d'une part, la capacité de réaliser une épitaxie épaisse, c'est à dire de 100 microns au moins, tout en ayant une bonne qualité cristalline, et d'autre part, la séparation aisée de cette couche épaisse, de son support d'épitaxie.
L'invention a pour but de remédier aux inconvénients précités tout en respectant ces points importants.
<Desc/Clms Page number 4>
A cet effet, l'invention concerne un procédé de fabrication d'un substrat auto-porté en matériau semi-conducteur monocristallin.
Ce procédé est remarquable en ce qu'il comprend les étapes consistant à : - rapporter une couche mince de nucléation sur un support, en réalisant entre les deux une interface de collage démontable, - faire croître par épitaxie, sur ladite couche mince de nucléation, une couche monocristalline du matériau destiné à constituer ledit substrat, jusqu'à ce qu'elle atteigne une épaisseur suffisante pour être auto-portée, tout en conservant le caractère démontable de l'interface de collage, les coefficients de dilatation thermique du matériau de la couche épaisse et du matériau du support étant choisis différents l'un de l'autre, avec une différence déterminée en fonction de la température de croissance épitaxiale et d'une éventuelle application de contraintes mécaniques extérieures, de telle sorte que lors du refroidissement de l'ensemble, à partir de la température de croissance épitaxiale, les contraintes engendrées par la dilatation thermique différentielle entre le matériau du support et celui de la couche épaisse, combinées le cas échéant avec ladite application de contraintes mécaniques extérieures, provoquent la séparation de ladite couche de nucléation et ladite couche épaisse monocristalline, dudit support, au niveau de ladite interface de collage démontable.
Le procédé selon l'invention présente également les caractéristiques avantageuses suivantes, prises isolément ou en combinaison : - le dépôt de la couche épaisse par épitaxie est effectué au moins en partie par épitaxie en phase de vapeurs d'hydrure (HVPE) ; - on rapporte la couche mince de nucléation sur le support par collage direct par adhésion moléculaire, l'interface de collage démontable étant constituée par la surface de contact entre ladite couche mince de nucléation et ledit support ; - avant de rapporter la couche mince de nucléation sur ledit support, on dépose sur au moins l'un des deux, une première couche intermédiaire de collage, l'interface de collage démontable étant constituée par la surface de contact entre d'une part ladite première couche
<Desc/Clms Page number 5>
intermédiaire de collage et d'autre part la seconde couche intermédiaire de collage ou ladite couche mince de nucléation ou ledit support ; - au moins l'une des couches intermédiaires de collage est une couche d'oxyde de silicium (Si02) ; - au moins l'une des couches intermédiaires de collage est une couche de nitrure de silicium (Si3N4) ; - l'interface de collage est rendue démontable en effectuant un traitement d'augmentation de la rugosité d'au moins l'une des deux faces en contact au niveau de ladite interface de collage; - le traitement d'augmentation de la rugosité de surface est effectué par attaque chimique ; - l'interface de collage est rendue démontable en effectuant un traitement de diminution de l'hydrophilie d'au moins l'une des deux faces en contact au niveau de ladite interface de collage ; - l'interface de collage est rendue démontable par un traitement thermique selon un budget thermique visant à ajuster l'énergie de liaison entre les deux faces en contact au niveau de ladite interface de collage ; - le procédé consiste avant l'étape de croissance par épitaxie de ladite couche épaisse, à faire croître par épitaxie une couche fine sur ladite couche mince de nucléation ; - ladite couche fine est réalisée par épitaxie en phase vapeur d'organo-métalliques (MOCVD) ou par épitaxie par jet moléculaire (MBE) ; - les contraintes mécaniques extérieures sont choisies parmi l'application d'un jet de fluide, l'utilisation d'une lame ou d'une guillotine ; - le procédé comprend l'étape d'élimination supplémentaire de la couche de nucléation restée solidaire de la couche épaisse destinée à constituer le substrat auto-porté ; - avant de rapporter la couche mince de nucléation sur ledit support, la couche de nucléation est formée par implantation d'espèces atomiques à l'intérieur d'un substrat source, au voisinage d'une profondeur déterminée, de façon à définir à cette profondeur, une zone de fragilisation , séparant ladite couche de nucléation, du reste du substrat source ; - le matériau monocristallin constituant ledit substrat auto-porté est un matériau à large bande interdite ;
<Desc/Clms Page number 6>
- le matériau à large bande interdite est du nitrure de gallium (GaN) ; - le matériau à large bande interdite est du nitrure d'aluminium (AIN) ; - le support est monocristallin ou polycristallin et est choisi parmi le carbure de silicium, le silicium, le saphir, le nitrure de gallium ou le nitrure d'aluminium ; - la couche mince de nucléation est réalisée dans un matériau monocristallin, choisi parmi le nitrure de gallium, le silicium, le carbure de silicium, le saphir, le diamant ou le nitrure d'aluminium ; - la couche épaisse est réalisée en diamant et la couche de nucléation en diamant, en silicium ou en carbure de silicium.
D'autres aspects, buts et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit. Cette description sera mieux comprise à l'aide des références aux dessins joints dans lesquels : - les figures 1 à 6 sont des schémas illustrant différentes séries d'étapes successives du procédé selon l'invention et leurs variantes.
Sur ces figures, on notera que les différentes couches ne sont pas représentées à leur échelle réelle, notamment en ce qui concerne leur épaisseur.
Le procédé dans son ensemble va tout d'abord être décrit brièvement.
Ce procédé consiste : - à coller une couche germe ou couche de nucléation sur un support mécanique, par l'intermédiaire d'une interface de collage démontable, puis, - à faire croître par épitaxie sur cette couche de nucléation, une couche épaisse du matériau constituant le substrat que l'on souhaite obtenir, en formant ainsi un empilement de couches, et enfin, - à séparer ladite couche épaisse et ladite couche de nucléation, du support mécanique, au niveau de ladite interface de collage démontable, notamment en faisant intervenir des contraintes thermiques liées à l'écart des coefficients de dilatation thermique des différentes couches constituant cet empilement et éventuellement des contraintes mécaniques.
Le procédé va maintenant être décrit plus en détail.
<Desc/Clms Page number 7>
La figure 1 illustre une première variante d'obtention de la couche de nucléation.
Le procédé selon l'invention a pour but de fabriquer des substrats auto-portés en matériau semi-conducteur monocristallin, notamment en matériau à large bande interdite, et en particulier parmi ceuxci, des substrats en nitrure de gallium (GaN) ou en nitrure d'aluminium (AIN), voire même sous certaines conditions en diamant.
Pour préparer la couche de nucléation, on choisi un substrat source 1 dont la nature et les paramètres de maille permettront la croissance ultérieure par épitaxie de la couche épaisse constituant le futur substrat auto-porté.
En conséquence, on peut choisir de façon particulièrement approprié comme substrat source 1 un matériau monocristallin parmi le nitrure de gallium (GaN), le silicium (Si) ; le carbure de silicium (SiC), le saphir, le diamant ou le nitrure d'aluminium (AIN).
On notera que lorsque le substrat auto-porté est en diamant, la couche de nucléation sera préférentiellement également en diamant, en silicium ou en carbure de silicium.
On effectue sur l'une des faces planes de ce substrat 1, dite "face avant" 2, une opération d'implantation d'espèces atomiques 3.
Par implantation d'espèces atomiques, on entend tout bombardement d'espèces atomiques, moléculaires ou ioniques, susceptible d'introduire ces espèces dans un matériau, avec un maximum de concentration de ces espèces dans ce matériau, ce maximum étant situé à une profondeur déterminée par rapport à la surface bombardée 2. Les espèces atomiques moléculaires ou ioniques sont introduites dans le matériau avec une énergie également distribuée autour d'un maximum.
L'implantation des espèces atomiques dans ledit substrat source 1 peut être réalisée par exemple grâce à un implanteur par faisceau d'ions ou un implanteur par immersion dans un plasma.
De préférence, cette implantation est réalisée par bombardement ionique. De préférence, l'espèce ionique implantée est de l'hydrogène. D'autres espèces ioniques peuvent avantageusement être utilisées seules ou en combinaison avec l'hydrogène, telles les gaz rare (l'hélium par exemple).
<Desc/Clms Page number 8>
Cette implantation a pour effet de créer dans le volume du substrat source 1 et à une profondeur moyenne de pénétration des ions, une zone de fragilisation 4, séparant ledit substrat 1 en deux parties.
Ce procédé est connu sous la marque déposée Smart-cut .
Un des modes de réalisation de ce procédé est divulgué dans le document FR 2 681 472 auquel on pourra se référer.
La zone de fragilisation 4 ainsi formée délimite une couche 5 correspondant à la partie supérieure du substrat 1 et s'étendant de la face bombardée 2 jusqu'à ladite zone de fragilisation 4 et une partie inférieure correspondant au reste du substrat source 1. Cette couche 5 constituera ultérieurement la couche de nucléation.
A titre d'exemple, l'énergie d'implantation que l'on peut obtenir avec des équipements couramment utilisés en micro-électronique est telle que l'épaisseur maximale de la couche de nucléation 5 est de l'ordre de 0,5 pm à 1,5 m. Avec des implanteurs plus puissants, on pourrait éventuellement obtenir une couche 5 d'une épaisseur supérieure.
Les figures 2A et 2B illustrent une variante d'obtention de la couche de nucléation.
Le substrat source 1 utilisé est identique à celui décrit précédemment.
On effectue sur sa face avant 2', un traitement 6, dit de porosification . A titre d'exemple, on peut se référer au document EP 0 849 788 qui décrit un tel procédé.
On procède ensuite, sur cette face avant 2', à la croissance épitaxiale d'une couche supplémentaire 5' d'un matériau de préférence identique à celui du substrat source 1.
Le traitement de porosification permet ainsi de former une couche ou zone fragilisée 4', enterrée entre le substrat source 1 et ladite couche 5', cette dernière constituant la future couche de nucléation.
Les figures 3A à 3C illustrent le report de la couche de nucléation 5 sur un support 7. Sur ces figures, ainsi que sur les figures 4 à 6, et à des fins de simplification, on a représenté uniquement la couche de nucléation portant la référence 5, c'est à dire celle obtenue par le procédé représenté sur la figure 1. Toutefois, il est bien sûr évident qu'il pourrait s'agir de la couche référencée 5', obtenue par le procédé de porosification
<Desc/Clms Page number 9>
décrit conjointement avec les figures 2A et 2B ou par tout autre procédé similaire.
Dans une première variante de réalisation illustrée sur la figure 3B, le collage entre la couche de nucléation 5 et le support 7 est effectué par adhésion moléculaire. Ces techniques de collage sont connues de l'homme du métier et sont décrites par exemple dans l'ouvrage de Gosële, Semiconductor wafer bonding Sciences and technology, Q.Y. Tong, U.
Gosële, Wiley Interscience publication.
Dans une deuxième variante de réalisation, illustrée sur les figures 4A et 4B, le collage est effectué par application d'une première couche intermédiaire de collage 8 sur la couche de nucléation 5 et d'une deuxième couche intermédiaire de collage 8' sur le support 7, puis collage de ces deux couches intermédiaires 8 et 8' l'une sur l'autre, par adhésion moléculaire comme précité.
Enfin, dans une troisième variante de réalisation non représentée sur les figures, on applique une seule couche intermédiaire de collage 8' sur le support 7 et on y colle ensuite par dessus la couche de nucléation 5 ou inversement on applique une seule couche intermédiaire de collage 8 sur la couche de nucléation 5 et on y colle ensuite par dessus le support 7.
Ces couches de collage 8,8' sont d'une épaisseur voisine de 0,5 m et sont avantageusement des couches d'oxyde, par exemple de Si02 ou de nitrure, par exemple de Si3N4, déposées par dépôt chimique en phase vapeur. Il est également possible d'intercaler une couche d'oxyde et une couche de nitrure entre le support 7 et la couche 5.
Le support 7 et la couche de nucléation 5 sont assemblés par une interface de collage référencée 9.
Par l'expression interface de collage , on désigne la surface de contact entre deux couches en regard, assemblées l'une à l'autre par collage.
Suivant les différents cas précités, il peut s'agir soit de la surface de contact entre la face avant 2 de la couche de nucléation 5 et la face avant 70 du support 7, (voir figures 3A et 3B), soit de la surface de contact entre les faces avant 80,80' respectives des deux couches intermédiaires de collage 8 et 8' (voir figures 4A et 4B).
<Desc/Clms Page number 10>
Enfin, lorsqu'une seule couche intermédiaire de collage est appliquée entre la couche de nucléation 5 et le support 7, l'interface de collage 9 est alors la surface de contact entre cette couche intermédiaire et suivant le cas, la face avant 2 de la couche de nucléation 5 ou la face avant 70 du support 7 qui a été collée sur cette couche intermédiaire.
Selon une caractéristique importante de l'invention, cette interface de collage 9 est démontable.
Le terme démontable signifie que l'on a maîtrisé (c'est à dire ajusté) les énergies de liaison entre les surfaces collées l'une à l'autre, c'est à dire situées en regard l'une de l'autre, de sorte que la séparation s'effectue rigoureusement dans le plan de cette interface de collage et non de façon irrégulière le long d'une ligne de fracture qui s'étendrait tantôt dans l'une des faces en regard, tantôt dans la face opposée, tantôt entre les deux. En d'autres termes, le caractère démontable de l'interface de collage signifie que l'on parvient à confiner la séparation précisément au niveau de cette interface.
Dans les procédés normaux de réalisation d'un empilement de couches collées les unes sur les autres, les préparations de surface des faces en contact sont destinées à fournir de fortes énergies de collage.
A titre d'exemple, dans le cas d'un collage SiO2/SiO2 obtenu par une préparation normale, l'énergie de collage ou de liaison entre les deux couches de Si02 est voisine de 100 mJ/m2 à température ambiante et peut atteindre 500 mJ/m2, voire 1 à 2 J/m2 après divers traitements de recuit entre 400 et 1100 C dans le cas de la fabrication d'un substrat SOI.
(C. Maleville et al., Semiconductor wafer bonding, Science Technology and Application IV, PV 97-36,46 The Electrochemical Society Proceeding Series, Permington, NJ (1998)).
Au contraire, dans l'invention, les énergies de collage ou de liaison entre les deux couches situées de part et d'autre de l'interface de collage démontable devront être inférieures à celles utilisées normalement, de façon à autoriser ultérieurement la séparation de ces couches.
Divers procédés de formation d'une interface de collage dite démontable vont maintenant être décrits.
Un premier procédé consiste à augmenter la rugosité d'au moins l'une des deux faces mises en contact. Cette augmentation de la
<Desc/Clms Page number 11>
rugosité peut être effectuée localement par un traitement par attaque chimique, par exemple avec de l'acide fluorhydrique (HF).
L'article de O. RAYSSAC et al. Proceedings of the 2nd International Conference on Materials for Microelectronics , IOM Communications, p.183, 1998, a montré qu'il était possible d'augmenter la rugosité d'une couche d'oxyde de silicium par un traitement à l'acide fluorhydrique. Ainsi, le collage de deux couches de SiO2 présentant chacune des rugosités de 0,625 nm RMS pour les surfaces en regard aboutit à une énergie de collage voisine de 500 mJ/m2, même après un recuit à 1 100 C, ce qui est largement inférieur aux valeurs normalement obtenues.
Un deuxième procédé consiste à diminuer l'hydrophilie des surfaces à mettre en contact, avant le collage proprement dit, par nettoyage chimique, par exemple selon les procédés décrits dans l'article de C. Maleville et al., Semiconductor wafer bonding, Science Technology and Application IV, PV 97-36, 46 The Electrochemical Society Proceeding Series, Permington, NJ (1998).
Un troisième procédé d'obtention d'une interface de collage démontable consiste à diminuer le budget thermique normalement suffisant pour aboutir aux énergies de liaison couramment obtenues par un collage standard. Le budget thermique correspond à la température d'un traitement thermique multiplié par la durée de ce traitement.
Enfin, on notera qu'il est possible d'utiliser deux des trois procédés précités ou les trois en combinaison.
En ce qui concerne le support 7, celui-ci a principalement un rôle de support mécanique. Il est choisi avantageusement parmi le carbure de silicium, le silicium, le saphir, le nitrure de gallium ou le nitrure d'aluminium.
On procède ensuite à la séparation de la couche de nucléation 5 du reste du substrat source 1, le long de la zone de fragilisation 4, (voir figure 3B et 3C ou 4B et 4C). La surface libre supérieure de cette couche de nucléation 5 porte la référence numérique 50.
Pour que la séparation s'effectue le long de cette zone de fragilisation 4 et non le long de l'interface de collage 9, il est nécessaire que ladite zone de fragilisation 4 présente une tenue mécanique inférieure à celle de ladite interface de collage 9.
<Desc/Clms Page number 12>
Dans le cas où la zone de fragilisation 4 est formée par implantation d'hydrogène, cette séparation est effectuée soit uniquement sous l'action de l'apport d'un budget thermique approprié, par chauffage de l'empilement de couches formé à une température suffisante pour provoquer la séparation (typiquement 500 C pour du silicium et 900 C pour du carbure de silicium), soit par application de contraintes mécaniques extérieures, avec ou sans apport conjoint d'un budget thermique.
On notera que le budget thermique appliqué doit toutefois être limité de façon à conserver le caractère démontable de l'interface de collage 9.
L'application d'une contrainte mécanique peut consister à exercer une flexion et/ou une traction sur la partie arrière du substrat source 1 ou à introduire au niveau de la zone de fragilisation 4, une lame ou un jet de fluide (liquide ou gazeux) par exemple. Il peut également s'agir de l'application de forces de cisaillement ou d'ultrasons.
Les contraintes mécaniques extérieures peuvent également avoir pour origine, une énergie électrique (application d'un champ électrostatique ou électromagnétique).
Enfin, ces contraintes mécaniques peuvent également avoir pour origine une énergie thermique dérivant de l'application d'un champ électromagnétique, d'un faisceau d'électrons, d'un chauffage thermoélectrique, d'un fluide cryogénique, d'un liquide super-refroidi, etc.
Après cette séparation le long de la zone de fragilisation 4, on obtient un empilement constitué du support mécanique 7 et de la couche de nucléation 5 entre lesquels est éventuellement intercalé une (ou plusieurs) couche (s) intermédiaire (s) de collage 8,8', (voir figures 3C ou 4C).
On peut réaliser une opération de finition de la surface libre supérieure 50 de la couche de nucléation 5 pour améliorer la compatibilité de cette surface avec la croissance épitaxiale ultérieure. Cette opération de finition peut être effectuée par polissage, gravure ou traitement thermique et dans ce dernier cas, on veillera à ce que cet apport de budget thermique supplémentaire ne détruise pas le caractère démontable de l'interface de collage 9.
D'autres techniques d'obtention de la couche de nucléation 5 sur le support 7 sont bien connues de l'homme de métier et peuvent également être utilisées.
<Desc/Clms Page number 13>
On citera par exemple, une technique dérivée de celle permettant d'obtenir des substrats du type connu de l'homme du métier sous l'acronyme BESOI , de l'expression anglo-saxonne Bond and Etch Back Silicon on Insulator ou encore BSOI , de l'expression anglosaxonne Bonded SOI .
Ces techniques consistent à coller directement le substrat source 1 sur le support 7, puis à procéder à l'enlèvement physique de l'arrière de ce substrat source, soit par des techniques de polissage, soit par des techniques de gravure chimique, jusqu'à obtenir une couche 5 de l'épaisseur désirée.
Comme illustré sur les figures 5A et 6A, on dépose alors sur la face libre supérieure 50 de la couche de nucléation 5, une couche épaisse 10 du substrat monocristallin que l'on souhaite obtenir. On obtient alors un empilement référencé 11.
De façon avantageuse, ce dépôt de couche épaisse 10 est réalisé par épitaxie, et au moins en partie par épitaxie en phase de vapeurs d'hydrure (connue de l'homme du métier sous l'acronyme HVPE de l'expression anglo-saxonne "Hydride Vapor Phase Epitaxy").
Ce dépôt est effectué à une température comprise entre 1000 et 1100 C, de préférence 1050 C. On veillera à maintenir cette température dans une gamme de valeurs permettant de conserver le caractère démontable de l'interface de collage 9.
Ce dépôt est poursuivi jusqu'à atteindre une épaisseur suffisante pour que la couche 10 soit ultérieurement auto-portée, lorsqu'elle sera séparée du support 7.
La façon de réaliser une telle épitaxie, les paramètres et les orientations respectives de la couche de nucléation et de la couche épaisse sont connues de l'homme du métier.
Selon une variante de réalisation de l'invention illustrée uniquement sur les figures 5A et 5B à des fins de simplification, il est également possible de procéder avant le dépôt de ladite couche épaisse 10, à une étape de croissance par épitaxie d'une couche fine de nucléation 12, réalisée dans le même matériau que celui utilisé ultérieurement pour la réalisation de la couche épaisse 10 mais non nécessairement identique à celui de la couche de nucléation 5.
<Desc/Clms Page number 14>
Cette étape peut être avantageuse pour améliorer la qualité cristalline de la couche épaisse 10.
Dans ce cas, et notamment pour le GaN, l'épitaxie de cette couche fine peut être réalisée par un dépôt chimique en phase vapeur d'organo-métallique (connue de l'homme du métier sous l'acronyme "MOCVD", de l'expression anglo-saxonne "Metal Organic Chemical Vapor Déposition") ou par épitaxie par jet moléculaire (connue de l'homme du métier sous l'acronyme "MBE", de l'expression anglo-saxonne "Molecular Beam Epitaxy").
Il est également possible d'utiliser des techniques de croissance latérale, connues de l'homme du métier sous l'acronyme ELOG , de l'expression anglo-saxonne Epitaxial Latéral Over Growth .
Selon une autre variante, le matériau utilisé pour former la couche fine de nucléation 12 peut également être différent de celui utilisé pour la couche épaisse 10 et pour la couche de nucléation 5. A titre d'exemple, on peut déposer une couche fine épitaxiée d'AIN sur une couche de nucléation en SiC, avant croissance d'une couche épaisse de GaN. Les techniques de formation de la couche fine épitaxiée sont identiques à celles précitées.
Comme illustré sur les figures 5B et 6B, on procède ensuite à la séparation du support 7 et de la couche intermédiaire de collage 8' si elle est présente, du reste de l'empilement constitué de la couche de nucléation 5 et de la couche épaisse 10, et éventuellement de la couche de collage 8.
Cette séparation s'effectue le long de l'interface de collage démontable 9.
Les coefficients de dilatation thermique sont des valeurs fixes pour un matériau donné. Toutefois, la dilatation du matériau et son énergie élastique dépendent de son épaisseur. Dans un empilement de couches, le comportement des différentes couches est dicté en première approximation par la ou les couche (s) les plus épaisses. Dans le cas présent, la couche de nucléation 5 présente une épaisseur de quelques microns alors que la couche épaisse 10 est plutôt voisine de 100 m voire 200 m et le support d'au moins 300 m. En conséquence, on tiendra compte en première approximation des valeurs des coefficients de dilatation thermique du support 7 et de la couche épaisse 10 pour prévoir le comportement de
<Desc/Clms Page number 15>
séparation de ces deux couches. Au second ordre, la présence et la nature de la ou des couches intermédiaires de collage peuvent être importantes pour la distribution des contraintes dans la structure considérée.
En d'autres termes, si du fait de la nature des matériaux choisis pour le support 7 et la couche épaisse 10, l'écart entre leurs coefficients de dilatation thermique est important, la séparation s'effectuera alors naturellement, le long de l'interface de collage démontable 9, lorsque la température de l'empilement 11diminuera, après l'épitaxie réalisée entre 1000 et 1100 C. Lors du retour de l'empilement 11 à température ambiante (environ 20 à 25 C), voire même à une température comprise entre la température d'épitaxie et la température ambiante, des contraintes apparaîtront à l'intérieur dudit empilement, de sorte que la séparation s'effectuera naturellement dans le plan de l'interface de collage démontable 9 qui constitue une zone où les forces de collage sont inférieures à la normale.
Si au contraire l'écart entre les coefficients de dilatation thermique du support 7 et de la couche épaisse 10 est faible, alors l'empilement 11 précité sera mécaniquement plus stable et la séparation nécessitera en outre l'application de contraintes mécaniques extérieures.
Ces contraintes sont identiques à celles précitées pour la séparation le long de la zone de fragilisation 4.
Enfin, on procède à l'élimination de la couche de nucléation 5 (voir figures 5C et 6C), par exemple par polissage, par gravure ionique ou par attaque avec une solution chimique. Le choix de la technique employée est fonction de la nature du matériau de la couche 5.
Ultérieurement, il est encore possible de réaliser une étape de finition consistant à enlever quelques dizaines de microns de la partie de la couche épaisse 10 qui se trouvait en contact avec ladite couche de nucléation 5. On peut également récupérer le support 7 et le recycler.
Quatre exemples de réalisation du procédé de l'invention vont maintenant être décrits plus en détail.
EXEMPLE 1 : d'un substrat auto-porté en GaN à l'aide d'un empilement intermédiaire comprenant un support en silicium Si, deux couches intermédiaires de collage SiO2/SiO2 et une couche de nucléation en GaN monocristallin.
<Desc/Clms Page number 16>
Une couche de nucléation 5 en nitrure de gallium monocristallin (GaN) est formée dans un substrat source 1 de GaN massif par implantation d'ions. Cette couche de nucléation 5 est collée sur un support mécanique 7 en silicium par deux couches intermédiaires de collage 8, 8' de Si02 collées ensemble le long d'une interface de collage 9.
Avant d'être assemblées l'une avec l'autre, les deux couches intermédiaires 8 et 8' subissent une planarisation mécano-chimique et un traitement de surface visant à augmenter la rugosité (traitement à l'acide fluorhydrique HF ou avec une solution de nettoyage chimique, connue de l'homme du métier sous l'appellation "SC1" et composée principalement d'ammoniaque diluée et d'eau oxygénée H202) des surfaces en regard 80, 80'.
On sépare alors la couche de nucléation 5 du reste du substrat 1, le long de la zone de fragilisation 4 à l'aide d'un traitement thermique réalisé à 900 C.
Un traitement thermique de stabilisation de l'interface de collage 9 est réalisé à 950 C pendant 2 heures, c'est à dire à une température moins élevée que pour les collages de ce type couramment utilisés. L'interface de collage 9 est donc démontable.
On procède alors à une étape de finition de la surface libre 50 de la couche de nucléation 5.
On procède ensuite à la croissance rapide d'une couche 10 de GaN par HVPE à 1050 C. A cette température, l'interface de collage 9 est légèrement renforcée mais présente toutefois des forces de collage largement inférieures aux énergies de collage standard (c'est-à-dire environ 1 à 2 J/m2).
Lorsque le GaN atteint une épaisseur de 200 m, c'est à dire une épaisseur suffisante pour être ultérieurement auto-porté, on cesse le dépôt et l'empilement de couches obtenu est ramené à température ambiante.
Le support 7 en silicium dont l'épaisseur est supérieure à 300 m est choisi pour avoir un coefficient de dilatation thermique de 2,5.10-6/K, tandis que celui de la couche épaisse 10 de GaN épitaxiée est voisin de 5,6.10-6/K.
En conséquence, la tenue mécanique de l'empilement ainsi formé est faible et la séparation le long de l'interface de collage 9 s'effectue
<Desc/Clms Page number 17>
spontanément lorsque la température de l'empilement qui avait atteint 1050 C pendant l'épitaxie diminue.
On procède ensuite à l'élimination des couches de Si02, de la couche de nucléation 5 en GaN, voire même de quelques micromètres de la couche de GaN épaisse 10 par polissage de finition pour lui donner les caractéristiques d'une plaquette.
EXEMPLE 2 : d'un substrat auto-porté en AIN à l'aide d'un empilement intermédiaire comprenant un support en silicium Si, des couches intermédiaires de collage SiO2/SiO2 et une couche de nucléation en AIN monocristallin.
On procède de façon identique à ce qui a été décrit pour l'exemple 1, si ce n'est que l'on remplace le nitrure de gallium par du nitrure d'aluminium (AIN) et que les différentes couches d'AIN présentent un coefficient de dilatation thermique voisin de 4,15.10-16/K, tandis que le coefficient de dilatation thermique du silicium formant support est de 2,5.10-6/K.
La séparation s'effectue également naturellement par abaissement de la température de l'empilement.
EXEMPLE 3 : d'un substrat auto-porté en GaN à l'aide d'un empilement intermédiaire comprenant un support en silicium, une seule couche intermédiaire de collage en SiO2 et une couche de nucléation en silicium Si {111}.
Une couche de nucléation 5 en silicium Si {111} est formée dans un substrat source 1 de même nature par implantation d'ions. Cette couche de nucléation 5 est collée sur un support mécanique 7 en silicium par une couche intermédiaire de collage 8 de Si02 obtenue par oxydation thermique de la surface supérieure du substrat source 1. L'interface de collage 9 est située entre la face supérieure 80 de la couche de Si02 et la face avant 2 de la couche de nucléation 5.
Cette interface de collage 9 est traitée comme dans l'exemple 1 de façon à être démontable.
On sépare alors la couche de nucléation 5 du reste du substrat 1, le long de la zone de fragilisation 4.
On procède alors à une étape de finition de la surface libre 50 de la couche de nucléation 5.
<Desc/Clms Page number 18>
On procède ensuite à la croissance rapide d'une couche 10 de GaN par HVPE à 1050 C. A cette température, l'interface de collage 9 est légèrement renforcée mais présente toutefois des forces de collage inférieures à la normale.
Lorsque le GaN atteint une épaisseur de 200 m, c'est à dire une épaisseur suffisante pour être ultérieurement auto-porté, on cesse le dépôt et l'empilement de couches obtenu est ramené à température ambiante.
Le support 7 en silicium dont l'épaisseur est supérieure à 300 m est choisi pour avoir un coefficient de dilatation thermique de 2,5.10-6/K tandis que celui de la couche épaisse 10 de GaN épitaxiée est voisin de 5,6.1 0-6/K.
En conséquence, la tenue mécanique de l'empilement ainsi formé est faible et la séparation le long de l'interface de collage 9 s'effectue spontanément lorsque la température de l'empilement qui avait atteint 1050 C pendant l'épitaxie diminue.
On procède ensuite à l'élimination de la couche de nucléation 5 en Si {111}, comme décrit dans l'exemple 1.
EXEMPLE 4 : Fabrication d'un substrat auto-porté en GaN à l'aide d'un empilement intermédiaire comprenant un support en silicium, deux couches intermédiaires de collage SiO2/SiO2, une couche de nucléation en SiC monocristallin, et une couche supplémentaire d'épitaxie fine de GaN monocristallin.
Une couche de nucléation 5 en carbure de silicium monocristallin (SiC) est formée dans un substrat source 1 de SiC massif par implantation d'ions. Cette couche de nucléation 5 est collée sur un support mécanique 7 en silicium par deux couches intermédiaires de collage 8,8' de Si02, collées ensemble le long d'une interface de collage 9.
Cette interface de collage 9 est traitée comme dans l'exemple 1 de façon à être démontable et la couche de nucléation 5 est séparée du reste du substrat 1.
On procède alors à une étape de finition de la surface libre 50 de la couche de nucléation 5.
On procède alors au dépôt d'une couche fine 12 de GaN d'une épaisseur inférieure à 3 ou 4 m par croissance épitaxiale par MOCVD. Ce dépôt est effectué soit de manière homogène sur toute la surface de la
<Desc/Clms Page number 19>
couche de nucléation, soit de manière localisée pour rechercher les effets de croissance latérale (ELOG). Puis, on laisse refroidir l'empilement de couche ainsi formé jusqu'à ce qu'il atteigne la température ambiante (environ 20 C)
On procède ensuite à la croissance rapide d'une couche 10 de GaN par HVPE à 1050 C. A cette température, l'interface de collage 9 est légèrement renforcée mais présente toutefois des forces de collage inférieures à la normale (environ 2 J/m2).
On procède ensuite à la croissance rapide d'une couche 10 de GaN par HVPE à 1050 C. A cette température, l'interface de collage 9 est légèrement renforcée mais présente toutefois des forces de collage inférieures à la normale (environ 2 J/m2).
Lorsque le GaN atteint une épaisseur de 200 m, c'est à dire une épaisseur suffisante pour être ultérieurement auto-porté, on cesse le dépôt et l'empilement de couches obtenu est ramené à température ambiante.
Le support 7 en silicium dont l'épaisseur est voisine de 300 à 400 m est choisi pour avoir un coefficient de dilatation thermique voisin de 2,5.10-6/K, c'est-à-dire différent de celui de la couche épaisse 10 de GaN épitaxiée, qui est de l'ordre de 5,6.10-6/K.
En conséquence, la tenue mécanique de l'empilement ainsi formé est faible et la séparation le long de l'interface de collage 9 s'effectue spontanément lors du refroidissement.
On procède ensuite au traitement de finition exposé dans l'exemple 1.
EXEMPLE 5 : d'un substrat auto-porté en diamant, à l'aide d'un empilement intermédiaire comprenant un support en silicium, deux couches intermédiaires de collage Si02/Si02 et une couche de nucléation en diamant.
Une couche de nucléation 5 en diamant est formée dans un substrat source 1 de diamant monocristallin de très haute qualité cristalline par implantation d'ions. Cette couche de nucléation 5 est collée sur un support mécanique 7 en silicium par deux couches intermédiaires de collage 8 en Si02.
L'interface de collage 9 est située entre les deux faces 80,80' des couches de Si02. Elle est traitée comme dans l'exemple 1 de façon à être démontable.
On sépare alors la couche de nucléation 5 du reste du substrat 1, le long de la zone de fragilisation 4 puis l'on procède à une étape de finition de sa surface libre 50.
<Desc/Clms Page number 20>
On procède ensuite à la croissance rapide d'une couche 10 de diamant par dépôt CVD (de l'expression anglo-saxonne "Chemical Vapor Deposition"), entre 800 et 1000 C. A cette température, l'interface de collage 9 est légèrement renforcée mais présente toutefois des forces de collage inférieures à la normale.
Lorsque le diamant atteint une épaisseur de 200 m, c'est à dire une épaisseur suffisante pour être ultérieurement auto-porté, on cesse le dépôt et l'empilement de couches obtenu est ramené à température ambiante.
Le support 7 en silicium dont l'épaisseur est supérieure à 300 m est choisi pour avoir un coefficient de dilatation thermique de 2,5.10-6/K tandis que celui de la couche épaisse 10 de diamant épitaxiée est voisin de 1.10-6/K.
En conséquence, la tenue mécanique de l'empilement ainsi formé est relativement forte et la séparation le long de l'interface de collage 9 ne s'effectue pas uniquement spontanément lorsque la température de l'empilement qui avait atteint 800 à 1 000 C pendant l'épitaxie diminue. Il est nécessaire d'amorcer la séparation par l'emploi d'une guillotine.
On procède ensuite à l'élimination de la couche de nucléation 5 en diamant, comme décrit dans l'exemple 1.
Claims (21)
1. Procédé de fabrication d'un substrat auto-porté (10) en matériau semi-conducteur monocristallin, caractérisé en ce qu'il comprend les étapes consistant à : - rapporter une couche mince de nucléation (5,5') sur un support (7), en réalisant entre les deux une interface de collage démontable (9), - faire croître par épitaxie, sur ladite couche mince de nucléation (5,5'), une couche monocristalline (10) du matériau destiné à constituer ledit substrat, jusqu'à ce qu'elle atteigne une épaisseur suffisante pour être auto-portée et tout en conservant le caractère démontable de l'interface de collage (9), les coefficients de dilatation thermique du matériau de la couche épaisse (10) et du matériau du support (7) étant choisis différents l'un de l'autre, avec une différence déterminée en fonction de la température de croissance épitaxiale et d'une éventuelle application de contraintes mécaniques extérieures, de telle sorte que lors du refroidissement de l'ensemble, à partir de la température de croissance épitaxiale, les contraintes engendrées par la dilatation thermique différentielle entre le matériau du support (7) et celui de la couche épaisse (10), combinées le cas échéant avec ladite application de contraintes mécaniques extérieures, provoquent la séparation de ladite couche de nucléation (5,5') et ladite couche épaisse monocristalline (10), dudit support (7), au niveau de ladite interface de collage démontable (9).
2. Procédé selon la revendication 1, caractérisé en ce que le dépôt de la couche épaisse (10) par épitaxie est effectué au moins en partie par épitaxie en phase de vapeurs d'hydrure (HVPE).
3. Procédé selon la revendication 1, caractérisé en ce que l'on rapporte la couche mince de nucléation (5,5') sur le support (7) par collage direct par adhésion moléculaire, l'interface de collage démontable (9) étant constituée par la surface de contact entre ladite couche mince de nucléation (5,5') et ledit support (7).
4. Procédé selon la revendication 1, caractérisé en ce qu'avant de rapporter la couche mince de nucléation (5,5') sur ledit support (7), on dépose sur au moins l'un des deux, une première couche
<Desc/Clms Page number 22>
intermédiaire de collage (8,8'), l'interface de collage démontable (9) étant constituée par la surface de contact entre d'une part ladite première couche intermédiaire de collage (8,8') et d'autre part la seconde couche intermédiaire de collage (8,8') ou ladite couche mince de nucléation (5,5') ou ledit support (7).
5. Procédé selon la revendication 4, caractérisé en ce qu'au moins l'une des couches intermédiaires de collage (8,8') est une couche d'oxyde de silicium (Si02).
6. Procédé selon la revendication 4, caractérisé en ce qu'au moins l'une des couches intermédiaires de collage (8,8') est une couche de nitrure de silicium (Si3N4).
7. Procédé selon l'une des revendications 1,3 ou 4, caractérisé en ce que l'interface de collage (9) est rendue démontable en effectuant un traitement d'augmentation de la rugosité d'au moins l'une des deux faces (2,80 ; 80', 70) en contact au niveau de ladite interface de collage (9).
8. Procédé selon la revendication 7, caractérisé en ce que le traitement d'augmentation de la rugosité de surface est effectué par attaque chimique.
9. Procédé selon la revendication 1,3 ou 4, caractérisé en ce que l'interface de collage (9) est rendue démontable en effectuant un traitement de diminution de l'hydrophilie d'au moins l'une des deux faces (2, 80 ; 80', 70) en contact au niveau de ladite interface de collage (9).
10. Procédé selon la revendication 1,3 ou 4, caractérisé en ce que l'interface de collage (9) est rendue démontable par un traitement thermique selon un budget thermique visant à ajuster l'énergie de liaison entre les deux faces (2,80 ; 80', 70) en contact au niveau de ladite interface de collage (9).
11. Procédé selon la revendication 1, caractérisé en ce que qu'il consiste avant l'étape de croissance par épitaxie de ladite couche épaisse (10), à faire croître par épitaxie une couche fine (12), sur ladite couche mince de nucléation (5,5').
12. Procédé selon la revendication 11, caractérisé en ce que ladite couche fine (12) est réalisée par épitaxie en phase vapeur d'organométalliques (MOCVD) ou par épitaxie par jet moléculaire (MBE).
<Desc/Clms Page number 23>
13. Procédé selon la revendication 1, caractérisé en ce que les contraintes mécaniques extérieures sont choisies parmi l'application d'un jet de fluide, l'utilisation d'une lame ou d'une guillotine.
14. Procédé selon la revendication 1, caractérisé en ce que qu'il comprend l'étape d'élimination supplémentaire de la couche de nucléation (5,5') restée solidaire de la couche épaisse (10) destinée à constituer le substrat auto-porté.
15. Procédé selon la revendication 1, caractérisé en ce qu'avant de rapporter la couche mince de nucléation (5,5') sur ledit support (7), la couche de nucléation (5,5') est formée par implantation (3) d'espèces atomiques à l'intérieur d'un substrat source (1), au voisinage d'une profondeur déterminée, de façon à définir à cette profondeur, une zone de fragilisation (4), séparant ladite couche de nucléation (5,5'), du reste du substrat source (1).
16. Procédé selon la revendication 1, caractérisé en ce que le matériau monocristallin constituant ledit substrat auto-porté (10) est un matériau à large bande interdite.
17. Procédé selon la revendication 16, caractérisé en ce que le matériau à large bande interdite est du nitrure de gallium (GaN).
18. Procédé selon la revendication 16, caractérisé en ce que le matériau à large bande interdite est du nitrure d'aluminium (AIN).
19.Procédé selon la revendication 1, caractérisé en ce que le support (7) est monocristallin ou polycristallin et est choisi parmi le carbure de silicium, le silicium, le saphir, le nitrure de gallium ou le nitrure d'aluminium.
20. Procédé selon la revendication 1, caractérisé en ce que la couche mince de nucléation (5,5') est réalisée dans un matériau monocristallin, choisi parmi le nitrure de gallium, le silicium, le carbure de silicium, le saphir, le diamant ou le nitrure d'aluminium.
21. Procédé selon la revendication 1, caractérisé en ce que la couche épaisse (10) est réalisée en diamant et la couche de nucléation (5, 5') en diamant, en silicium ou en carbure de silicium.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0200762A FR2835096B1 (fr) | 2002-01-22 | 2002-01-22 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin |
| EP03702513A EP1468128B1 (fr) | 2002-01-22 | 2003-01-21 | Procédé de fabrication d'un substrat auto-porteur réalisé en matériau semi-conducteur monocristallin |
| CNB038042789A CN100343424C (zh) | 2002-01-22 | 2003-01-21 | 一种用于制造由单晶半导体材料制成的无支撑衬底的方法 |
| PCT/EP2003/000693 WO2003062507A2 (fr) | 2002-01-22 | 2003-01-21 | Procede de fabrication d'un substrat autoportant realise en materiau semi-conducteur monocristallin |
| JP2003562365A JP2005515150A (ja) | 2002-01-22 | 2003-01-21 | 単結晶半導体材料製自立基板の製造方法 |
| KR1020047011356A KR100760066B1 (ko) | 2002-01-22 | 2003-01-21 | 단결정 반도체 재료로 제작된 프리-스탠딩 기판의 제조 방법 |
| AT03702513T ATE534759T1 (de) | 2002-01-22 | 2003-01-21 | Verfahren zur herstellung eines freistehenden substrates aus monokristallinem halbleitermaterial |
| US10/349,295 US6964914B2 (en) | 2002-01-22 | 2003-01-22 | Method of manufacturing a free-standing substrate made of monocrystalline semi-conductor material |
| TW092101401A TWI259221B (en) | 2002-01-22 | 2003-01-22 | Method for manufacturing a free-standing substrate made of monocrystalline semi-conductor material |
| US11/212,795 US7407869B2 (en) | 2000-11-27 | 2005-08-29 | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0200762A FR2835096B1 (fr) | 2002-01-22 | 2002-01-22 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2835096A1 true FR2835096A1 (fr) | 2003-07-25 |
| FR2835096B1 FR2835096B1 (fr) | 2005-02-18 |
Family
ID=27589549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0200762A Expired - Lifetime FR2835096B1 (fr) | 2000-11-27 | 2002-01-22 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6964914B2 (fr) |
| EP (1) | EP1468128B1 (fr) |
| JP (1) | JP2005515150A (fr) |
| KR (1) | KR100760066B1 (fr) |
| CN (1) | CN100343424C (fr) |
| AT (1) | ATE534759T1 (fr) |
| FR (1) | FR2835096B1 (fr) |
| TW (1) | TWI259221B (fr) |
| WO (1) | WO2003062507A2 (fr) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2858461A1 (fr) * | 2003-07-30 | 2005-02-04 | Soitec Silicon On Insulator | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
| JP2008532328A (ja) * | 2005-03-24 | 2008-08-14 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法 |
| US8436363B2 (en) | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| US8916483B2 (en) | 2012-03-09 | 2014-12-23 | Soitec | Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum |
| US9082948B2 (en) | 2011-02-03 | 2015-07-14 | Soitec | Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods |
| US9142412B2 (en) | 2011-02-03 | 2015-09-22 | Soitec | Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7407869B2 (en) * | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| JP2005064188A (ja) * | 2003-08-11 | 2005-03-10 | Sumitomo Electric Ind Ltd | 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法 |
| FR2860248B1 (fr) | 2003-09-26 | 2006-02-17 | Centre Nat Rech Scient | Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle |
| DE10355600B4 (de) * | 2003-11-28 | 2021-06-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips |
| US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US7612390B2 (en) * | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| FR2868204B1 (fr) * | 2004-03-25 | 2006-06-16 | Commissariat Energie Atomique | Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant |
| US7332365B2 (en) * | 2004-05-18 | 2008-02-19 | Cree, Inc. | Method for fabricating group-III nitride devices and devices fabricated using method |
| US6956246B1 (en) * | 2004-06-03 | 2005-10-18 | Lumileds Lighting U.S., Llc | Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal |
| US7294324B2 (en) * | 2004-09-21 | 2007-11-13 | Cree, Inc. | Low basal plane dislocation bulk grown SiC wafers |
| KR100819502B1 (ko) | 2004-10-06 | 2008-04-04 | 주식회사 이츠웰 | 자립형 질화물계 반도체 기판 및 그 제조방법. |
| US20060163584A1 (en) * | 2005-01-26 | 2006-07-27 | Robert Linares | Boron-doped diamond semiconductor |
| US7422634B2 (en) * | 2005-04-07 | 2008-09-09 | Cree, Inc. | Three inch silicon carbide wafer with low warp, bow, and TTV |
| US8674405B1 (en) * | 2005-04-13 | 2014-03-18 | Element Six Technologies Us Corporation | Gallium—nitride-on-diamond wafers and devices, and methods of manufacture |
| US7605055B2 (en) * | 2005-06-02 | 2009-10-20 | S.O.I.Tec Silicon On Insulator Technologies | Wafer with diamond layer |
| US8048223B2 (en) * | 2005-07-21 | 2011-11-01 | Apollo Diamond, Inc. | Grown diamond mosaic separation |
| US7273798B2 (en) * | 2005-08-01 | 2007-09-25 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Gallium nitride device substrate containing a lattice parameter altering element |
| WO2007049939A1 (fr) * | 2005-10-29 | 2007-05-03 | Samsung Electronics Co., Ltd. | Dispositif semi-conducteur et procede de fabrication |
| FR2894067B1 (fr) * | 2005-11-28 | 2008-02-15 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire |
| US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| US20070194342A1 (en) * | 2006-01-12 | 2007-08-23 | Kinzer Daniel M | GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE |
| US7592211B2 (en) * | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| JP5042506B2 (ja) * | 2006-02-16 | 2012-10-03 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| JP2007227415A (ja) | 2006-02-21 | 2007-09-06 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法および貼り合わせ基板 |
| TW200802544A (en) * | 2006-04-25 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Composite substrate and method for making the same |
| TWI334164B (en) * | 2006-06-07 | 2010-12-01 | Ind Tech Res Inst | Method of manufacturing nitride semiconductor substrate and composite material substrate |
| FR2905799B1 (fr) | 2006-09-12 | 2008-12-26 | Soitec Silicon On Insulator | Realisation d'un substrat en gan |
| CN100505165C (zh) * | 2006-12-01 | 2009-06-24 | 东莞市中镓半导体科技有限公司 | 一种制备氮化镓单晶衬底的方法 |
| WO2008091910A2 (fr) * | 2007-01-22 | 2008-07-31 | Group4 Labs, Llc | Plaquettes composites comportant des couches semi-conductrices de qualité massive et leur procédé de fabrication |
| JP4290745B2 (ja) * | 2007-03-16 | 2009-07-08 | 豊田合成株式会社 | Ｉｉｉ−ｖ族半導体素子の製造方法 |
| FR2914494A1 (fr) * | 2007-03-28 | 2008-10-03 | Soitec Silicon On Insulator | Procede de report d'une couche mince de materiau |
| TWI437696B (zh) | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| CN102652354B (zh) * | 2009-12-15 | 2015-02-18 | 索泰克公司 | 用于重复利用衬底的处理 |
| FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
| FR2975222A1 (fr) * | 2011-05-10 | 2012-11-16 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat semiconducteur |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| RU2469433C1 (ru) * | 2011-07-13 | 2012-12-10 | Юрий Георгиевич Шретер | Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты) |
| KR101420265B1 (ko) * | 2011-10-21 | 2014-07-21 | 주식회사루미지엔테크 | 기판 제조 방법 |
| FR2985601B1 (fr) * | 2012-01-06 | 2016-06-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat et structure semiconducteur |
| FR3027250B1 (fr) * | 2014-10-17 | 2019-05-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct via des couches metalliques peu rugueuses |
| JP6572694B2 (ja) | 2015-09-11 | 2019-09-11 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法及び半導体基板の製造方法 |
| JP6544166B2 (ja) | 2015-09-14 | 2019-07-17 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
| JP6515757B2 (ja) | 2015-09-15 | 2019-05-22 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
| JP6582779B2 (ja) | 2015-09-15 | 2019-10-02 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
| US10186630B2 (en) * | 2016-08-02 | 2019-01-22 | QMAT, Inc. | Seed wafer for GaN thickening using gas- or liquid-phase epitaxy |
| CN106783998A (zh) * | 2016-12-16 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法 |
| IL253085B (en) * | 2017-06-20 | 2021-06-30 | Elta Systems Ltd | Gallium nitride semiconductor structure and process for its production |
| US10692752B2 (en) | 2017-06-20 | 2020-06-23 | Elta Systems Ltd. | Gallium nitride semiconductor structure and process for fabricating thereof |
| FR3079531B1 (fr) * | 2018-03-28 | 2022-03-18 | Soitec Silicon On Insulator | Procede de fabrication d'une couche monocristalline de materiau pzt et substrat pour croissance par epitaxie d'une couche monocristalline de materiau pzt |
| FR3079532B1 (fr) * | 2018-03-28 | 2022-03-25 | Soitec Silicon On Insulator | Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain |
| FR3121275A1 (fr) * | 2021-03-24 | 2022-09-30 | Soitec | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic poly-cristallin |
| CN116314274A (zh) * | 2023-02-24 | 2023-06-23 | 成都功成半导体有限公司 | 一种具有p沟道的GaN基HEMT器件的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0546752A1 (fr) * | 1991-12-13 | 1993-06-16 | General Electric Company | Croissance de diamant par dépôt chimique en phase vapeur sur substrats métalliques formateurs d'hydride |
| WO1999001593A2 (fr) * | 1997-07-03 | 1999-01-14 | Cbl Technologies | Elimination des defauts d'inadequation thermique que presentent des films de depot epitaxique en separant le substrat du film a la temperature de croissance |
| EP1045431A1 (fr) * | 1999-04-14 | 2000-10-18 | Matsushita Electronics Corporation | Procédé de fabrication d'un substrat semiconducteur composé à nitrure du groupe III |
| US6176925B1 (en) * | 1999-05-07 | 2001-01-23 | Cbl Technologies, Inc. | Detached and inverted epitaxial regrowth & methods |
| US20010006845A1 (en) * | 1998-06-18 | 2001-07-05 | Olga Kryliouk | Method and apparatus for producing group-III nitrides |
| US20010022154A1 (en) * | 1999-01-08 | 2001-09-20 | Cho Hak Dong | Method and apparatus for single crystal gallium nitride (GAN) bulk synthesis |
| FR2817394A1 (fr) * | 2000-11-27 | 2002-05-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3460863B2 (ja) * | 1993-09-17 | 2003-10-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| FR2714524B1 (fr) * | 1993-12-23 | 1996-01-26 | Commissariat Energie Atomique | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| US6071795A (en) * | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| US6274459B1 (en) * | 1998-02-17 | 2001-08-14 | Silicon Genesis Corporation | Method for non mass selected ion implant profile control |
| JP3525061B2 (ja) * | 1998-09-25 | 2004-05-10 | 株式会社東芝 | 半導体発光素子の製造方法 |
| US20020096674A1 (en) * | 1999-01-08 | 2002-07-25 | Cho Hak Dong | Nucleation layer growth and lift-up of process for GaN wafer |
| JP4465745B2 (ja) * | 1999-07-23 | 2010-05-19 | ソニー株式会社 | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
| TW508690B (en) * | 1999-12-08 | 2002-11-01 | Canon Kk | Composite member separating method, thin film manufacturing method, and composite member separating apparatus |
| US6335263B1 (en) * | 2000-03-22 | 2002-01-01 | The Regents Of The University Of California | Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US6498113B1 (en) * | 2001-06-04 | 2002-12-24 | Cbl Technologies, Inc. | Free standing substrates by laser-induced decoherency and regrowth |
-
2002
- 2002-01-22 FR FR0200762A patent/FR2835096B1/fr not_active Expired - Lifetime
-
2003
- 2003-01-21 EP EP03702513A patent/EP1468128B1/fr not_active Expired - Lifetime
- 2003-01-21 KR KR1020047011356A patent/KR100760066B1/ko active IP Right Grant
- 2003-01-21 AT AT03702513T patent/ATE534759T1/de active
- 2003-01-21 JP JP2003562365A patent/JP2005515150A/ja active Pending
- 2003-01-21 WO PCT/EP2003/000693 patent/WO2003062507A2/fr active Application Filing
- 2003-01-21 CN CNB038042789A patent/CN100343424C/zh not_active Expired - Lifetime
- 2003-01-22 US US10/349,295 patent/US6964914B2/en not_active Expired - Lifetime
- 2003-01-22 TW TW092101401A patent/TWI259221B/zh not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0546752A1 (fr) * | 1991-12-13 | 1993-06-16 | General Electric Company | Croissance de diamant par dépôt chimique en phase vapeur sur substrats métalliques formateurs d'hydride |
| WO1999001593A2 (fr) * | 1997-07-03 | 1999-01-14 | Cbl Technologies | Elimination des defauts d'inadequation thermique que presentent des films de depot epitaxique en separant le substrat du film a la temperature de croissance |
| US20010006845A1 (en) * | 1998-06-18 | 2001-07-05 | Olga Kryliouk | Method and apparatus for producing group-III nitrides |
| US20010022154A1 (en) * | 1999-01-08 | 2001-09-20 | Cho Hak Dong | Method and apparatus for single crystal gallium nitride (GAN) bulk synthesis |
| EP1045431A1 (fr) * | 1999-04-14 | 2000-10-18 | Matsushita Electronics Corporation | Procédé de fabrication d'un substrat semiconducteur composé à nitrure du groupe III |
| US6176925B1 (en) * | 1999-05-07 | 2001-01-23 | Cbl Technologies, Inc. | Detached and inverted epitaxial regrowth & methods |
| FR2817394A1 (fr) * | 2000-11-27 | 2002-05-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2858461A1 (fr) * | 2003-07-30 | 2005-02-04 | Soitec Silicon On Insulator | Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques |
| WO2005013338A2 (fr) * | 2003-07-30 | 2005-02-10 | S.O.I.Tec Silicon On Insulator Technologies | Realisation d’une structure comprenant une couche protegeant contre des traitements chimiques |
| WO2005013338A3 (fr) * | 2003-07-30 | 2005-06-30 | Soitec Silicon On Insulator | Realisation d’une structure comprenant une couche protegeant contre des traitements chimiques |
| JP2007500436A (ja) * | 2003-07-30 | 2007-01-11 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 耐化学処理保護層を有する積層構造体の製造法 |
| US7169683B2 (en) | 2003-07-30 | 2007-01-30 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Preventive treatment method for a multilayer semiconductor structure |
| CN100401499C (zh) * | 2003-07-30 | 2008-07-09 | S.O.I.Tec绝缘体上硅技术公司 | 制造包括抗化学处理保护层的结构及可分离结构的方法 |
| JP2008532328A (ja) * | 2005-03-24 | 2008-08-14 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法 |
| US8436363B2 (en) | 2011-02-03 | 2013-05-07 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| US9082948B2 (en) | 2011-02-03 | 2015-07-14 | Soitec | Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods |
| US9142412B2 (en) | 2011-02-03 | 2015-09-22 | Soitec | Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods |
| US9202741B2 (en) | 2011-02-03 | 2015-12-01 | Soitec | Metallic carrier for layer transfer and methods for forming the same |
| US8916483B2 (en) | 2012-03-09 | 2014-12-23 | Soitec | Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum |
| US9716148B2 (en) | 2012-03-09 | 2017-07-25 | Soitec | Methods of forming semiconductor structures including III-V semiconductor material using substrates comprising molybdenum, and structures formed by such methods |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200409837A (en) | 2004-06-16 |
| CN1636087A (zh) | 2005-07-06 |
| KR100760066B1 (ko) | 2007-09-18 |
| EP1468128A2 (fr) | 2004-10-20 |
| KR20040077773A (ko) | 2004-09-06 |
| US6964914B2 (en) | 2005-11-15 |
| WO2003062507A2 (fr) | 2003-07-31 |
| CN100343424C (zh) | 2007-10-17 |
| ATE534759T1 (de) | 2011-12-15 |
| FR2835096B1 (fr) | 2005-02-18 |
| EP1468128B1 (fr) | 2011-11-23 |
| JP2005515150A (ja) | 2005-05-26 |
| WO2003062507A3 (fr) | 2004-01-15 |
| US20040023468A1 (en) | 2004-02-05 |
| TWI259221B (en) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2835096A1 (fr) | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2857982A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| EP1378004B1 (fr) | Procede de realisation d'un substrat demontable a tenue mecanique controlee | |
| EP1791170B1 (fr) | Procédé de fabrication d'un substrat notamment pour l'optique, l'électronique ou l'optoélectronique et substrat obtenu par ce procédé | |
| EP1292975B1 (fr) | Procede de fabrication de substrats et substrats obtenus par ce procede | |
| EP1423873B1 (fr) | Procede d'obtention d'une couche mince auto-portee d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique | |
| EP2031654A2 (fr) | Procédé de fabrication d'une structure pour épitaxie sans zone d'exclusion | |
| EP1051739B1 (fr) | Substrat compliant en particulier pour un depot par hetero-epitaxie | |
| US20060035440A1 (en) | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material | |
| WO2004090201A2 (fr) | Procede de fabrication de cristaux monocristallins | |
| FR2823596A1 (fr) | Substrat ou structure demontable et procede de realisation | |
| FR2889887A1 (fr) | Procede de report d'une couche mince sur un support | |
| EP4128328B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP4128329B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2920589A1 (fr) | "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure" | |
| FR3103961A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| EP2511951A1 (fr) | Méthode de recyclage d'un substrat source | |
| FR2851848A1 (fr) | Relaxation a haute temperature d'une couche mince apres transfert | |
| EP4066275B1 (fr) | Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
| FR2928031A1 (fr) | Procede de transfert d'une couche mince sur un substrat support. | |
| WO2006100301A1 (fr) | Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur | |
| FR2849714A1 (fr) | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| EP4226409A1 (fr) | Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium | |
| WO2022074317A1 (fr) | Procédé de fabrication d'un substrat pour la croissance épitaxiale d'une couche d'un alliage iii-n à base de gallium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |