CN116314274A - 一种具有p沟道的GaN基HEMT器件的制备方法 - Google Patents
一种具有p沟道的GaN基HEMT器件的制备方法 Download PDFInfo
- Publication number
- CN116314274A CN116314274A CN202310441727.2A CN202310441727A CN116314274A CN 116314274 A CN116314274 A CN 116314274A CN 202310441727 A CN202310441727 A CN 202310441727A CN 116314274 A CN116314274 A CN 116314274A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- silicon
- diamond substrate
- diamond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 82
- 239000010703 silicon Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000010432 diamond Substances 0.000 claims abstract description 58
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000010408 film Substances 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 15
- 229910016036 BaF 2 Inorganic materials 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 77
- 238000010586 diagram Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种具有p沟道的GaN基HEMT器件的制备方法，所述方法包括：在金刚石衬底上键合硅薄膜，所述硅薄膜的厚度为20nm‑200nm；在所述硅薄膜上外延生长GaN层；在所述GaN层上外延生长AlGaN层，在所述AlGaN层上生长p‑GaN层及工艺保护层；在GaN HEMT功率器件一侧的金刚石衬底上形成钝化层；在钝化层以及工艺保护层上生长BaF2层作为介质层；对BaF2层进行选择性刻蚀，使用lift‑off工艺去除p‑GaN层上面的SiO2层和BaF2层；分别在金刚石区域和GaN区制造源极，漏极和栅极，得到最终的器件。本发明将超薄硅层与金刚石衬底键合然后外延GaN，有效提高键合质量和成功率，同时，金刚石通过H离子钝化形成的钝化层，解决GaN器件单片集成的技术难题。
Description
母案：申请号2023101615515；名称：一种高导热GaN基HEMT器件及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种具有p沟道的GaN基HEMT器件的制备方法。
背景技术
GaN禁带宽度大，载流子迁移率高，基于GaN材料制造的HEMT器件(High ElectronMobility Transistor)具有耐压高、工作频率高，且可以高温工作的特点。但是，随着GaN基微波功率器件功率的提高和器件尺寸的缩小，散热问题成为制约其可靠工作的重要因素，因此需要增强其散热能力。传统的散热方法是在器件正面或者背面沉积或者键合具有高热导率的材料。在目前所知的天然材料中，金刚石具有最高的热导率(800W/m.K～1800W/m.K)，是应用于GaN基高功率器件的优异导热材料。
目前使用金刚石进行散热的主流方法有两种，一种是在器件表面通过化学气相沉积的方式生长金刚石，一种是将原来硅基衬底磨掉，然后利用中间键合层将GaN层与金刚石衬底键合。由于GaN薄膜本身是在硅衬底上外延，因为生长过程中的晶格失配及热失配等原因，GaN具有非常大的翘曲度，当GaN与金刚石衬底键合的时候，往往由于金刚石与GaN翘曲度差异较大等原因导致键合失败，甚至晶圆破裂。
发明内容
本发明的目的在于克服现有技术中金刚石与GaN键合质量较低的问题，提供了一种具有p沟道的GaN基HEMT器件的制备方法。
本发明的目的是通过以下技术方案来实现的：
在第一方案中，提供一种具有p沟道的GaN基HEMT器件的制备方法，所述方法包括以下步骤：
S1、在金刚石衬底上键合硅薄膜，所述硅薄膜的厚度为20nm-200nm；所述在金刚石衬底上键合硅薄膜，包括：
S11、在硅衬底上进行离子注入；
S12、将硅衬底完成离子注入的一面作为键合面与金刚石衬底键合；
S13、退火使得硅衬底从离子注入射程附近发生剥离，在金刚石衬底上剩余一层薄层硅薄膜，形成硅薄膜/金刚石衬底的结构；
S14、化学机械抛光去除硅薄膜表面粗糙区域，获得高平整度的硅表面；
S2、在所述硅薄膜上外延生长GaN层；
S3、在所述GaN层上外延生长AlGaN层；
S4、在所述AlGaN层上生长p-GaN层及工艺保护层；
S5、在GaN HEMT功率器件一侧的金刚石衬底上形成钝化层；
S6、在钝化层以及工艺保护层上生长BaF2层作为介质层；
S7、对BaF2层进行选择性刻蚀，使用lift-off工艺去除p-GaN层上面的SiO2层和BaF2层；
S8、分别在金刚石区域和GaN区制造源极，漏极和栅极，得到最终的器件作为一优选项，一种具有p沟道的GaN基HEMT器件的制备方法，所述在金刚石衬底上键合硅薄膜，包括：
将金刚石衬底与硅衬底键合，研磨加化学机械抛光硅衬底在金刚石衬底上留下一层硅薄膜。
作为一优选项，一种具有p沟道的GaN基HEMT器件的制备方法，所述硅薄膜的厚度为50nm。
作为一优选项，一种具有p沟道的GaN基HEMT器件的制备方法，所述硅薄膜的晶向为(111)。
作为一优选项，一种具有p沟道的GaN基HEMT器件的制备方法，所述离子注入采用H离子注入，离子注入能量10keV-100keV，注入剂量6E16atoms/cm2。
作为一优选项，一种具有p沟道的GaN基HEMT器件的制备方法，所述离子注入能量为20keV。
作为一优选项，一种具有p沟道的GaN基HEMT器件的制备方法，所述退火温度为600摄氏度，退火时间为30分钟。
在第二方案中，提供一种高导热GaN基HEMT器件，包括从下到上依次连接的金刚石衬底、硅薄膜、缓冲层、GaN层以及AlGaN层，其中，所述AlGaN层上设有源极、漏极和栅极，所述硅薄膜的厚度为20nm-200nm。
作为一优选项，一种高导热GaN基HEMT器件，所述硅薄膜的厚度为50nm。
需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
本发明通过在金刚石衬底上键合硅薄膜，由于硅材料本身几乎没有应力，可以很好的与金刚石键合，然后在保留的硅薄膜上外延生长GaN层，从而避免了金刚石与GaN层键合导致晶圆破裂的问题。另一方面，因为键合后保留的硅薄膜厚度在20nm-200nm，在其上生长GaN层，更容易将晶格失配引起的缺陷固定在硅薄膜中，减少GaN层缺陷密度，提高GaN晶体质量。再次，本发明相比传统方案，减少一次晶圆键合和解键合过程，减少2次键合层沉积过程，工艺过程简单。
附图说明
图1为本发明实施例示出的一种高导热GaN基HEMT器件的制备方法的流程图；
图2为本发明实施例示出的一种高导热GaN基HEMT器件的结构示意图；
图3为本发明实施例示出的离子注入到硅衬底的示意图；
图4为本发明实施例示出的硅衬底与金刚石衬底键合的示意图；
图5为本发明实施例示出的退火实现薄膜剥离，并化学机械抛光金刚石上硅薄膜的示意图；
图6为本发明实施例示出的在AlGaN层上生长p-GaN层及工艺保护层的示意图；
图7为本发明实施例示出的在金刚石衬底上形成钝化层的示意图；
图8为本发明实施例示出的钝化层以及工艺保护层上生长BaF2层的示意图；
图9为本发明实施例示出的对BaF2进行选择性刻蚀，去除p-GaN层上面的SiO2层和BaF2层的示意图；
图10为本发明实施例示出的分别在金刚石区域和GaN区制造源极，漏极和栅极的示意图。
图中标号：1、金刚石衬底；2、硅薄膜；3、缓冲层；4、GaN层；5、AlGaN层；6、栅介质；7、源极；8、漏极；9、栅极；10、硅衬底；11、p-GaN层；12、工艺保护层；13、钝化层；14、BaF2层。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例性实施例中，提供一种高导热GaN基HEMT器件的制备方法，如图1所示，所述方法包括以下步骤：
S1、在金刚石衬底1上键合硅薄膜2，所述硅薄膜2的厚度为20nm-200nm；
S2、在所述硅薄膜2上外延生长GaN层4；
S3、在所述GaN层4上外延生长AlGaN层5，并在所述AlGaN层5上制造源极7、漏极8和栅极9，得到GaN HEMT功率器件。
具体地，本发明通过在金刚石衬底1上键合硅薄膜2，由于硅材料本身几乎没有应力，可以很好的与金刚石衬底1键合，然后在保留的硅薄膜2上外延生长GaN层4，从而避免了金刚石衬底1与GaN层4键合导致晶圆破裂的问题。另一方面，因为键合后保留的硅薄膜2的厚度在20nm-200nm，在其上生长GaN层4，更容易将晶格失配引起的缺陷固定在硅薄膜中，减少GaN层4缺陷密度，提高GaN晶体质量。再次，本发明相比传统方案，减少一次晶圆键合和解键合过程，减少2次键合层沉积过程，工艺过程简单。
进一步地，本发明转移的硅薄膜2的作用不是作为键合的粘合层，而是作为生长GaN层4的衬底，具有不可替代性，必须是硅材料的衬底。而且本申请没有牺牲成本高昂的SiC衬底，节省了成本。
在一个示例中，参照图2-图5，一种高导热GaN基HEMT器件的制备方法，所述在金刚石衬底1上键合硅薄膜2，包括：
S11、在硅衬底10上进行离子注入；
S12、将完成离子注入的硅衬底10与金刚石衬底1键合；
S13、通过退火工艺使得硅衬底10在离子注入射程附近发生分裂，由离子注入射程限定的硅薄膜已经与金刚石衬底1键合，形成金刚石衬底上的硅薄膜2。
S14、使用化学机械抛光工艺对金刚石衬底1上形成的薄层硅薄膜2进行化学机械抛光，获得高平整度的表面。
需要说明的是，本专利如果使用离子注入方法转移硅薄膜2后，剩余硅衬底10经过化学机械抛光后，还可以继续进行更多次的薄膜转移(每次从厚度1000um的硅片上剥离1um以内的薄膜，优选剥离几十nm，理论上可以使用几百次)。
在一个示例中，一种高导热GaN基HEMT器件的制备方法，所述在金刚石衬底1上键合硅薄膜2，包括：
将金刚石衬底1与硅衬底10键合，研磨加化学机械抛光硅衬底10在金刚石衬底上留下一层硅薄膜2。该方法可以替代上述离子注入的方法，但薄膜厚度的控制精度会变差，可根据实际情况进行选择。
在一个示例中，一种高导热GaN基HEMT器件的制备方法，所述硅薄膜2的厚度为50nm，所述硅薄膜2的晶向为(111)。
在一个示例中，一种高导热GaN基HEMT器件的制备方法，所述离子注入采用H离子注入，离子注入能量10keV-100keV，注入剂量6E16 atoms/cm2。在其他实施例中，也可以采用其他离子注入，在此不进行限定。
在一个示例中，一种高导热GaN基HEMT器件的制备方法，所述离子注入能量为20keV。
在一个示例中，一种高导热GaN基HEMT器件的制备方法，所述退火温度为600摄氏度，退火时间为30分钟。
在另一示例性实施例中，一种高导热GaN基HEMT器件的制备方法，所述方法还包括：
S4、参照图6，在所述AlGaN层5上生长p-GaN层11及工艺保护层12，其中，工艺保护层12优选为SiO2层；然后通过光刻定义区域，通过反应离子刻蚀工艺刻蚀金刚石衬底1上的一侧结构(包括部分GaN层4、硅薄膜2等)。
S5、参照图7，在GaN HEMT功率器件一侧的金刚石衬底1上形成钝化层13，具体地，在H等离子气氛下对材料进行表面活化处理，使得金刚石表面形成H钝化层13。
S6、参照图8，在钝化层13以及工艺保护层12上生长BaF2层作为介质层。
S7、参照图9，对BaF2层14进行选择性刻蚀，使用lift-off工艺(HF浸泡)去除p-GaN层11上面的SiO2层和BaF2层14；
S8、参照图10，分别在金刚石区域和GaN区制造源极7，漏极8和栅极9，得到最终的器件。
具体地，GaN单片集成是GaN发展的一个趋势，在一张GaN晶圆上制造所有IC电路功能，这种设计包括具有面积小、寄生参数小、功率密度高、相对成本低等优势。提高GaN功率IC的全部性能的主要障碍之一仍然是寻找合适的解决方案来解决GaN中缺乏具有可接受性能的p沟道器件的问题。本实施例中，金刚石通过H离子钝化形成的钝化层，暴露在空气氛围中以后，其表面处形成一层二维空穴，基于此二维空穴气构造的器件是典型的p沟道器件。这也就解决了GaN器件单片集成的技术难题。
在第二方案中，提供一种高导热GaN基HEMT器件，如图2所示，包括从下到上依次连接的金刚石衬底1、硅薄膜2、缓冲层3、GaN层4以及AlGaN层5，其中，所述AlGaN层5上设有源极7、漏极8和栅极9，所述硅薄膜2的厚度为20nm-200nm。
进一步地，一种高导热GaN基HEMT器件，所述硅薄膜2的厚度为50nm。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。
Claims (6)
1.一种具有p沟道的GaN基HEMT器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、在金刚石衬底上键合硅薄膜，所述硅薄膜的厚度为20nm-200nm；所述在金刚石衬底上键合硅薄膜，包括：
S11、在硅衬底上进行离子注入；
S12、将硅衬底完成离子注入的一面作为键合面与金刚石衬底键合；
S13、退火使得硅衬底从离子注入射程附近发生剥离，在金刚石衬底上剩余一层薄层硅薄膜，形成硅薄膜/金刚石衬底的结构；
S14、化学机械抛光去除硅薄膜表面粗糙区域，获得高平整度的硅表面；
S2、在所述硅薄膜上外延生长GaN层；
S3、在所述GaN层上外延生长AlGaN层；
S4、在所述AlGaN层上生长p-GaN层及工艺保护层；
S5、在GaN HEMT功率器件一侧的金刚石衬底上形成钝化层；
S6、在钝化层以及工艺保护层上生长BaF2层作为介质层；
S7、对BaF2层进行选择性刻蚀，使用lift-off工艺去除p-GaN层上面的SiO2层和BaF2层；
S8、分别在金刚石区域和GaN区制造源极，漏极和栅极，得到最终的器件。
2.根据权利要求1所述的一种具有p沟道的GaN基HEMT器件的制备方法，其特征在于，所述在金刚石衬底上键合硅薄膜，包括：
将金刚石衬底与硅衬底键合，研磨加化学机械抛光硅衬底在金刚石衬底上留下一层硅薄膜。
3.根据权利要求1所述的一种具有p沟道的GaN基HEMT器件的制备方法，其特征在于，所述硅薄膜的厚度为50nm，所述硅薄膜的晶向为(111)。
4.根据权利要求1所述的一种具有p沟道的GaN基HEMT器件的制备方法，其特征在于，所述离子注入采用H离子注入，离子注入能量10keV-100keV，注入剂量6E16 atoms/cm2。
5.根据权利要求4所述的一种具有p沟道的GaN基HEMT器件的制备方法，其特征在于，所述离子注入能量为20keV。
6.根据权利要求1所述的一种具有p沟道的GaN基HEMT器件的制备方法，其特征在于，所述退火温度为600摄氏度，退火时间为30分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310441727.2A CN116314274A (zh) | 2023-02-24 | 2023-02-24 | 一种具有p沟道的GaN基HEMT器件的制备方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310441727.2A CN116314274A (zh) | 2023-02-24 | 2023-02-24 | 一种具有p沟道的GaN基HEMT器件的制备方法 |
| CN202310161551.5A CN115863400B (zh) | 2023-02-24 | 2023-02-24 | 一种高导热GaN基HEMT器件及其制备方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310161551.5A Division CN115863400B (zh) | 2023-02-24 | 2023-02-24 | 一种高导热GaN基HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116314274A true CN116314274A (zh) | 2023-06-23 |
Family
ID=85658871
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310161551.5A Active CN115863400B (zh) | 2023-02-24 | 2023-02-24 | 一种高导热GaN基HEMT器件及其制备方法 |
| CN202310441727.2A Pending CN116314274A (zh) | 2023-02-24 | 2023-02-24 | 一种具有p沟道的GaN基HEMT器件的制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310161551.5A Active CN115863400B (zh) | 2023-02-24 | 2023-02-24 | 一种高导热GaN基HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN115863400B (zh) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2835096B1 (fr) * | 2002-01-22 | 2005-02-18 | Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin | |
| US7407869B2 (en) * | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| US8350295B1 (en) * | 2008-02-13 | 2013-01-08 | Triquint Semiconductor, Inc. | Device structure including high-thermal-conductivity substrate |
| TW201103162A (en) * | 2009-07-10 | 2011-01-16 | Chi Mei Lighting Tech Corp | Light-emitting diode structure and method for manufacturing the same |
| US8389348B2 (en) * | 2010-09-14 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanism of forming SiC crystalline on Si substrates to allow integration of GaN and Si electronics |
| GR1008013B (el) * | 2012-04-25 | 2013-10-22 | Ιδρυμα Τεχνολογιας Και Ερευνας (Ιτε), | Μεθοδος ετεροεπιταξιακης αναπτυξης ιιι-νιτριδιων, πολικοτητας μετωπου-μεταλλου ιιι, πανω σε υποστρωματα αδαμαντα |
| JP2013247362A (ja) * | 2012-05-29 | 2013-12-09 | Samsung Corning Precision Materials Co Ltd | 半導体素子用薄膜貼り合わせ基板の製造方法 |
| CN104157744B (zh) * | 2014-07-21 | 2017-07-28 | 中国电子科技集团公司第五十五研究所 | 一种基于外延层转移实现金刚石基GaN的方法 |
| CN105834689B (zh) * | 2016-04-28 | 2018-05-04 | 江西洪都航空工业集团有限责任公司 | 一种固溶钢双鹅颈铰链铣削加工工艺 |
| CN106783998A (zh) * | 2016-12-16 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 一种基于金刚石衬底的氮化镓高电子迁移率晶体管及其制备方法 |
| WO2018120363A1 (zh) * | 2016-12-31 | 2018-07-05 | 华南理工大学 | 基于Si衬底的GaN基增强型HEMT器件及其制造方法 |
| CN108807153B (zh) * | 2018-04-08 | 2021-03-23 | 中国电子科技集团公司第五十五研究所 | 基于表面活化键合工艺的金刚石基氮化镓晶体管及制备法 |
| CN115458596A (zh) * | 2022-07-11 | 2022-12-09 | 成都功成半导体有限公司 | 基于Fin-JFET栅结构HEMT及其制作方法 |
| CN115295515A (zh) * | 2022-09-05 | 2022-11-04 | 东莞市中器集成电路有限公司 | 半导体器件的制作方法及半导体器件 |
-
2023
- 2023-02-24 CN CN202310161551.5A patent/CN115863400B/zh active Active
- 2023-02-24 CN CN202310441727.2A patent/CN116314274A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN115863400A (zh) | 2023-03-28 |
| CN115863400B (zh) | 2023-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI767741B (zh) | 與工程基板整合之電力元件 | |
| US20050269671A1 (en) | Support for hybrid epitaxy and method of fabrication | |
| CN111540684A (zh) | 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法 | |
| TW201937535A (zh) | 使用工程設計過的基板結構來實施的功率及rf設備 | |
| CN116759457A (zh) | 一种氧化镓异相集成垂直晶体管器件及其制备方法、应用 | |
| CN111223929A (zh) | 具有金刚石微流道的GaN半导体结构、器件及制备方法 | |
| CN108847392B (zh) | 金刚石基氮化镓器件制造方法 | |
| CN108807284B (zh) | 一种外延接合基板及其制造方法 | |
| CN116705605A (zh) | 一种硅基氮化镓hemt器件及其制备方法 | |
| CN117080183A (zh) | 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用 | |
| CN115863400B (zh) | 一种高导热GaN基HEMT器件及其制备方法 | |
| CN113628962B (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN111584347B (zh) | GaN-Si异质外延结构及制备方法 | |
| CN112071741B (zh) | 一种iii族氮化物层结构及其制备方法、晶体管 | |
| JP2023547357A (ja) | 加工基板上にｍｍｉｃおよびｒｆデバイスを製造するための方法とシステム | |
| TWI653666B (zh) | 一種磊晶接合基板及其製造方法 | |
| CN112635323A (zh) | 一种SiC基异质集成氮化镓薄膜与HEMT器件的制备方法 | |
| CN112713082A (zh) | 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件 | |
| JP5540296B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| CN111223927B (zh) | GaN-金刚石-Si半导体结构、器件及制备方法 | |
| WO2012050157A1 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| KR20140131681A (ko) | 전력 소자용 기판, 그 제조방법 및 이를 포함하는 전력 소자 | |
| CN113745107B (zh) | 一种GaN器件的制作方法 | |
| US20240021724A1 (en) | GaN TRENCH MOSFET AND FABRICATION METHOD | |
| CN115863169B (zh) | 一种GaN基HEMT器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |