CN115295515A - 半导体器件的制作方法及半导体器件 - Google Patents

半导体器件的制作方法及半导体器件 Download PDF

Info

Publication number
CN115295515A
CN115295515A CN202211078902.8A CN202211078902A CN115295515A CN 115295515 A CN115295515 A CN 115295515A CN 202211078902 A CN202211078902 A CN 202211078902A CN 115295515 A CN115295515 A CN 115295515A
Authority
CN
China
Prior art keywords
substrate
semiconductor device
growth substrate
heat dissipation
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211078902.8A
Other languages
English (en)
Inventor
庄文荣
卢敬权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Zhongji Integrated Circuit Co ltd
Sino Nitride Semiconductor Co Ltd
Original Assignee
Dongguan Zhongji Integrated Circuit Co ltd
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Zhongji Integrated Circuit Co ltd, Sino Nitride Semiconductor Co Ltd filed Critical Dongguan Zhongji Integrated Circuit Co ltd
Priority to CN202211078902.8A priority Critical patent/CN115295515A/zh
Publication of CN115295515A publication Critical patent/CN115295515A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种半导体器件制作方法，包括：提供一生长衬底，在所述生长衬底上生长外延结构层；从所述生长衬底远离所述外延结构层的一面将所述生长衬底减薄至第一预设厚度，并使减薄后的所述生长衬底支撑所述外延结构层；提供散热衬底，将所述散热衬底与减薄后的生长衬底远离所述外延结构层的一面键合，所述散热衬底的热导率大于所述生长衬底的热导率。与现有技术相比，本发明将半导体器件的生长衬底减薄后，在衬底上键合一个高导热率衬底，在不增加半导体器件衬底厚度的情况下，增加半导体器件的导热率。本发明还公开了一种半导体器件。

Description

半导体器件的制作方法及半导体器件
技术领域
本发明涉及半导体制作，尤其涉及一种导热率好且结构稳定的半导体器件的制作方法及半导体器件。
背景技术
GaN器件也叫做GaN半导体器件(GaN Semiconductor Devices)，是半导体器件的一种，分为GaN功率器件(肖特基二极管、场效应晶体管(FET))和GaN射频器件(功率放大器PA、低噪声放大器LNA、射频开关SW ITCH、单片集成电路MMIC)两大类。GaN功率器件一般包括横向GaN功率器件和垂直GaN功率器件，横向GaN功率器件适用于高频和中功率应用。
现有的GaN器件制作工艺中，在生长衬底上制作外延层并蚀刻形成多个GaN器件后，需要将生长衬底去除。而去除生长衬底时，外延层厚度较小，若直接去除生长衬底，外延层无法进行自支撑，会导致整个外延层碎裂，因此，使用到具有临时键合胶的临时支撑基板与外延层进行临时键合，提供临时支撑。而在后续工序加工完成后，需要解临时键合胶、清洗，此时容易对制作好的GaN器件造成不良影响。
现在的半导体器件，尤其是GaN器件对散热需求比较高。其中，GaN器件主要应用于电源适配器、车载充电、数据中心等领域，其使用温度较高，若热量持续积累升温，会影响GaN器件的使用寿命，故需要提高GaN器件的散热效果。
故，急需一种可解决上述问题的半导体器件的制作方法及半导体器件。
发明内容
本发明的目的是提供一种半导体器件的制作方法及半导体器件，将半导体器件的生长衬底减薄后，在衬底上键合一个高导热率衬底，在不增加半导体器件衬底厚度的情况下，增加半导体器件的导热率。
为了实现上述目的，本发明公开了一种半导体器件制作方法，包括：提供一生长衬底，在所述生长衬底上生长外延结构层；从所述生长衬底远离所述外延结构层的一面将所述生长衬底减薄至第一预设厚度，并使减薄后的所述生长衬底支撑所述外延结构层；提供散热衬底，将所述散热衬底与减薄后的生长衬底远离所述外延结构层的一面键合，所述散热衬底的热导率大于所述生长衬底的热导率。
较佳地，所述生长衬底为碳化硅衬底、蓝宝石衬底或氮化镓衬底，当然，该生长衬底也可以为其他衬底，不限于上述方案。
较佳地，所述散热衬底为金刚石衬底，散热衬底也可以选择其他热导率大于生长衬底的衬底。
具体地，所述金刚石衬底为金刚石铜复合片或金刚石热沉片。
较佳地，所述第一预设厚度大于等于60μm，所述散热衬底的厚度为60μm～600μm，所述生长衬底和散热衬底键合后的总厚度为120μm～660μm。
较佳地，所述第一预设厚度大于等于60μm小于等于100μm。
较佳地，所述半导体器件制作方法还包括步骤：使用光刻、薄膜沉积、离子注入、选区外延等技术对所述外延结构层进行加工，以形成多个半导体器件。
具体地，所述半导体器件制作方法还包括切割相邻两半导体器件之间的生长衬底和散热衬底，以分割出多个半导体器件。
较佳地，所述半导体器件为横向GaN功率器件，当然，该半导体器件还可以为其他器件，不限于GaN器件。
本发明还公开了一种半导体器件，由上述半导体器件制作方法制作而成。
与现有技术相比，本发明无需将生长衬底从外延结构层上剥离，而直接将生长衬底减薄后在生长衬底的背面键合散热衬底，可以在不损坏外延结构层的情况下增加半导体器件的散热性能，且制成的半导体器件厚度可控。再者，本发明将散热衬底和生长衬底两个衬底键合在一起，键合面平整，键合效果好。
附图说明
图1是本发明半导体器件的制作方法的流程图。
图2是本发明半导体器件的结构图。
图3是本发明GaN器件的结构图。
具体实施方式
为详细说明本发明的技术内容、构造特征、所实现目的及效果，以下结合实施方式并配合附图详予说明。
参考图1和图2，本发明公开了一种半导体器件的制作方法，包括：(a)提供一生长衬底10；(b)在所述生长衬底10上生长外延结构层30；(c)从所述生长衬底10远离所述外延结构层30的一面将所述生长衬底10减薄至第一预设厚度，并使减薄后的所述生长衬底10支撑所述外延结构层30；(d)提供散热衬底20，将所述散热衬底20与减薄后的生长衬底10远离所述外延结构层30的一面键合，所述散热衬底20的热导率大于所述生长衬底10的热导率。
步骤(c)中，减薄生长衬底10可降低半导体的导热通路长度，在减薄后的生长衬底10依然可以满足生长衬底10生长外延结构层30的自支撑，在生长衬底10减薄以及生长衬底10与散热衬底20键合的过程中，也无需键合一个临时衬底进行临时支撑，有效避免解除临时键合以及清洗临时键合胶时对外延结构层30造成损伤。
其中，可以在生长衬底10远离外延结构层30的一面或者散热衬底20上旋涂键合胶，然后将散热衬底20与减薄后的生长衬底10远离所述外延结构层30的一面键合在一起。键合胶可以是热固化胶、UV固化胶等。当然，也可以采用其他键合方式将散热衬底20和生长衬底10键合。
其中，所述生长衬底10为碳化硅衬底、蓝宝石衬底或氮化镓衬底或者其他生长半导体器件的衬底，所述散热衬底20为金刚石衬底，当然散热衬底20还可以为其他导热率高的衬底，例如陶瓷衬底、金属衬底等。具体地，所述金刚石衬底为金刚石铜复合片或金刚石热沉片或其他具有金刚石成分的基板。
其中，金刚石铜复合片热导率5-6W/cmK，金刚石热沉片的热导率高达10-20W/cmK，远高于GaN衬底1.3W/cmK的热导率。
本实施例中，所述第一预设厚度大于等于60μm，所述散热衬底20的厚度为60μm～600μm，所述生长衬底10和散热衬底20键合后的总厚度为120μm～660μm。当然，所述第一预设厚度的厚度不限于60μm，可以为其他数据，以大于等于60μm小于等于100μm为佳。
较佳者，参考图1，所述半导体器件制作方法还包括步骤：(e)对所述外延结构层30使用光刻、薄膜沉积、离子注入、选区外延等技术进行加工，形成电极50等结构，以形成多个半导体器件40。其中，该步骤(e)可在步骤(b)之后的任一步骤之后进行。进一步地，在步骤(b)之后、步骤(d)之前执行步骤(e)较佳。本实施例中，在步骤(b)之后、步骤(c)之前执行步骤(e)。外延结构层30进行制作电极50时，金属蒸镀的环境温度可到200℃以上的温度；选区外延工艺温度达到1000℃以上；离子注入后的退火工序更是高达1400℃以上。若在制作半导体器件40之前完成散热衬底20和生长衬底10的键合，在后进行金属蒸镀、选区外延或退火时的高温会过度加热散热衬底20与生长衬底10之间的键合胶，破坏键合胶，使得键合胶失效，散热衬底20与生长衬底10分离。一些情况下，高温会使键合胶分解，分解产物会严重影响比如选区外延工序的进行。而且，生长衬底10与散热衬底20的热膨胀系数有一定差异，以生长衬底10为碳化硅衬底、散热衬底20为金刚石铜复合片为例，碳化硅衬底的热膨胀系数为3*10^-6/K,金刚石铜复合片的热膨胀系数为6*10^-6/K，热膨胀系数的差异亦会对散热衬底20与生长衬底10之间的键合稳定性造成较大影响。故，在所述散热衬底20与生长衬底10远离所述外延结构层30的一面键合之前，对所述外延结构层30使用光刻、薄膜沉积、离子注入、选区外延等技术进行加工，形成电极50等结构，以形成多个半导体器件40。
再者，执行步骤(c)之后，生长衬底10的厚度被减薄，若在减薄后再执行步骤(e)对所述外延结构层30进行加工，以形成多个半导体器件40，存在生长衬底10和外延结构层30裂片的风险。故，优先选择在将所述生长衬底10减薄至第一预设厚度之前，对所述外延结构层30使用光刻、薄膜沉积、离子注入、选区外延等技术进行加工，形成电极50等结构，以形成多个半导体器件40。
另一方面，在步骤(c)之前对外延结构层30进行半导体器件40的制作，外延结构层30的表面已经图案化成若干个半导体器件40，在进行生长衬底10减薄时，仍然会存在损伤半导体器件40的风险，但相较于发生生长衬底10和外延结构层30裂片的情况，损坏半导体器件40的风险更小。但，此处不排除在步骤(c)之后、步骤(d)之前执行步骤(e)的实施方案。
较佳者，所述半导体器件制作方法还包括切割相邻两半导体器件之间的生长衬底10和散热衬底20，以分割出多个半导体器件40。
本实施例中，所述半导体器件40为横向GaN功率器件，外延结构层30为GaN外延层30。
其中，步骤(b)具体在生长衬底10上生长GaN外延层30，在一个实施例中，生长GaN外延层30的步骤具体包括：在生长衬底10上生长GaN层31，在CaN层31上生长AlGaN势垒层，形成AlGaN/GaN异质结，GaN层和AlGaN势垒层之间形成二维电子气(2DEG通道)。其中，步骤(e)对所述外延结构层30使用光刻、薄膜沉积、离子注入、选区外延等技术进行加工，形成电极50等结构，以形成GaN单元40。具体地，包括：在AlGaN势垒层上沉积形成肖特基接触的栅极(G)并蚀刻沟道，在沟道上沉积与二维电子气形成欧姆接触的源极(S)和漏极(D)，源极(S)和漏极(D)分别位于栅极(G)横向的两侧。
参考图3，在另一实施例中，步骤(b)具体为：步骤(c)具体为：在生长衬底10上生长第一GaN层31，在第一GaN层31上生长AlGaN势垒层32，第一GaN层31和AlGaN势垒层32之间形成二维电子气(2DEG通道)33，在AlGaN势垒层32上生长第二GaN层34。步骤(d)包括：在第二GaN层34上蚀刻沟道，在沟道中制作与2DEG通道欧姆接触的源极(S)和漏极(D)，在第二GaN层上形成肖特基接触的栅极(G)，源极(S)和漏极(D)分别位于栅极(G)横向的两侧。其中，第一GaN层31的厚度在1μm左右，AlGaN势垒层32的厚度为30～100nm，第二GaN层34的厚度为30～200nm，为重掺N型GaN层。
当然，步骤(c)、(d)的具体步骤不限于上述实施例，GaN外延层30以及GaN单元40的结构也不限于上述实施例。例如，GaN外延层30的具体结构可是现有技术中其他GaN器件结构层的结构。GaN器件的具体结构和生长步骤已为本领域技术人员所公知，在此不予详述。本实施例的GaN器件为GaN功率器件，是通过GaN层和AlGaN势垒层形成有2DEG通道的器件。
以上所揭露的仅为本发明的优选实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明申请专利范围所作的等同变化，仍属本发明所涵盖的范围。

Claims (10)

1.一种半导体器件制作方法，其特征在于：包括：
提供一生长衬底，在所述生长衬底上生长外延结构层；
从所述生长衬底远离所述外延结构层的一面将所述生长衬底减薄至第一预设厚度，并使减薄后的所述生长衬底支撑所述外延结构层；
提供散热衬底，将所述散热衬底与减薄后的生长衬底远离所述外延结构层的一面键合，所述散热衬底的热导率大于所述生长衬底的热导率。
2.如权利要求1所述的半导体器件制作方法，其特征在于：所述生长衬底为碳化硅衬底、蓝宝石衬底或氮化镓衬底。
3.如权利要求1所述的半导体器件制作方法，其特征在于：所述散热衬底为金刚石衬底。
4.如权利要求3所述的半导体器件制作方法，其特征在于：所述金刚石衬底为金刚石铜复合片或金刚石热沉片。
5.如权利要求1所述的半导体器件制作方法，其特征在于：所述第一预设厚度大于等于60μm，所述散热衬底的厚度为60μm～600μm，所述生长衬底和散热衬底键合后的总厚度为120μm～660μm。
6.如权利要求1所述的半导体器件制作方法，其特征在于：所述第一预设厚度大于等于60μm小于等于100μm。
7.如权利要求1所述的半导体器件制作方法，其特征在于：还包括步骤：对所述外延结构层进行加工并制作电极，以形成多个半导体器件。
8.如权利要求7所述的半导体器件制作方法，其特征在于：还包括步骤：切割相邻两半导体器件之间的生长衬底和散热衬底，以分割出多个半导体器件。
9.如权利要求1所述的半导体器件制作方法，其特征在于：所述半导体器件为横向GaN功率器件。
10.一种半导体器件，其特征在于：由权利要求1-9中任一项所述的半导体器件制作方法制作而成。
CN202211078902.8A 2022-09-05 2022-09-05 半导体器件的制作方法及半导体器件 Pending CN115295515A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211078902.8A CN115295515A (zh) 2022-09-05 2022-09-05 半导体器件的制作方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211078902.8A CN115295515A (zh) 2022-09-05 2022-09-05 半导体器件的制作方法及半导体器件

Publications (1)

Publication Number Publication Date
CN115295515A true CN115295515A (zh) 2022-11-04

Family

ID=83833667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211078902.8A Pending CN115295515A (zh) 2022-09-05 2022-09-05 半导体器件的制作方法及半导体器件

Country Status (1)

Country Link
CN (1) CN115295515A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863400A (zh) * 2023-02-24 2023-03-28 成都功成半导体有限公司 一种高导热GaN基HEMT器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115863400A (zh) * 2023-02-24 2023-03-28 成都功成半导体有限公司 一种高导热GaN基HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
US9685513B2 (en) Semiconductor structure or device integrated with diamond
US7812372B2 (en) Semiconductor device having a support substrate partially having metal part extending across its thickness
KR102593010B1 (ko) 3족 질화물 반도체 소자를 제조하는 방법
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US6790694B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
JP2010245349A (ja) 半導体装置およびその製造方法
JP2021506116A (ja) 加工基板上の集積デバイスのためのシステムおよび方法
US10916647B2 (en) FET transistor on a III-V material structure with substrate transfer
CN111223929B (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
JP2011040597A (ja) 半導体装置およびその製造方法
CN115295515A (zh) 半导体器件的制作方法及半导体器件
JP5468287B2 (ja) 半導体装置およびその製造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN115295611A (zh) 半导体器件的制作方法及半导体器件
JP7493590B2 (ja) 熱誘導性湾曲を低減した半導体構造
US11127652B2 (en) Semiconductor structures having reduced thermally induced bow
CN111223927B (zh) GaN-金刚石-Si半导体结构、器件及制备方法
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
CN115566053B (zh) 半导体器件及其制备方法
WO2015040802A1 (ja) 半導体装置およびその製造方法
CN113628963A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN114582726A (zh) 一种GaN基HEMT器件及其制作方法
KR20040046479A (ko) 반도체 소자의 제조 방법
CN116110963A (zh) 半导体装置以及其制作方法
CN117690792A (zh) 一种GaN功率器件的制备方法、GaN功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication